Lista de Exerccios

Organizao de Computadores 1
Prof. Luiz Gustavo Almeida Martins

Questes: 1. Defina arquitetura e organizao de computadores. Exemplifique estes conceitos. 2. Qual o objetivo de abstrair o computador em uma estrutura hierrquica com multi-nveis? Fundamente sua resposta tanto na parte fsica (HW) quanto lgica (SW). 3. Apresente e descreva os nveis de abstrao propostos pelo livro do Tanenbaum. 4. Durante a concepo de um computador, o projetista deve focar nas caractersticas funcionais e estruturais de cada nvel. Apresente e descreva os elementos funcionais e estruturais essenciais de um computador. Se possvel, relacione-os. 5. O que a Lei de Moore? Qual seu impacto sobre os tipos de computadores e sobre os processadores e a memria? 6. Quais so os tipos de computadores disponveis atualmente? Descreva-os sucintamente. 7. Descreva os conceitos bsicos da arquitetura de von-Neumann. Apresente outros exemplos de arquitetura (pelo menos 3), indicando sua diferena para a arquitetura de von-Neumann. 8. Apresente e descreva os principais componentes da arquitetura de von-Neumann existente nos computadores atuais. 9. O que o gargalo de von-Neumann? Como ele influenciado pela Lei de Moore? 10. Quais so as tcnicas empregadas para o balanceamento de desempenho entre processador e memria? E entre processador e sistema de E/S? 11. Quais so os componentes principais da CPU? Descreva a participao de cada um deles no funcionamento da CPU. 12. O que um ciclo de instruo? Quais so suas etapas e atividades previstas em cada? 13. Considerando o caminho de dados apresentado, mostre o fluxo de execuo das operaes: MOV AX,10 MOV BX,35 ADD AX,BX 14. Descreva os tipos de registradores existentes na CPU. Exemplifique-os com os registradores PC, IR, AC, DX, MAR e MBR. 15. Quem e como feito o controle da execuo das instrues pela CPU (etapas)? 16. Quais os prs e contras da decodificao de instrues feita diretamente por HW (hardwired control) ou por SW (microprogramao)? 17. Considere uma mquina hipottica com instrues de 16 bits (4 bits para opcode e 12 bits para endereo), responda: a. Qual a capacidade de endereamento de cada instruo? b. Sendo a memria formada por clulas de 16 bits, qual a capacidade de armazenamento da memria? c. Dado o subconjunto de opcode e a configurao de memria abaixo: 0001 Leitura da memria para o registrador AC. 0010 Gravao na memria a partir do registrador AC.

0011 Adio do contedo da memria em AC. 0100 Subtrao do contedo da memria de AC. Endereo 100 101 102 103 ... 301 302 303 Memria 1301 3303 4302 2301 ... 0005 0004 0002

Descreva as operaes desempenhadas pela UC, ULA e os respectivos registradores envolvidos na execuo do trecho de programa armazenado entre os endereos 100 e 103. 18. Qual o objetivo do uso de interrupes? O que muda no ciclo de instrues bsico para o tratamento de uma interrupo? Descreva as atividades necessrias em um ciclo de interrupo. 19. Como a CPU pode lidar com vrias interrupes? Descreva o funcionamento bsico de cada alternativa dada. 20. Descreva com suas palavras o que um barramento. Indique e explique a funo das suas principais vias. 21. Descreva a participao dos componentes ativo e passivo em uma transao de leitura pelo barramento. O que muda para uma transao de escrita? 22. Descreva os tipos de barramentos que podem existir entre a CPU, a memria principal e o sistema de E/S. 23. Apresente e discuta sobre os aspectos relevantes em um projeto de barramento. Esta discusso deve estar embasada no desempenho e custo do barramento. 24. Descreva como feita uma operao de leitura de dados em um barramento sncrono e em um barramento assncrono. 25. Como funciona a codificao BCD? Exemplifique esta codificao para o nmero 5347. Qual a desvantagem desta abordagem em relao ao sistema binrio tradicional? 26. Qual a unidade natural de organizao da memria? Por qu? 27. Defina e categorize cada uma das seguintes caractersticas de um sistema de memria: a. Capacidade b. Unidade de transferncia c. Tipo fsico d. Persistncia e. Alterabilidade f. Localizao 28. Defina o que organizao de uma memria. 29. Explique cada um dos mtodos de acesso utilizados nos sistemas de memria. D um exemplo de memria que usa cada mtodo de acesso. 30. Quais so os parmetros utilizados no clculo de desempenho de uma memria? Explique-os. 31. O que uma memria RAM? Quais so suas caractersticas fsicas? Quais so os tipos de memria RAM existentes? Explique cada um deles, ressaltando suas diferenas. 32. Apresente e explique cada tipo de memria no-voltil, mostrando as caractersticas que as diferenciam. 33. Dado que um sistema de memria DRAM tem um tempo de acesso mdio de 60 ns e um tempo necessrio para as operaes adicionais da memria entre os acessos de 15 ns, e considerando que a cada acesso so transferidos 32 bits. Qual a velocidade de transferncia desta memria? 34. O que uma hierarquia de memria? Qual o seu objetivo e idia bsica? Apresente um diagrama de nveis hierrquicos com os principais tipos de memria presentes em um

computador, descrevendo as mudanas que ocorrem ao se descer na hierarquia. Qual dessas mudanas a chave do sucesso da hierarquia? 35. Quais so os princpios bsicos que garantem o funcionamento da hierarquia de memria? Explique cada um deles. 36. Considere um sistema de memria com 2 nveis com as seguintes caractersticas: Tempo de acesso mdio do nvel 1 (T1) = 3 ns Tempo de acesso mdio do nvel 1 (T2) = 20 ns Custo mdio/bit do nvel 2 (C1) = $ 50,00 Custo mdio/bit do nvel 2 (C2) = $ 0,80 Responda: a. Qual deve ser a taxa de acerto e falha do nvel 1 para garantir um tempo de acesso mdio do sistema (Ts) de 7,25 ns? b. Dado que o tamanho do nvel 1 no pode ser maior que 1/8 do tamanho do nvel 2, qual ser o maior valor possvel para o custo mdio/bit do sistema (Cs)? 37. Qual a vantagem em acessar uma posio da memria DRAM atravs de linhas de sinais horizontais (linha) e verticais (coluna), utilizando vias de endereo multiplexadas? Se o barramento de endereo possui 10 linhas multiplexadas, qual o tamanho da pastilha DRAM com 1 bit por posio? E se as linhas de endereamento no forem multiplexadas? 38. Como o funcionamento bsico de uma lgica para deteco e correo de erro nos dados armazenados na memria? 39. Qual a quantidade e posicionamento dos bits de verificao necessrios para a deteco e correo de 1 erro pelo cdigo de Hamming (SEC) para uma palavra de 16 bits? Qual a mudana nesta quantidade para que o algoritmo detecte 2 erros e corrija apenas 1 (SECDEC)? 40. Qual o cdigo de verificao gerado pelo cdigo de Hamming SEC sobre a palavra 10110100? Qual o cdigo gerado na recuperao se ocorresse um erro no 5 bit da palavra (10100100)? 41. O que a memria cache? Quais so seu objetivo e a idia bsica de seu funcionamento? 42. Como a cach se comunica com a CPU e a memria principal? Por que so usadas estas formas de comunicao? Mostre o funcionamento bsico de 2 operaes de busca de dados pela CPU, uma com acerto e outra com falha na cache. 43. Considere uma memria cache com 4 palavras de 32 bits por linha. Considere tambm que esta memria cache tem 512 KB e a memria principal tenha 4 GB. a. Qual a quantidade de linhas na memria cache? b. Qual a quantidade de blocos existentes na memria principal? 44. Quais as vantagens de se empregar uma cache da arquitetura de Harvard ou uma cache unificada? 45. Quais so as influncias do tamanho da cache e do tamanho da linha de cache sobre o projeto da memria cache? Explane sobre os valores ideais para estes aspectos de projeto. 46. Qual a influncia da funo de mapeamento no projeto da cache? Explique cada uma das tcnicas de mapeamento que podem ser utilizadas, apresentando as vantagens e desvantagens, se existente. 47. Considere uma memria principal de 1 GB (16 bits/clula) e uma cache de 256 KB. a. Qual o tamanho (em bits) do endereo enviado pela CPU? b. Dado que a cache composta por 64 linhas com 4 palavras por linha, qual o tamanho de cada campo de endereo para o mapeamento direto? c. Considere agora que as 64 linhas descritas acima sejam arranjadas em 16 conjuntos. Qual o tamanho de cada campo da linha de endereo ? 48. Para que serve um algoritmo de substituio? Qual sua associao com as funes de mapeamento? Indique as 4 tcnicas mais utilizadas, explicando a idia de cada uma e apresentando uma possibilidade de implementao para um mapeamento associativo por conjunto de 2 linhas. 49. Qual a funo da poltica de atualizao? Quais as diferenas e a influncia das funes de escrita direta e escrita retroativa sobre o sistema de memria? Como estas polticas so implementadas em sistemas multiprocessados?

50. Como organizado/dividido os dados dentro de um disco magntico? Por que existem espaos entre estas divises? 51. Quais so os fatores que afetam o tempo de operao de E/S em disco? Explique aqueles associados diretamente com a busca da informao nas divises do dispositivo. 52. Considere um disco com tempo de busca estimado de 20 ms e uma velocidade de rotao de 5400 RPM. a. Calcule o atraso rotacional mdio. b. Calcule o tempo total de acesso mdio para ler 18 KB em um disco com 10 trilhas, 48 setores/trilha e 512 bytes/setor. c. Por que o uso do tempo total de acesso mdio no muito confivel? 53. Considerando os tipos de RAID: a. Diferencie o RAID 0 do RAID 1. b. Diferencie o RAID 2 do RAID 3. c. Diferencie o RAID 4 do RAID 4. d. Diferencie o RAID 4 do RAID 5. e. Diferencie o RAID 5 do RAID 6.

Questes complementares: 1. Listas de exerccios recomendados do livro do Tanenbaum: Questes 8, 11, 12 e 25 do captulo 2.

2. Listas de exerccios recomendados do livro do stallings: Questes 2.2 do captulo 2. Questes 3.1, 3.2, 3.4, 3.6 e 3.7 do captulo 3. Questes 4.2, 4.4, 4.5, 4.6, 4.7, 4.8, 4.10, 4.13, 4.17, 4.20 e 4.21 do captulo 4. Questes 5.1, 5.2 e 5.3 do captulo 5.