CURSOS: ENGENHARIA DE COMPUTAÇÃO E ENGENHARIA ELÉTRICA
Disciplina: ENGC50 - Sistemas Microprocessados Turma:
Professor: Tiago Trindade Ribeiro Sala:
Semestre: 2019.2 Horário: Segundas e Quartas - 20:20h às 22:10h
Primeira Lista de Exercı́cios
1. Quais os nı́veis que constituem as máquinas de vários
nı́veis modernas? Descreva as caracterı́sticas de cada
nı́vel.
2. Qual é, em termos gerais, a distinção entre organização
de computadores e arquitetura de computadores?
3. Diferencie os conceitos de função e estrutura, no con-
texto computacional.
4. Quais são as 4 principais funções do computador?
5. Enumere e defina brevemente os componentes estrutu-
rais principais do computador e do processador.
6. Quais são os estados tı́picos envolvidos na execução de
uma instrução?
7. Quais são as abordagens usuais para tratar interrupções
múltiplas?
8. O que diferencia as estratégias de projeto CISC e RISC
?
9. Caracterize a Arquitetura Harvard e a Arquitetura Von
Neumman.
10. Descreva o procedimento para execução de instruções
adotando as seguintes estratégias:
a) pipeline
b) arquiteturas superescalares
11. Qual é a relação geral entre o tempo de acesso à
memória, custo e capacidade?
12. Como o princı́pio de localidade está relacionado com a
utilização de múltiplos nı́veis de memória?
13. Explique e exemplifique os termos Big Endian e Little
Endian.
T02
07.03.05
14. Quais são as diferenças entre mapeamento direto, ma-
peamento associativo, e mapeamento associativo por
conjuntos?
15. Considere uma máquina com memória principal de 216
bytes e tamanho de bloco de 8 bytes. Assuma que o
cache é baseado em mapeamento direto e tem 32 li-
nhas.
(a) Como a palavra de endereço de 16 bits é dividida
em tag, line number e byte number ?
(b) Em qual linha os bytes com os seguintes endereços
seriam armazenados?
∗ 0x111B
∗ 0xC334
∗ 0xD01D
∗ 0xAAAA
(c) Suponha que o byte com endereço 0x1A1A está
armazenado no cache. Quais são os endereços dos
outros bytes armazenados na mesma linha?
(d) Quantos bytes podem ser armazenados no cache?
(e) Qual a razão de armazenar a tag no cache?
16. Para um cache associativo, um endereço de memória
principal é visto como consistindo de dois campos. Lis-
tar e definir os dois campos.
17. Uma cache associativa em conjunto consiste em 64 li-
nhas, ou slots, divididas em conjuntos de quatro linhas.
A memória principal contém 4 K blocos de 128 pala-
vras cada. Mostre o formato dos endereços da memória
principal.
18. Uma cache associativa em conjunto com duas linhas
por conjuntos possui linhas de 16 bytes e um tamanho
total de 8 KBytes. A memória principal de 64 MBytes é
endereçável por byte. Mostre o formato dos endereços
da memória principal.
19. Considere uma cache de 64 Kbytes, 4 bytes por linha
e uma memória principal de 16 MB. Para os endereços
hexadecimais da memória principal 111111, 666666,
 BBBBBB, mostre, em formato hexadecimal, os valores
dos campos correspondentes a cada um dos métodos
de mapemento1 .
20. Enumere e comente os algoritmos de substituição de
cache mais comuns.
21. Qual é a distinção entre localidade espacial e localidade
temporal?
22. Qual dos algoritmos de substituição de cache estudados
faz melhor uso da localidade temporal?
23. Considere o trecho de código a seguir:
for(i=0; i<20; i++)
for(j=0; j<10; j++)
a[i]=a[i]*j
(a) Dê um exemplo de localidade espacial no código.
(b) Dê um exemplo de localidade temporal no código.
24. Diferencie as polı́ticas de escrita em memória write th-
rough e write back.
25. Como é possı́vel verificar a existência de erros em pa-
lavras armazenadas em mémoria através da técnica de
CRC (cyclic redundancy check) ?
26. Considerando o polinômio gerador G(x) = x4 + x + 1
obtenha os bits de CRC para os seguintes dados a serem
armazenados em determinada memória:
(a) 10111011.
(b) 10101010.
(b) 11110000.
27. Como é possı́vel verificar a existência de erros em pa-
lavras armazenadas em mémoria através da técnica de
CRC (cyclic redundance check) ?
28. Sejam as seguintes palavras de código armazenadas em
certa memória:
10100110 - 11111111 - 01011001 - 10000101
Responda:
a) Qual é a distância de Hamming do Código?
b) Qual é o número máximo de erros simples que se
pode detectar neste código?
1 Para o mapeamento associativo em conjunto, considerar duas vias.
c) Qual é o número máximo de erros simples que se
pode corrigir neste código?
29. Seja a seguinte palávra de memória:
10100101
a) Obtenha a palavra codificada em código Hamming
b) Altere aleatoriamente um dos bits da palavra re-
sultante e aplique o algoritmo de correção.
30. Quais os tipos de barramento? Descreva as carac-
terı́sticas de cada tipo.
31. O que são os “flags” de uma ULA? Qual é a sua utili-
dade?
32. Um formato de microinstrução codificado é usado.
Mostre como um campo de micro-operação de 9 bits
pode ser dividido em subcampos para especificar 46
ações diferentes.
33. Um processador tem 16 registradores, uma ALU com 16
funções lógicas e 16 aritméticas e um deslocador com
8 operações, todos conectados por um barramento in-
terno do processador. Projete um formato de microins-
trução para especificar as várias micro-operações para
o processador.
OBS: Para as questões a seguir, considere o exemplo da Mi-
croarquitetura IJVM (Mic-1).
34. Tabela de operações da ULA da Mic-1 mostra uma
maneira de fazer com que “A” apareça na saı́da da
ULA. Sabendo que cada um dos 32 bit slices da ULA
são igualmente implementados, determine outra com-
binação binária que desempenhe a mesma função.
35. Demonstre qual função a ULA deve desempenhar
quando:
36. Descreva, resumidamente, de quais fatores depende o
projeto do Nı́vel da Microarquitetura.
37. Qual a composição básica e quais as funcionalidades
dos elementos que formam o Mic-1 ?
38. Um registrador pode ser lido e escrito no mesmo ciclo
de clock sem produzir lixo?
39. Descreva o que ocorre durante cada subciclo em um 47. Determine o código em linguagem de montagem resul-
ciclo do caminho de dados. tante da compilação do código Java abaixo. Assuma
que que o compilador utilizado otimiza o código gerado.
40. Após implementar o MIC-1 em laboratório, você mede
i = j + k;
os tempos de propagação do circuito e averı́gua que o
if (i==3)
mesmo gasta 1ns para carregar o MIR, 1ns para habili-
i = 0;
tar um registrador para que este coloque seu conteúdo
k = 0;
no barramento B, 3ns aguardando a operação da ULA
else
e do deslocador, e 1ns para que os resultados se pro-
j = j - 1;
paguem de volta aos registradores. Se o intervalo alto
do clock não pode ser inferior a 2ns para que o se-
quenciador funcione corretamente, determine a máxima 48. Considere o seguinte comando Java:
frequência de clock com que seu microprocessador será
capaz de operar (despreze os tempos de transição de
borda). Justifique sua resposta através de um diagrama i = j + k + 4;
de tempo indicando cada intervalo da temporização. Encontre duas traduções diferentes desse comando para
a linguagem de montagem do IJVM.
41. Qual o objetivo de uma microinstrução? Descreva a
função dos sinais que compõem uma palavra de con- 49. Encontre o comando Java que produziu o seguinte
trole (microinstrução)? código IJVM:
ILOAD j
42. o campo da microinstrução que controla o acesso ao ILOAD k
barramento B está codificado em 4 bits. Mas o campo ISUB
do barramento C é controlado por um mapa de bits BIPUSH 6
(cada sinal de controle é representado por um bit da ISUB
microinstrução). Explique por quê. DUP
IADD
43. Na MIC-1 existe uma caixa identificada como “Bit ISTORE i
alto”. Mostre como seria o circuito eletrônico para a
implementação dessa função lógica. 50. Ao traduzir o comando MAL:

44. Quando o campo JMPC de uma microinstrução é
habilitado. o conteúdo do MBR passa pela função
OR (caixa com um cı́rculo) junto com o campo
NEXT ADDRESS. para formar o endereço da próxima
instrução. Existe alguma circunstância na qual faz sen-
tido o campo NEXT ADDRESS ser igual a 0x1FF e
usar JMPC?
45. Como a arquitetura IJVM divide a memória? Caracte-
rize cada uma das partes.
46. Descreva o que faz cada instrução abaixo e quais os
passos necessários (microinstruções) para a execução
das mesmas (informe o conteúdo dos registradores en-
volvidos e da pilha a cada passo).
a) IAND (considere que as palavras do topo da pilha
são 0x42 e 0x25).
b) IFEQ offset (considere o deslocamento = 0x0123
e a palavra do topo da pilha igual a 0x00)
c) IFLT offset (considere o deslocamento = 0x0123
e a palavra do topo da pilha igual a 0x42)
d) SWAP (considere que as palavras do topo da pi-
lha são 0x42 e 0x25).
if (Z) goto L1; else goto L2
seria possı́vel “L1” estar, no endereço 0x40 e “L2” em
0x140? Justifique sua resposta.
51. No microprograma para o MIC-1, na microinstrução
if icmpeq3, o conteúdo do MDR é copiado para o re-
gistrador H e na linha seguinte o conteúdo de TOS é
subtraı́do desse valor. Certamente seria melhor ter um
único comando como:
if_cmpeq3: Z = MDR - TOS; rd
Por que isso não é feito?
52. Quanto tempo demora para que uma implementação
do MIC-1 rodando a 200 MHz execute o seguinte co-
mando Java:
i = j + k;
A resposta deve ser dada em nanossegundos.
53. Escreva um microcódigo para a Mic-I a fim de im-
plementar a instrução JVM POPTWO. Essa instrução
duas palavras do topo da pilha.