1ª Lista de Arquitetura de Computadores

Universidade Federal Rural do Semiarido

Departamento de Ciências Exatas e Naturais
Ciência da Computação
Prof. Sílvio Fernandes

1ª Lista de Arquitetura de Computadores

1. Conceitue a Lei de Moore e descreva cinco consequências práticas dela

advindas.
2. Considere as informações abaixo, sobre a Arquitetura de Von Neumann:
I. Dados e instruções são colocadas em memórias de leitura e escrita
diferentes;
II. A execução de instruções ocorre, via de regra, de modo sequencial;
III. O conteúdo da memória é acessado sempre pela sua posição,
independentemente do tipo de dado nela encontrado.
Estão corretas as informações:
a. I, II e III;
b. I e II;
c. II e III;
d. I e III.

3. Analise as informações abaixo acerca das memórias:

I. Um exemplo típico de dispositivo de memória que opera segundo o
método de acesso direto é a fita magnética;
II. O método de acesso aleatório possui esse nome ao permitir um tempo
de acesso aleatório;
III. Considerando-se uma mesma capacidade de armazenamento, o disco
rígido possui um custo por bit superior ao de um dispositivo de
memória semicondutor.
Estão corretas as informações:
a. I e II;
b. II;
c. II e III;
d. Nenhuma das informações está correta.

4. Ainda sobre memórias, é correto afirmar que:

a. O estado de uma memória SRAM é mantido diretamente com o auxílio
de capacitores;

Prof. Sílvio Fernandes Página 1

 1ª Lista de Arquitetura de Computadores

b. O conteúdo de memórias EEPROM é apagado por exposição à radiação

ultravioleta;
c. Volatilidade é uma característica associada à permanência ou não dos
dados na ausência de alimentação do dispositivo de memória;
d. Memórias DRAM são tipicamente mais rápidas do que memórias SRAM.

5. Deseja-se construir um dispositivo de memória baseado em tecnologia de

semicondutores. Os requisitos são: tamanho da palavra igual a 1 B e capacidade
de armazenamento igual a 16 B. Esboce dois projetos de construção para este
dispositivo, considerando que:
a. Em um projeto, o arranjo físico das células de memória é igual ao
arranjo lógico das palavras, tal qual é percebido pelo processador;
b. No outro projeto, as células são dispostas fisicamente em matrizes
quadradas. Considere também a utilização de um circuito de
multiplexação externo à memória.
Supondo que cada um dos projetos fosse implementado em um chip, que
observações poderíamos fazer com relação à quantidade de pinos de
endereçamento necessários em cada caso?

6. Explique graficamente a vantagem, em termos de aumento na capacidade de

armazenamento, do arranjo de células de memória segundo matrizes
quadradas quando se insere um pino de endereço adicional. Sugestão:
considere inicialmente o projeto de um dispositivo de memória baseado em
tecnologia de semicondutores cujos requisitos sejam: tamanho da palavra igual
a x bits e capacidade de armazenamento igual a 4 palavras. Realize projetos
considerando as alternativas descritas na questão anterior. Em seguida, insira
um pino de endereço adicional em cada caso e verifique o acréscimo na
capacidade de armazenamento.

7. Qual a característica principal das memórias FPM (use as memórias regulares

como parâmetro de comparação)? Em que aspecto as memórias EDO
representam uma evolução frente às FPM?

8. Analise as informações abaixo, as julgando como verdadeiras (V) ou falsas (F).

Quando apontadas como falsas, justifique tal escolha.
a. São exemplos de memórias assíncronas as memórias regulares, as FPM,
as EDO e as DDR/DDR2;
b. A temporização x-y-y-y (digamos, 5-3-3-3) de uma memória EDO
independe da frequência do clock na placa-mãe;
c. O nome completo das memórias DDR é DDR-SDRAM;
d. SRAM e SDRAM são tecnologias tipicamente usadas no projeto da
memória principal;
e. As memórias DDR2 transferem o dobro da quantidade de dados
transmitida pelas DDR em cada pulso de clock.

Prof. Sílvio Fernandes Página 2

 1ª Lista de Arquitetura de Computadores

9. Você é o secretário de um departamento de uma fictícia universidade. No

momento, você está engajado na tarefa de cotação de preços para a compra de
quatro módulos de memória DDR2 533 MHz. Seguindo orientações
burocráticas, você encontra, ao pesquisar no site www.comprasnet.gov.br, a
seguinte especificação para o módulo em questão:
pente de memória, capacidade memória 1, tipo dimm,
velocidade barramento 533, padrão ddr2,
compatibilidade pc2-4300.
De posse dessas informações, você contata a primeira loja de suprimentos
para cotação do preço unitário do módulo. Ao passar as informações obtidas
no site ao vendedor, este lhe diz que ou você está interessado em memória
DIMM ou em memória DDR2. Em outras palavras, o vendedor lhe diz que
esses termos são incompatíveis.

Baseado no enunciado acima, qual a resposta, à luz das informações

fornecidas em nossas aulas, que você daria ao vendedor? Aproveitando o
ensejo, o que significa a expressão PC2-4300?

10. Suponha que uma palavra de dados de 8 bits armazenada na memória tenha
conteúdo 11000010. Usando o algoritmo de Hamming, determine os bits de
verificação que seriam armazenados na memória com essa palavra de dados,
utilizando a método tradicional.

11. Calcule o código de Hamming para o mesmo conjunto de dados da questão

anterior utilizando o método alternativo.

12. Os bits de verificação armazenados com a palavra de 8 bits 00111001 são 0111.
Suponha que, quando a palavra é lida na memória, os bits de verificação são
calculados como 1101. Qual é a palavra de dados que foi lida na memória?

13. Quantos bits de verificação são necessários se o código de correção de erros de

Hamming for usado para detectar erro em um único bit de palavras de 1.204
bits?

14. Desenvolva um código SEC para uma palavra de dados de 16 bits. Gere o código
para a palavra de dados 0101000000111001. Mostre que o código identifica
erros corretamente no quarto bit de dados.

15. Uma memória cache associativa por conjuntos contém 64 linhas agrupadas em
conjuntos de quatro linhas. A memória principal contém 4K blocos de 128
palavras cada um. Mostre o formato dos endereços da memória principal.

16. Para os endereços hexadecimais da memória principal 111111, 666666 e

BBBBBB, mostre as seguintes informações, em formato hexadecimal,
considerando a memória principal de 16 MB (224 B) com blocos de 4 B e cache
de 64 KB (214 B).

Prof. Sílvio Fernandes Página 3

 1ª Lista de Arquitetura de Computadores

a. Os valores dos campos de rótulo, linha e palavra, para uma memória

cache com mapeamento direto;
b. Os valores dos campos de rótulo e palavra, para uma memória cache
associativa;
c. Os valores dos campos de rótulo, conjunto e palavra, para uma memória
cache associativa por conjuntos de duas linhas.
17. Considere um microprocessador de 32 bits, com uma memória cache interna à
pastilha de 16 KB, organizada com mapeamento associativo por conjuntos de
quatro linhas. Suponha que o tamanho da linha da memória cache seja de
quatro palavras de 32 bits. Desenhe um diagrama de blocos dessa memória
cache, mostrando sua organização e como os diferentes campos do endereço
são usados para determinar um acerto ou falha na memória cache. Onde a
palavra de memória ABCDE8F8 é mapeada na memória cache?

18. Suponha as seguintes especificações para uma memória cache interna:

mapeamento associativo por conjuntos de quatro linhas; tamanho da linha
igual a duas palavras de 16 bits; capaz de acomodar um total de 4K palavras de
16 bits da memória principal; utilizada com um processador de 16 bits que gera
endereços de 24 bits. Projete a estrutura da memória cache com todas as
informações pertinentes e mostre como ela interpreta os endereços enviados
pelo processador.

19. Considere uma máquina com memória endereçada Byte a Byte, com tamanho
de 216 B e tamanho de bloco igual a 8 B. Suponha que seja utilizada uma
memória cache com mapeamento direto, composta de 32 linhas.
a. Como o endereço de memória de 16 bits é dividido em rótulo, número
de linha e número de Byte?
b. Em que linhas seriam armazenados os Bytes com os seguintes
endereços:
0001 0001 0001 1011
1100 0011 0011 0100
1101 0000 0001 1101
1010 1010 1010 1010
c. Suponha que o Byte de endereço 0001 1010 0001 1010 esteja
armazenado na memória cache. Quais os endereços dos Bytes na
mesma linha?
d. Qual o total de Bytes (com e sem os rótulos) que podem ser
armazenados na memória cache?
e. Por que o rótulo também é armazenado na memória cache?
20. Por que não faz sentido se falar em algoritmos de substituição em memórias
cache onde haja mapeamento direto?

21. Descreva as principais políticas de atualização da memória principal com

relação à memória cache.

Prof. Sílvio Fernandes Página 4

 1ª Lista de Arquitetura de Computadores

22. Descreva dois motivos pelos quais o aumento indiscriminado no tamanho da

linha em memórias cache não leva necessariamente a um aumento do
desempenho.

23. As caches atuais são unificadas ou separadas? Justifique a resposta.

24. Qual é a taxa de transferência (em caracteres/segundo) para uma unidade de

fita magnética de nove trilhas cuja velocidade da fita é de 120
polegadas/segundo e cuja densidade é de 1.600 bits lineares por polegada?

25. O disco ilustrado pela próxima figura gira a 3.600 rpm no sentido anti-horário,
possui um tempo de busca médio de 10 ms e é composto por setores de 512 B.
Suponha que se queira ler um arquivo de 8 KB e que este arquivo esteja
disposto inicialmente de forma sequencial no disco (a); suponha a seguir que o
arquivo se encontra disposto aleatoriamente (b). Calcule o tempo total para a
leitura em cada caso.

Prof. Sílvio Fernandes Página 5

 1ª Lista de Arquitetura de Computadores

RESPOSTAS

1) Gordon Moore previu que, a cada 18 meses, a quantidade de transistores que

poderia ser integrada em uma mesma pastilha dobrava. Isto se comprova na prática e
traz consigo as seguintes consequências:

 Os computadores se tornam cada vez mais baratos;

 Os computadores se tornam cada vez mais velozes;

 Os computadores se tornam cada vez menores;

 Os computadores consomem cada vez menos energia;

Os computadores se tornam cada vez mais confiáveis.

2) Letra “c”.

3) Letra “d”.

4) Letra “c”.

5)

Prof. Sílvio Fernandes Página 6

 1ª Lista de Arquitetura de Computadores

6)

7) Enquanto uma memória regular é capaz de fornecer uma palavra por vez a cada
solicitação de leitura, uma memória FPM pode transferir várias palavras de uma linha,
consecutivamente. O mesmo ocorre com a memória EDO. Este tipo de memória é uma
evolução da FPM no sentido em que uma nova leitura pode ser iniciada sem que a
leitura anterior tenha terminado.

8)
a. F – memórias do tipo DDR/DDR2 são síncronas;
b. F – a memória EDO é assíncrona, e por isso quando o seu tempo de acesso é
expresso em ciclos de clock, deve-se especificar qual é a frequência deste clock;
c. V;
d. F – a SRAM é uma tecnologia usada no projeto de memórias cache;
e. F – as memórias DDR e DDR2 transferem a mesma quantidade de dados em
cada pulso de clock.

9) A memória DDR2 é sim um tipo de memória DIMM, que, lembrando, significa Dual
Inline Memory Module. Este termo é relativo à forma de encapsulamento da memória,
apenas. É comum chamar a SDRAM de “memória DIMM”, o que não deixa de ser

Prof. Sílvio Fernandes Página 7

 1ª Lista de Arquitetura de Computadores

verdade, pois a SDRAM é encapsulada em um módulo DIMM. O problema é que a

DDR2 também é encapsulada em um módulo DIMM. Assim, uma memória DDR2 é
também uma memória DIMM. O termo PC2-4300 significa que a memória é capaz de
transferir 4300 MB/s.

10) C8C4C2C1 = 0010

11) C8C4C2C1 = 0010

12) M8M7M6M5M4M3M2M1 = 00011001

13) 11 bits

14)
C1 = M1 xor M2 xor M4 xor M5 xor M7 xor M9 xor M11 xor M12 xor M14 xor M16
C2 = M1 xor M3 xor M4 xor M6 xor M7 xor M10 xor M11 xor M13 xor M14
C4 = M2 xor M3 xor M4 xor M8 xor M9 xor M10 xor M11 xor M15 xor M16
C8 = M5 xor M6 xor M7 xor M8 xor M9 xor M10 xor M11
C16 = M12 xor M13 xor M14 xor M15 xor M16
C16C8C4C2C1 = 00001 (palavra original)
C16’C8’C4’C2’C1’ = 00110 (palavra com erro em M4)
C16C8C4C2C1 xor C16’C8’C4’C2’C1’ = 00111 = 710 = 7ª posição (M4)

15)

16)
a. Mapeamento direto:
i. Para o endereço 111111:
1. Rótulo = 11; linha = 0444; palavra = 1
ii. Para o endereço 666666:
1. Rótulo = 66; linha = 1999; palavra = 2
iii. Para o endereço BBBBBB:
1. Rótulo = BB; linha = 2EEE; palavra = 3
b. Mapeamento associativo:
i. Para o endereço 111111:
1. Rótulo = 044444; palavra = 1
ii. Para o endereço 666666:
1. Rótulo = 199999; palavra = 2
iii. Para o endereço bbbbbb:
1. Rótulo = 2EEEEE; palavra = 3
c. Mapeamento associativo por conjuntos de duas linhas:
i. Para o endereço 111111:
1. Rótulo = 022; conjunto = 0444; palavra = 1
ii. Para o endereço 666666:
1. Rótulo = 0CC; conjunto = 1999; palavra = 2
iii. Para o endereço 0xBBBBBB:

Prof. Sílvio Fernandes Página 8

 1ª Lista de Arquitetura de Computadores

Rótulo = 177; conjunto = 0EEE; palavra = 3

17)

18)

19)

Prof. Sílvio Fernandes Página 9

 1ª Lista de Arquitetura de Computadores

a)
b) L3, L6, L3 e L21.
c)
0001 1010 0001 1000
0001 1010 0001 1001
0001 1010 0001 1011
0001 1010 0001 1100
0001 1010 0001 1101
0001 1010 0001 1110
0001 1010 0001 1111
d) 256 B (sem os rótulos) e 288 B (incluindo os rótulos).
e) Cada linha possui um rótulo a ela associado. Quando o processador quer ler uma
palavra da MP, ele submete o endereço da palavra ao controlador da cache. O
controlador vai direto à linha apontada pelo endereço e, para ter certeza de que a
palavra está lá, ele compara o rótulo extraído do endereço com aquele presente na
linha. Se eles coincidirem, tem-se certeza de que a palavra buscada está de fato
naquela linha.

20) Quando uma palavra é lida da MP e copiada para a cache, parte do seu endereço
na MP já diz em que linha ela será posta na cache. Assim, não há necessidade de
nenhum algoritmo para saber onde a palavra será posta na cache ou, visto de outra
forma, não há necessidade de nenhum algoritmo para saber qual linha da cache terá
seu conteúdo anterior substituído

21)

Prof. Sílvio Fernandes Página 10

 1ª Lista de Arquitetura de Computadores

22) Em primeiro lugar, fixando-se uma determinada capacidade para a cache, quanto
maior for o tamanho da linha, menor será a quantidade dessas linhas. A conseqüência
disso é uma aplicação mais intensa dos algoritmos de substituição e das políticas de
atualização, o que resulta, respectivamente, numa maior lentidão e num maior tráfego
de palavras entre a cache e a MP.
Em segundo lugar, quanto maior for o tamanho da linha, menor será a probabilidade
de se usar as suas palavras mais distantes. Ora, se não há nenhum indício forte de que
uma palavra armazenada na cache venha a ser utilizada, não há sentido então manter
essa palavra na cache.

23)

Prof. Sílvio Fernandes Página 11

 1ª Lista de Arquitetura de Computadores

24) 192.000 caracteres/s

25)

a) 60 ms
b) 308,8 ms

Prof. Sílvio Fernandes Página 12