Você está na página 1de 34

Departamento de Engenharia Eltrica SEL 606 Laboratrio de Sistemas Digitais

Profa. Liliane Ventura e Profa. Luiza M. R. Cod

APOSTILA INTRODUTRIA
1. Introduo Sistemas digitais so construdos a partir de portas. 0 principal fator determinante da velocidade com que um sistema digital pode executar sua funo a velocidade com que operam as portas. O fator mais importante relacionado com a velocidade de uma porta o atraso de propagao tap (propagation delay time). o tempo requerido pela sada de uma porta para responder a uma mudana no nvel lgico da entrada da porta. Portas que devem operar rapidamente, com tap no intervalo de microssegundos a nanosegundos empregam dispositivos eletrnicos. Num sistema digital eletrnico a tenso em qualquer ponto do circuito tem um valor representando um ou outro dos dois nveis lgicos (1 ou 0 V ou F). Correspondentemente os dispositivos eletrnicos do sistema devem conduzir uma quantidade substancial de corrente ou conduzir muito pouca ou nenhuma corrente. Enquanto o sistema puder distinguir entre as duas situaes, isto , correntes grandes ou pouca ou nenhuma corrente, o valor real da corrente no importante. Esta situao bem diferente da que ocorre quando usamos dispositivos eletrnicos em sistemas analgicos, onde, pelo menos em princpio, qualquer mudana na corrente, no importa quo pequena, interessa. Resumindo, em um sistema digital um componente eletrnico sozinho faz muito pouco. Conseqentemente, para construir um sistema digital de certo significado so necessrios muitos componentes eletrnicos: milhares, centenas de milhares e at milhes. At 1955, os componentes eletrnicos disponveis para construir sistemas digitais eram os diodos semicondutores e as vlvulas a vcuo. Os diodos so relativamente pequenos, com dimenses da ordem de milmetros, e consomem relativamente pouca potncia. As vlvulas, por outro lado, so grandes, tendo dimenses da ordem de vrios centmetros e consomem quantidades relativamente grandes de potncia, tipicamente da ordem de alguns watts. Embora em sua maioria as portas pudessem ser construdas com diodos e resistores, tambm era necessrio usar vlvulas em grandes quantidades. Como resultado, qualquer sistema digital era grande, caro, e usava muita potncia. A situao melhorou consideravelmente com a inveno do transistor nos anos 50. Um transistor, normalmente substituindo uma vlvula, consome muito menos potncia (da ordem de dezenas de mW) e, como o diodo semicondutor, quando encapsulado individualmente, tem dimenses da ordem de alguns milmetros. At 1965, somente eram disponveis semicondutores encapsulados individualmente. Os engenheiros montavam portas e sistemas digitais a partir destes componentes individualmente encapsulados e de resistores. Dispositivos 1

semicondutores so fabricados atravs da ap1icao repetida de certos processos fsicos e qumicos superfcie de uma pastilha de silcio extremamente puro. Os detalhes da fabricao de semicondutores no nos interessam exceto no que tange s dimenses do dispositivo na superfcie do silcio, que so da ordem de mcrons. A maior parte da dimenso de um dispositivo encapsulado individualmente envolve no o dispositivo em si mas o prprio encapsulamento e o suporte mecnico necessrio para as conexes eltricas. Assim iniciou-se uma srie de progressos tecnolgicos (que prosseguem sem que se possa vislumbrar seu final) que levaram a fabricao de um dispositivo semicondutor chamado circuito integrado (CI). Em um circuito integrado muitos transistores e diodos so fabricados, isto , integrados, sobre a mesma pastilha de silcio; na mesma estrutura so tambm integrados os resistores e at mesmo as interligaes necessrias para fabricar uma porta completa, muitas portas e, at mesmo, um sistema digital completo. Circuitos integrados comercialmente disponveis so classificados como com integrao em pequena escala (SSI), integrao em mdia escala (MSI), integrao em larga escala (LSI) e integrao em muito larga escala (VLSI). A origem dos conceitos envolvidos em sistemas digitais perde-se na antiguidade. Sem dvida, os povos primitivos podiam contar, e o avano, que compete favoravelmente com uma calculadora mecnica, tem pelo menos 2500 anos. Uma calculadora mecnica digital simples que podia somar e subtrair foi construda no sculo XVII. Um dispositivo mecnico incorporando alguns dos conceitos envolvidos nos computadores modernos foi construdo no principio do sculo XIX. Calculadoras de mesa mecnicas produzidas em massa e, conseqentemente, baratas tomaram-se disponveis logo aps 1930, com capacidade de somar, subtrair, multiplicar e dividir. Nos anos 40, circuitos eletrnicos usando vlvulas deram aos sistemas digitais velocidades que no podiam ser atingidas pelos sistemas mecnicos, mas estes sistemas eram grandes e consumiam grandes potncias. Os transistores apareceram nos anos 50 e os circuitos integrados comearam a evoluir nos anos 60. No incio da dcada de 80, o desenvolvimento dos circuitos integrados atingiu o ponto de se obter um circuito que cabe na palma da mo, dissipa em tomo de 1 W, superando sistemas existentes h 30 anos que envolviam uma sala cheia de equipamento e consumiam milhares de watts.

1.1 -

Lgicas Positiva e Negativa

Em sistemas analgicos, as quantidades fsicas como tenso ou corrente variam continuamente dentro de uma faixa de valores, o valor real da corrente ou tenso so relevantes. J em sistemas digitais, as quantidades fsicas (de entrada ou sada) ou informaes so representadas na forma digital, isto , em valores discretos, podendo assumir um ou outro dentre os valores, ou seja, dentre dois nveis lgicos: nvel lgico 1 (um) ou nvel lgico 0(zero).

Qualquer sistema digital pode ser baseado em uma lgica positiva ou negativa. Na lgica positiva, ao potencial mais positivo atribudo o nvel lgico 1, e na lgica negativa, ao potencial mais positivo atribudo o nvel lgico 0. A maioria dos sistemas digitais utiliza lgica positiva. O nvel lgico 1(um) representa uma faixa de tenso entre um valor mnimo e um valor mximo de tenso, e o nvel lgico 0(zero) representa uma faixa de tenso prxima do zero (vide figura 1).

Figura 1: Representao esquemtica dos nveis lgicos.

A faixa de tenso em que varia o nvel lgico 0 (zero) ou o nvel lgico 1 (um), depende da famlia a que o circuito integrado (CI) pertence, ou seja, depende do tipo de dispositivo que foi utilizado na sua fabricao. A maneira pela qual um circuito digital responde aos sinais de entrada chamada de lgica do circuito. Cada tipo de circuito obedece a um certo conjunto de regras lgicas. 2. CIRCUITO INTEGRADO (CI): O circuito integrado um dispositivo semicondutor, onde muitos transistores e diodos so fabricados, isto , integrados sobre a mesma pastilha de silcio, que pode conter tambm resistores, e interligaes necessrias para fabricar uma porta lgica completa. O CI ou chip, circuito fabricado numa nica e fina pastilha de silcio, encapsulado em uma embalagem de plstico ou de cermica, a partir da qual saem alguns pinos para tornar possvel a conexo do CI com outros dispositivos. Os pinos da cpsula so ligados ao chip atravs de fios finos de ouro, para possibilitar a entrada e sada de sinais para o exterior Os tipos de encapsulamento mais comuns so:

2.1. Encapsulamentodual-in-line Package (DIP): o tipo mais comum de encapsulamento, mostrado na Figura 2. Foi at muito recentemente o tipo de encapsulamento mais usado. Este tipo de encapsulamento recebe este nome devido as suas duas linhas paralelas de pinos serem numeradas no sentido anti-horrio a partir de 1, quando vistos de cima da embalagem de cermica em relao a um ponto de identificao em um dos lados do chip, mostrado na Figura 2b. O nmero de pinos varia de acordo com o CI, podendo ter 14, 16, 20, 24, 28, 40 e 64 pinos. Na parte superior do CI tm-se inscries com letras e nmeros as quais identificam o CI. A Figura 2c mostra internamente como estariam ligados os pinos. No caso desse exemplo, so quatro portas NAND de duas entradas. Para cada CI so necessrias ligaes terra e de alimentao; para o exemplo da Figura 2 so os pinos 7 e 14, respectivamente. Os pinos so numerados com relao a uma marca de referncia no topo do encapsulamento.

Figura 2: Encapsulamentodual-in-line(DIP): (a) embalagem DIP; (b) vista superior mostrando a numerao dos pinos; (c) interligao interna das portas

2.2 Encapsulamento Pin-Grid-Array(PGA): utilizados em circuitos com quantidades maiores de pinos( 100). Nesse caso os pinos no se situam em duas linhas como no DIP, mas sim em uma matriz quadrada em cujo centro se assenta o circuito, mostrado na Figura 3

Figura 3: Encapsulamento PGA de um CI.

O encapsulamento designado por SMT (Surface Mount Technology) POSSUI maior grau de compactao e maior nmero de entradas e sadas. Esta tecnologia tem como principal vantagem o fato de no necessitar de furos. Existem trs tipos de cpsulas em SMT: SOIC (Small Outline Integrated circuit) semelhante a um DIP, miniaturizado e com os pinos dobrados.

PLCC (Plastic Leaded Chip Carrier) possui os terminais dobrados para baixo do corpo.

LCCC (Leadless Ceramic Chip Carrier) no dispe de pinos. composto por contatos metlicos moldados na cpsula cermica.

3. CLASSIFICAAO DO CI: 3.1 Quanto complexidade de integrao: Os CIs disponveis comercialmente podem ser classificados devido complexidade de seus circuitos, medida pelo nmero de portas lgicas existentes no seu substrato. Existem atualmente cinco graus de complexidade de integrao: SSI MSI LSI Integrao em pequena escala (at 12 portas lgicas por CI) Integrao em mdia escala (de 13 -99 portas num CI) Integrao em larga escala (de 100 - 1000 portas)

VLSI - Integrao em muito larga escala (acima de 1000 portas lgicas) ULSI Integrao em ultra-larga escala (acima de 100.000 portas lgicas)

3.2 Quanto ao componente principal utilizado na integrao (famlia): FAMLIAS DE CIRCUITOS LGICOS Existe um nmero de famlias de circuitos integrados lgicos que se destingem umas das outras pelo tipo de dispositivo semicondutor que incorporam e pela maneira como os dispositivos semicondutores (e resistores, quando usados) so interligados para formar portas. Existem dois tipos de transistores. Um o transistor de semicondutor-metal-xido (MOS). Este transistor pode ser fabricado de modo que a corrente que por ele circula seja conduzida por cargas eltricas negativas (n), sendo, conseqentemente, chamado MOS canal-n (tipo n) ou por cargas eltricas positivas (p) sendo, ento, chamado MOS canal-p (tipo p). A grande vantagem desta famlia que no necessitam usar resistores. Como os transistores ocupam espao muito pequeno na pastilha de silcio, so muito apropriados para integrao em larga e muito larga escala. Uma famlia MOS usa exclusivamente transistores tipo p ou transistores tipo n. Esta famlia possui caractersticas eltricas que se tornam inconvenientes para integrao em pequena e mdia escala, no sendo, portanto, usada nestas aplicaes, encontrando maior uso na fabricao de circuitos com integrao em larga e muito larga escala. Uma segunda famlia usa transistores do tipo p e do tipo n no mesmo circuito, sendo chamada famlia MOS de simetria complementar (CMOS). A famlia CMOS usada em integrao em larga escala e, por no possuir algumas deficincias da famlia MOS, tambm em integrao em pequena e mdia escala. O segundo tipo de transistor o transistor bipolar, atualmente fabricado em trs famlias. Uma delas chamada lgica de injeo integrada (IIL). Como MOS e CMOS, no requer o uso de resistores no circuito, sendo, portanto, apropriada para integrao em larga escala. Uma segunda famlia usando transistores bipolares chamada de lgica acoplada pelo emissor (ECL). Usa muitos transistores por porta; mesmo uma porta de duas entradas requer cinco transistores. a famlia lgica de maior velocidade, pois usa transistores bipolares rpidos em vez de transistores MOS (mais lentos) e os usa de modo eficiente para faz-los responder com grande velocidade. A prpria velocidade da famlia ECL faz com que se torne difcil de usar. Devido rapidez das transies de um nvel lgico para outro, faz com que qualquer comprimento de fio que seja usado para interligar os circuitos deva ser tratado como se fosse uma linha de transmisso. A famlia ECL existe em integrao em pequena e mdia escala, mas s usada quando sua maior velocidade se faz realmente necessria. Finalmente, chegamos famlia lgica mais usada para circuitos com integrao em pequena e mdia escala. a lgica transistor-transistor (TTL), desenvolvida principalmente pela Texas Instrumenst Company mas tambm produzidos por outros fabricantes. Para a famlia TTL, a Texas Instruments usa a designao

genrica SN, significando rede semicondutora (semiconductor network"). Outros fabricantes usam outras designaes, como DM (digital monoltico). Existem duas sries, uma com o prefixo identificador 54 e outra com o prefixo 74. A srie 54 usada para aplicaes militares, onde as exigncias so maiores, e pode operar no intervalo de temperatura de -55 a +125 oC. A srie 74 uma verso industrial de custo menor que pode operar de 0 a 70 oC. Assim, os CIs digitais podem ser classificados de acordo com o principal tipo de componente eltrico utilizado em seus circuitos. Que so: CIs bipolares: so aqueles que utilizam o transistor de juno bipolar (NPN ou PNP) como seu principal elemento do circuito. Ex: famlia TTL. CIs unipolares: so aqueles que usam os transistores por efeito-decampo (CMOSFETs canal-P ou canal-N) como seu principal elemento de circuito. Ex; famlia CMOS. 4. CARACTERISTICAS ELTRICAS FUNDAMENTAIS:

4.1 Terminologia dos CIs - Parmetro de Tenso e Corrente: ViH - Tenso de entrada correspondente ao nvel alto (1) na entrada. ViL - Tenso de entrada correspondente ao nvel baixo (0) na entrada. VoH - Tenso de sada correspondente ao nvel alto (!) na sada. VoL - Tenso de sada correspondente ao nvel baixo (0) na sada IiH - Corrente de entrada correspondente ao nvel alto (1) nesta entrada. IoH - Corrente de sada correspondente ao nvel alto (1) nesta sada. IoL - Corrente de sada correspondente ao nvel baixo (0) nesta sada. IiL - Corrente de entrada correspondente ao nvel baixo (0) nesta entrada. 4.2 Valores de tenso associados aos nveis lgicos: Todo circuito lgico integrado possui um pino referente tenso de alimentao (Vcc) e outro ao terra (GND). As informaes sobre os valores analgicos referentes a essas tenses so fornecidas pelo fabricante do circuito em manuais ou nos sites que trazem informaes sobre a famlia lgica qual pertence o circuito. Para estabelecer limites de operaes aceitveis, os fabricantes listam tambm dados sobre os valores mximos, mnimos e tpicos para os nveis de tenso de sada, como visto no exemplo da Figura 4. A tenso de sada de uma porta lgica deve sempre ter valores compreendidos dentro da banda alta ou baixa. A regio de transio na Figura 4 , portanto, proibida. Como a sada de uma porta lgica pode ser usada como entrada para outra porta lgica ou outras portas lgicas, os fabricantes estabelecem os limites dos nveis

de tenso de entrada, a fim de assegurar que todos os circuitos lgicos sejam compatveis uns com os outros.

Figura 4 Nveis de tenso de sada de uma porta

Esses nveis de tenso de entrada aceitveis, de uma porta, esto indicados na Figura 5. Para que a entrada de uma porta lgica seja reconhecida como nvel lgico 0 (ou 1), ela deve ter um valor dentro da banda especificada por ViL (ou ViH), respectivamente. Caso a entrada no esteja dentro dessa banda, a sada da porta lgica poder apresentar um valor lgico no correspondente funo que executa.

Figura 5: Nveis de tenso de entrada de uma porta lgica.

A Srie TTL Em circuitos eletrnicos semicondutores, geralmente, possvel melhorar a velocidade de operao (isto reduzir o atraso de propagao e reduzir o tempo necessrio para a transio de um nvel lgico para outro) sacrificando a potncia. Como maior potncia envolve maiores correntes, as capacitncias parasitas podem ser carregadas e descarregadas mais rapidamente. Estes capacitores parasitas no so introduzidos deliberadamente no circuito, mas o resultado inevitvel das dimenses e geometria do circuito. A disponibilidade de correntes maiores torna possvel ligar e desligar os transistores mais rapidamente. Quando usamos mais potncia com a finalidade de obter maior velocidade, gostaramos de saber se o aumento de velocidade compensa o sacrifcio de potncia. Uma figura de mrito til neste contexto o produto velocidade-potncia, que o produto do atraso de propagao pela dissipao de potncia de uma porta. Quando transistores bipolares comuns funcionam em circuitos digitais e so ligados de modo a conduzir corrente, a operao geralmente se d na regio conhecida como saturao. Em virtude da saturao o transistor leva um tempo relativamente longo para ser desligado. Conseqentemente, os circuitos digitais padro usando transistores comuns sofrem uma desvantagem em relao velocidade. Com uma despesa adicional pode-se, todavia, fabricar um tipo especial de transistor denominado Schottky, que no satura, podendo, conseqentemente, operar em velocidades mais altas. Devido ao balano possvel entre velocidade e potncia e devido possibilidade de fabricar transistores comuns do tipo Schottky, a famlia TTL existe em cinco sries distintas, que so listadas, com suas caractersticas, na Tabela-1. A razo da popularidade da srie LS toma-se aparente, embora outras sries possam ser escolhidas caso haja restries quanto velocidade, dissipao possvel ou ao custo. Margem de Rudo Como a famlia TTL opera com uma tenso de alimentao de 5V, todas as tenses em um sistema TTL esto no intervalo de 0 a 5V. Quando uma porta acionadora no estiver carregada pela ligao a entradas de outras portas, sua tenso de sada baixa, correspondente ao nvel lgico 0, pode ser 0,1 V ou at menor para a srie 54/74. A tenso alta, correspondente ao nvel lgico 1, fica em tomo de 3,4 V. Quando a sada for baixa, a porta acionadora deve permitir o fluxo de corrente da porta acionada para si prpria. A porta acionadora descrita como drenando corrente da carga. Quando a sada estiver no nvel alto, a porta acionadora serve como fonte de corrente para a carga e descrita como suprindo corrente. No nvel de sada baixo a corrente drenada eleva a tenso de sada, e no nvel de sada alto a corrente suprida diminui a tenso de sada. Para a srie 54/74, o fabricante garante que, mesmo que uma porta esteja carregada at sua capacidade mxima de sada especificada acima, a tenso de sada baixa no sobe acima de 0,4 V e a tenso de sada alta no desce abaixo de 2,4 V. 0 fabricante tambm especifica que uma tenso igual ou menor que 0,8V sempre 9

ser interpretada por uma porta acionada como correspondendo tenso baixa (0 lgico) e que uma tenso de entrada maior que 2V sempre ser interpretada como tenso alta (1 lgico). As duas tenses de sada e as duas tenses de entrada so representadas pelos smbolos VOH, VOL, VIH e VIL.
Tabela-1. Caractersticas tpicas da famlia 54/74 SSI.

Sries

Tipo de transistor de potncia Schottky, baixa potncia Comum, potncia baixa

Atraso de propagao, ns 9.5 33 3 10 6

Dissipao de potncia, mW 2 1 19 10 22

Produto velocidadepotncia, pJ 19 33 57 100 132

54LS /74LS 54L/74L 54S/74S 54/74 54H/74H

Schottky, potncia normal Comum, potncia normal Comum, potncia alta

Para as sries 54/74, estas tenses so as especificadas na Fig.6 e levam caracterstica de tenso entrada-sada (idealizada) mostrada na Fig. 7. (A porta a que se refere a figura uma porta NAND ou NOR com todas as entradas ligadas de modo a que a porta se comporte como um inversor.) Quando a tenso de entrada VI estiver no intervalo de 0 a 0,8V ou no intervalo acima de 2,0 Volts, a sada VO constante e vale 2,4 ou 0,4 Volts, respectivamente. Para VI no intervalo de 0,8 a 2,0 Volts, a sada varia de seu nvel alto de 2,4V at seu nvel baixo de 0,4V.

Figura 6: Nveis de Rudo.

10

Figura 7: Caracterstica de tenso in/out idealizada.

A importncia destas tenses pode ser vista nas seguintes consideraes. Suponhamos que uma porta acionadora est em seu nvel baixo de 0,4 V. A porta acionada reconhece que sua entrada baixa porque a tenso menor que 0,8V mas, como em qualquer outra implementao fsica de uma configurao de portas, tenses esprias e aleatrias (rudo) podem ser superpostas atravs das conexes que ligam uma parte da configurao a outra. A margem para erro neste nvel baixo a diferena VIL - VOL, representada pelo smbolo 0, conforme indicado na Fig. 1, chamada margem de rudo do nvel baixo que tem no caso presente o valor 0 = 0,4 V. A margem de rudo do nvel alto 1 = VOH - VIH tambm tem o valor 0,4 V. Assim, se uma tenso de rudo for adicionada tenso de entrada de 0,4 V e for maior que 0,4 Volts, a sada correspondente da porta adicionada ser menor que 2,4 V. Conseqentemente, a margem de rudo na sada, originalmente 2,4 - 2,0 = 0,4 Volts, agora ser menor. Se supusermos que o rudo existe em todo o sistema e que em cada ponto a tenso de rudo tem a direo que causa maiores problemas, podemos imaginar que, aps uma sucesso de portas, chegaramos ao ponto em que um nvel lgico 1 seria interpretado como um lgico 0 e viceversa. A margem de rudo de uma porta , pois, um parmetro importante e vantajoso que seja to alta quanto possvel. Devemos observar que, ao especificar os parmetros VOH etc. a partir dos quais 1 e 0 so calculados, os fabricantes so extremamente conservadores. A margem de rudo de 0,4 V mencionada acima normalmente alcana 1,0 V ou mais.

11

5. Fan-out Em um sistema digital, diversos blocos como o mostrado na Figura 2, so conectados sada do outro. Esses CIs possuem um certo valor de impedncia de sada quando no possuem nenhuma carga conectada sua sada. Ao serem conectados outros CIs sua sada, ocorrer uma diminuio na impedncia de carga do bloco, acarretando em corrente maior, alterando as especificaes de tenso de sada. Para se ter uma medida de quantos blocos podem ser conectados na sada ou na entrada de outro, define-se uma medida chamada de fan-out ou fator de carga do CI como sendo: Fan-out o nmero que expressa qual a quantidade mxima de blocos da mesma famlia que poder ser conectado sada de um bloco. Pode ser dado pela expresso: Fan-out = mn (nH, nL) Onde:

Por exemplo: uma porta lgica com fan-out igual a 10 pode alimentar at no mximo 10 entradas lgicas padro. Se tal nmero no for respeitado os nveis de tenso na sada do circuito podero no respeitar as especificaes. No caso TTL, desde que cada porta acione portas da mesma srie, a capacidade de sada de 10 para portas das sries padro e de alta potncia, e de 20 para as sries de baixa potncia. Quando uma porta aciona portas de outras sries, necessrio referir-se literatura do fabricante para determinar a necessidade de corrente de entrada e a disponibilidade de corrente de sada e assegurar-se de que no h carga excessiva para a sada de uma porta. Atraso de Propagao: Um sinal lgico sempre sofre um retardo em sua passagem atravs de um circuito. Os dois tempos correspondentes aos retardos de propagao so definidos como:

I I

oH iH

(1a)

I I

oL iL

(1b)

(1)

tPLH : tempo de retardo correspondente passagem do nvel lgico 0 para o nvel lgico 1(BAIXO para ALTO). tPHL : tempo de retardo correspondente passagem do nvel lgico 1 para o nvel lgico 0( ALTO para BAIXO).

A Figura 8 ilustra tais atrasos de propagao para o circuito NOT. Observe que tPHL o tempo necessrio para que a sada NOT passe do nvel ALTO para o BAIXO em resposta a uma entrada ALTO. Ele medido a partir da metade dos pontos de transio dos sinais de 12

entrada e de sada. Em geral tPHL e tPLH possuem valores diferentes, variando tambm em funo das condies de carregamento a que o circuito est submetido. Tais valores so usados para compararem as velocidades de operao dos circuitos lgicos. Por exemplo: um circuito com retardo de propagao em torno de 10ns mais rpido do que um circuito com retardo da ordem de 20ns.

Figura 8: Atrasos de propagao.

Exigncias para a Alimentao: Cada CI precisa de uma determinada quantidade de potncia para operar. Tal potncia suprida por uma ou mais fontes de tenso, conectadas nos pinos de alimentao do chip. Normalmente, s necessrio um nico pino para a alimentao do chip denominado Vcc para a famlia TTL e Vdd para os dispositivos MOS. A quantidade de potncia que um CI precisa para funcionar determinada pela corrente Icc que ela puxa da fonte que fornece Vcc. Sendo seu valor numrico obtido pelo produto Icc Vcc. Imunidade ao Rudo: Picos de corrente eltrica e campos magnticos podem induzir tenses nas conexes existentes entre os circuitos lgicos. Tais sinais indesejados e esprios denominados rudos, podem ter como resultado a queda da tenso de entrada de um circuito lgico a um valor abaixo de ViH (mnimo) ou o aumento desta tenso a um nvel acima de ViL (mximo), o que causaria alteraes na operao do circuito. A imunidade ao rudo de um determinado circuito lgico refere-se capacidade deste circuito de tolerar tenses geradas por rudo em suas entradas, sem alterar o seu funcionamento. A quantidade medida de imunidade ao rudo denominada margem de rudo. A margem de rudo para nvel ALTO, VNH, definida pela expresso (2) e margem de rudo para nvel BAIXO, VNL 13

pela expresso (3). Na Figura 9 esto mostrados os nveis de tenso relacionados nas expresses da margem de rudo DC. VNH = VOH (mnimo) - ViH (mnimo) VNL = ViL (mximo) - VOL (mximo) (2) (3)

Figura 9: Margem de rudo DC.

Resumindo, uma famlia lgica ou uma srie de uma famlia caracterizada por quatro parmetros: (1) atraso de propagao, (2) dissipao de potncia (atravs da qual podemos calcular o produto velocidade-potncia), (3) capacidade de sada e (4) margens de rudo. A capacidade de sada muitas vezes no um parmetro adequado quando interligamos sries diferentes, e certamente no o no caso de interligarmos famlias diferentes. 6. FAMLIAS DE CIs: As famlias dos CIs se distinguem umas das outras pelo tipo de dispositivo semicondutor que incorporam e como os dispositivos semicondutores (e resistores) so interligados para formar a porta lgica, ou seja, de acordo com a tecnologia empregada na fabricao. Dentre as tecnologias utilizadas tem-se algumas aqui citadas: RTL - (Lgica Resistor-Transistor) utiliza apenas resistores e transistores em seus circuitos. uma das primeiras famlias transpostas para os CIs. Tempo de Atraso: 12 ns, Fan-out = 5. DTL - (Lgica Diodo-Transistor) utiliza diodos e transistores em seus circuitos funcionando em dois estados, saturado e cortado. Possuem tempo de atraso alto. Tempo de Atraso de 30 ns a 80ns, Fan-out = 7

14

ECL - (Lgica Acoplada pelo Emissor): usa muitos transistores bipolares por porta. Nessa famla a corrente eltrica que carrega a informao e no a tenso, sendo este o inconveniente ( mais difcil medir corrente). Possui alta velocidade de comutao e usada em integrao pequena e mdia escala. Possuem alta velocidade e alto consumo de potncia. Tempo de atraso: 3 ns, Fan-out =25. TTL - (Lgica Transistor-Transistor): utiliza transistor bipolar como elemento principal. Evoluiu da famlia DTL substituindo os diodos pr transistores. usada em circuitos de pequena e mdia integrao. Boa imunidade ao rudo. Tempo de atraso de propagao da ordem de 10ns, Fan-out = 10. MOS - (Lgica Metal-xido Semicondutor) Utiliza o MOSFET sem a necessidade de uso de resistores, e por esse motivo ocupam pouco espao, e ento so apropriados para integrao em mdia e muita larga escala. Portanto, possuem alta densidade de integrao, baixo consumo de potncia, porm baixa velocidade de operao. Tempo de atraso: 300ns. Fan-out=50. N-MOS utilizam apenas MOSFET por induo canal N, so mais rpidos e possuem integrao maior do que os P-MOS que utilizam apenas MOSFET por induo canal P. CMOS - (Lgica com MOS de Simetria Complementar) Utiliza o MOSFET tanto canal P como canal N . So mais complexos do que os MOS e possuem menor densidade, porm possuem alta velocidade de operao e consumo de potncia extremamente baixo.Permite larga escala de integrao, porm mais baixa do que os dispositivos MOS. Tempo de Atraso = 60ns, Fan-out >50. Como as famlias mais utilizadas so a ECL, TTL e CMOS, segue mais detalhes sobre elas: Famlia TTL: A famlia lgica TTL (Transistor Transistor Logic) foi o primeiro ramo da famlia lgica bipolar a surgir, em 1963, desenvolvida pelo fabricante norte-americano Silvania, sendo os primeiros a serem fornecidos em forma de CI integrado. Hoje tem a mais extensa opo em tipos de circuitos bsicos, graas ao fabricante Texas Instruments. Apresentam um vasto repertrio de mdulos funcionais catalogados em famlias com prefixos 74 e 54. Um circuito interno bsico de uma porta NAND TTL mostrado na Figura 10.

15

Figura 10: Porta NAND de duas entradas da famlia TTL padro.

Devido aos avanos nas tcnicas de manufatura surgiram diversas ramificaes na famlia TTL consistindo em vrias sub-famlias ou sries. A Tabela1 lista cada uma destas sries, as quais surgiram a partir da dcada de 90, com o prefixo utilizado para identificar os vrios CIs de uma mesma famlia pertencentes a cada sub-famlia ou srie, consumo de potncia e tempo de retardo. A diferena entre os dispositivos de cada uma das sries TTL residem em suas caractersticas eltricas (vide tabela 1), como dissipao de potncia, tempo de retardo e velocidade de comutao. Eles no diferem na disposio de seus pinos ou nas operaes lgicas realizadas por seus circuitos internos. Famlia TTL Padro (Standard) (54/74) : introduzida em 1964 pela Texas Instruments, foi o primeiro ramo da famlia bipolar a surgir cuja porta dissipa 10mW e tempo de atraso de 10ns. Famlia TTL Baixa Potncia (Low Power) (54L/74L): o circuito o mesmo da srie padro, com exceo do valor de seus resistores serem 10 vezes maior reduzindo a demanda de potncia para 1mW por porta, Porm a reduo de potncia provoca um aumento no tempo de retardo o qual atinge a ordem de 33ns. Famlia TTL de alta velocidade (54H/74H): utilizam os mesmos dispositivos da TTL padro, com a diferena que os resistores possuem valores mais baixos e o transistor Q3 substitudo por um par Darlington. Essas modificaes resultam em um tempo de retardo baixo, da ordem de 6ns, mas um consumo de potncia alto de 23mW.

16

Tabela 1: Diversas sries da famlia TTL Sries TTL Prefixo Exemplo nome de CI hex NOT Potncia dissipada por porta (mW) Tempo de re tardo (ns)

TTL padro 74 TTL de baixa potncia 74L TTL de alta velocidade 74H TTL Schottky 74S TTL Schottky de baixa 74LS potncia TTL Schottky avanada de 74ALS baixa potncia TTL Schottky avanada 74AS TTL Fast -Schottky avanada 74F Fairchild

7404 74L04 74H04 74S04 74LS04 74ALS04 74AS04 74F04

10 1 23 20 2 1,2 7 5

10 33 6 3 10 4 1,5 2

Famlia TTL Schottky (54S/74S): Utiliza transistores Schottky, os quais drenam o excesso de corrente de base, tornando o tempo de comutao mais rpido, tempo de retardo em torno de 3 ns. Os resistores utilizados possuem valores menores do que os da famlia TTL padro provocando um maior consumo de potncia, 20mW. A srie 54S/74S opera com o dobro da velocidade da 54H/74H, consumindo a mesma potncia, tornando assim a srie 54H/74H obsoleta. Famlia TTL Schottky de Baixa Potncia (54LS/74LS):Nessa famlia conseguiuse atingir redues em potncia cerca de 5 vezes menos do que a famlia padro TTL devido utilizao de diodos Schottky os quais reduzem a perda de tempo provocada pelos transistores saturados. Consome uma potncia muito menor comparada famlia padro TTL, em torno de 2mW e um tempo de retardo de 10 ns. Famlia TTL Schottky de Baixa Potncia Avanada (54ALS/74ALS): Essa famlia fornece o dobro de velocidade , consumindo metade da potncia quando comparada famlia LS. Isso conseguido devido modernos processos de fabricao onde os componentes so construdos em pequenas dimenses podendo obter cicuitos mais densos e mais complexos. Sua dissipao de potncia tpica em torno de 1mW e seu tempo de retar do de 4ns. Famlia TTL Schottky Avanada (54AS/74AS): mais rpida do que a famlia ALS . Possui na sada uma estrutura de circuitos denominada Miller Killer Network, a qual melhora o tempo de subida e reduz a potncia consumida. A dissipao de potncia tpica em torno de 7mW e o tempo de retardo de 1,5ms. Famlia TTL Fast (54F/74F): a mais moderna, fornecendo velocidades prximas da famlia AS, porm consumindo uma potncia menor, 2ns e 5mW, 17

respectivamente. Isso obtido devido sua configurao diferente dos padres tpicos TTL, onde suas entradas apresentam trs alternativas diferentes: com diodos, lembrando a famlia DTL, com transistores PNP e com transistores NPN. Apresenta um fan-out elevado. COMPARAO ENTRE AS SRIES DA FAMLIA TTL: A tabela2 abaixo mostra a comparao entre as sries TTL quanto a velocidade e consumo de potncia:
Tabela 2 comparao entre as sries TTL

Velocidade Mais rpida AS F S ALS LS

Mais lenta

Consumo de Potncia Baixo L ALS L S F A S Padr Padro o L Alto S Vcc = 5V 10% Vcc = 5V 5%

Fonte de Alimentao: 0 < T< +70C Srie 74 verso comercial -55 < T < +125C Srie 54 verso militar

Atraso de propagao:

Transistores bipolares podem ser chaveados muito rapidamente, portanto o atraso de propagao de poucos nanos segundos. 7. Famlia CMOS:

A tecnologia CMOS (Complementary Metal-Oxide Semiconductor ou semicondutor complementar de metal xido), desenvolvida na dcada de 70, transformou-se em uma importante e vivel alternativa aos componentes TTL. Um circuito bsico de uma porta inversora mostrado na Figura 11.

18

da

Figura 11: Porta NAND de duas entradas famlia CMOS.

Os circuitos utilizados so chamados de MOSFET (transistores de efeito de campo MOS), os quais podem ser fabricados em tamanho muito menores do que os transistores bipolares, cerca de 0,3m 1m, podendo ento serem criados vrios milhes de dispositivos em uma nica pastilha de silcio a qual possui de 1 a 2cm de lado. Este nvel de densidade permite que circuitos digitais complexos, como microcontroladores, sejam integrados em apenas uma unidade de baixo custo.CMOS sinnimo de baixo consumo. No incio, tambm significava elevado tempo de retardo, o qual foi resolvido com o desenvolvimento de novas tcnicas. A famlia CMOS, assim como a TTL tambm possui vrias sub-famlias ou sries disponveis comercialmente, listadas na Tabela 3 onde constam o consumo de potncia e tempo de retardo. Tais sries possuem quase as mesmas funes lgicas disponveis nas sries da famlia TTL, porm no foram projetadas para serem compatveis em pinagem com os dispositivos TTL. Observao sobre as sries das Famlias CMOS: srie CD4000: Foi a primeira srie CMOS lanada. Inicialmente lanada como srie 4000A e sucedida pela srie 4000B a qual suportava correntes mais altas do que a 4000A Da famlia CMOS a srie que fornece a maior tenso de alimentao, at 20V e tambm a que tem o maior nmero de funes disponvel. srie 74C: compatvel pino a pino e funo a funo com dispositivos TTL, isso possibilita a substituio de circuito TTL por seu equivalente em CMOS. Possui o desempenho semelhante srie 4000. srie 74HC: uma verso melhorada da srie 74C, a qual suporta correntes mais altas na sada e possui um tempo de atraso dez vezes menor que a srie 74C, sua velocidade comparvel a dos dispositivos TTL 74LS.

19

Tabela 3: Diversas sries da famlia CMOS Potncia Tempo esttica de dissipada Retardo por porta (ns)
1W 10W 2,5W 1,25W 0,5W 0,5W 0,5W 20 A 20 A 40 A 10 A 0,9A 0,04A 50 60 8 11 5,2 5 5 13 6,5 2 3,3 3,9 1,7

Sries CMOS
CMOS metal-gate CMOS metal-gate :pinagem compatvel c/ TTL (C) CMOS silicon-gate de alta velocidade pinagem compatvel c/ TTL(HC) CMOS silicon-gate de alta velocidade eltricamente compatvel c/ TTL(HCT) CMOS silicon-gate de alta velocidade avanado pinagem compatvel c/ TTL Advanced High-Speed (HVC) CMOS avanada(AC) CMOS avanada compatvel comTTL(ACT) CMOS LV Low-Voltage(LV) CMOS LVC-(Low-Voltage CMOS )(LVC) CMOS Advanced Very-Low-Voltage(ALVC) CMOS Advanced Ultra-Low-Voltage (AUC) CMOS-Advanced Ultra-Low-Power (AUP) CMOS_Advanced Very-Low-Voltage (AVC) Fast CMOS Technology(FCT)

Prefixo
40 ou 140 74C 74HC 74HCT 74AHC 74AC 74ACT 74LV 74LVC 74ALVC 74AUC 74AUP1 74AVC 74FCT

Exemplo nome de CI hex NOT


4069 74C04 74HC04 74HCT04 74AHC04 74AC04 74ACT04 74LV04 74LVC04 74ALV04 74AUC04 74AUP1G04 No tem No tem

srie 74HCT: possui alta velocidade e compatvel em termos de tenses com CIs TTL, isso possibilita que CIs HCT possam ser alimentados por sadas TTL sem precisar de circuitos externos para compatibilizao. srie 74AHC: apresentam menor rudo do que a srie HC, um consumo de potncia que corresponde metade do obtido com a srie HC e uma velocidade que equivale a 3 vezes a obtida com dispositivos HC. A srie AHC pode ser utilizada para tenses de alimentao de 5V ou 3,3V. srie 74AC: A Lgica CMOS Avanada (AC), sries AC e ACT, foram desenvolvidas para aumentar mais a velocidade de operao e a corrente de acionamento da sada dos dispositivos CMOS. Essa lgica adota a arquitetura flowth-rough, na qual os pinos de alimentao esto localizados no centro de cada lado do CI. Essa srie de dispositivos manufaturada em CMOS de 1 e tem mais de 70 funes incluindo portas flip-flops, contadores. Fornece baixa potncia. Fabricada na configurao padro, ou na configurao com VCC e GND central essa ltima produzida com circuito OEC (output- edged control) o qual ajuda a reduzir rudo de chaveamento simultneo associado lgica de alta velocidade. Devido tecnologia utilizada na sua fabricao, nmeros altos de funes podem ser implementados utilizando uma rea pequena. srie 74ACT: mesmas caractersticas da srie AC, porm tem entradas compatveis com a famlia TTL. srie LV: uma melhor flexibilidade em sistemas de 3,3V ou 5V. Oferecem um atraso de propagao de at 13 ns para tenses de 3,3V. 20

srie LVC: foi especialmente projetada para tenses de alimentao de 3V. Essa srie uma verso de alta performance com processo de tecnologia CMOS de 8, apresenta 6,5ns de atraso de propagao. Essa srie inclui bus de interface e portas com 50 funes diferentes. ALVC: especialmente projetada para tenses de alimentao de 3V, apresenta um baixo tempo de retardo para tenses de alimentao baixas em torno de 3.3 V, 2.5 V, and 1.8 V o que possibilita um alto desempenho fornecendo um baixo rudo. A srie ALVC (Advanced Low-Voltage CMOS) utilizada para projetos em 3,3V. srie AUC: a primeira famlia lgica que otimizada em 1,8V, mas operacional de 0,8V a 2,5V. Essa famlia sub-1V opera em baixa potncia e alta velocidade, mantendo toda a integridade do sinal, para uso em equipamentos de telecomunicaes, estaes de trabalho de alto desempenho e eletrnicos portteis. . srie AUP: a famlia lgica de potncia mais baixa aumentando o tempo de vida da bateria em 73% para Vcc de 3V. Dispositivos de baixa potncia podem consumir uma significante quantidade de potncia em aplicaes portteis. Dispositivos AUP fornecem projetos com capacidade de consumir 91% menos de potncia do que a indstria padro de tecnologia de baixa voltagem. Fornecem um atraso de propagao de 2,0ns em 3V(3ns para 1,8V) srie AVC: foi a primeira famlia lgica a obter atraso de propagao menos que 2ns para 2,5V. Apresenta os menores tempos de propagao para 1,8V(3,2ns), 2,5V(1,9ns) e 3,3V(1,7ns). Isso possibilita um desempenho mais rpido enquanto fornece um baixo rudo. Foi projetada para as prximas geraes de PC e estaes de trabalho. srie FCT: foi projetada para altas correntes (dezenas de mA) em aplicaes de interface de bus. Esses produtos so otimizados para operar em 5V e so compatveis funo/pino com as famlias CMOS

Fonte de Alimentao: CIs CMOS geralmente utilizam uma fonte de alimentao com VDD = 5V, entretanto alguns CIs podem operar em uma grande faixa de valores (de 5v a 18V). Projetos mos modernos utilizam 3,3V ou menos. Uma tenso de alimentao pequena interessante, pois o consumo de potncia menor e conseqentemente o aquecimento tambm menor.. Alm disso, este nvel de alimentao possibilita o projeto de sistemas alimentados com bateria. Atraso de propagao: Atraso de propagao em uma porta bsica da ordem de 0,1ns ou menos. Circuitos mais complexos possuem um atraso de propagao da ordem de vrios nanossegundos.

21

8. Comparao entre TTL e CMOS: Vantagens da famlia CMOS sobre os componentes TTL: Baixo consumo Fan-out maior Ampla faixa de alimentao Maior imunidade ao rudo Densidade maior por componente Desvantagens da famlia CMOS sobre os componentes TTL:

Elevado tempo de retardo Custos mais altos Menor disponibilidade de alternativas funcionais

9. Famlia ECL: uma outra famlia baseada em transistores de juno bipolares. Diferente da famlia TTL, onde os transistores operam no modo saturado e com isso sua velocidade fica limitada ao tempo de atraso de armazenamento associado ao transistor que levado ao ponto de saturao, a famlia ECL opera com o princpio da comutao de corrente, onde uma corrente de polarizao fixa menor que Ic(sat) comutada do coletor de um transistor para outro. a mais rpida dentre todos os circuitos lgicos de silcio e foi utilizada vrios anos na construo dos grandes computadores, mas como seu consumo de potncia alto, foi substituda pelos CMOS. Porm ainda utilizada em circuitos de alta velocidade, como os utilizados em redes de fibra ptica e outros sistemas de comunicao, como os telefones sem fio mais modernos. Apresenta margem de rudo baixa e fan-out alto devido baixa impedncia das sadas. Na Figura 12 mostrado um circuito bsico de uma porta ECL OR/NOR, onde observa-se que em um circuito ECL, duas sadas so geradas, uma o complemento da outra.

Comparao entre ECL e TTL / CMOS: A famlia ECL no to utilizada quanto a TTL ou CMOS, exceto em aplicaes de altssima freqncia, quando sua velocidade de operao superior s das famlias citadas. Sua imunidade de rudo, relativamente baixa, e seu alto consumo de potncia so grandes desvantagens quando comparados com as demais famlias. Outra desvantagem o fato de seus nveis lgicos serem

22

representados por tenses negativas, o que a torna incompatvel com as outras famlias.

Figura 12: circuito bsico de uma porta ECL OR/NOR

Fonte de Alimentao: Os circuitos ECL utilizam lgica negativa, onde a fonte de tenso fornece o terra e a tenso negativa chamada VEE = -5,2V. Atraso de Propagao: O atraso de propagao tpico de um circuito ECL em torno de 0,05ns ou menos.

10. Interfaceamento entre Famlias diferentes: Interfacear significa conectar as sadas de um circuito em outro circuito com as caractersticas eltricas diferentes. Quando for necessrio conectar blocos de uma famlia a outros de uma outra famlia, necessrio verificar se essas famlias so compatveis, ou seja, se eles possuem as mesmas caractersticas eltricas. Caso possuam caractersticas eltricas diferentes necessrio acrescentar, entre os circuitos interligados, um circuito de interface cuja funo de compatibilizar as caractersticas do sinal de sada do circuito alimentador, condicionando-o de forma a torn-lo compatvel com as exigncias da carga(circuito alimentado). Esse circuito torna-se necessrio quando as condies a seguir ocorrem: 1. Se as tenses de alimentao no forem iguais, 2. Se as tenses de alimentao forem as mesmas, ainda assim deve-se considerar: A diferena de propagao de rudo das duas famlias. O fan-out cruzado As diferenas das caractersticas eltricas entre o circuito alimentador, circuito que est fornecendo o sinal de entrada para o circuito de carga. As 23

tenses de VOH e VOL do circuito alimentador devem ser compatveis com os nveis aceitos como nveis ALTO e BAIXO, respectivamente, para o circuito de carga. Os CIs pertencentes a mesma famlia lgica so projetados para serem interligados sem necessidade de circuito especial, observando apenas as limitaes de fan-out. Quando so interligados CIs de famlias lgicas diferentes ou de sries diferentes pertencentes a mesma famlia lgica, devem ser observados os parmetros de corrente e tenso destes dois dispositivos. Nos itens seguintes damos exemplos de alguns casos de interligao entre dispositivos diferentes. CMOS alimentando TTL: Consideremos, inicialmente, a interface quando uma porta lgica CMOS usada para acionar uma porta lgica TTL (Figura 13). Devemos observar se o CMOS (circuito alimentador) pode gerar a corrente e a tenso necessria ao funcionamento do TTL.

Figura 13: Porta CMOS acionando uma porta TTL

Na Tabela 4 tem-se as especificaes eltricas do CMOS 4069 e do TTL 74LS04. Quando a sada da porta CMOS est no nvel lgico 1, a tenso de sada mnima VOHmin = 4,9 V. Isto aceitvel para circuitos TTL, pois eles aceitam qualquer tenso acima de VIHmin= 2,0V at Vccmx = 5,25 V, como nvel lgico 1, como mostrado na Figura 14. Quando a sada da porta CMOS est no nvel lgico 0, a tenso de sada mxima VOL(max) = 0,1 V, que tambm aceitvel pelas portas TTL, visto que VIL(max) = 0,8V (Figura 14). Portanto, a porta CMOS pode acionar uma porta TTL diretamente, e os circuitos so completamente compatveis. Para calcular o fan-out da ligao CMOS-TTL, observamos, inicialmente, quando a sada da porta CMOS est no nvel lgico 1, IOH(max) = 4 mA para CMOS e IiH(max) = 40A para nvel lgico 1 na entrada da porta TTL. Portanto, pode-se ligar 100 portas TTL na sada de uma porta CMOS, considerando apenas o nvel lgico 1. Agora verificando quando a sada da porta CMOS est no nvel lgico 0, ela fornece uma corrente IOL(max)= 4 mA , mas a entrada da porta TTL necessita de IiL(max) = 1,6 mA quando o nvel lgico 0 na entrada. Portanto, 3 portas TTL necessitam de 4,8 mA, o que ultrapassa o valor Maximo de IOL do CMOS. Logo, para ao ultrapassar esse valor, uma porta CMOS pode alimentar apenas 2 portas TTL. 24

Tabela 4 Parmetros eltricos da porta NAND CMOS e TTL

11. PARMETROS VIHmin (V) VIL(max) (V) VOHmin(V) VOL(max)(V) IiH(max)( A) IiL(max)( A) IOH(max)(mA) IOL(max(mA)

CMOS 3,5 1,0 4,9 0,1 1,0 -1,0 -4,0 4,0

TTL 2,0 0,8 2,4 0,4 40 -1,6 -400 16

Figura 14: faixa dos nveis lgicos 1 e 0, para sada do CMOS 4069 e entrada do TTL74LS04.

TTL alimentando CMOS: Se uma porta TTL usada para acionar portas CMOS, como mostra a Figura 15, quando a sada da porta TTL est no nvel lgico 0, a tenso de sada mxima VOL(max)=0,4 V, e aceitvel como entrada para a porta CMOS, visto que a tenso de entrada VIL(max)=1,0 V para o nvel lgico 0 (veja na Figura 16, que todo nvel 0 que TTL envia para CMOS ele interpreta como nvel 0). Quando a sada da 25

porta TTL est no nvel lgico 1, a tenso mnima na sada VOH(min)=2,5 V e a porta CMOS precisa de uma tenso ViH(min)=3,5 V. Portanto, aqui surge uma regio de incompatibilidade, como mostrado na Figura 16, que para ser resolvida, basta adicionar um resistor Ri como interface, conforme mostra a Figura 17.

Figura 15: Porta TTL acionando porta CMOS

Figura 16: faixa dos nveis lgicos 1 e 0, para sada do TTL74LS04 e entrada do CMOS 4069.

Figura 17:

Interface entre porta TTL e CMOS

26

Existem limites superiores e inferiores para o resistor de interface. O limite inferior funo da corrente que a porta TTL capaz de fornecer quando sua sada est no nvel lgico 0. Supondo a corrente da porta CMOS, Iil(max), desprezvel, o limite inferior de Ri dado por:

Ri =
mn

(V

cc

V oL
I oL
max

max

(4)

O limite superior do resistor de interface quase sempre determinado pela capacitncia total de entrada da carga CMOS, Ci (obtido como a mxima capacitncia de entrada de uma porta CMOS, multiplicada pelo nmero de portas que so ligadas a sada da porta TTL). O limite superior dado pela expresso:

Ri

max

t C i ln V cc ( V cc V iH
min

(5)

Onde: t o tempo de transio e Ci a capacitncia de entrada Portanto, portas TTL podem ser usadas para acionar portas CMOS, desde que se faa uma interface com um resistor Ri, obtida atravs das duas expresses anteriores (4) e (5). Deve-se notar que existe famlia lgica, ex: 54/74HCTXX, cujos componentes so completamente compatveis com ambos, TTL ou CMOS, e podem ser usados para conectar tanto um sistema TTL com um CMOS, diretamente, sem necessidade de resistor de interface.

12. IDENTIFICAAO DO CI: Cada CI identificado por um conjunto de letras e nmeros. Este cdigo pode ser dividido em partes distintas, e cada qual nos fornece uma informao diferente sobre o dispositivo. Exemplo: SN/54/H/102/N. SN: prefixo padro para Semiconductor Network (utilizado pela Texas). Podem ocorrer variaes como: RSN: Radiation Hardened Circuit BL: Dispositivo construdo Beam Lead

27

SNX: Experimental Circuit 54: Variao da temperatura. Srie 54: -55 a + 125 C (aplicao militar) Tenso de alimentao: 4,5 a 5,5V. Srie 74: 0 a +74 C (aplicao industrial) Tenso de alimentao: 4,75 a 5,25V H: indica qual o tipo de dispositivo utilizado na integrao Alguns exemplos: H: transistor bipolar de alta potencia L: transistor de baixa potencia Schottky S: LS: Schottky de baixa potncia C: CMOS metal-gate :pinagem compatvel c/ TTL HC: CMOS silicon-gate de alta velocidade pinagem compatvel com TTL. Obs.: Quando essa letra estiver omitida significa famlia padro. 102: Nesse campo podem aparecer dois ou trs nmeros os quais indicam a funo do dispositivo 102: flip-flop JK. N: Tipo de encapsulamento. Existem 11 possibilidades.(T, W, etc)

13. Portas com Sadas em Totem-Pole: O circuito tpico da famlia TTL pode ser visto na Figura 18 onde est representada uma porta NAND de duas entradas. O funcionamento desta porta o seguinte: 1 caso: quando as entradas A e B esto no nvel 1: Q1 est cortado, conduz apenas a juno base-coletor como se fosse um diodo. Q2 conduz, Q4 conduz e Q3 est cortado. Tem-se na sada nvel 0. 2 caso: alguma entrada no nvel 0: Q1 conduz, Q2 est cortado, Q4 est cortado e Q3 conduz. Tem-se na sada nvel 1. Os transistores correspondem ao estgio de sada da porta onde um deles puxa a corrente para o TERRA e o outro empurra a corrente de Vcc . Esse circuito passou a ser conhecido como sada Totem-Pole. 28

A=B=1

=>

S=0 S=1

A = 0; B = X => A = X; B = 0

Figura 18: Configurao de uma porta NAND de duas entradas com sada em Totem-Pole Observe que as sadas de uma porta em Totem-pole, como a da Figura 18, no podem ser ligadas juntas no mesmo ponto como ilustrado na Figura 19, na qual as sadas em Totem-pole de duas portas lgicas diferentes so conectadas juntas no ponto X. Suponha que a sada da porta A esteja em nvel lgico ALTO (Q3A conduzindo e Q4A cortado) e a sada da porta B esteja em nvel lgico BAIXO (Q3B cortado e Q4B conduzindo). Nesta situao Q4B uma carga resistiva muito baixa para Q3A, puxando uma corrente que pode chegar aos 55mA, a qual pode danificar os transistores Q3A ou Q4B. .

Figura 19: Sadas em Totem-pole ligadas no mesmo ponto.

29

14. Portas com sadas em Coletor Aberto A porta (gate) de Coletor Aberto um CI que tem a caracterstica especial de possuir o transistor de sada com o coletor disponvel em um pino do CI, e desconectado de qualquer ligao interna, conforme mostra a Figura 20a. Observe que na Figura 20a no existe o resistor R4 (resistor pull-up), nem o transistor Q3 , nem o diodo D1, A sada tomada no coletor do transistor Q4 que est aberta , no est conectada a nenhum outro componente do circuito. Quando em nvel lgico BAIXO, Q4 est conduzindo (tem corrente na base), ao passo que no nvel ALTO Q4 est cortado(essencialmente um circuito aberto). Para o funcionamento correto da porta h a necessidade da ligao de um resistor externo denominado Resistor Pull-up Rp entre o coletor aberto de Q4 e Vcc, conforme mostrado na Figura 20b, de modo a fazer com que um nvel de tenso mensurvel aparea na sada, quando esta estiver em nvel lgico ALTO. A Figura 20b mostra a porta com o resistor Pull-up conectado externamente.

(b) Figura 20: Circuito do Gate Coletor Aberto: (a) sem resistor Pull-up; (b) com resistor Pull-up. O objetivo da configurao desse CI possibilitar a implantao da Lgica por Fios (E por fios ou wired-and) mostrado na Figura 21, na qual , o resistor pull-up funciona como regulador de corrente, sendo que seu valor vai depender do nmero de Gates, que iro participar da conexo E por fios, e do nmero de cargas a serem alimentadas pelo ponto E.

Figura 21: Obteno da funo AND interligando sadas em coletor aberto.

30

Existem tambm os Buffers e Drivers de coletor aberto, que diferem dos Gates ordinrios de coletor aberto por terem maior capacidade de absoro de corrente e um Fan-Out mais elevado, so usados na alimentao de cargas que exigem altas correntes. Alguns destes circuitos tm a vantagem adicional de permitir a ligao do resistor pull-up em at 30V (como o 74LS06 e o 74LS07), podendo assim fazer interface de TTL para circuitos com tenso mais elevada que a dos Gates TTL comuns.

15. PORTAS COM SADAS EM TRI-STATE: O dispositivo com sada denominada tri-state um circuito que possui uma entrada adicional que controla a sada. O nome tri-state devido ao fato de tal configurao permitir trs estados possveis na sada: 1. Estado Lgico ALTO, nvel1 : baixa impedncia para Vcc 2. Estado Lgico BAIXO, nvel 0 : baixa impedncia para TERRA 3. Desligado (disabled): apresenta alta impedncia tanto para Vcc como para terra. O estado de alta impedncia (tri-state ou desligado), obtido com os dois transistores do arranjo totem-pole cortados, fazendo com que o terminal de sada esteja em alta impedncia tanto em relao ao TERRA quanto em relao Vcc. Em outras palavras a sada est aberta ou em flutuao, ou seja, nem no nvel ALTO, nem no BAIXO. Neste estado o circuito apresenta como se estivesse desconectado do resto do sistema, isto , no h troca de corrente com os circuitos conectados a esta sada. Assim, quando est nesse estado, sua sada no influencia e nem influenciada pelo sistema a ela conectada. A modificao da configurao totem-pole para obter a tri-state mostrada na Figura 22a, onde a poro do circuito envolvido pelas linhas pontilhadas foi adicionada ao circuito bsico. Resumindo, os dispositivos Tri-State possuem uma entrada habilitadora/desabilitadora (E) alm das entradas e sadas normais (A) como mostra a Figura 22b. Quando habilitado o gate funciona normalmente e quando desabilitado apresenta uma alta impedncia de sada, como mostra a tabela 1. Tabela 1: Tabela Verdade. HABILITE(E) ENTRADA SADA 1 0 1 1 1 0 Alta imped. 0 0 Alta imped. 0 1

31

Figura 22: Porta NOT com sada em tri-state. (a) configurao interna da porta; (b) e (c) smbolos.

Observao: no smbolo de tri-state pode aparecer um tringulo voltado para baixo como mostra a Figura 5c. O circuito da Figura 22b funciona da seguinte maneira: Quando a entrada ENABLE est em 1, faz com que o transistor de entrada Q1 e o diodo D1 sejam polarizados reversamente, assim o circuito funciona como um inversor normal. Porm, quando ENABLE est em 0, o fluxo de corrente na juno base-emissor de Q1 deixa Q2 sem corrente de base, levando-o ao corte, e conseqentemente, Q4 tambm. O diodo D1 estar conduzindo e levando Q3 ao corte. Assim Q3 e Q4 estaro em corte, o que ocasiona uma sada de alta impedncia tanto para Vcc como para terra. Vantagem da sada Tri-State: CIs com sadas em tri-state permitem que essas sadas possam ser ligadas juntas (em paralelo) sem comprometer a velocidade de comutao do circuito. Uma sada tri-state , quando habilitada, funciona como uma sada em totem-poole, com suas caractersticas de baixa impedncia e alta velocidade de operao. Porm, quando ligadas em paralelo, apenas uma delas pode estar habilitada em cada tempo, porque do contrrio, duas sadas em totempoole ativas e conectadas juntas podero produzir correntes de valor alto que podem danificar o circuito, como visto no item 13. 32

Existem tambm o Buffer Tri-state o qual utilizado para controlar a passagem de um sinal lgico da sua entrada para a sua sada. So utilizados onde vrios sinais devem ser conectados a linhas comuns (barramento)

16. PORTAS TIPO SCHMITT TRIGGER : O circuito tipo Schmitt Trigger tem uma caracterstica chamada histerese. No circuito TTL padro, o nvel ZERO qualquer sinal cuja tenso seja inferior a 0,8V, enquanto que o nvel UM ser qualquer sinal superior a 2,0 Volts. Sinais entre 0,8V e 2,0V podem levar a um comportamento errtico do circuito, podendo ser interpretado tanto como ZERO quanto como UM. No Schmitt Trigger, se o sinal em uma entrada de 0V, ele ser interpretado como nvel ZERO. Se a tenso eltrica daquele sinal comear a subir, o circuito continuar interpretando-o como nvel ZERO enquanto a tenso se mantiver abaixo de 1,7V. Uma vez ultrapassada essa barreira (no existe zona proibida para as tenses de entrada), o sinal ser reconhecido como nvel lgico UM. Se, agora a tenso de entrada comear a diminuir, ela continuar sendo interpretada com UM lgico, at que desa abaixo de 0,9V (e no 1,7 Volts como na subida da tenso), quando passar a ser interpretada como ZERO. Ou seja, h dois limiares de comutao diferentes: um para tenses de entrada crescentes (1,7V), outro para tenses de entrada decrescentes (09V,). Isso a histerese como mostra a Figura 23.

(a) (b)

Figura 23: Funcionamento de uma porta Schmitt Trigger: a) Smbolo; b) Sinal de entrada; c) Ciclo de histerese. (c)

33

Existem duas situaes tpicas onde se usa o Schmitt Trigger. A primeira ocorre quando os sinais de entrada variam muito lentamente, passando pela regio proibida (entre 0,8 Volts e 2,0 Volts para a famlia TTL, e nos 40% centrais da faixa de alimentao na famlia CMOS), por um tempo no desprezvel, e podendo levar a oscilaes na sada, ou a estados esprios. A segunda situao ocorre quando se processa sinais ruidosos, cuja amplitude oscila dentro da regio proibida, provocando nas portas lgicas convencionais igualmente oscilaes na sada. Veja na Figura 24 um exemplo de eliminao de rudos com Schmitt Trigger.

Figura 24: Eliminando rudo com Schmitt-Trigger.

13. BIBLIOGRAFIA:

Bignell,J. W.& Donovan, R. L. Eletrnica Digital-Lgica Combinacional. Ed Makron Books Fregni, E. & Saraiva, M., Engenharia do Projeto Lgico Digital, Ed. Edgard Blcher Ltda. Leach D. P. Eletrnica Digital no Laboratrio. Ed. Makron Books Tocci, J. R. , Sistemas Digitais- Princpios e Aplicaes, Ed. Prentice Hall do Brasil Uyemura, J. P. Sistemas Digitais- Uma Abordagem Integrada, Ed. Thomson Pioneira.

34