LIZANDRO DE SOUZA OLIVEIRA

RODRIGO NUEVO LELLIS

AMPLIFICADOR TRANSISTORIZADO


























Pelotas
2014



LIZANDRO DE SOUZA OLIVEIRA
RODRIGO NUEVO LELLIS









AMPLIFICADOR TRANSISTORIZADO






























Pelotas
2014
Relatrio final submetido ao Instituto Federal de
Educao, Cincia e Tecnologia Sul-rio-grandense -
Campus Pelotas-RS, como parte integrante do trabalho
prtico da disciplina de Eletrnica II do Curso de
Engenharia Eltrica.
Professor: Anderson da Silva Martins


LIZANDRO DE SOUZA OLIVEIRA
RODRIGO NUEVO LELLIS




AMPLIFICADOR TRANSISTORIZADO


"Este relatrio foi julgado adequado para a atividade de trabalho prtico proposta na
disciplina de Eletrnica II, e aprovado em sua forma final pelo curso de Engenharia Eltrica
Instituto Federal de Educao, Cincia e Tecnologia Sul-rio-grandense - Campus Pelotas-RS".


BANCA EXAMINADORA



_____________________________________________
Prof. Anderson da Silva Martins
Professor da disciplina de Eletrnica II






















Pelotas, julho de 2014.

RESUMO

Neste trabalho apresentado o projeto de um amplificador transistorizado que segue
especificaes previamente definidas. realizada a compensao de estabilidade do
amplificador realimentado. So apresentados os clculos de projeto e as simulaes do
circuito sem e com realimentao. apresentada, ainda, a preparao para confeco da placa
de circuito impresso, sendo gerado o layout da placa de circuito impresso atravs do software
PCB Wizard. Por fim so apresentadas concluses sobre o projeto.
PALAVRAS-CHAVE: polarizao; amplificador; ganho; capacitores; circuito
realimentado.




ABSTRACT

In this work, design of transistor amplifier with previously defined specifications is
presented. Compensation stability of the amplifier is performed. Design calculation and
simulations of the circuit are presented. Preparing for the manufacture of printed circuit board
it also presented whit the layout of the printed circuit board via PCB Wizard software. Finally
conclusions are presented about the project.

KEY-WORDS: polarization; amplifier; gain; capacitors; feedback circuit.








SUMRIO
INTRODUO .......................................................................................................................... 7
I. Descrio do projeto ........................................................................................................ 8
II. Polarizao do segundo estgio ..................................................................................... 10
III. Ganho ............................................................................................................................ 13
IV. Polarizao do primeiro estgio .................................................................................... 14
V. Clculo dos capacitores ................................................................................................. 18
VI. Simulao do circuito sem a realimentao .................................................................. 22
VII. Circuito realimentado .................................................................................................... 25
VIII. Simulao do circuito realimentado............................................................................... 28
IX. Preparao para confeco da placa de circuito impresso ............................................. 31
Concluses ................................................................................................................................ 34
Bibliografia ............................................................................................................................... 35




7



INTRODUO
Este trabalho consiste no projeto de um amplificador seguindo as seguintes
especificaes:
Projetar um amplificador no realimentado com ganho de tenso de 400 sobre uma
carga de 3,9 K, sem nvel CC de sinal, cuja frequncia de corte inferior esteja entre 300 Hz
a 400 Hz e que apresente curva de ganho em altas frequncias que cruze o 0 dB em 1,5 MHz.
A alimentao do circuito ser feita por uma fonte de tenso de 12 V.
O amplificador deve ser realimentado at apresentar baixa estabilidade, o que deve ser
comprovado pela existncia de uma margem de pico nas altas frequncias ou de um overshoot
na sua resposta transitria (a margem de fase deve estar entre 30 e 40).
A especificao das resistncias de polarizao do estgio de entrada do amplificador
deve considerar uma impedncia de entrada do amplificador realimentado de 4 K 10% e a
polarizao do estgio de sada, uma excurso do sinal na sada do amplificador realimentado
igual ou maior que 4 volts pico a pico.
Deve ser realizada a compensao da estabilidade do amplificador realimentado.






8

I. Descrio do projeto
Para satisfazer as condies impostas na proposta do trabalho, foi projetado um
amplificador de tenso (amostragem por n e comparao por malha).
Este projeto foi baseado no projeto exemplo encontrado em (PEDRONI, 1986) e nos
contedos vistos em aula na disciplina de Eletrnica II.
O projeto supracitado consta de um amplificador de dois estgios: um falso emissor,
que possui um bom controle de ganho atravs do resistor de realimentao e um emissor
comum, configurao esta com alto ganho.
Para isso, o circuito a ser projetado, tem o seguinte diagrama esquemtico:

Figura 1 Diagrama esquemtico do amplificador.
Primeiramente definimos os valores iniciais com base na proposta do trabalho e em
valores do datasheet dos transistores escolhidos (BC 547). Este transistor foi escolhido pela
facilidade com que encontrado. Assim, os valores iniciais foram os seguintes:

Os valore de

foram obtidos no datasheet, auxiliando-nos a buscar a informao

do ganho de emissor comum hfe atravs da curva abaixo:


9

Figura 2 Curva hfe x Ic (BC 547).
Com base na curva, para os valores de Ic e Vce, encontramos um ganho (hfe) de 240.




10

II. Polarizao do segundo estgio
A partir da proposta do trabalho, temos que a tenso na carga deve ser de 4 Vpp. De
(PEDRONI, 1986), vemos que, para termos baixa distoro no sinal de sada, devemos ter:

Ainda do projeto exemplo do (PEDRONI, 1986), e substituindo os valores do trabalho
- 2Vp para

, temos as seguintes equaes:

Como

deve ser maior do que Vp, definimos

. Assim:

Tambm do projeto exemplo de (PEDRONI, 1986), tiramos:

Da mesma maneira que (PEDRONI, 1986), assumimos Rr como sendo um valor muito
alto. Chegando em:

E, a partir dessa equao, temos que:

Assim sendo, tomamos o resistor de coletor do segundo estgio RC2 com o valor de
560, que o valor comercial mais prximo ao calculado.
Ainda com base nas equaes dos transistores:

Mas,

Ento:

Levando isso ao estgio 2:


11

Fazendo a anlise da malha de sada, da mesma forma que o projeto exemplo de
(PEDRONI, 1986):

Sendo o valor comercial mais prximo para este resistor:

uma prtica de projeto, utilizarmos a resistncia de base como sendo dez vezes o
valor do resistor de emissor. Assim, na base do transistor do segundo estgio do amplificador,
temos:

E, com base na regra anteriormente descrita:

Com o valor da tenso na base do transistor do segundo estgio e no valor obtido de
Rb2, podemos encontrar os valores de R5 e R6.
Analisando a malha de entrada do segundo estgio do amplificador, temos a seguinte
equao para a tenso na base do segundo transistor:

12

Os valores comerciais para estes dois resistores so, portanto:

13

III. Ganho
Para determinarmos o ganho de um amplificador de mais de um estgio, como o
nosso caso, uma boa prtica comearmos do ltimo estgio, pois sua resistncia de carga RL
a carga do amplificador que geralmente dada (e j calculamos o valor do resistor de
coletor deste estgio). Assim, partindo das equaes de ganho de amplificador emissor
comum, podemos determinar o ganho do segundo (ltimo) estgio do nosso amplificador:

Mas hfe :

E,

Ainda, das equaes do transistor:

A partir do datasheet do transistor BC 547, obtemos o valor de hie do transistor do
segundo estgio, para o qual estamos determinando o ganho:

Com este valor, podemos calcular o ganho deste estgio do amplificador:

14

IV. Polarizao do primeiro estgio
Como a ltima coisa que foi calculada para o segundo estgio (por convenincia
comeamos o projeto pelo ltimo estgio do amplificador) foi o ganho do mesmo, vamos
aproveitar este dado, para calcular o ganho do primeiro estgio, pois temos o ganho total que
o amplificador deve fornecer (geralmente esse um dos principais requisitos dos projetos)
que

(dado este fornecido na proposta do trabalho).

Sabemos das equaes gerais sobre amplificadores, e no muito difcil de deduzir
que o ganho total para um amplificador de dois estgios :

Como temos

, fica fcil encontrar o ganho que deve ter o primeiro estgio do

amplificador, para que o ganho total satisfaa o requisito de ganho do projeto.

Podemos calcular a resistncia de coletor do primeiro estgio

, atravs do clculo
da impedncia de entrada do segundo estgio (que a impedncia vista por este resistor);
sabendo, pelas equaes desenvolvidas em (PEDRONI, 1986), que:

Para calcular a impedncia de entrada do segundo estgio do amplificador, tambm
recorremos s equaes do (PEDRONI, 1986):

15

O valor comercial mais prximo deste valor :

Este um valor pouco comum, assim vamos definir este resistor como:

Seguindo o fluxo do projeto conforme o exemplo de (PEDRONI, 1986), e tambm
com base nos conhecimentos sobre amplificadores, sabido que

, devido ao segundo
estgio dar um ganho de corrente tambm ao sinal de entrada. Como

, devemos
definir um valor menor para

. Para este projeto, o valor escolhido para a corrente de coletor

do primeiro estgio do amplificador, foi:

Que a metade da corrente fornecida pelo segundo estgio do amplificador.
Desejamos agora, calcular o valor do resistor R3. Para isso, devemos utilizar a equao do
ganho do primeiro estgio do amplificador. Equao esta encontrada em (PEDRONI, 1986).

Como vemos na equao acima, precisamos dos valores de hie1 e

.
Da relao entre hfe e hie descrita anteriormente, podemos encontrar o valor de

E:

Com estes valores calculados, encontramos o valor de R3:

16

O valor comercial encontrado em tabelas para este valor de resistor :

O prximo passo seguindo o fluxo de projeto do exemplo de (PEDRONI, 1986) o
clculo do resistor de emissor

.
No exemplo dado do livro, o resistor citado acima associado em srie com o resistor

(recentemente calculado).
Para prosseguirmos no clculo de

, devemos arbitrar um valor para a tenso em

cima do mesmo (assim como feito no projeto exemplo do livro). Portanto, definimos

.
Chamando de R a associao de

, ficamos com:

Ento:

Obviamente, o valor comercial para este resistor :

.

Da mesma forma como calculamos os valores dos resistores R5 e R6, usaremos o
mesmo procedimento para calcular os resistores

.
Da regra de projeto apresentada anteriormente:

17

Atravs da malha de entrada do amplificador, calculamos a tenso na base do primeiro
transistor do circuito:

Levando em considerao que

Da mesma forma que foi feito antes, com os valores anteriormente calculados:

Os valores comerciais para estes dois resistores so:

.
18

V. Clculo dos capacitores
Primeiramente iremos nos preocupar com os capacitores que determinam a frequncia
de corte inferior a qual deve estar entre 300 e 400 Hz, segundo a proposta do trabalho.
Tomando essas duas frequncias como limites de uma faixa, consideramos para o clculo dos
capacitores uma frequncia correspondente mdia dos valores limites da faixa de
frequncias aceitas pelo circuito. Assim, o valor a ser utilizado nos clculos de .
Isso torna a probabilidade do circuito responder a essa faixa maior, visto que estamos
projetando seus capacitores para o centro da faixa.
Para calcular o valor destes capacitores, vamos utilizar o mtodo dos polos
dominantes:
O primeiro capacitor a ser calculado

, o capacitor que acopla o sinal da fonte com

a entrada do amplificador. Das equaes de polos dominantes encontradas em (PEDRONI,
1986), temos:

Com este valor de capacitor calculado, chegamos ao valor comercial de:

Seguindo na sequncia de capacitores, o prximo

, o capacitor que encontra-se em

paralelo com o resistor de emissor do primeiro estgio do amplificador. A resistncia vista
por este capacitor (

calculada com as equaes de (PEDRONI, 1986):

19

O valor comercial para este capacitor :

Como pudemos observar atravs do diagrama esquemtico do circuito, o acoplamento
entre os estgios capacitivo, separando assim, a polarizao do primeiro estgio em relao
polarizao do segundo estgio. O capacitor que faz esse acoplamento (

calculado da
seguinte forma. Primeiro calculamos

, o resistor visto pelo capacitor

Cujo valor comercial mais prximo :

Com o mesmo procedimento, calculamos

, o capacitor em paralelo com o resistor de

emissor do transistor do segundo estgio:

Cujo valor comercial mais prximo :

Em seguida calculamos o capacitor

. Este capacitor tem como funo acoplar o sinal

de sada com a carga do circuito. A resistncia vista por esse capacitor a associao srie

20
dos resistores

(o resistor de coletor do transistor do segundo estgio) e

(o valor da
resistncia de carga). Assim:

Utilizaremos um capacitor de

para este capacitor.

De todos os capacitores calculados anteriormente, o de maior valor encontrado foi o
capacitor

. Pelo mtodo dos polos dominantes, o que deve ser feito multiplicar
o valor dos outros capacitores por 10 e mantermos o valor de

para que este no tenha um

valor excessivamente alto. Depois disso, ficamos com os seguintes valores de capacitores no
circuito:

Ainda falta calcular o valor dos capacitores responsveis pela frequncia de corte
superior do circuito (

). Porm, antes disso, precisamos calcular a frequncia de corte

superior do amplificador, pois a mesma no foi dada nos requisitos do projeto. Com o uso dos
dois capacitores citados anteriormente, vamos gerar dois polos de alta frequncia no circuito.
Estes dois polos obviamente, causaro um decaimento no ganho do amplificador de -40
dB/dc para frequncias acima da frequncia de corte superior do circuito. Sabendo que o
ganho final do amplificador deve ser de 400 (dado como requisito de projeto), temos que ter
um ganho de 52dB. Outra informao importante retirada dos requisitos da proposta do
projeto que o amplificador deve ter um ganho unitrio (0 dB) na frequncia de 1,5MHz.
Com base nessas informaes podemos calcular a frequncia de corte superior do
amplificador, para ento calcular o valor dos capacitores de alta frequncia.

21
Agora, com este valor, podemos iniciar os clculos dos capacitores de alta frequncia
do circuito, utilizando para isso novamente as equaes do mtodo de polos dominantes. Para
o capacitor

, temos a seguinte equao que retorna diretamente seu valor:

Assim, ser utilizado um capacitor com valor comercial de

Utilizaremos o valor comercial para este capacitor de

.
Na Tabela 1 so apresentados os valores dos componentes do circuito.
Tabela 1 Resumo dos valores dos componentes do circuito.
Resistores Capacitores

22

VI. Simulao do circuito sem a realimentao
Abaixo, o circuito simulado. Para as simulaes foi utilizado o software Multisim
12.0.

Figura 3 Circuito simulado sem a realimentao.

Figura 4 Ganho em mdias frequncias (52dB).


23

Figura 5 Frequncia de corte inferior (307Hz).

Figura 6 Frequncia de corte superior (50,226KHz).

24

Figura 7 Ganho em 1,5MHz.





25

VII. Circuito realimentado
Com o circuito no realimentado simulado e apresentando respostas satisfatrias em
relao proposta do trabalho, podemos partir para os clculos da realimentao do circuito.
Temos, como base para estes clculos, a margem de fase determinada como requisito de
projeto. Tal margem deve estar entre 30 e 40 nas altas frequncias. Novamente temos uma
faixa de valores. Assim, a fim de escolher o melhor valor para a margem de fase, utilizamos a
mdia entre os valores limites da faixa (centro da faixa) que de 35.



Os polos em alta frequncia gerados pelos capacitores

so:

Com esta frequncia , partimos para a equao do mdulo de para altas
frequncias dada por:

26

Agora, podemos calcular

(resistor de realimentao):

O valor comercial mais prximo :

.
Posteriormente, foram utilizados os valores acima calculados para simulao no
software Matlab

, travs de diagramas de Bode e da carta de Nichols, onde pudemos

confirmar uma margem de fase prxima a 35 conforme o desejado.

Figura 8 Margem de fase pelo diagrama de Bode.
-70
-60
-50
-40
-30
-20
-10
0
10
20
30
M
a
g
n
i t
u
d
e

(
d
B
)
Bode Diagram
Frequency (rad/s)
10
4
10
5
10
6
10
7
10
8
-180
-135
-90
-45
0
System: H
Phase Margin (deg): 35
Delay Margin (sec): 4.09e-07
At f requency (rad/s): 1.49e+06
Closed loop stable? Yes
P
h
a
s
e

(
d
e
g
)

27

Figura 9 Margem de fase pela carta de Nichols.


Nichols Chart
Open-Loop Phase (deg)
O
p
e
n
-
L
o
o
p

G
a
i n

(
d
B
)
-360 -315 -270 -225 -180 -135 -90 -45 0
-60
-50
-40
-30
-20
-10
0
10
20
30
40
System: H
Phase Margin (deg): 35
Delay Margin (sec): 4.09e-07
At f requency (rad/s): 1.49e+06
Closed loop stable? Yes
6 dB
3 dB
1 dB
0.5 dB
0.25 dB
0 dB
-1 dB
-3 dB
-6 dB
-12 dB
-20 dB
-40 dB
-60 dB
28

VIII. Simulao do circuito realimentado
Finalmente, possvel realizar a simulao do circuito total realimentado. Abaixo, o
circuito simulado.

Figura 10 Circuito final simulado.


Figura 11 Ganho em mdias frequncias do circuito realimentado.


29

Figura 12 Frequncia de corte inferior do circuito realimentado.

Figura 13 Frequncia de corte superior do circuito realimentado.

30

Figura 14 Pico em altas frequncias baixa estabilidade, conforme requisito de projeto.

Figura 15 Ganho do circuito realimentado em 1,5MHz.




31

IX. Preparao para confeco da placa de circuito impresso
Depois de feitas todas as simulaes para verificar o funcionamento do circuito,
gerou-se o layout da placa de circuito impresso atravs do software PCB Wizard. Neste
programa entramos com o diagrama esquemtico do circuito, conforme figura abaixo:

Figura 16 Diagrama esquemtico do circuito no software PCB Wizard.
Por tratar-se de um circuito relativamente simples em termos de roteamento das
trilhas, o programa conseguiu realizar 100% do roteamento.

Figura 17 Roteamento das trilhas 100% efetuado.

32

Com isto, gerou-se o desenho para confeco da placa de circuito impresso, conforme
vemos abaixo. Este desenho posteriormente ser impresso em papel fotogrfico com
impressora laser e transferido para a placa de cobre, para ento ser corroda numa prxima
etapa.

Figura 18 Trilhas do circuito impresso.
O software ainda nos fornece um desenho com uma previso de como ficar o circuito
j com os componentes.

33

Figura 19 Visualizao prvia do circuito pronto.
A fim de facilitar a colocao dos componentes, temos abaixo uma figura gerada pelo
PCB Wizard com a disposio dos componentes na placa atravs de marcaes.

Figura 20 Disposio dos componentes na placa de circuito impresso.

34

Concluses

A realizao desse projeto foi muito proveitosa, pois colocou em prtica diversos
contedos da disciplina de Eletrnica II do curso de Engenharia Eltrica.
Foi observado com as simulaes do circuito que conseguiu-se cumprir os requisitos
de projeto com relativa preciso utilizando-se, para isso, os valores de componentes
calculados com as equaes tericas da disciplina e da literatura.
Obviamente os valores exatos de requisitos de projeto desejados no foram obtidos,
pois foram utilizados na simulao os valores comerciais dos componentes calculados. Assim,
uma incerteza foi atribuda aos resultado que destoaram ligeiramente dos descritos nos
requisitos do projeto.
Como era previsto, o circuito depois de realimentado apresentou uma largura de banda
maior ao custo de um ganho mximo menor. Isto pode ser observado nos grficos das curvas
de resposta em frequncia do circuito extradas do software de simulao Multisim 12.0.
De uma forma geral este trabalho foi de grande importncia para podermos colocar em
prtica os contedos vistos em aula e verificarmos que foram obtidos resultados satisfatrios
atravs dos clculos dos componentes utilizando as equaes tericas.


35

Bibliografia
PEDRONI, V. Circuitos Eletrnicos. 1 Edio. ed. Rio de Janeiro: Livros Tcnicos e
Cientficos, 1986.
SEDRA, A.; SMITH, K. C. Microeletrnica. 5 Edio. ed. So Paulo: Pearson Education,
2007.