MOSFETs

TRANSSTORES DE EFEITO DE CAMPO
Consideraes gerais
Dispositivo com trs terminais.
Usados em mltiplas aplicaes desde amplificao de sinais a dispositivos digitais e memrias.
Princpio bsico: Uso de uma tenso entre dois terminais para controlar a corrente no terceiro
terminal.
Uso do sinal de controlo de modo a permitir que a corrente no terceiro terminal varie de zero a um
valor elevado (dispositivo actuando como interruptor).
FET Field Effect Transistor
Vantagens dos MOSFETs

Comparados com os BJT, os transstores MOS podem ser fabricados muito mais pequenos (i.e.,
ocupando uma rea de silcio muito mais pequena na pastilha de circuito integrado), alm de o seu
processo de fabrico ser mais simples. O consumo de energia tambm inferior.
Departamento de Engenharia Electrotcnica e de Computadores
ELECTRNICA II (2015/2016)

Transstores
Nvel de
integrao
Abreviatura
Exemplo
2 -50
Small-scale
integration
SSI
50 - 5000
Medium-scale
integration
MSI
5000 - 100,000
Large-scale
integration
LSI
Intel 8086 (29,000)
100K - 10 million
Very large scale

integration
VLSI
Pentium (3 million)
10 million to 1000
million
Ultra large scale

integration
ULSI
Pentium III (30

million)
Este nvel de integrao definido em termos de transstores por circuito.

Outra terminologia usada em processos de fabrico:
WSI - Wafer-scale integration

SOC - System-on-a-chip
3D-IC - Three-dimensional integrated circuit
Processos de fabrico
http://en.wikipedia.org/wiki/Semiconductor_device_fabrication

Estrutura do MOSFET
A Fig. 1 mostra a estrutura fsica do MOSFET de
enriquecimento (enhancement) do tipo canal-n ( frente
veremos o porqu destas designaes).
O transstor fabricado num substrato do tipo p.
No substrato, foram criadas duas regies do tipo n
fortemente dopadas, indicadas na Fig. 1 como regies n+,
designadas por fonte (source) e dreno.
Uma camada fina (tipicamente de 1-10 nm) de dixido de silcio
(SiO2), (isolante elctrico), foi desenvolvida na superfcie do
substrato, cobrindo a rea entre as regies da source e do dreno.
Seguidamente, deposita-se metal por cima da camada de
xido para formar o elctrodo gate do dispositivo.
Finalmente, realizam-se contactos metlicos nas regies da source, dreno e substrato.
Fig.1
Desta forma, foram criados quatro terminais: os terminais da gate (G), da source (S), do dreno
(D) e do substrato ou corpo (B).
O nome do transstor MOS (metal-xido-semicondutor) deriva da sua estrutura fsica.

Estrutura do MOSFET
O substrato forma junes pn com as regies da source e do dreno. Em funcionamento normal,
estas junes pn so mantidas permanentemente inversamente polarizadas.
Uma vez que o dreno vai estar com uma tenso positiva relativamente source, as duas junes pn
podem ser efectivamente colocadas em corte, ligando simplesmente o terminal do substrato ao
terminal da source. Admite-se que esse o caso na descrio do funcionamento do MOSFET a seguir
desenvolvida.
Desta forma, o substrato poder ser considerado como no tendo nenhum efeito no funcionamento
do dispositivo, e o MOSFET poder ser tratado como um dispositivo de trs terminais, i.e., a gate (G),
a source (S) e o dreno (D).
Iremos verificar que uma tenso aplicada gate controla o fluxo de corrente entre a source e o
dreno. Esta corrente fli na direco longitudinal do dreno para a source na regio designada por
canal.
A regio do canal tem um comprimento L e uma largura W, dois importantes parmetros do
MOSFET. Tipicamente, L tem valores entre 0,03 e 1 m e W entre 0,1 e 100 m (dependendo da
tecnologia usada).

Funcionamento sem tenso na gate
Se no for aplicada qualquer tenso de polarizao gate, entre a source e o dreno existem dois
dodos em srie opostos.
Um dodo constitudo pela juno pn formada pela regio n+ do dreno e o substrato do tipo p e o
outro pela juno formada pelo substrato e a regio n+ da source.
Se se aplicar uma tenso vDS positiva entre o dreno e a source, a existncia destes dois dodos
impede que flua corrente entre o dreno e a source.
De facto, o percurso entre o dreno e a source tem uma
resistncia muito elevada (da ordem de 1012 ).
Criao de um canal para a conduo de corrente

Source e o dreno ligados massa. Aplicao de uma
tenso positiva gate (Fig. 2).
Uma vez que a source est massa, toda a tenso da
gate aparece entre a gate e a source, pelo que foi designada
por vGS.
Fig. 2
A tenso positiva da gate tem dois efeitos:


A tenso positiva da gate tem dois efeitos:
1 - Por um lado, origina que as lacunas (cargas positivas) sejam repelidas da regio do substrato
situada por baixo da gate (a regio do canal).
Estas lacunas so empurradas para baixo, deixando atrs uma regio esvaziada de portadores. Esta
regio de depleo contm ies negativos correspondentes aos tomos aceitadores que perderam as
lacunas que foram repelidas.
2 - Por outro lado, a tenso positiva da gate atrai electres das regies n+ da source e do dreno (onde
existem em abundncia) para a regio do canal. Quando o nmero de electres acumulado junto da
superfcie do substrato por baixo da gate suficiente, constitui-se, de facto, uma regio n ligando a
source e o dreno, como se indica na Fig. 2.
Aplicando uma tenso positiva entre o dreno e a source, flui corrente nesta regio n induzida,
transportada pelos electres mveis. A regio n induzida forma, assim, um canal por onde a
corrente flui do dreno para a source.
O MOSFET da Fig. 2 designado MOSFET de canal n ou, alternativamente, transstor NMOS.

Note-se que um MOSFET de canal n formado num substrato do tipo p e o canal criado
invertendo a superfcie do substrato do tipo p para o tipo n. Por esta razo, o canal induzido ,
tambm, designado por camada de inverso.
O valor de vGS necessrio para que um nmero suficiente de electres mveis se acumulem na
regio do canal para formar um canal condutor chamado tenso limiar e designado por Vt.
Obviamente que Vt para um FET de canal n positiva. O valor de Vt controlado durante o processo
de fabrico do dispositivo e, tipicamente, toma valores compreendidos entre 0,3 e 1,0 V.
A gate e o corpo do MOSFET formam um condensador de placas paralelas em que o dielctrico a
camada de xido. A tenso positiva da gate faz com que se acumule carga positiva na placa superior
do condensador (o elctrodo da gate). A correspondente carga negativa da placa inferior formada
pelos electres do canal induzido. Desenvolve-se, assim, um campo elctrico vertical entre a gate e o
substrato. este campo elctrico que controla a quantidade de carga no canal, determinando assim a
sua condutividade e, consequentemente, a corrente que fli no canal quando se aplica uma tenso
vDS. Este fenmeno est na origem da designao FET (field effect transistor).

Funcionamento com pequeno valor de vDS
Tendo-se j induzido um canal, aplique-se agora uma tenso vDS positiva entre o dreno e a source
(Fig. 3).
Consideremos, primeiramente, o caso em que vDS
pequena (digamos, 50mV).
A tenso vDS faz com que flua uma corrente iD no canal n
induzido.
Esta corrente constituda por electres que viajam da
source para o dreno (da os nomes source e dreno).
Por conveno a direco da corrente contrria ao fluxo
das cargas negativas, logo a corrente no canal do dreno
para a source.
Fig.3
O valor de iD depende da densidade de electres no canal,

que, por sua vez, depende da grandeza de vGS.

Para vGS =Vt o canal est limiarmente induzido pelo que a corrente ainda muito pequena.
Para vGS > Vt mais electres so atrados para o canal (aumento da profundidade) dando
origem a uma reduo da resistncia ou aumento da condutncia. A condutncia do canal
proporcional tenso da gate em excesso ou tenso de overdrive
VOV= vGS Vt
A corrente iD ser proporcional a vGS - Vt e, obviamente, tenso vDS que origina iD.

Esboo de iD versus vDS para vrios valores
de vGS (Fig. 4).
Vemos que o MOSFET funciona como uma
resistncia linear cujo valor controlado por
vGS.
Fig.4
A resistncia infinita para vGS Vt, . O seu

valor diminui medida que vGS se torna maior
do que Vt.
CONCLUSES IMPORTANTES
A descrio anterior indica que para o MOSFET conduzir, necessrio induzir um canal. O
aumento de vGS acima da tenso limiar Vt enriquece o canal, e da as designaes funcionamento em
modo de enriquecimento e MOSFET de enriquecimento. Finalmente, notemos que a corrente que sai
do terminal da source (iS) igual corrente que entra pelo terminal do dreno (iD) e que a corrente da
gate iG = 0.
10

Funcionamento com vDS superiores
Considere-se, agora, que vDS se torna maior, e que vGS mantida constante, num valor superior a Vt .
Note-se que vDS aparece como uma queda de

tenso ao longo do canal, i.e., se percorrermos o
canal desde a source at ao dreno, a tenso
(medida em relao source) aumenta de 0 at vDS.
Assim, a tenso entre a gate e pontos ao longo
do canal diminui desde o valor vGS, na extremidade
da source, at ao valor vGS - vDS, na extremidade do
Fig. 5
dreno.
Uma vez que a profundidade do canal depende desta tenso, conclumos que o canal no
tem, agora, profundidade uniforme; pelo contrrio, exibe a forma afunilada que se v na Fig. 5,
com maior profundidade do lado da source e menor do lado do dreno.
11

Quando vDS aumenta, o canal torna-se mais afunilado e a sua resistncia aumenta,
correspondentemente. Assim, a curva iD - vDS deixa de ser rectilnea, encurvando como se mostra na
Fig. 6.
Curvatura devido ao
aumento da resistncia do
canal com vDS
Quase linha recta, com inclinao
proporcional a (vGS Vt)
A corrente satura porque o

canal estrangulado na
zona do dreno. vDS no
afecta mais o canal.
Fig. 6
Note-se que medida que vDS aumenta, a tenso vGD = vGS - vDS, diminui, i.e., a tenso entre a gate e
o canal na extremidade do dreno. Quando vDS atinge o valor que reduz a tenso vGD ao valor Vt, i.e.,
vGS - vDS = Vt ou vDS = vGS - Vt, a profundidade do canal do lado do dreno diminui para um valor
quase nulo, dizendo-se ento que o canal est estrangulado (channel pinch off).
12

Notas Importantes
A tenso vDS para a qual ocorre a saturao designada por vDSsat
v DSsat = v GS V t = V OV
Para cada valor de vGS Vt, h um valor correspondente de vDSsat.

O transstor opera na regio de saturao se vDS vDSsat.
A regio das caractersticas iD-vDS obtidas para vDS < vDS,sat chamada regio de trodo, uma
designao herdada do tempo das vlvulas. Esta regio tambm designada como regio hmica.
Evoluo do canal medida que vDS aumenta enquanto vGS permanece constante
constante..
Fig. 7
13

Deduo da relao iD
TPC
vDS.
Assuma-se que a tenso vGS aplicada entre a gate e a source com vGS > Vt, para induzir o canal.
Assuma-se, tambm, que a tenso vDS aplicada entre o dreno e a source.
Considere-se a operao na regio trodo, para a qual o canal deve ser contnuo e assim vGS deve
ser maior de que Vt, ou de forma equivalente, vDS < vGS Vt.
O canal nestas circunstncias tem a forma ilustrada na Fig. 8.
A regio do canal forma um condensador plano em que
o SiO2 funciona como dielctrico.
Capacidade por unidade
de rea da gate
Cox =
ox = Permitividade do xido = 3.9 o
ox
tox
Fig. 8
= 3.45 x 10-11 F/m
tox a espessura do xido
14

Deduo da relao iD
Exemplo
TPC
vDS.
Para tox = 10 nm
Cox= 3.45 x 10-3 F/m2
Considere-se, agora, a faixa infinitesimal da gate a uma distncia x da source.

A capacidade desta faixa Cox W dx.
Para o clculo da carga armazenada nesta faixa infinitesimal da gate, multiplica-se a capacidade pela
tenso efectiva entre a gate e o canal no ponto x (Q=CV), onde esta tenso a tenso que responsvel
pela induo do canal no ponto x (dada por, vGS v(x) Vt ) onde v(x) a tenso no canal no ponto x.
A carga dq na poro infinitesimal do canal, no ponto x, :
dq = Cox (Wdx)[vGS v( x) Vt ]
(1)
O sinal negativo, refere-se ao facto da carga ser negativa.

15

Deduo da relao iD
TPC
vDS.
A tenso vDS produz um campo elctrico ao longo do canal na direco negativa x. No ponto x,
este campo dado por:
E ( x) =
dv( x)
dx
(2)
O campo elctrico E(x) leva a que a carga se movimente em direco ao dreno, com uma
velocidade dx/dt
dx
dv( x)
= n E ( x) = n
dt
dx
(3)
Mobilidade dos electres

A corrente resultante i pode ser obtida por
i=
dq dq dx
=
dt dx dt
(4)
Usando as equaes (1) e (3), vem:
i = nCoxW [vGS v( x) Vt ]
dv( x)
dx
(5)
16

Deduo da relao iD
TPC
vDS.
Embora calculada num ponto especfico do canal, a corrente i tem de ser constante em todos os
pontos, ao longo do canal.
Assim, a corrente tem de ser igual corrente da source para o dreno (iD)
iD = i = nCoxW [vGS v( x) Vt ]
dv( x)
dx
(6)
ou
iD dx = nCoxW [vGS v( x) Vt ] dv( x)

Integrando ambos os lados da equao, com limites de x=0 a x=L, correspondentemente, para
v(0) = 0 a v(L)=vDS
v DS
i
0
dx =
C
n
W [vGS v( x) Vt ] dv( x)
ox
Expresso que representa a caracterstica

iD-vDS na regio do trodo.
iD = nCox
W
L
1 2
(
v
V
)
v
vDS
t
DS
GS
2
(7)
17

Deduo da relao iD
vDS.
O valor da corrente no incio da regio de saturao, pode ser obtida substituindo vDS = vGS Vt
1
W
iD = ( nCox ) (vGS Vt ) 2
2
L
Expresso que representa a caracterstica

iD-vDS na regio de saturao.
(8)
Para um dado valor de vGS, obtm-se o correspondente valor de saturao iD.

nCox uma constante determinada pelo processo tecnolgico usado para fabricar o MOSFET canal
n. designado por parmetro de transcondutncia do processo.
Este parmetro determina o valor da transcondutncia do MOSFET, designado por kn e tem as
dimenses de A/V2:
k n' = n Cox
(9)
Regio de saturao
Substituindo (9) em (8) e (7), resulta:

Regio de trodo
W
iD = k
L
'
n
1 2
(vGS Vt )vDS 2 vDS
iD =
1 'W
k n (vGS Vt ) 2
2 L
18

Deduo da relao iD
vDS.
Das equaes (7) e (8), constata-se que a corrente de dreno proporcional relao entre largura
do canal W e o comprimento do mesmo L, conhecido aspect ratio do MOSFET.
Os valores de W e de L podem ser seleccionados pelo projectista de modo a obter a caracterstica
i v desejada. Para um dado processo de fabrico existe no entanto um comprimento mnimo de
canal, Lmin. Este parmetro que caracteriza o processo. Em 2009 a tecnologia de fabrico era de 45
nm, a que correspondia tox=1,4nm.
EXEMPLO 1
Considere um processo tecnolgico com: Lmin = 0.4 m, tox= 8 nm, n=450 cm2/(Vs) e Vt = 0.7 V.
a)
Determine Cox e kn.
b) Para um MOSFET com W/L = 8 m / 0.8 m, calcule os valores de VGS e de VDSmin, necessrios
para operar o transstor na regio de saturao com uma corrente DC ID= 100
A.
c) Para o dispositivo em (b), determine o valor de VGS necessrio para que o dispositivo opere
como uma resistncia de 1000 para um valor muito pequeno de vDS.
19

(b) Para funcionar na regio de saturao
SOLUO
a)
(c) Para o MOSFET na regio do trodo com vDS muito

pequeno
iD = k n'
W
(vGS Vt )vDS
L
A resistncia do dreno para a source

rDS, pode ser determinada por
Ou seja
20

O MOSFET de canal p
Um MOSFET de enriquecimento de canal p (transstor PMOS) fabricado num substrato do tipo n
com regies p+ para o dreno e a source, e usa lacunas como portadores de carga (Fig.9).
O dispositivo funciona da mesma maneira que o de canal n, excepto que vGS e vDS so negativas e a
tenso limiar Vtp negativa. A corrente iD entra pelo terminal da source e sai pelo terminal do dreno.
Para criar o canal teremos que ter
ou para evitar os sinais negativos
Como os portadores de carga nos NMOS so
electres, e estes tm uma mobilidade cerca de trs
vezes maior do que as lacunas, no silcio, os
transstores NMOS podem ocupar uma rea menor e,
assim, serem mais rpidos, alm de requererem
menores tenses de alimentao.
Fig. 9
Todavia, no se deve ignorar os PMOS por duas razes: os PMOS continuam a ser fabricados
para circuitos discretos, e principalmente porque os circuitos CMOS (MOS complementar) que so
actualmente a tecnologia dominante, utilizam os dois tipos de transstores, NMOS e PMOS.
21

MOS complementar ou CMOS
A tecnologia MOS complementar utiliza transstores MOS das duas polaridades.
De facto, actualmente, a tecnologia CMOS a mais usada de todas as tecnologias de circuitos
integrados MOS, quer no que respeita a circuitos analgicos, quer digitais.
A Fig. 10 temos uma seco

transversal duma pastilha CMOS
ilustrando como os transstores
PMOS e NMOS so fabricados.
Fig. 10
Note-se que enquanto o transstor NMOS implementado directamente no substrato do tipo p, o
transstor PMOS fabricado numa regio n especialmente criada, conhecida como um poo n. Os
dois dispositivos so isolados um do outro por uma espessa regio de xido.
22

Caractersticas tensotenso-corrente do MOSFET
Smbolo de circuito
A Fig. 11(a) mostra o smbolo de circuito para o MOSFET de
enriquecimento de canal n.
O espao entre as duas linhas verticais, que representam a gate e o canal,
indica que o elctrodo da gate isolado do corpo do dispositivo.
A polaridade do substrato do tipo p e o canal n indicado pela seta do
trao que representa o substrato.
Esta seta tambm indica a polaridade do transstor, i.e., que se trata de um
dispositivo de canal n.
Para identificar a source e o dreno (sem ter de escrever S e D), a
simbologia do circuito modificada (Fig. 11(b). Para o efeito uma seta
colocada no terminal da source, distinguindo esta do terminal de dreno.
A seta aponta na direco normal do fluxo de corrente, indicando

assim a polaridade dispositivo (i.e. canal n)
Fig. 11
23

Embora o smbolo da Fig. 11(b), claramente distinga a source do dreno, na prtica a
polaridade da tenso aplicada atravs do dispositivo que determina a source e o dreno.
O dreno sempre positivo relativo source num FET canal n.
Em aplicaes onde a fonte est ligada ao corpo do dispositivo
(situao mais comum), possvel simplificar ainda mais o smbolo do
circuito (Fig. 11 (c)).
Fig. 11
Caractersticas iD - vDS
Na Fig. 12(a) temos um MOSFET de canal n

enriquecido, com tenses vGS e vDS aplicadas e
indicando os sentidos normais das correntes.
Fig. 12 Fig. 11
24

Este circuito conceptual pode ser usado para medir as
caractersticas iD-vDS, que so uma famlia de curvas,
cada uma medida com uma tenso vGS constante.
As curvas iD-vDS prticas tem o aspecto apresentado
na Fig. 12 (b).
As caractersticas da Fig. 12(b) indicam que h trs
regies distintas de funcionamento: a regio de corte, a
regio de trodo e a regio de saturao.
A regio de saturao a regio usada para o
funcionamento do FET como amplificador.
Para funcionar como interruptor, utilizam-se as
regies de corte e de trodo.
Fig. 12 b)
25

Em
saturao,
Operao na regio de saturao
MOSFET
fornece
uma
Como a corrente de dreno independente da
corrente de dreno cujo valor independente da
tenso
tenso de dreno vDS e determinado pela tenso
comporta-se como uma fonte de corrente ideal
da gate vGS de acordo com a relao quadrtica
cujo valor controlado por vGS de acordo com a
da Eq. (8).
relao no linear da Eq. (8).
Um esboo mostrado na Fig. 13.
Fig. 13
de
dreno,
MOSFET
saturado
A Fig. 14 mostra uma representao do

circuito em funcionamento na regio de
saturao.
Fig.14
26

Voltando s caractersticas iD-vDS da Fig. 12b), note-se que a fronteira entre as regies de trodo e
de saturao est representada como uma curva a trao interrompido.
Uma vez que esta curva caracterizada por vDS = vGS - Vt, a sua equao pode ser obtida
substituindo vGS - Vt por vDS, quer na equao da regio de trodo (Eq. (7)), quer na equao da
regio de saturao (Eq. (8)).
1 'W 2
iD = k n vDS
2 L
A equao (8) e o circuito equivalente correspondente da Fig. 14, indicam que na saturao iD
independente de vDS.
A variao vDS na tenso dreno-source causa uma variao nula em iD, o que implica que a
resistncia incremental na direco do dreno de um MOSFET saturado infinita.
27

Resistncia de sada finita em saturao
Isto no entanto uma idealizao baseada na premissa de que, uma vez o canal estrangulado na
extremidade do dreno, posteriores aumentos de vDS no tm qualquer efeito sobre a forma do canal.
Concretamente, medida que vDS aumenta, o ponto de estrangulamento do canal move-se
ligeiramente do dreno em direco source.
Tal ilustrado na Fig. 15, da qual se nota que a tenso ao longo do canal permanece constante:
vDSat = vGS Vt
A tenso adicional aplicada ao dreno, surge como uma queda de tenso atravs da regio de
depleo estreita, entre o fim do canal e a regio do dreno.
28

Com a largura da camada de

depleo, o comprimento do canal
reduzido de L para L-
L
Fenmeno
modulao
designado
do
por
comprimento
do
canal.
Visto
que
iD,
inversamente
proporcional ao comprimento do
canal (eq. 8), com a diminuio
deste, implica que iD aumente com
Fig. 15
o aumento de vDS.
29

Para levar em considerao a dependncia de iD em funo de vDS, na saturao, substitui-se L,
na eq. 8, por L - L, obtendo-se:
1 ' W
1 'W
1
2
(vGS Vt ) 2
iD = k n
(vGS Vt ) = k n
2 L 1 (L / L)
2 L L
1 'W
L
2
kn
1
+
(vGS Vt )
2 L
L
Assumindo que L proporcional a vDS
(assumido que (
L/L) <<1)
Verificar!
L = 'vDS
um parmetro relacionado com o processo tecnolgico, com dimenses de m/V.

Substituindo na expresso de iD:
1 W
iD = k n'
2 L
Usualmente /L designado por (unidades V-1)
'
1 W
1 + vDS (vGS Vt ) 2 = k n'
(vGS Vt ) 2 (1 + vDS )
2 L
L
(10)
'
L
30

A Fig. 16 mostra um conjunto tpico de caractersticas iD-vDS exibindo o efeito da modulao do
comprimento do canal.
A dependncia linear observado entre iD e vDS, na regio de saturao, representada na equao
(10) pelo factor (1 + vDS).
Na Fig. 16 notamos que prolongando para a
esquerda a parte rectilnea das caractersticas iD-vDS
na saturao, elas intersectam-se num mesmo ponto
do eixo vDS, caracterizado por vDS = -1/
= -VA, onde VA
uma tenso positiva.
Da equao 10, se iD = 0, ento:
vDS = 1 /
VA =
Fig. 16
31

VA um parmetro do processo tecnolgico, com dimenses de Volt designado como tenso de
Early.
Para um dado processo, VA proporcional ao comprimento do canal L, que o projectista
seleccione para um MOSFET.
Pode-se representar VA=VA L, em que VA inteiramente dependente do processo tecnolgico,
cujas unidades so V/
m.
Tipicamente, VA varia na gama de 5 V/
m a 50 V/
m.
A equao 10, indica que quando a modulao do comprimento do canal considerada, os valores
de saturao de iD dependem de vDS.
Assim, para um dado vGS, uma variao vDS produz uma correspondente variao iD, na corrente
de dreno iD.
Uma consequncia bvia da modulao do comprimento do canal que a resistncia de sada em
saturao finita.
Definindo a resistncia de sada ro (resistncia em saturao) como,
(11)
32

Usando as equaes (10) e (11) podemos obter
k n' W
ro =
(vGS Vt ) 2
2 L
A equao (12) pode ser escrita de modo simplificado

como
1
(13)
ou
ro =
I D
ro =
VA
ID
(12)
(14)
Em que ID a corrente de dreno sem levar em considerao a modulao do comprimento do canal.
ID =
1 'W
kn
(vGS Vt ) 2
2 L
Assim a resistncia de sada inversamente

proporcional corrente de dreno.
Modelo de circuito equivalente, incorporando ro.
Fig. 17
33

Caractersticas do MOSFET de canal p
A Fig. 18(a) mostra o smbolo de circuito do
MOSFET de enriquecimento de canal p.
A Fig. 18(b), mostra o smbolo modificado. Uma
seta usada apontando na direco normal do fluxo
de corrente.
Para o caso habitual de se ligar o substrato
source, usa-se o smbolo simplificado da Fig. 18(c).
Para um dispositivo canal p a tenso

de limiar Vt negativa.
Para induzir um canal, aplica-se uma
tenso na gate que seja mais negativa
de que Vt.
ou
(15)
Polaridades da tenso e da corrente para

funcionamento normal
(d)
Fig. 18
34

Transstor NMOS (Resumo)
Regies de funcionamento
35

Transstor PMOS (Resumo)
Regies de funcionamento
36

Circuitos com MOSFETs em corrente contnua
Seguidamente apresenta-se um conjunto de exemplos de anlise e projecto de circuitos com
MOSFETs em c.c.
Nestes exemplos, por questes de simplicidade e para focar a ateno na essncia da operao do
circuito MOSFET, despreza-se a modulao do comprimento do canal, i.e., assume-se que =0.
EXEMPLO 2
Projectar o circuito da Fig. 19 (determinar RD e RS) por forma
que o transstor funcione com ID = 0,4 mA e VD = +0.5 V. O
transstor NMOS tem Vt = 0.7 V, nCox = 100
A/V2,
L = 1 m e
Fig. 19
W = 32 m.
37

Visto que VD =0.5 V maior de que VG, significa que o transstor NMOS funciona na regio de
saturao.
Assim, usa-se a expresso iD da regio de saturao, para determinar o valor pretendido de VGS,
Substituindo
resulta
ou
Assim,
De acordo com a Fig. a gate est ao potencial
zero.
Assim, a source tem de estar a -1,2V, e o valor
de Rs pode ser determinado
Para estabelecer a tenso de

+0,5V no dreno, tem-se de
seleccionar RD, do seguinte
modo
38

EXEMPLO 3
Projecte o circuito da Fig. 20 para obter uma corrente ID

de 80 A. Determine o valor de R e a tenso VD. Admita
que o transstor NMOS tem Vt = 0.6 V, nCox = 200 A/V2,
Fig. 20
L=0.8 m e W=4m. Despreze o efeito de modulao do

comprimento do canal (i.e., admita que =0).
Uma vez que VDG = 0, (VD=VG), o FET est na regio saturao
A partir da qual se obtm V0V
A tenso de dreno ser:
O valor requerido para R pode ser

determinado como se segue:
39

EXEMPLO 4
Projecte o circuito da Fig. 21 para estabelecer uma tenso de dreno de 0,1 V. Determine a
resistncia efectiva entre o dreno e a source neste ponto de funcionamento. Considere Vt = 1 V e
kn(W/L) = 1 mA/V2.
Uma vez que a tenso de dreno inferior tenso da gate em 4,9 V e Vt = 1 V (VGS=5V), o
MOSFET est a funcionar na regio trodo. Assim, a corrente ID dada por
Fig. 21
40

EXEMPLO 4 (cont)
O valor de RD pode ser determinado como segue:
Num problema prtico de projecto escolhe-se o valor normalizado mais prximo: com resistncias
de 5%, 12 k. A resistncia efectiva entre dreno e source pode ser determinada como segue:
41
O MOSFET como amplificador e interruptor
Esta importante aplicao do MOSFET deve-se ao facto de que, a funcionar na regio de

saturao, se comportar como uma fonte de corrente controlada por tenso.
Variaes na tenso gate-source (vGS) d origem a variaes na corrente de dreno iD.
O MOSFET na saturao pode ser usado para implementar um amplificador de transcondutncia.
Todavia, o interesse reside em amplificao linear, i.e., em amplificadores cujo sinal de sada
(corrente de dreno) tenha um comportamento linear com o seu sinal de entrada (a tenso vgs).
Objectivo:
A tcnica usada para obter uma amplificao linear baseia-se na escolha de uma apropriada
polarizao (DC) atravs de VGS, qual corresponde uma corrente ID, sendo depois sobreposta a
tenso a amplificar vgs.
Mantendo vgs pequeno, a variao resultante na corrente de dreno, id, poder ser considerada
proporcional a vgs.
42
Operao para grandes sinais Caracterstica de transferncia
A deduo da caracterstica de transferncia, permite de forma clara visualizar a regio ao longo

da qual o transstor pode ser polarizado para operar como amplificador de pequenos sinais, bem
como as regies onde este pode operar como interruptor (i.e., totalmente ON ou totalmente OFF) .
A Fig. 22, ilustra a estrutura bsica do amplificador MOSFET mais utilizado: O circuito source comum
(CS).
O nome source comum deve-se ao facto de que quando o circuito
visualizado como uma rede de dois portos, o terminal da source ligado
massa comum a ambos os portos de entrada (entre gate e source) e de
sada (entre dreno e source).
Variaes em vGS (ou neste caso, variaes em vI, visto que vGS = vI), do
origem a variaes em iD.
Fig. 22
A tenso de sada v0 vem:
v0 = vDS = VDD RD iD
(16)
43
Determinao da caracterstica da tenso de transferncia do amplificador source comum

Assuma-se que vI varia entre 0 e VDD.
Dois modos de obteno da caracterstica: - grfico
- analtico (no vai ser analisado)
Modo grfico
O funcionamento do circuito source comum determinado pelas caractersticas iD-vDS do MOSFET
e pela relao entre iD e vDS, imposta pela ligao do dreno fonte de tenso VDD, via resistncia RD.
Assim,
(17)
v =V R i
DS
DD
D D
ou, de modo equivalente,

(18)
Trata-se de uma equao linear nas variveis iD e vDS e pode, portanto, ser representada por uma
recta no plano iD-vDS.
44
Modo grfico (Cont.)

A Fig. 23 mostra as curvas caractersticas iD - vDS , com a recta sobreposta, de acordo com a eq. 18.
Esta recta intersecta o eixo vDS em VDD e tem uma
inclinao igual a -1/RD.
Uma vez que RD representa a resistncia de carga do
amplificador (i.e., a resistncia atravs da qual o
amplificador proporciona a sua tenso de sada), a
recta na Fig. 23 conhecida como recta de carga.
A construo grfica da Fig. 23 pode agora ser
usada para determinar v0 (igual a vDS) para um dado
valor de vI (vGS=vI).
Para
um
dado
valor
de
vI,
localiza-se
correspondente curva iD-vDS e calcula-se v0 a partir do

ponto de interseco desta curva com a recta de
carga.
Fig. 23
45
Modo grfico (Cont.)

Qualitativamente o circuito funciona do seguinte modo:
Visto que vGS = vI, verifica-se que para vI < Vt o
transstor estar ao corte pelo que iD ser zero e v0 =
vDS = VDD. Neste caso o ponto de funcionamento o
representado pela letra A.
medida que vI > Vt, o transstor fica ON; iD aumenta
e v0 decresce.
Visto que v0 inicialmente elevado , o transstor
estar na regio de saturao.
Tal corresponde aos pontos ao longo do segmento
da recta de carga de A at B.
Nesta regio foi identificado um ponto de funcionamento particular Q, obtido para VGS = VIQ com
coordenadas V0Q = VDSQ e IDQ.
A operao na regio de saturao permanece at que v0 decresa at um ponto que inferior a vI
de um valor Vt volts.
46
Modo grfico (Cont.)

Para o ponto correspondente a vDS = vGS Vt, o MOSFET entra na regio de trodo, (ponto B da Fig.
23).
O ponto B definido por
VOB = VIB Vt
Para vI > VIB, o transstor entra mais profundamente na regio trodo.

A tenso nesta regio decresce lentamente para zero.
O ponto de funcionamento C ilustrado na Fig. 25 obtido para vI = VDD.
A tenso de sada correspondente VOC usualmente muito pequena.
Esta determinao ponto-a-ponto da caracterstica de transferncia, resulta na curva de
transferncia mostrada na Fig. 24.
47
Modo grfico (Cont.)
Fig. 24
48
Operao como interruptor

Como interruptor, o MOSFET funciona em pontos extremos da curva de transferncia.
O dispositivo est ao corte mantendo vI < Vt, correspondendo regio de operao delimitada pelo
segmento XA, com vO = VDD.
O MOSFET comuta para o estado ON, aplicando uma tenso prxima de VDD. Nesse caso est a
funcionar prximo do ponto C, com vO muito pequeno (no ponto C vO = VOC).
Operao como amplificador linear

Para que o MOSFET funcione como amplificador, usa-se o segmento correspondente ao modo
saturao da curva de transferncia.
O dispositivo polarizado num ponto localizado prximo do meio da curva, sendo o ponto Q um
bom exemplo de um ponto apropriado.
O sinal de tenso a amplificar (vi) sobreposto tenso DC VIQ, como mostrado na Fig. 24.
Mantendo vi suficientemente pequeno de modo a restringir a operao a um segmento quase
linear da curva de transferncia, o sinal de tenso de sada vO resultante, ser proporcional a vi.
49
Operao como amplificador linear (cont)

Nestas circunstncias, o amplificador tem um comportamento praticamente linear e vO ter a
mesma forma de onda de vi, excepto na amplitude.
O ganho no ponto Q dado por
Av =
dvO
dvI
v I =VIQ
Assim, o ganho em tenso igual inclinao da curva de transferncia no ponto Q.

A inclinao negativa. O amplificador source comum inversor. Tal pode ser verificado a partir
das formas de onda de vi e vO.
O aumento de vi, conduz distoro do sinal de sada, vista a operao deixar de estar restrita a
um segmento quase linear da curva de transferncia.
50

Seleco apropriada do ponto Q
Visto que o sinal de sada sobreposto tenso dc VOQ ou VDSQ, importante que VDSQ seja tal de
modo a permitir a excurso desejada do sinal de sada.
Isto , VDSQ deve ser menor de que VDD, por uma quantidade aprecivel e maior de que VOB por
uma quantidade suficiente, para permitir uma completa excurso do sinal de sada.
Se VDSQ prximo de VDD, os picos positivos sero cortados.
Se VDSQ prximo da fronteira da regio trodo, o MOSFET entrar nesta regio para a parte do
ciclo prxima dos picos negativos.
O projectista dever ter em conta o valor de RD que determina a curva de transferncia. Este facto
ilustrado na Fig. 25.
51

Seleco apropriada do ponto Q
A figura mostra duas rectas de carga e
Fig. 25
correspondentes pontos de funcionamento. O

ponto Q1, no permite que a parte positiva do
sinal oscile (demasiado prximo de VDD).
O ponto Q2 demasiado prximo da
fronteira da regio do trodo e pode no
permitir suficiente oscilao da parte negativa
do sinal.
52
EXEMPLO 5
Note-se que medida que vGS varia,
devido a vi, o ponto de funcionamento
instantneo move-se ao longo da recta de
carga.
Note-se, ainda, que polarizando o
transstor para um ponto de funcionamento
no centro da regio de saturao ,
assegura-se que o ponto de funcionamento
instantneo permanece sempre na regio
Fig. 26
de saturao e assim a distoro no-linear

minimizada.
53

Polarizao em circuitos amplificadores MOS
Um passo essencial no projecto de um circuito amplificador MOSFET, passa pelo estabelecimento
de um ponto de funcionamento DC apropriado, para o transstor.
Este passo conhecido por projecto de polarizao (bias).
Um ponto de operao DC apropriado caracterizado por uma corrente de dreno DC (iD) estvel e
previsvel e por uma tenso dreno-source DC (VDS) que assegure o funcionamento na regio de
saturao, para todos os nveis de sinais de entrada esperados.
Polarizao usando um valor de VGS fixo.
A forma mais simples de polarizao de um MOSFET, consiste em fixar a tenso gate-source num
valor que proporcione a corrente desejada ID.
Este valor de tenso pode ser obtido a partir da tenso da fonte de tenso VDD, usando um divisor
de tenso apropriado.
Em alternativa, VGS pode ser uma adequada tenso de referncia existente no sistema.
Independentemente do modo como VGS gerado, este tipo de polarizao no a melhor.
54

Tal pode ser explicado atravs da expresso para ID:
ID =
1
W
n C ox
(VGS Vt ) 2
2
L
Capacidade do xido
Tenso de limiar
aspect ratio do transstor
Estes parmetros variam fortemente entre dispositivos do mesmo tamanho e tipo.

Alm disso, Vt e n dependem da temperatura.
Assim, se fixarmos o valor de VGS, a corrente de dreno ID, torna-se bastante dependente da
temperatura.
Para reforar o facto de que uma tenso fixa de polarizao VGS no constituir uma boa tcnica, a
Fig. 27, mostra duas curvas caractersticas (iD vGS), representando valores extremos para MOSFETs
do mesmo tipo.
55

Observa-se que para um valor fixo de VGS, a diferena na evoluo da corrente de dreno pode ser
substancial.
Fig. 27
56

Polarizao, fixando VG e ligando uma resistncia na source
Uma boa tcnica de polarizao consiste na fixao da tenso da gate VG usando uma
resistncia da source para a massa. Tal ilustrado na Fig. 28 sendo VG dado por
VG = VGS + RS I D
(19)
Se VG muito maior de que VGS, ID ser essencialmente determinada pelos valores de VG e RS.
Mesmo que VG no seja muito maior de VGS, a resistncia RS proporciona realimentao negativa,
a qual actua como estabilizador da corrente de polarizao ID.
Para perceber o funcionamento, considere-se a situao em que ID aumenta
por qualquer razo.
A equao (19), indica que nestas circunstncias, como VG constante, VGS ter
de decrescer.
Tal resulta num decrscimo em ID, variao esta oposta ao inicialmente
assumido.
RS actua de forma a manter ID o mais constante possvel.
A esta aco de realimentao negativa de RS d-se o nome de resistncia de
degenerao.
Fig. 28
57

O grfico da Fig. 29 ilustra este processo de polarizao, onde so mostradas duas caractersticas
iD vGS, para dois dispositivos, que representam os extremos de uma dada produo de MOSFETs.
O segmento de recta desenhado representa as restries impostas pelo circuito de polarizao.
A interseco desta linha recta com a curva caracterstica iD vGS, proporciona as coordenadas do
ponto de polarizao (ID e VGS).
Comparativamente ao caso de VGS de valor fixo,
Fig. 29
neste caso a variao obtida em ID muito menor.

Note-se que a variao decresce medida que VG e
RS so incrementados.
58

As Fig. 30 (c) e (e) ilustram duas implementaes prticas para este esquema de polarizao.
O circuito da Fig. 30 (c) utiliza uma fonte de tenso VDD, obtendo-se VG atravs de um divisor de
tenso (RG1 e RG2).
Visto que IG = 0, RG1 e RG2, podem ser seleccionadas com elevada valor (na gama dos M
),
permitindo ao MOSFET apresentar uma resistncia de entrada elevada a uma fonte de sinal, que
pode ser ligada gate atravs de um condensador de acoplamento.
Fig. 30
59

A funo do condensador Cc1 bloquear uma eventual
componente DC, permitindo acoplar o sinal vsig entrada
do amplificador sem perturbao do ponto de polarizao
DC do MOSFET.
O valor de Cc1 deve ser seleccionado de modo a
possuir um valor elevado tal que, para todas frequncias
do sinal de interesse, este se comporte como um curtocircuito.
A resistncia RD, deve ser seleccionada com o maior
valor possvel para obter-se um ganho elevado, mas
suficientemente pequena de modo a permitir que o sinal
desejado varie sem distoro, mantendo o MOSFET
Fig. 30
permanentemente na saturao.
60

Quando existem duas fontes de tenso de disponveis,

pode ser usado o esquema de polarizao mais simples
ilustrado na Fig. 30 (e).
Este circuito uma implementao da equao 19, com
VG substitudo por VSS.
A resistncia RG apresenta uma resistncia elevada a
uma fonte de sinal que lhe seja eventualmente ligada.
Fig. 30
61

Polarizao usando uma resistncia de realimentao DrenoDreno-Gate
Uma outra forma de polarizao de um circuito discreto utiliza uma resistncia de realimentao
ligada entre o dreno e a gate mostrado na Fig. 32.
A resistncia de realimentao de elevado valor RG (usualmente na gama dos
M
), fora a tenso DC na gate a um valor igual tenso no dreno (porque IG = 0).
Assim, pode-se escrever
VGS = VDS = VDD RD I D

VDD = VGS + RD I D
Que pode ser rescrito como
(20)
A eq. (20) tem a mesma forma que a eq. (19). Se por qualquer razo ID
aumentar, VGS tem de decrescer.
O decrscimo em VGS, por sua vez, causa um decrscimo em ID, variao
que oposta inicialmente assumida.
Assim, a resistncia de realimentao, proporcionada por RG, funciona
Fig. 32
de modo a manter o valor de ID o mais constante possvel.

62

Polarizao usando uma resistncia de realimentao DrenoDreno-Gate
O circuito da Fig. 32, pode ser utilizado como um amplificador source-comum, aplicando um de
sinal de tenso na gate via um condensador de acoplamento, de modo a no perturbar as condies
de polarizao j estabelecidas.
O sinal de sada no dreno, pode ser acoplado a outra parte do circuito, via condensador.
Polarizao usando uma fonte de corrente constante

O circuito mais eficiente para polarizao de um amplificador MOSFET
baseado na utilizao de uma fonte de corrente. A Fig. 33 ilustra essa
configurao.
A resistncia RG apresenta uma resistncia elevada a uma fonte de sinal
que lhe seja eventualmente ligada.
A resistncia RD, estabelece uma tenso DC apropriada no dreno, que
permite a excurso desejada do sinal de sada e assegura que o transstor
permanea sempre na regio de saturao.
Fig. 33
63

A Fig. 34 ilustra um circuito para implementao da fonte de corrente constante I.
O elemento fundamental do circuito o transstor Q1, cujo dreno est curto-circuitado sua gate,
operando assim na regio de saturao, tal que:
I D1 =
1 ' W
k n (VGS Vt ) 2
2 L 1
(21)
onde foi desprezado a modulao do comprimento do canal (i.e.

= 0).
Source de Q
(Fig. 33)
A corrente de dreno de Q1 fornecida por VDD, atravs de R.

Visto que as correntes de gate so zero,
I D1 = I REF =
VDD + VSS VGS

R
(22)
Fig. 34
Onde a corrente atravs de R, a corrente de referncia da fonte de

corrente, designada por IREF.
Dados os parmetros de Q1 e o valor desejado para IREF, as equaes
(21) e (22) podem ser usadas para determinar o valor R.
64

Considere-se o transstor Q2:
Q2 possui o mesmo VGS que Q1.
Assumindo que este opera na regio de saturao, a sua corrente de dreno, que a corrente I da
fonte de corrente, ser:
I = I D2 =
1 ' W
k n (VGS Vt ) 2
2 L 2
(23)
onde foi desprezada a modulao do comprimento do canal (i.e. = 0).

Equaes (22) e (23), permitem a obteno de uma relao entre a corrente I e a corrente IREF.
I = I REF
(W / L) 2
(W / L)1
(24)
Como se verifica, I relacionado com IREF pela relao dos aspect ratios de Q1 e Q2.
Este circuito conhecido como espelho de corrente, sendo muito popular no projecto de
amplificadores MOS.
65

Modelos para pequenos sinais
O Ponto de funcionamento DC
Como estudado anteriormente, a amplificao linear pode ser obtida polarizando o MOSFET de
modo a que este funcione na regio de saturao.
Considere-se, agora, o funcionamento para pequenos sinais, com algum detalhe, usando para o
efeito o circuito amplificador source comum, mostrado na Fig. 35.
O transstor MOS polarizado aplicando uma tenso VGS. Claramente uma situao pouco
prtica, mas que simples e til.
O sinal de entrada a amplificar (vgs), surge sobreposto tenso de

polarizao VGS.
A corrente de polarizao ID, pode ser determinada fixando o sinal vgs a
zero.
Assim, assumindo = 0
ID =
1 ' W
k n (VGS Vt ) 2
2 L
(25)
A tenso no dreno, VDS ou simplesmente VD (S est ligado massa), :
VD = VDD RD I D
Fig. 35
(26)
66

Para assegurar que a operao se verifica na regio de saturao, tem de verificar-se,
VD > VGS Vt
(VS = 0)
Visto que a tenso total no dreno, ter a componente de sinal sobreposta a VD, esta tenso ter de
ser suficientemente superior a (VGS Vt), afim de permitir que o sinal tenha a excurso desejada.
A corrente de sinal no terminal de dreno.
dreno
Considere-se, agora, o sinal de entrada (vgs) aplicado.
A tenso instantnea gate-source, ser:
vGS = VGS + v gs
(27)
Resulta uma corrente de dreno instantnea:
1 ' W
kn
2 L
1 W
iD = k n'
2 L
iD =
2
(VGS + vgs Vt )
2
' W
(VGS Vt ) + k n
1 ' W
(VGS Vt )vgs + k n
2 L
2
v gs
(28)
67

iD =
1 ' W
kn
2 L
2
' W
(VGS Vt ) + k n
L
1 ' W
(VGS Vt )v gs + k n
2 L
2
v gs
O primeiro termo identifica a corrente DC de polarizao (ID).

O segundo termo, representa a componente de corrente que directamente proporcional ao sinal
de entrada (vgs).
O terceiro termo, representa a componente de corrente que proporcional ao quadrado do sinal
de entrada.
Este ltimo termo indesejvel, pelo facto de representar distoro.
Afim de reduzir a distoro, introduzida pelo MOSFET, o sinal de entrada deve ser mantido de
baixo valor, tal que:
Isto ,
1 ' W
kn
2 L
v gs << 2 (VGS Vt )
2
' W
v gs << k n
L
(29)
ou
(VGS Vt )v gs
v gs << 2 VOV
Tenso overdrive
(30)
68

Se a condio anterior, para pequeno sinais, satisfeita pode-se desprezar o ltimo termo
da eq. 28, e representar iD do seguinte modo:
iD I D + id
W
id = k n' (VGS Vt )vgs
L
com
(31)
O parmetro que relaciona id com vgs, designado por transcondutncia do MOSFET gm:
gm =
ou
id
W
= k n' (VGS Vt )
v gs
L
W
g m = k n' VOV
L
(32)
(33)
A Fig. 36 representa uma interpretao grfica, para a

operao de pequenos sinais do amplificador MOSFET.
Note-se que gm igual inclinao da caracterstica iD vGS
do ponto de polarizao,
i
gm = D
vGS
Fig. 36
(34)
vGS =VGS
69

O ganho em tenso
Voltando ao circuito da Fig. 35, note-se que se pode exprimir a tenso de dreno instantnea total
vD como se segue:
vD = VDD RD iD
Para a condio de pequenos sinais, vem:
que pode ser reescrita como:
Assim, a componente de sinal da tenso de dreno :

(35)
Pelo que o ganho de tenso dado por
Av
(36)
70

O ganho em tenso (cont)
O sinal menos na Eq. (36) indica que o sinal de sada vd est em oposio de fase com o sinal de
entrada vgs.
Tal ilustrado na Fig. 37, que mostra vGS e vD.
Admite-se que o sinal de entrada tem uma forma
de onda triangular com uma amplitude muito
menor do que 2(VGS Vt), que a condio de
pequenos sinais da Eq. (29), para assegurar
Fig. 37
funcionamento linear.
Para confinar o funcionamento regio de
saturao para qualquer instante, o valor mnimo
de vD no deve tornar-se inferior ao valor
correspondente de vG por um valor superior a Vt.
Alm disso, o valor mximo de vD deve ser
menor do que VDD, de outro modo o FET entrar em
corte e os picos da forma de onda do sinal de sada
sero cortados.
71

Separao da anlise em DC da anlise de sinal

Da anlise anterior conclumos que dentro da aproximao de pequenos sinais, as variaes de
sinal aparecem sobrepostas aos valores DC. Por exemplo, a corrente de dreno total iD igual
corrente DC (ID) mais a corrente de sinal id; a tenso de dreno total vD = VD + vd, etc.
Decorre daqui que a anlise e o projecto podem ser muito simplificados separando os clculos de
DC dos clculos para pequenos sinais.
Isto , uma vez estabelecido um ponto de funcionamento estvel e tendo calculado todos os
valores DC podemos realizar a anlise de sinal ignorando esses valores DC.
Modelos equivalentes de circuito para pequenos sinais

Do ponto de vista de sinal, o FET comporta-se como uma fonte de corrente controlada por tenso,
que tem como entrada um sinal vgs aplicado entre a gate e a source e como sada a corrente gmvgs
no terminal do dreno.
A resistncia de entrada desta fonte controlada muito elevada idealmente infinita.
A resistncia de sada, i.e., a resistncia vista do dreno , tambm, elevada, tendo sido
considerada infinita at agora.
72

Modelos equivalentes de circuito para pequenos sinais (Cont.)

Tendo em ateno o exposto, o funcionamento para pequenos sinais do FET pode ser
representado pelo circuito mostrado na Fig. 38.
Trata-se de um modelo ou circuito equivalente para pequenos sinais.
Na anlise de um circuito amplificador o FET pode ser substitudo
por este modelo equivalente.
O resto do circuito permanece inalterado excepto que as fontes de
tenso contnua so substitudas por curto-circuitos e as fontes de
corrente por circuitos abertos.
Isto resulta do facto de que a tenso aos terminais de uma fonte de
Fig. 38
tenso contnua ideal no varia, pelo que a tenso de sinal aos seus
terminais ser sempre zero.
O circuito resultante pode ento ser usado para realizar a anlise de sinal pretendida e, em
particular, calcular o ganho de tenso.
73


O maior inconveniente do modelo para pequenos sinais da Fig. 38 que ele pressupe que a
corrente de dreno, em saturao, independente da tenso do dreno.
O estudo das caractersticas do FET em saturao mostrou que, na verdade, a corrente cresce
linearmente com a tenso vDS.
Esta dependncia foi modelada por uma resistncia finita ro entre o dreno e a source, cujo valor foi
dado pela equao,
ro =
VA
ID
(37)
em que VA = 1/
um parmetro do MOSFET que ou especificado, ou pode ser medido.
VA proporcional ao comprimento do canal do MOSFET.
A corrente ID, a corrente de dreno DC (no considerando a modulao do comprimento do
canal):
ID =
1 ' W 2
k n VOV
2 L
(38)
74


Tipicamente, ro assume valores entre 10 e 1000 k.
Assim, a preciso do modelo para pequenos sinais pode ser melhorada incluindo ro em paralelo
com a fonte controlada, como se mostra na Fig. 39.
importante notar que os parmetros do modelo para pequenos sinais gm e ro dependem do ponto
de polarizao DC do MOSFET.
Voltando ao amplificador da Fig. 35, vemos que substituindo o MOSFET pelo modelo para
pequenos sinais da Fig. 39, obtemos a seguinte expresso do ganho de tenso
(39)
Av =
Verifica-se, assim, que o efeito da resistncia de sada ro d

origem a uma diminuio do valor do ganho de tenso.
A anlise realizada para o transstor NMOS, os resultados e os
modelos
de
circuito
apresentados
aplicam-se
tambm
Fig. 39
dispositivos PMOS, considerando para tal, VSG,|Vt|, |Vov|, |VA| e

substituindo kn por kp
75

A transcondutncia gm
Analisemos um pouco mais em pormenor a transcondutncia do MOSFET, dada por,
gm =
id
W
W
= k n' (VGS Vt ) = k n' VOV
v gs
L
L
(40)
Esta relao indica que gm proporcional ao parmetro de transcondutncia do processo kn

=
nCox e ao factor W/L do transstor MOS.
Assim, para obter uma transcondutncia relativamente grande, o dispositivo deve ser curto e
largo.
Tambm se verifica que, para um dado transstor, a transcondutncia proporcional tenso
overdrive VOV= VGS - Vt, (quantidade para a qual a tenso de repouso VGS excede a tenso limiar Vt).
Note-se, contudo, que aumentar gm custa de aumentar VGS tem o inconveniente de reduzir a
excurso permitida da tenso de sinal do dreno.
Uma outra expresso til para gm pode ser obtida substituindo (VGS - Vt) na Eq. (40) por,
2 I D /(k n' (W / L))
(eq. 25)
g m = 2k n' W / L I D
(41)
76

A transcondutncia gm
Esta expresso mostra que: 1. Para um dado MOSFET, gm

proporcional raiz quadrada da corrente de polarizao DC; 2. Para
g m = 2k n' W / L I D
uma dada corrente de polarizao, gm proporcional raiz quadrada

de W/L.
Para ter uma ideia da ordem de grandeza dos valores de gm dos MOSFETs, considere-se um
transstor integrado funcionando com ID = 1 mA e tendo nCox = 120 A/V2. A Eq. (41) mostra que, para
W/L = 1, gm=0,35 mA/V, enquanto que para um transstor para o qual W/L = 100 tem gm = 3.5 mA/V.
CONCLUSES:
Uma outra expresso til para gm do

MOSFET, pode ser obtida substituindo
kn(W/L) na eq. (40) por 2ID/(VGS-Vt)2:
gm =
2I D
2I
= D
VGS Vt VOV
(42)
Existem trs diferentes expresses para determinar gm.

Existem tipicamente trs parmetros de projecto: (W/L), VOV e ID.
O projectista pode escolher dois desses parmetros, sendo depois obtido o terceiro.
77

EXEMPLO 6
A Fig. 40 mostra um amplificador com um transstor
MOSFET, utilizando realimentao dreno-gate. O sinal de
entrada vi acoplado gate atravs de um condensador de
elevada capacidade e o sinal de sada do dreno acoplado
resistncia de carga RL, tambm mediante um condensador de
grande capacidade.
Pretende-se analisar este amplificador de modo a determinar
o seu ganho de tenso para pequenos sinais, a sua resistncia
de entrada e o maior sinal de entrada admissvel.
O transstor tem Vt = 1,5 V, kn(W/L) = 0,25 mA/V2 e VA = 50 V.
Admita
que
capacidade
dos
condensadores
Fig. 40
suficientemente grande para que possam ser considerados

curto-circuitos s frequncias de interesse.
78

EXEMPLO 6 (cont)
1 - Calcula-se o ponto de funcionamento da seguinte
forma:
1
(1)
I D = 0,25 (VGS 1.5) 2
2
onde, por simplicidade, ignormos
modulao do comprimento do canal.
efeito
da
Uma vez que a corrente da gate zero, no h queda de

tenso em RG ;assim, VGS = VD, que substituda em (1)
conduz a
I D = 0,125 (VD 1.5) 2
(2)
Como
(3)
Resolvendo o sistema formado pelas equaes (2) e (3),
vem:
ID = 1,06 mA e VD = 4,4 V
(a outra soluo ID=1,729 mA no fisicamente aceitvel. Verificar!)
79

EXEMPLO 6 (cont)
Conhecido o ponto de funcionamento, podemos agora calcular gm
g m = k n'
W
(VGS Vt ) = 0,25 (4,4 1,5) = 0,725 mA / V
L
A resistncia de sada dada por
Fig. 41
A Fig. 41 mostra o esquema equivalente para pequenos sinais do amplificador, onde os
condensadores de acoplamento foram substitudos por curto-circuitos e a fonte DC foi substituda
por um curto-circuito .
Uma vez que RG muito grande (10 M), a corrente atravs desta pode ser desprezada se
comparada com a da fonte gmvgs (verificar!), o que nos permite escrever para a tenso de sada,
80

EXEMPLO 6 (cont)
Uma vez que vgs = vi, o ganho de tenso :
= 0.725 (10 // 10 // 47) = 3.3 V / V

Para calcular a resistncia de entrada Rin, note-se que a corrente de entrada ii dada
por
Assim,
81

EXEMPLO 6 (cont)
O maior sinal de entrada admissvel vi determinado pela necessidade em conservar o MOSFET na
saturao.
Isto ,
vDS vGS Vt
No ponto limite, vGS mximo e vDS correspondentemente mnimo. Assim,
vDS min = vGS max Vt

vDS Av vi = VGS + vi Vt
4.4 3,3vi = 4,4 + vi 1,5
Resulta
Corte:
vi = 0,34 V
vGS Vt
(Limite para entrada na zona de trodo)
4.4 vi = 1.5
Limitado pela entrada

na zona de trodo
82

Modelo de circuito equivalente em T
Atravs de transformaes simples do circuito apresentado na Fig. 39 possvel desenvolver um

modelo equivalente alternativo para o MOSFET.
O desenvolvimento desse modelo, conhecido por modelo em T, est ilustrado na Fig. 45.
Fig. 42
83
Amplificadores MOS de andar nico
MOSFETs discretos
Visto que em circuitos discretos, a source do MOSFET est usualmente ligada ao substrato, o
efeito do corpo no se verifica.
Tambm em alguns circuitos ro ser desprezado, afim de tornar a anlise mais simples.
A estrutura bsica
A Fig.
43 mostra o circuito bsico utilizado
implementar
as
vrias
configuraes
de
circuitos
para
de
amplificadores MOS.
Entre as vrias formas de polarizao dos amplificadores
MOS discretos, selecciona-se aquele que utiliza polarizao
com fonte de corrente constante.
Na figura esto ilustradas as correntes e tenses DC nos
Fig. 43
vrios ns.
84
Caracterizao de amplificadores
Conjunto de parmetros e circuitos equivalentes, usados na caracterizao e comparao de
amplificadores com transstores.
O amplificador alimentado por uma fonte de sinal, tendo uma tenso em circuito aberto vsig e
uma resistncia interna Rsig (Fig.44).
Tanto podem ser os parmetros de uma fonte de sinal, como o equivalente de Thvenin do
circuito de sada de um outro estgio amplificador, que o precede.
De modo similar, RL pode ser a resistncia efectiva de carga ou a resistncia de entrada de um
andar amplificador subsequente, num amplificador em cascata.
Fig. 44
85

Caracterizao de amplificadores
Resistncia de sada
Rout
vx
ix
DEFINIES
Resistncia de entrada na
ausncia de carga
vsig = 0
Ri
Ais
vi
ii
RL =
Resistncia de entrada
Rin
Ganho em tenso total em circ.
aberto.
Gvo
vo
vsig
RL =
Ganho em tenso total
Gv
vo
vsig
Ganho de corrente em c.c.
vi
ii
Ganho de tenso
em circ. aberto
v
Avo o
vi
RL =
vo
vi
RL = 0
Ganho em corrente.
Ai
io
ii
Transcondutncia em c.c.
Gm
io
vi
RL = 0
Resistncia de sada do
prprio amplificador
Ganho de tenso.
Av
io
ii
Ro
vx
ix
vi = 0
86
Amplificador de source comum

O amplificador de source comum obtido ligando a source do transstor massa atravs de um
condensador Cs na Fig. 45, que deve ter um valor tal que represente um curto circuito para as
frequncias de interesse. Este condensador designado como condensador de bypass (Cs).
De forma a no perturbar a corrente e tenso de
polarizao, o sinal a amplificar, apresentado como uma
fonte de tenso vsig com uma resistncia interna Rsig,
ligado gate atravs de um condensador, designado
como condensador de acoplamento (CC1), que deve
funcionar como um curto-circuito para os sinais de
interesse e bloquear a componente contnua.
A sada (dreno) ligada tambm carga RL por um
outro condensador de acoplamento Cc2.
O circuito em termos de sinal pode ser visto como um
quadripolo, com a entrada entre a gate e a source e a sada
Fig. 45
entre o dreno e a source, da a designao source comum.

87

Para determinar as caractersticas do amplificador de source comum vamos substituir o MOSFET
pelo seu modelo equivalente para pequenos sinais (Fig. 46).
A
resistncia
de
entrada
do
amplificador Rin, a sua resistncia de

sada Rout e o seu ganho de tenso Av
podem obter-se por inspeco do
circuito.
Na entrada temos
(43)
(44)
Fig. 46
Como normalmente RG muito elevado

Como
O ganho de tenso dado por
(45)
88

Para determinar a resistncia de sada Rout liga-se
a entrada massa (vsig=0V) e na sada vamos obter
(46)
A incluso de r0, que normalmente muito maior do que RD, d origem a uma ligeira diminuio
do ganho de tenso e da resistncia de sada.
Destes resultados conclumos que o amplificador de source comum apresenta uma elevada
resistncia de entrada, limitada unicamente pelo valor da resistncia de polarizao RG, um
ganho de tenso negativo e elevado e uma resistncia de sada elevada. Esta ltima
propriedade no obviamente desejvel para um amplificador de tenso.
O grande inconveniente desta configurao a sua limitada resposta em frequncia.
89
Amplificador de source comum com resistncia na source

Por vezes til colocar uma resistncia Rs na source do amplificador de source comum (Fig. 47 (a)).
O correspondente circuito equivalente para pequenos sinais mostrado na Fig. 47 (b).
Fig. 47
90

Neste caso usado o modelo T, pois de uma forma geral quando existe uma resistncia
ligada source este modelo simplifica a anlise.
De notar que r0 no foi includa nesta anlise, pois caso contrrio tornaria a anlise bastante
mais difcil.
Tal como no amplificador source comum temos
(47)
(48)
Neste caso vgs apenas uma fraco de vi dada por
(49)
A resistncia Rs pode ser usada para controlar a amplitude da tenso vgs para que esta no
aumente muito, dando origem a distoro. Outras vantagens esto relacionadas com possibilidade
de aumento da largura de banda do amplificador. Estas vantagens devem-se ao mecanismo de
realimentao negativa provocado por Rs. O preo a pagar a diminuio do ganho de tenso.
91
A corrente no dreno igual corrente na source dada por
(50)
Esta expresso mostra que a corrente id reduzida pelo factor (1+gmRs) (no MOSFET id=gmvgs)
A tenso de sada dada por
O ganho de tenso
(51)
Para RL=
temos
(52)
92
Comparando o amplificador de source comum sem e com resistncia na source podemos concluir
que existe:
- Reduo do ganho em (1+gmRs) (eq. (51) e (52));
- Melhor estabilizao da polarizao (reduo da variao de ID)
O fenmeno que leva Rs a reduzir a variao de ID o mesmo que leva reduo do ganho, pois id,
que directamente proporcional ao ganho, uma variao do valor ID.
A resistncia Rs conhecida por resistncia de degenerao da source devido ao efeito de reduo

do ganho.
93
Amplificador de gate comum

No circuito da Fig. 48 (a) temos a configurao gate comum. A gate est ligada massa , o sinal de
entrada aplicado source e o sinal de sada obtido no dreno. A gate comum entrada e sada,
da a designao.
Na Fig. 48 (b) temos o modelo para pequenos sinais. Foi

usado o modelo T por convenincia, devido a Rsig estar em
srie com a source. Foi ignorada r0 por razes de
simplificao do circuito.
Fig. 48
94

Por inspeco do circuito verifica-se que a resistncia de entrada dada por
(53)
Como geralmente gm da ordem de 1 mA/V, a resistncia de entrada da configurao gate comum

relativamente baixa (da ordem de 1 k
), dando origem a perdas elevadas no sinal de entrada. A
relao entre vi e vsig dada por
(54)
Para manter as perdas baixas no sinal de

entrada
corrente
de
entrada
ii
corrente de dreno id so dadas por
95

A tenso de sada dada por
Dando origem ao ganho de tenso
Por inspeco ao circuito
(55)
(56)
Comparao entre configuraes source comum (common source - CS) e gate comum
(common gate CG)
1 CS inversora, CG no inversora;
2 CS: muito alta impedncia de entrada; CG: baixa impedncia de entrada;
3 Enquanto os valores do ganho de tenso (Av) em ambas as configuraes so muito
parecidos, o ganho total (que inclui a fonte de sinal Gv=vo/vsig) de CG inferior em (1+gmRsig)
devido baixa impedancia de entrada desta configurao.
96

Apesar da baixa impedncia ser um inconveniente no caso de um amplificador de tenso, o
circuito de gate comum quase sempre alimentado por um sinal de corrente (Fig. 48 (c)).
. Neste caso, a baixa resistncia de entrada torna-se

uma vantagem e o circuito de gate comum actua
simplesmente como um amplificador de corrente de
ganho unitrio ou um seguidor de corrente. Fornece uma
corrente de dreno de sinal igual ao sinal de corrente
aplicado source, mas a um nvel de impedncia muito
mais elevado. O sinal de corrente de dreno ento
aplicado ao paralelo de RL com RD para produzir a tenso
de sada do amplificador.
A maior vantagem do amplificador de gate comum a

sua largura de banda superior do amplificador de source
Fig. 48
comum.
97
Amplificador de dreno comum ou seguidor de source

No circuito da Fig. 49 (a) temos a configurao dreno comum. O dreno est ligado massa , o sinal
de entrada aplicado gate e o sinal de sada obtido na source. O dreno comum entrada e
sada, da a designao de amplificador de dreno comum.
Como RL est ligada em srie com a source mais
conveniente usar o modelo T. O circuito equivalente est
representado na Fig. 49 (b).
Fig. 49
98

(57)
Da anlise do circuito resulta
(58)
Como normalmente para RG usado um valor muito superior a Rsig temos

No seguimento na anlise importante verificar que r0 est em paralelo com RL, o que implica que
entre a gate e a massa temos uma resistncia (1/gm) em srie com (RL//r0). O sinal de entrada vi
aplicado a este conjunto de resistncias.
(59)
A tenso de sada ento obtida atravs de um divisor de tenso
Logo o ganho de tenso dado por
(60)
e em circ. aberto por

(61)
99

Normalmente r0>>(1/gm) logo o ganho em circuito aberto Avo unitrio, dando origem a que a
tenso na source siga a tenso da gate, da o nome seguidor de source para este circuito.
Como em muitas aplicaes em circuitos discretos
(62)
r0>>RL,o ganho de tenso pode ser aproximado por
Para dar nfase ao facto de usualmente ser mais

rpido
fazer
anlise
para
pequenos
sinais
directamente no circuito usando o modelo do MOSFET

apenas implicitamente, mostrada essa anlise na
Fig. 49(c).
De forma a separar a aco intrnseca do MOSFET
do efeito de Early, a resistncia r0 mostrada
separadamente.
Fig. 49
100

O circuito para determinar Rout est representado na
Fig. 49(d). Como a tenso na gate agora nula,
olhando atravs da source vemos entre source e a
massa a resistncia 1/gm em paralelo com r0
(63)
Como normalmente r0>>(1/gm)
(64)
Fig. 49
Como concluso pode dizer-se que o seguidor de source tem uma muito alta impedncia de
entrada, relativamente baixa impedncia de sada e ganho de tenso prximo da unidade.
Este circuito usado quando necessitamos ligar uma fonte de sinal com elevada impedancia
interna a uma carga com valor muito inferior. O seguidor de source tambm usado como
amplificador isolador (buffer) ou como andar de sada de um amplificador de vrios andares,
onde a sua funo dar ao amplificador global uma baixa resistncia de sada (
1/ gm).
101
Resumo e comparaes
1 A configurao source comum (comum source - CS) a mais indicada para a obteno do
ganho tpico de um amplificador. Dependendo do ganho pretendido pode ser usado um andar CS
ou dois andares CS em cascata.
2 - Incluir a resistncia de source (Rs) num andar CS melhora muito a sua performance, apesar
da reduo do ganho.
3 - A baixa impedancia de entrada de um andar de gate comum (comum gate CG) torna-o til
apenas em aplicaes especificas, como sejam amplificadores de tenso que no exijam
elevadas impedncia de entrada, tendo a vantagem de ter bom comportamento para altas
frequncias e como amplificador de corrente de ganho unitrio.
4 O seguidor de source tem aplicaes como buffer de tenso para ligao uma fonte com alta
resistncia a uma carga com baixo valor, e tambm como estgio de sada em amplificadores
multi-andar.
102

MOSFETs

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

MOSFETs

Enviado por

Direitos autorais:

Formatos disponíveis

TRANSSTORES DE EFEITO DE CAMPO

Vantagens dos MOSFETs

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

Intel 8086 (29,000)

Very large scale

Ultra large scale

Pentium III (30

Este nvel de integrao definido em termos de transstores por circuito.

WSI - Wafer-scale integration

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

TRANSSTORES DE EFEITO DE CAMPO

TRANSSTORES DE EFEITO DE CAMPO

Criao de um canal para a conduo de corrente

A tenso positiva da gate tem dois efeitos:

TRANSSTORES DE EFEITO DE CAMPO

TRANSSTORES DE EFEITO DE CAMPO

TRANSSTORES DE EFEITO DE CAMPO

O valor de iD depende da densidade de electres no canal,

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

A resistncia infinita para vGS Vt, . O seu

TRANSSTORES DE EFEITO DE CAMPO

Note-se que vDS aparece como uma queda de

TRANSSTORES DE EFEITO DE CAMPO

A corrente satura porque o

TRANSSTORES DE EFEITO DE CAMPO

Para cada valor de vGS Vt, h um valor correspondente de vDSsat.

TRANSSTORES DE EFEITO DE CAMPO

ox = Permitividade do xido = 3.9 o

= 3.45 x 10-11 F/m

tox a espessura do xido

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

Cox= 3.45 x 10-3 F/m2

Considere-se, agora, a faixa infinitesimal da gate a uma distncia x da source.

O sinal negativo, refere-se ao facto da carga ser negativa.

TRANSSTORES DE EFEITO DE CAMPO

Mobilidade dos electres

Usando as equaes (1) e (3), vem:

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

iD dx = nCoxW [vGS v( x) Vt ] dv( x)

Expresso que representa a caracterstica

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

Expresso que representa a caracterstica

Para um dado valor de vGS, obtm-se o correspondente valor de saturao iD.

Substituindo (9) em (8) e (7), resulta:

(vGS Vt )vDS 2 vDS

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO

Determine Cox e kn.

TRANSSTORES DE EFEITO DE CAMPO

(c) Para o MOSFET na regio do trodo com vDS muito

A resistncia do dreno para a source

TRANSSTORES DE EFEITO DE CAMPO

TRANSSTORES DE EFEITO DE CAMPO

A Fig. 10 temos uma seco

Departamento de Engenharia Electrotcnica e de Computadores

TRANSSTORES DE EFEITO DE CAMPO