Eletronic A Digital Aula 2 A Post I La

Eletrnica Digital
Aula 2
Prof. Ederson Cichaczewski
1
CCDD Centro de Criao e Desenvolvimento Dialgico
Conversa Inicial
Ol! Seja bem-vindo(a) segunda aula da disciplina Eletrnica Digital!
Nesta aula, veremos a simplificao de circuitos lgicos por meio de
expresses na forma de soma de produtos, que a base para o projeto de
circuitos digitais.
Comearemos referenciando os circuitos integrados correspondentes s
portas lgicas para fixar a aplicao prtica. Iremos projetar circuitos lgicos
combinacionais com base em uma especificao de sada desejada,
compreenderemos a ferramenta mapa de Karnaugh e a usaremos para a
simplificao de funes lgicas. Por fim, abordaremos recursos de minimizao
de expresses lgicas.
Vamos l?
Vamos conhecer o professor desta disciplina e a ementa desta

rota? Acesse o material online.
Contextualizando
Os circuitos lgicos combinacionais recebem esta denominao porque
sua sada depende apenas dos valores atuais presentes nas suas entradas, ou
seja, eles no possuem a caracterstica de memria. possvel fazer o projeto
de
qualquer circuito digital usando
como
base
os circuitos lgicos
combinacionais - inclusive esse conceito ser utilizado mais para frente, quando
abordarmos os dispositivos lgicos programveis.
Descrever circuitos lgicos digitais por meio de expresses lgicas uma
etapa importante de um projeto, de forma a garantir o seu funcionamento e
tambm buscar otimizar os recursos necessrios para a implementao prtica,
no deixando de levar em conta questes de desempenho.
Desta forma, o entendimento das ferramentas de simplificao lgica
fundamental para o Engenheiro desenvolver projetos de circuitos digitais.
2
Assista contextualizao do professor Ederson Cichaczewski

sobre esse assunto no material online.
Tema 1 - Simplificao de circuitos lgicos
O mtodo de simplificao de circuitos lgicos requer que a expresso
lgica esteja na forma de soma-de-produtos, por exemplo:
+
+ + +
Percebe-se que as expresses nesta forma tm dois ou mais termos AND
(produtos) conectados pela operao OR. As variveis de entrada so
representadas por letras maisculas, e cada uma pode ser invertida
(complementada ou negada), por meio de uma barra horizontal sobre a letra, o
que indica o uso de uma porta lgica NOT, ou no invertida (no
complementada), o que representa uma ligao direta. O termo AND suprime o
operador (.) que denota a operao de produto entre as variveis de entrada,
ficando uma varivel logo ao lado da outra, sendo que sua ordem teoricamente
no faz diferena.
A barra de inverso no pode estar sobre mais de uma varivel de forma
contnua (por ex:
), sempre deve haver uma separao na barra
entre as letras que representam as entradas quando estiverem negadas (por ex:
). possvel que a barra de inverso fique sobre uma operao de
soma (OR), por exemplo:
+ .
A simplificao de expresses lgicas consiste em reduzi-la a uma forma
mais simples, ou seja, que contenha um menor nmero de termos ou variveis
na expresso. Esta nova expresso ser usada na implementao de um circuito
que realiza o mesmo que o original, mas contm menos portas lgicas e
conexes. Uma vantagem estratgica em simplificar circuitos lgicos est na
velocidade de operao dos CIs, visto que h sempre um atraso de propagao
entre a entrada e a sada. Portanto, quanto mais portas lgicas, maior o atraso
3
total do circuito como um todo, ento, diminuindo a quantidade de portas, menor

o atraso e mais rpido fica o circuito.
Alm disso, quanto menos conexes, menor a probabilidade de
ocorrncia de defeito no circuito, tornando-o mais confivel. Ainda pode-se
avaliar, pelo ponto de visto de custo, que um circuito com menos portas mais
barato que um circuito com mais portas.
Na figura a seguir apresentado um circuito (a) que, simplificado, resulta
no circuito indicado em (b). Ambos apresentam o mesmo resultado de sada para
os mesmos valores de entrada, mas fica claro no segundo circuito (b) as
vantagens de ter menos portas: menor atraso e menor custo.
(a) Circuito lgico original.

(b) Circuito lgico (a) simplificado.
Simplificao Algbrica
possvel usar os teoremas booleanos vistos na aula 1 para simplificar
expresses de circuitos lgicos. Contudo, nem sempre fcil identificar qual
teorema deve-se aplicar para se chegar ao resultado mais simplificado. Tambm
difcil identificar se a expresso j est na forma mais simples ou se ainda pode
ser simplificada. Portanto, o uso de simplificao algbrica depende de certa
experincia para obter resultados razoavelmente bons, sendo muitas vezes um
processo de tentativa e erro. Os passos essenciais para a simplificao algbrica
so:
4
1. Colocar a expresso original na forma de soma-de-produtos, aplicando-se

repetidamente os teoremas de De-Morgan e os demais teoremas
booleanos que realizam multiplicao de termos.
2. Ento se verifica se os termos produto tm fatores comuns e realiza-se
sempre que possvel a fatorao (colocar a varivel comum em evidncia,
multiplicando). A fatorao pode resultar na eliminao de um ou mais
termos por meio do uso de um teorema booleano.
Como exemplo, vamos entender como o circuito (a) se transformou no
circuito (b) na figura de exemplo.
Temos que a expresso de sada de (a) :
)
= + . (
Vamos realizar alguns passos usando os teoremas booleanos para
realizar a simplificao. Confira:
):
Aplica o teorema 17 no termo (
= + . ( + )
No termo ( + ) cancela negao dupla:
= + . ( + )
Aplica o teorema 13 no termo

. ( + ):
= + + )
Aplica o teorema 3 no termo :
= + + )
Obs:
Percebe-se que agora temos a expresso na forma de soma de produtos.

Fatorao de AC comum no 1 e 3 termos: = ( + ) +
Aplica o teorema 8 em + : = (1) +
Aplica o teorema 2 em (1): = +
Fatorao de A comum: = ( + )
Deixando em ordem: = ( + ) Obs: Neste ponto chegamos na
equao lgica do circuito (b).
5
Vamos listar quantas portas lgicas temos no circuito (a):
3 portas inversoras NOT;

2 portas AND de 3 entradas cada;
1 porta NAND de 2 entradas;
1 porta OR de 2 entradas;
Total de portas de (a): 7 portas lgicas.
Vamos listar quantas portas lgicas temos no circuito (b):
1 porta inversora NOT;

1 porta OR de 2 entradas;
1 porta AND de 2 entradas;
Total de portas de (b): 3 portas lgicas.
Como sabemos se o circuito (a) apresenta o mesmo resultado de (b)?

Vamos comprovar por meio de tabela verdade:
A
)
(
)
+ . (
Tabela verdade da equao do circuito (a).
6
( + )
Tabela verdade da equao do circuito (b).
Analisando o resultado das tabelas, percebemos que ambas apresentam

o mesmo resultado, comprovando a equivalncia entre o circuito original (a) e o
simplificado (b).
Utilizando Circuitos Lgicos

importante saber qual circuito integrado de portas lgicas utilizado
para implementar na prtica um circuito lgico. Na aula 1 vimos as famlias de
circuitos lgicos. Aqui vamos listar os principais circuitos integrados de portas
lgicas que so utilizados mais frequentemente. Como percebemos no exemplo
de simplificao, podemos ter portas lgicas de 2 entradas e at de 3 entradas.
Na prtica, quais circuitos integrados ns utilizaremos para montar esses
circuitos lgicos? Conhea alguns a seguir:
7
NAND 7400 (TTL) / 4011 (CMOS)
CI TTL com 4 portas NAND de 2 Entradas

NOR 7402 (TTL) / 4001 (CMOS)
CI TTL com 4 portas NOR de 2 Entradas
8
NOT 7404 (TTL) / 4069 (CMOS)
CI TTL com 6 portas inversoras NOT
AND 7408 (TTL) / 4081 (CMOS)
CI TTL com 4 portas AND de 2 Entradas
9
NAND 3 Entradas 7410 (TTL) / 4023 (CMOS)
CI TTL com 3 portas NAND de 3 Entradas

AND 3 Entradas 7411 (TTL) / 4073 (CMOS)
CI TTL com 3 portas AND de 3 Entradas
10
OR 7432 (TTL) / 4071 (CMOS)
CI TTL com 4 portas OR de 2 Entradas

XOR 7486 (TTL) / 4070 (CMOS)
CI TTL com 4 portas XOR de 2 Entradas
E agora, quais circuitos integrados deveriam ser usados para montar o

circuito simplificado (b)? Considerando uma montagem com circuitos TTL, os
circuitos integrados seriam:
11
1 CI 7404 (ser usada apenas uma porta NOT, ficaro sobrando 5 portas).
1 CI 7408 (ser usada apenas uma porta AND, ficaro sobrando 3 portas).
1 CI 7432 (ser usada apenas uma porta OR, ficaro sobrando 3 portas).
Consulte a lista completa dos CIs TTL a seguir:

https://en.wikipedia.org/wiki/List_of_7400_series_integrated_circuits
Acesse tambm a lista completa dos CIs CMOS:

https://en.wikipedia.org/wiki/List_of_4000_series_integrated_circuits
O professor Ederson Cichaczewski explica mais sobre esse
assunto no material online. Confira!
Tema 2 Projeto de circuitos lgicos combinacionais

At agora nesta aula trabalhamos com circuitos dados, ento obtivemos
a sua expresso lgica e depois a sua tabela verdade. Mas qual a funo ou a
aplicao desses circuitos? So apenas exemplos didticos. Na aula 1 fizemos
um exemplo de aplicao real de um circuito lgico, aonde conhecamos a sua
aplicao prtica, e na ocasio tambm j foi dado o circuito para depois
obtermos a sua equao booleana e sua tabela verdade.
Mas como se chega ao circuito lgico? Como ele foi construdo?
Para projetar um circuito devemos fazer o processo inverso: primeiro
definimos a tabela verdade, ento obtemos a expresso lgica e depois
desenhamos o circuito com portas lgicas.
Devemos levantar quantas entradas sero avaliadas e quais condies
de estado dessas entradas produziro uma ativao na sada (nvel lgico 1),
sendo que, para as demais condies possveis, a sada fica desativada (nvel
lgico 0). Ento iremos elaborar a equao booleana para as condies em que
a sada seja 1.
12
Como exemplo, vamos considerar uma aplicao que tem duas entradas,
e queremos que a sada x seja ativada quando a entrada A estiver desativada
(0) E a entrada B estiver ativada (1). Para 2 entradas, temos 4 combinaes
possveis de nveis nas entradas, ento elaboramos a seguinte tabela verdade:
A
Agora, vamos elaborar a equao para a condio em que a sada 1.

No pargrafo anterior a letra e foi enfatizada em maisculo, para denotar a
operao AND que deveremos fazer entre as entradas A e B, visto a condio
colocada, conforme apresentado na tabela verdade.
Para que o resultado de uma operao AND seja igual a 1, ambas as suas
entradas devem apresentar valor 1, e j que queremos que a entrada A seja 0,
precisamos inverter esta entrada. Portanto, a equao booleana ser: =
Ento j sabemos que iremos utilizar a porta AND de 2 entradas, e
sabendo que a entrada A deve ser igual a 0, iremos necessitar de uma porta
NOT para a entrada A, para ento ser conectada porta AND. O circuito
resultante apresentado na figura a seguir.
Circuito que tem a sada x=1 para condio de entrada A=0 e B=1.
E se quisermos que duas condies de entrada produzam uma sada igual

a 1, conforme a tabela verdade a seguir?
13
Quando temos mais de uma condio que ativa a sada, precisamos usar
a operao OR, pois a sada nica, e queremos que ela seja ativada em uma
condio OU em outra condio. Portanto, a relao entre as entradas em cada
condio dada por uma operao AND, e a relao entre as condies dada
por uma operao OR.
No caso desta nova tabela verdade, a expresso booleana fica na forma
de soma de produtos assim:
= +
Na sequncia, ainda podemos constatar que pode ser possvel simplificar
o circuito utilizando um teorema booleano, mas no o caso deste circuito.
Agora o circuito ser acrescentado de mais um conjunto de portas NOT e AND
para o segundo termo, e tambm uma porta OR para fazer a operao entre os
dois termos (que representam duas condies de entrada) e apresentar a sada
x. O novo circuito apresentado a seguir.
Em resumo, os passos de um projeto completo de circuito lgico seriam:

1. Interpretar o problema e construir a sua tabela verdade;
2. Escrever os termos AND para cada condio que a sada 1;
14
3. Escrever a expresso lgica na forma de soma de produtos;

4. Simplificar a expresso, se possvel;
5. Desenhar o circuito com portas lgicas para a expresso final.
Ao desenhar o circuito, importante escrever os termos AND ou partes
da expresso nos ns do circuito e a expresso final em sua sada, para melhor
entendimento.
Quer aprender mais sobre os circuitos lgicos combinacionais?
Acesse a explicao do professor Ederson Cichaczewski no material
online.
Tema 3 - Mapa de Karnaugh

Tambm chamado de mapa K, um mtodo grfico no formato de matriz
usado para obter uma expresso a partir de uma tabela verdade, simplificar uma
expresso lgica e para minimizar uma expresso de um circuito lgico. Possui
uma limitao prtica quanto ao nmero de entradas, sendo que iremos utilizlo para aplicaes de at 4 entradas.
Primeiramente, vamos ver como funciona o mapa de Karnaugh de 2
entradas.
Consideramos uma tabela verdade com entradas A e B, e sada x igual a
1 quando ambas entradas estiverem em 1 ou ambas estiverem em 0, conforme
a seguir.
Decimal
O mapa K para duas entradas o seguinte:
15
Ento preenchemos com 1 e 0 nas clulas correspondentes da tabela

verdade. O valor escrito na clula representa o valor da sada quando as
entradas correspondentes esto apresentando os valores que esto na linha e
na coluna de interseo desta clula. Para auxiliar na identificao das clulas,
costuma-se escrever no seu canto superior direito o nmero em decimal
equivalente ao nmero binrio formado na interseco das entradas. No se
deve trocar a posio das entradas no mapa K, a entrada A deve ficar nas
colunas e a entrada B deve ficar nas linhas.
Ento, o mapa K preenchido fica assim:
Para obter a expresso lgica, realizamos uma operao AND com as

variveis envolvidas na interseco das clulas que possuem valor 1. E quando
se tem mais de uma clula com valor 1, vamos adicionando novos termos AND
expresso por meio de uma operao OR. Quando a varivel de entrada est
sendo representada pelo valor 0 (na linha ou na coluna), ela dever ser negada
na expresso, por meio de uma barra horizontal sobre a varivel.
Para o mapa K de duas variveis, a expresso lgica fica assim: = +
Vamos agora entender o funcionamento do mapa K de 3 variveis.

16
Considere uma tabela verdade com entradas A, B e C, e sada x igual a 1

nas linhas 0, 1 e 5, conforme a seguir.
Decimal
O mapa K para trs entradas dado a seguir:
No se deve trocar a posio das entradas no mapa K, as entradas A e B

devem ficar nas colunas e a entrada C deve ficar nas linhas. Este mapa K
preenchido para a tabela fica assim:
Agora temos uma varivel de entrada para as linhas do mapa e duas

variveis de entrada para as colunas do mapa K. A expresso lgica fica assim:
= +
Vamos agora entender o funcionamento do mapa K de 4 variveis.
17
Considere uma tabela verdade com entradas A, B, C e D, e sada x igual

a 1 nas linhas 1,
11 e 13, conforme a tabela a seguir.
Decimal
10
11
12
13
14
15
O mapa K para quatro entradas dado a seguir:
18
No se deve trocar a posio das entradas no mapa K, as entradas A e B

devem ficar nas colunas e as entradas C e D devem ficar nas linhas.
O mapa K preenchido para a tabela fica assim:
Agora temos duas variveis de entrada para as linhas do mapa e duas

variveis de entrada para as colunas do mapa K. A expresso lgica fica assim:
= + +
Quer saber mais sobre o mapa de Karnaugh? Assista explicao
do professor Ederson Cichaczewski no material online.
Tema 4 - Simplificao com Mapa de Karnaugh

O mapa K tem alguns recursos de simplificao das expresses de forma
bem direta e simples. Vamos entender esses recursos para projetos de circuitos
com 2, 3 e 4 entradas.
Para uma aplicao com 2 entradas, vamos considerar que a tabela
verdade contempla duas sadas em 1 em uma mesma linha do mapa K. Segue
a tabela verdade.
Decimal
19
O mapa K para esta tabela verdade fica assim:
Verificamos que temos 1 par adjacente de 1s horizontalmente na linha da

entrada B invertida (negada). Neste caso, a expresso resultante seria:
= +
Nos dois termos desta expresso aparece a varivel de entrada A, mas
em uma delas invertida, sendo que a varivel de entrada B invertida tambm
aparece nos dois termos, mas igualmente (ambas com inverso).
Neste caso, a varivel A pode ser eliminada. Isto pode ser feito caso a
adjacncia seja na vertical, eliminando a varivel que muda e mantendo a
varivel que no muda. A expresso resultante para esta nova tabela verdade
seria:
=
Para uma aplicao com 3 entradas, consideramos uma tabela verdade
com entradas A, B e C e sada x igual a 1 nas linhas 0, 1 e 5, conforme a seguir:
Decimal
20

x
Percebemos que h uma adjacncia vertical na primeira coluna das

entradas AB entre as clulas 0 e 1. Neste caso eliminamos a varivel que ir
aparecer na expresso em sua forma direta e tambm em sua negada, junto com
as variveis AB invertidas, que a entrada C. H tambm uma adjacncia
horizontal pelas extremidades na linha da entrada C entre as clulas 1 e 5. Neste
caso eliminamos a varivel A, que ir aparecer em sua forma direta e tambm
em sua forma negada.
Portanto, a expresso resultante :
= ( + ) + ( + ) = +
Tambm pode ocorrer uma adjacncia entre 4 clulas, chamada de

quarteto. O mapa K a seguir demonstra esta situao.
Nesta situao temos as entradas B e C que mudam da sua forma direta

para sua forma invertida, ento ir sobrar apenas a varivel A, que no muda.
Portanto, a expresso resultante ser: =
Para uma aplicao com 4 entradas, consideramos uma tabela verdade
com entradas A, B, C e D, e sada x igual a 1 nas linhas 0, 1 e 5, conforme vemos
na tabela.
21
Decimal
10
11
12
13
14
15
Percebemos que h uma adjacncia horizontal na primeira linha das

entradas CD entre as clulas 0 e 4. Neste caso eliminamos a entrada B que ir
aparecer na expresso em sua forma direta e tambm em sua negada, junto com
as variveis ACD invertidas. H tambm uma adjacncia em quarteto entre as
clulas 10, 11, 14 e 15. Neste caso eliminamos as entradas B e D, que iro
22
aparecer em sua forma direta e tambm em sua forma negada, ficando as

entradas A e C.
+ .
Portanto, a expresso resultante =
Tambm pode ocorrer uma adjacncia entre 8 clulas, chamada octeto.
O mapa K a seguir demonstra esta situao.
Para obter a expresso eliminaremos as entradas que mudam, no caso

A, B e D. A expresso final ficaria: =
Agora com o professor Ederson Cichaczewski! ele quem fala
mais sobre as simplificaes utilizando o mapa de Karnaugh.
Tema 5 Minimizao com Mapa de Karnaugh
Alm da simplificao j proporcionada pelo mapa K, algumas situaes

permitem ainda uma minimizao, ou seja, mais um nvel de simplificao. Nem
sempre a tabela verdade de um circuito dever ter sua sada determinada para
produzir valor 0 ou valor 1. Podem existir algumas condies de entrada que
nunca ocorrero, ento o valor de sada para essas condies irrelevante (dont
care).
Nesses casos, representamos o valor de sada com a letra x. Ter uma
clula com valor irrelevante no mapa K pode ajudar na simplificao da
expresso, e consequentemente, do circuito lgico, pois o projetista pode decidir
considerar o valor dessa sada irrelevante como 0 ou 1. Vamos considerar o
exemplo a seguir de um mapa K com sadas irrelevantes.
23
primeira vista podemos agrupar dois pares, um na vertical (clulas 0 e

1) e outro na horizontal (clulas 0 e 2), tendo uma expresso com dois termos,
conforme a seguir.
= +
Mas a clula 3 est com valor irrelevante, ento podemos decidir
consider-la como valor 1, ento teremos um quarteto (clulas 0, 1, 2 e 3), o que
proporcionar uma expresso muito mais simplificada, com apenas um termo.
A expresso minimizada obtida para este mapa K apresentada a seguir:
=
Em resumo, os passos para o uso do mtodo de mapa K para obter uma
expresso booleana simplificada e minimizada so:
1. Construa o mapa K e coloque 1 nas clulas que correspondem aos 1 na

tabela verdade, deixando 0 nas outras clulas.
2. Analise o mapa para verificar os 1 adjacentes, agrupando-os em par,
quarteto ou octeto. Determinados agrupamentos podem envolver 1 de
outros agrupamentos.
3. Faa as eliminaes de variveis de entrada dentro dos grupos
adjacentes.
4. Verifique se h sadas irrelevantes e considere no mapa K o valor 1 aonde
for conveniente para proporcionar uma minimizao.
5. Escreva a expresso na forma de soma de produtos, com todos os termos
obtidos.
24
Em algumas ocasies j temos a expresso booleana, mas no sabemos

a tabela verdade e desejamos simplific-la. Nesta situao o mapa K tambm
pode ser utilizado. Sabendo quantas variveis de entrada h na expresso,
construmos o mapa K correspondente.
importante apenas se certificar que a expresso est na forma de soma
de produtos. Caso necessrio, aplique algum dos teoremas algbricos para
deixar a expresso neste formato. Ento, s procurar os termos produto no
mapa K e atribuir o valor 1 nas clulas correspondentes. Depois, use os recursos
de simplificao, verificando as adjacncias e obtendo a expresso simplificada.
Para exemplificar, vamos simplificar a seguinte expresso:
+ + +
=
Temos 4 variveis de entrada, ento vamos construir o mapa K para tal.
Para o primeiro termo, vamos encontr-lo no mapa e colocar 1 na clula. Para o
segundo termo, vamos procurar todas as clulas que, dentre as combinaes de
entrada, h a combinao e assim por diante para o terceiro e quarto termos
da expresso. Desta forma, temos o seguinte mapa K:
Podemos identificar um octeto nas duas primeiras colunas, outro octeto

entre a primeira e a ltima coluna e um quarteto na ltima linha. A expresso
simplificada ser:
= + +
Acompanhe mais detalhes sobre a minimizao com o professor no
material online!
25
Trocando Ideias
Nessa aula, vimos o processo de simplificao de circuitos lgicos,
implementados por meio de circuitos integrados digitais de portas lgicas. Os
recursos de simplificao trabalhados englobam conceitos da lgebra e suas
propriedades, o que de conhecimento bsico. Utilizamos diariamente mtodos
de otimizao de recursos, por exemplo:
Utilizar um caminho alternativo para ir de casa at o trabalho (tempo);

Economizar nas finanas pessoais ou outras necessidades (custo);
Escolher um veculo que faz mais quilometragem por litro de combustvel
(desempenho).
A simplificao um processo de otimizao de custo e desempenho,
ligado ao tempo de resposta de um circuito integrado, aplicado ao projeto de

circuitos digitais. O conhecimento adquirido nesta aula fundamental para a
continuidade nesta disciplina e ser utilizado ao longo de todo o curso. No fique
com dvidas, estude o tema consultando o livro indicado na referncia
bibliogrfica e tambm outras fontes de pesquisa.
Na Prtica
Vamos analisar uma situao real de projeto de circuito lgico
combinacional.
Uma mquina copiadora dever interromper seu funcionamento e ativar
um indicador luminoso sempre que uma das seguintes condies ocorrer:
A bandeja de papel estiver vazia, estando o sensor de papel da bandeja
desativado, portanto, quando estiver indicando nvel lgico baixo;
Os dois sensores de papel estiverem acionados, indicando um
atolamento de papel, portanto, ambos em nvel lgico alto.
Interprete a aplicao e construa a tabela verdade, obtenha a expresso
simplificada por mapa de Karnaugh, desenhe o circuito e indique quais circuitos
integrados TTL devem ser utilizados.
26
Tabela Verdade
Temos 3 variveis de entrada, que so os sensores. Vamos nomear de P
a varivel de entrada do sensor de papel da bandeja, e os outros dois sensores
de atolamento vamos nomear de Q e R.
Cada vez que a entrada P for igual a 0, indicando ausncia de papel, a
sada deve ser ativada. Cada vez que as entradas Q e R estiverem ativadas
juntas, a sada deve ser ativada. A sada ser nomeada de S. Confira a tabela
verdade.
Decimal
Mapa de Karnaugh
Agora vamos construir o mapa K para essa tabela verdade:
27
Expresso simplificada
Analisando o mapa K, verificamos um quarteto nas clulas 0, 1, 2 e 3 e
tambm um par nas clulas 3 e 7. A expresso ser a seguinte:
= +
Desenho do circuito
Temos para P uma porta inversora, para o segundo termo da expresso
uma porta AND para Q e R, e por fim, para realizar a soma dos termos, usamos
uma porta OR, conforme a seguir:
Circuitos integrados
Os circuitos integrados a serem utilizados so:
1 CI 7404 para a porta inversora (NOT);
1 CI 7408 para a porta AND;
1 CI 7432 para a porta OR.
Sntese
Nesta aula, trabalhamos a simplificao de circuitos lgicos, o projeto de
circuitos lgicos combinacionais, mapa de Karnaugh, simplificaes de funes
booleanas com mapas de Karnaugh e minimizao lgica. O bom entendimento
desta aula fundamental, visto que trata dos processos de otimizao e projeto
de circuitos digitais.
Confira as consideraes finais do professor Ederson
Cichaczewski sobre o contedo abordado no material online.
28
Referncias
TOCCI, R.; WIDMER, N. S. Sistemas Digitais Princpios e Aplicaes. 11
ed. So Paulo: Pearson, 2011. Captulo 4.
29

Eletronic A Digital Aula 2 A Post I La

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Eletronic A Digital Aula 2 A Post I La

Enviado por

Direitos autorais:

Formatos disponíveis

Eletrnica Digital

Prof. Ederson Cichaczewski

Vamos conhecer o professor desta disciplina e a ementa desta

qualquer circuito digital usando

Assista contextualizao do professor Ederson Cichaczewski

total do circuito como um todo, ento, diminuindo a quantidade de portas, menor

(a) Circuito lgico original.

1. Colocar a expresso original na forma de soma-de-produtos, aplicando-se

No termo ( + ) cancela negao dupla:

Aplica o teorema 13 no termo

Aplica o teorema 3 no termo :

Percebe-se que agora temos a expresso na forma de soma de produtos.

Vamos listar quantas portas lgicas temos no circuito (a):

3 portas inversoras NOT;

Vamos listar quantas portas lgicas temos no circuito (b):

1 porta inversora NOT;

Como sabemos se o circuito (a) apresenta o mesmo resultado de (b)?

Tabela verdade da equao do circuito (a).

Tabela verdade da equao do circuito (b).

Analisando o resultado das tabelas, percebemos que ambas apresentam

Utilizando Circuitos Lgicos

NAND 7400 (TTL) / 4011 (CMOS)

CI TTL com 4 portas NAND de 2 Entradas

CI TTL com 4 portas NOR de 2 Entradas

NOT 7404 (TTL) / 4069 (CMOS)

CI TTL com 6 portas inversoras NOT

AND 7408 (TTL) / 4081 (CMOS)

CI TTL com 4 portas AND de 2 Entradas

NAND 3 Entradas 7410 (TTL) / 4023 (CMOS)

CI TTL com 3 portas NAND de 3 Entradas

CI TTL com 3 portas AND de 3 Entradas

OR 7432 (TTL) / 4071 (CMOS)

CI TTL com 4 portas OR de 2 Entradas

CI TTL com 4 portas XOR de 2 Entradas

E agora, quais circuitos integrados deveriam ser usados para montar o

Consulte a lista completa dos CIs TTL a seguir:

Acesse tambm a lista completa dos CIs CMOS:

Tema 2 Projeto de circuitos lgicos combinacionais

Agora, vamos elaborar a equao para a condio em que a sada 1.

E se quisermos que duas condies de entrada produzam uma sada igual

Em resumo, os passos de um projeto completo de circuito lgico seriam:

3. Escrever a expresso lgica na forma de soma de produtos;

Tema 3 - Mapa de Karnaugh

O mapa K para duas entradas o seguinte:

Ento preenchemos com 1 e 0 nas clulas correspondentes da tabela

Para obter a expresso lgica, realizamos uma operao AND com as

Vamos agora entender o funcionamento do mapa K de 3 variveis.

Considere uma tabela verdade com entradas A, B e C, e sada x igual a 1

O mapa K para trs entradas dado a seguir:

No se deve trocar a posio das entradas no mapa K, as entradas A e B

Agora temos uma varivel de entrada para as linhas do mapa e duas

Considere uma tabela verdade com entradas A, B, C e D, e sada x igual

O mapa K para quatro entradas dado a seguir:

No se deve trocar a posio das entradas no mapa K, as entradas A e B

Agora temos duas variveis de entrada para as linhas do mapa e duas

Tema 4 - Simplificao com Mapa de Karnaugh

O mapa K para esta tabela verdade fica assim:

Verificamos que temos 1 par adjacente de 1s horizontalmente na linha da

O mapa K preenchido para a tabela fica assim:

Percebemos que h uma adjacncia vertical na primeira coluna das

Tambm pode ocorrer uma adjacncia entre 4 clulas, chamada de

Nesta situao temos as entradas B e C que mudam da sua forma direta

O mapa K preenchido para a tabela fica assim: