APD – ARQUITETURA de PROCESSADORES DIGITAIS

MÓDULO 4
i. Pinagem completa do 8051

P1.0 a P1.7 (1 a 8)
Porta de I/O “quase-bidirecional” de entrada e

saída, com resistores de pull-up internos.

RST (9)
Pino de reset.

P3.0 a P3.7 (10 a 17)
Porta de I/O “quase-bidirecional” de entrada e

saída, com resistores de pull-up internos.
Estes pinos são multifuncionais, e podem também assumir funções alternativas:
• P3.0 : RXD, receptor de porta serial (entrada serial)
• P3.1 : TXD, transmissor de porta serial (saída serial)
• P3.2 : *INT0, interrupção externa 0
• P3.3 : *INT1, interrupção externa 1
• P3.4 : T0, entrada para o timer/counter 0
• P3.5 : T1, entrada para o timer/counter 1
• P3.6 :¨ *WR, escrita na memória RAM de dados externa
• P3.7 :¨ *RD, leitura na memória RAM de dados externa

XTAL1 e XTAL2 (18 e 19)
Cristal do oscilador interno.

Vss (20)
Terra.

P2.0 a P2.7 (21 a 28)
Porta de I/O “quase-bidirecional” de entrada e

saída, com resistores de pull-up internos. Podem ser usados como a parte mais
significativa do Barramento de Endereços (A8 a A15), no acesso à memória
externa.

P0.0 a P0.7 (32 a 39)
Porta de I/O “bidirecional-verdadeira” de entrada

e saída, em dreno aberto (sem resistores de pull-up). Podem ser usados como
Barramento de Dados (D0 a D7) ou como os 8 bits menos significativos do
Barramento de Endereços (A0 a A7) multiplexados, no acesso à memória externa.

Vcc (40)
5V

a. Pinos de controle do microcontrolador

PSEN (29) (Program Storage ENable)
Habilita a leitura da memória

de programa externa, tornando-se ativo quando as instruções são buscadas na
memória de programa externa.

ALE (30) (Addres Latch Enable)
Aciona o latch para memorização

de endereços menos significativos (A7~A0) presentes em P0, durante o acesso à
memória externa.
 EA (31) (External Access)
Seleção da memória de programa (0 =
externa; 1 = interna). Quando em nível lógico 0, o microcontrolador busca todas as
instruções de programa na memória de programa externa. Já em nível lógico 1,
estas informações são buscadas na memória de programa interna.

ii. Método de acesso a memórias externas

As portas P0 e P2 do 8051 podem ser utilizadas para acessar memórias externas

como função alternativa à de entrada e saída, possibilitando a expansão da
capacidade de memória de programa (ROM) e dados (RAM) do microcontrolador.

Nesse modo de operação, P2 atua como a parte mais significativa (A8 ~ A15) e
P0 atua como a parte menos significativa (A0 ~ A7) do barramento de endereços
externo.

Os sinais do barramento de dados externo (D0 ~ D7) também são fornecidos em

seguida por P0, multiplexados com a parte menos significativa dos endereços.

O sinal ALE (Addres Latch Enable) indica quando a parte menos significativa dos
endereços (A7~A0) está disponível em P0, e habilita um latch de 8 bits para
armazená-los. Após este processo, P0 passa a apresentar os sinais de dados
(D0~D7), garantindo a demultiplexação dos barramentos de dados e endereços.

O sinal PSEN\ (Program Storage ENable) habilita a leitura da memória de

programa externa, tornando-se ativo quando as instruções são buscadas na
memória de programa externa.

O terminal EA\ (External Access) quando em nível lógico 0 determina que o

microcontrolador busque todas as instruções de programa na memória de
programa externa. Já em nível lógico “1”, estas informações são buscadas na
memória interna.

Os sinais RD\ (ReaD) e WR\ (WRite) somente são ativados no caso de leitura ou
escrita na memória de dados externa.

É importante destacar que os sinais RD\ (ReaD), WR\ (WRite) e PSEN\ (Program
Storage ENable) nunca são ativados simultaneamente.

Função EA\ PSEN\ RD\ WR\

Leitura da mem. de programa interna (ROM) 1 1 1 1
Leitura da mem. de programa externa (ROM) 0 0 1 1
Escrita na mem. de dados externa (RAM) 1 1 0 1
Leitura da mem. de dados externa (RAM) 1 1 1 0