conversoresAD PDF

Conversores Analógico/Digital
e Digital/Analógico
Electrónica 3 – 2005/06
José Machado da Silva
Vítor Grade Tavares
Sumário
n Introduç ão
n Condicionamento de sinal
n Característica de transferência, terminologia

n Parâmetros característicos
n Arquitecturas de conversores A/D
q Paralelo (Flash)
q Paralelo em dois passos (Two-step flash)
q Integraç ão
q Aproximações sucessivas
q Sobreamostragem (Sigma-Delta)
n Aplicações
Electrónica 3 – 2005/06 2
Conversor Analógico/Digital
Um dispositivo que converte um sinal de amplitude
contínua e tempo contínuo ou discreto x(t), compreendido
numa gama especificada VFS, num sinal de amplitude e
tempo discreto, de acordo com uma dada lei de
quantização que representa todos os valores analógicos
de entrada num número limitado de códigos digitais na
saída, cada um dos quais representa uma fracção da
gama analógica total de entrada.
n Diagrama de blocos
q Amostrador – amostragem do sinal em tempo discreto
q Quantificador – aproximação do valor de tensão amostrado a um dos
2N níveis possíveis, por arredondamento e truncagem
q Codificação – conversão do valor amostrado num código específico
q Interface – conversão série/paralelo e/ou “latching”
Vreferência f amostragem
Amostragem Quantificação Codificação
x(t) x(n) X(n) 01001110101
Sinal Sinal Sinal Sinal

amplitude contínua amplitude contínua amplitude discreta digital
tempo contínuo tempo discreto tempo discreto série ou paralelo
Condicionamento do sinal - amostragem
n Tipos de amostragem
q Amostragem impulsional (teórico – não realizável)
q Amostragem natural (teórico – interruptor ideal)
q Amostragem com retenção de ordem zero (amostragem e retenção ideal –
amostragem instantânea é impossível)
q Track/hold – amostragem e retenção real (resultado amostrado e retido em
memória)
x(t) x(t)
yb(t) yd(t)
Ts Ts
x(t) ya(t) b) d)
x(t)
yc(t)
Ts
Ts
a) c)

n O S/H é um dispositivo que amostra sinais analógicos. É fundamental em
toda a cadeia de conversão podendo limitar a precisão e largura de banda.
Sample
Hold
n Desempenho e características temporais
Settling-time
Tempo de estabelecimento • Overshoot, Settling -time e slew-rate:
Elementos amplificadores do S/H
Overshoot
Injecção de clock • Injecção de clock: Devido às cargas de canal
Decaimento e capacidades de sobreposição na porta dos
MOSFETs que compõem os comutadores.
• Decaimento: Causado por correntes de fugas
e impedância off dos comutadores
Slew-rate
• Tempo de Abertura: Tempo necessário a
desligar a capacidade do sinal que memoriza.
Sample (ou Tracking ) Hold Este tempo depende de vários factores, entre
Tempo de aquisição eles o ruído e o sinal de entrada. A
consequência é uma incerteza neste tempo o
que origina erros de amostragem.
• Todos estes factores limitam
a resolução de conversão.

• S/H Elementar.
impulso de curta duração
-
vo (t)
vi(t) +
C
• S/H com impedância de entrada elevada.
• Problemas: Amplificador satura quando o

trans ístor abre.
- • Demora algum tempo at é que o amplificador

volte ao ponto de funcionamento correcto na
×1 amostragem seguinte
vi(t) + C vo (t)
• S/H com impedância de entrada elevada.
Φ
• Mesma função que o último, no entanto
os novos comutadores garantem que o
Φ amplificador se encontra num ponto de
funcionamento adequado durante o
período de hold.
Φ
-
vo (t)
×1
vi(t) + C

• S/H com minimização da injecção de clock .
Φ
-
-
vi(t) + M1 vo (t)
+
Φ
M2
• Se o ganho dos amplificadores for muito elevado, então o clock feed-through (CFT) devido
a M1 é praticamente independente do sinal (de um lado tem um massa virtual, e do outro
um nível de sinal de tensão baixo). O CFT resultar á portanto em offset.
• O tempo de amostragem também será mais constante.
• M 2 serve para manter o primeiro Opamp numa região de funcionamento pr óxima daquela
necessária no início do pr óximo ciclo de amostragem (melhora a largura de banda).
• S/H com minimização da injecção de clock e atenuação de offset.
Φ
-
-
vi(t) + M1 vo (t)
+
Φ
M2
Φ
M3
Condicionamento do sinal - filtragem

n Filtro anti-imagem q A variação máxima na banda passante
deve ser inferior a 1 LSB
q Necessário para limitar a banda
1
do sinal amostrado (de acordo ∆≤
2N
com o teorema da amostragem)
q Para um filtro de 1ª ordem Butterworth
q A ordem do filtro depende da 1
H( f ) =
proximidade da f corte da f Nyquist 1 + ( f / fo )
2
(Fs/2)
0dB q Para** um ADC de 8-bit,
H(f) ∆ f 1
0dB = 0. 0886 =
fo 11. 28
ruído
q LB < 1/10 da f corte!!
n Nota: Amostrar a uma frequência tão alta

LB Fs/2 quanto possível. Mínimo 10x a LB do sinal.
* *H ( f ) = 1 − ∆
n Característica de transferência
CAD bipolar, zero não-verdadeiro,
CAD unipolar,linear, código binário linear, código binário
Código digital
de saída Linha de interpolação
ideal
111 Largura da Código digital
frac ção 4, W[4] de saída
(1 LSB) 111
100
VFS
x
-3 -2 -1 2N
010
VFS 1 2 3 Sinal de
001 x
entrada
2N 010
000
0 1 2 7 8 Sinal de 001
entrada
Gama de fim -de-escala 000
Nível de
transição 1, T[1]
Erro de quantização
VFS
x
εq = vIN − Y[k].LSB
+1/2 LSB
2N
-1/2 LSB Sinal de
entrada
n Erros de ganho e de desvio na origem (tipica/ ocorrem simultanea/)
Código digital Código digital Erro de ganho
de saída = -3/5LSB
de saída
Linha interpoladora
111 111 que melhor se aproxima
Desvio na origem
100 = 2/5 LSB 100
010 010 VFS

VFS x
x
001 001 2N
2N
000 000
0 1 2 7 Sinal de 0 1 2 7 Sinal de
entrada entrada
[xLSB] [xLSB]
Erro de quantização Erro de quantização
+1/2LSB +1/2 LSB
-1/2 LSB -1/2 LSB
n Não-linearidade
Não-linearidade Integral Não-linearidade diferencial
Código digital 2 N-1 valores Código digital 2 N-2 valores

de saída de saída
111 111 DNL[3]=
=(W[3]-Q)/Q x 1LSB
=+1/3LSB
INL[3]=
=-2/3LSB W[3]
100 100
010 010
VFS VFS
x x
001 001 Q
2N 2N
000 000
0 1 2 7 Sinal de 0 1 2 7 Sinal de
entrada entrada
[ xLSB] [xLSB]
+1/2LSB
-1/2LSB
n Não-monotonicidade e falha de códigos
n Incerteza dos níveis de transição
Código digital
de saída Não-monotonicidade
111
DNL= -1
Falha de
100 código
010 VFS
x
001
2N
000
0 1 2 7 Sinal de
entrada
[ xLSB]
+1/2LSB
-1/2 LSB
n Gama dinâmica – relação entre a máxima e a m ínima (distinguivel
entre o ruído) amplitudes mensuráveis
n No caso de um conversor linear e sem ruído, a gama dinâmica é o
próprio nº de bits (resolução)
q Um conversor de 8 bits tem uma gama dinâmica de 256
n Um conversor de 8-bit de resolução numa gama dinâmica de 12-
bit, adquire um sinal numa gama equivalente a 1-4000 com uma
resolução de 0.39%
n Erro de quantização
n Progressão “linear” dos degraus
de quantização com largura
111 uniforme
100
n Tensão de entrada máxima = Vref
13Q/2
Q/2 9Q/2 n Largura de quantização, Q,
identifica a variação mínima da
entrada detectável na saída:
Vref
Q=
2N
Q/2 n Os parâmetros de caracterização

estática são obtidos da função de
-Q/2 transferência
n O erro de quantização depende
da gama dinâmica do sinal de
entrada e do número de níveis de
quantização
pe(e)
1/Q
n Com um elevado número de
níveis de quantização, o sinal de e
erro pode ser modelado como um -Q/2 Q/2
ruído aditivo com uma densidade
de probabilidade de distribuição
uniforme
Q/2 Q/2 1 Q2

n A potência do sinal de erro de σ e 2 = ∫ e 2 p(e) de = ∫ e 2   de =
quantização é dada pela sua −Q / 2 −Q / 2  Q  12
variância
Parâmetros de caracterização dinâmica
n Relação sinal-ruído
Ideal
sinalrms A/21/2 Q2N-1 /21/2
SNR = = = = 2N-1 .61/2
ruídorms σ Q/121/2
SNR(dB) = 6.02N + 1.76

Para um sinal sinusoidal na 0.095
entrada, o ruído de quantização é: 0.09
0.085
σ2eq= Q + 12 Σk=1 12 Jo(2Nπk)Q 2

2 •
0.08 1/12
12 π k 0.075
4
10
11
n Número efectivo de bits
SNR−1,76 Se o sinal de entrada varre toda a
Nef = gama de conversão.
6,02
V 
SNR−1,76 + 20 log FS  Se o sinal de entrada tem amplitude
Nef =  V  V<VFS
6,02
n Relação sinal ruído + distorção (SINAD)

2
 Yn[ fh] 
SINAD= −20 log ∑ 10 20 
onde fh= são todas as frequências da gama considerada,
excluindo a fundamental e componenteDC.
 
h
 
n Distorção harmónica Spurious Free Dynamic Range

PTotal_Harm ónicos
THD =
PFundamenta l
t
 V 2 + V 2 + V 2 + ... 
THD d B = 10 log h 2 h3 h4 
 V
2 
 f 
0dB
V h 2 2 + V h3 2 + Vh 4 2 + ... SFDR
THD% = × 100
Vf
n Distorção harmónica total (THD)
m
∑ Y[ f h ]2
h=2 Usando amplitudes absolutas
THD = 20log
Y[ f1]
2
 Y[ f h ] 
THD = 20log ∑ 10 20 
m
Usando amplitudes dos harmónicos
h= 2   Yn[fh] em dBc (relativas à fundamental)
 
Exemplo - 12 bit AS ADC, amostragem coerente (fs/fo=123)
Fundamental Spurious
Noise tone
Harmonics
floor
7
3 5 4
Incerteza no instante de amostragem - Jitter
v = Asen(2πft) → dv dt = 2πfA
1LSB máx
2A
2πfA < 1LSB=
∆t 2N
1
∆t =
HDTV Áudio πf 2 N
N = 10 bits N = 14 bits
f = 30 MHz f = 20 kHz
∆t = 10 ps ∆t = 970 ps
Conversores Analógico/Digital - Arquitecturas

n
Conversores de Nyquist: Conversores que

operam entre 1,5 e 10 vezes a frequência de
Nyquist (i.e. 3 a 20 vezes a LB do sinal de
entrada): flash, aproximaçãoes sucessivas,
pipeline, ...
DAC: Conversor digital-analógico
ADC: Conversor analógico-digital Conversores Sobreamostrados: Conversores que
operam a frequências muito superiores à
frequência de Nyquist (tipicamente de 20 a 512
vezes maior). São conversores que conseguem
aumentar a SNR por intermédio de uma
filtragem do ruído de quantificação fora da
banda do sinal: sigma-delta
Arquitecturas - Paralelo (Flash)
n 2N -1 comparadores
• Em geral um conversor Flash
Vin converte num único ciclo de relógio
+ com duas fases. Na primeira fase o
Vref R sinal é amostrado e aplicado à entrada
R -
dos 2N-1 comparadores. Na segunda
+ Codificador fase a saída dos comparadores é
/ registo codificada numa palavra digital de N
R -
2N -1 para N bits e guardada num registo.
: : D
+
• São complexos, ocupam um
R - grande área, apresentam grande
+ capacidade de entrada, e
R consomem elevada potência.
-
2 N-1
comparadores
Arquitecturas - Paralelo (Flash)
Arquitectura básica
Vin1
A Latch Vout
Vin2
Φ /Φ
Comparador baseado em inversor e capacidades comutadas

comparador
Vin S3 ,Φ
S1, Φ C1 Modo amostragem – S1, S3 on; S2 off
Rn S2, /Φ Modo comparação – S1, S3 off; S2 on
Vrefn + δV
Arquitecturas – Paralelo de 2 passos com refinamento
N N1 N2
de escala (subranging)
2 -1 comparadores -> 2 -1 + 2 -1
V in 1º passo MSBs
X[T16]
Amostragem
e retenção 11
2º passo LSBs
X[T(i +1)2N2] X[T12]

11
X[T11]
X[T2N ] 10
N1-bits em 1 passo
N2-bits em 1 passo
10
Conversor D/A
01
Quantificador de
Quantificador de
X[T9]
X[T8] 00
X[T0] 01
X[T4]
X[Ti2N2 ]
bN , ---- , bN2+2 , b N2+1 bN2, ---- , b2 , b 1 00
X[T0]
Paralelo em 2 passos c/ amplificação de resíduo

(Two step flash ou parallel feed-forward)
2N -1 comparadores -> 2N/2-1 + 2N/2-1
+ 2N/2
S/H ADC - ADC
v in MSB (N/2 bits) DAC + LSB (N/2 bits)
O ADC de dois passos Amplificador do resíduo

primeiro efectua uma
conversão “grosseira” com
N/2 bits, correspondentes MSBs LSBs
aos MSBs. Este resultado é
Vref Vref
subtraído à entrada do que
resulta o 1º erro de b1 ; b2 ;... ...; bN-1 ; bN
quantização. Este é depois v in ×2N/2
refinado num 2º ADC de N/2
bits.
0 0
Paralelo em 2 passos c/ amplificação de resíduo
(Two step flash ou parallel feed-forward)
n Cada conversor é um conversor flash.
n O número de comparadores é bastante reduzido relativamente a um ADC
puramente flash (reduz-se de (2N-1) para 2(2N/2-1)).
n Precisa de dois passos para determinar a palavra final (menor largura de banda).
n Cada ADC tem de possuir a resolução correspondente aos N bits (caso contrário
o DNL e/ou INL não estariam dentro de ±½ LSB.
n Há uma grande exigência sobre o amplificador do res íduo: tem de ser capaz de
descriminar sinais de ±½ LSB.
Vin
SHA1
clk /clk
+ clock
- SHA1:hold
ADC1 DAC + SHA2 ADC2 SHA1:sample
SHA2:sample SHA2:hold
Conversão grosseira Conversão fina
∆t Conversão D/A, subtrac ção
MSB LSB
Fig.6.31 do data conversion system design
Cascata de conversores de 1 bit (pipeline)
• ADC de N-passos com conversores de um bit cada. Após um atraso

inicial de N ciclos de relógio, obtem-se uma conversão por cada ciclo
de relógio. Os erros propagam-se ao longo da cadeia, pelo que a
exactidão é condicionada pelas características dos primeiros andares.
vi
S/H + + 2 S/H + + 2 ...
- -
“ 1” “ 0” “ 1” “ 0”
+ - + -
Vref/2 Vref/2
b1 b2 ...
1bit
C1
+ -
Vin
C2
- Vout=0
+
Amostragem
-C1 +
Vref
Vout=2Vin-Vref
C2
-
+ C1=C2 A polaridade desta tensão determina
se Vin>Vref /2 ou Vin <Vref /2. Se Vin<Vref
Amplificação e Vref é adicionada ao res íduo.
comparação

n Latência – atraso entre o instante de amostragem do
sinal e o instante em que o código é disponibilizado à
saída
N+3 N+5
Sinal N N+2
N+1
entrada N+4
Relógio
conversão
Dados
N-3 N-2 N-1 N N+1 N+2
saída
Integração de dupla rampa
n Conversor muito popular pelo seus baixos offset e erro de ganho, e

elevada linearidade.
n Exige circuitos de baixa complexidade.
n É vocacionado para sinais bastante lentos sendo adequada para

aparelhos de medida (corrente e tensão).
n Baixo custo, boa resolução, baixa taxa de conversão (dependente de

vIN ).

n Conversão realizada em duas fases.
V Durante a fase I é gerada uma rampa
(Declive variável= -Vin/K) de declive variável, directamente
V3 proporcional ao valor da tensão de
Fase I Fase II entrada a converter. Durante a fase II
-Vin3
decresce-se do valor V i atingido no final
V2 (Declive fixo=Vref/K) da fase I até 0 com declive constante.
-Vin2 Este tempo é variável e directamente
V1
-Vin1 proporcional ao valor da rampa no fim
da fase I.
T1 (Fixo)
T (Depende de Vin) Como T é fixo então T é directamente

Vin_ i 2 I 2
Vi = − T1  proporcional à entrada. Se T2 controlar o
K  Vin
 T2 = T1 × tempo de contagem de um contador binário,
V
Vi = − ×Vref 
T2 ref a saída digital do contador é directamente
K  proporcional a Vin.
• S1 é ligado a -Vin durante T1 segundos e a Vref durante T2. S2 fecha com um
impulso no fim de T2, curto-circuitando o condensador.
O contador conta durante T2 segundos, então a
Vi 
T1 = 2N TCk = − saída digital indica o número de períodos Tck
RC (− Vin )  Vin contados em T2 segundos.
 T2 = 2 TCk
N
Vi  V
T2 =
RCVref 
ref
2N D =
T2
(
; D = b1 2 −1 + b2 2−2 + ... + bN 2− N )
TCk
Vin
S2 D=
Vref
-Vin S1
R
C Comparador
- Vi b1
Vref - b2
+ Lógica de b3
Contador
+ Controlo :
Integrador bN
A dupla rampa permite eliminar a TCk
sensibilidade a variações de R e C

n A conversão é independente do factor de ganho RC e portanto os
erros de ganho são muito baixos.
n RC deve ser escolhido por forma a maximizar Vin para garantir
boas relações sinal ruído.
n Os erros de offset podem ser compensados recorrendo-se a um
conversor de quadrupla rampa. Uma conversão faz-se com Vin=0
(amostrar o offset). A segunda conversão corresponde a Vin. O
valor final será este subtraído do primeiro.
n Os conversores de dupla rampa são muito lentos. No pior dos
casos TT=T1+T2|T1=T2=2N+1TCk
Aproximações sucessivas
n A determinação da conversão é efectuada por aproximações
sucessivas dos bits, começando-se pelo mais significativo.
n O número de iterações reduz-se neste conversor a NTCk
N passos
b3 =1
b2 =1 111
b3 =0
b1 =1 110
b3 =1
b2 =0 101
b3 =0
100
b3 =1
b2 =1 011
b3 =0
b1 =0 010
b3 =1
b2 =0 001
b3 =0
000
Aproximações sucessivas
n Alta taxa de conversão, boa resolução, relativamente pequena área.
Saída D/A
D/A
REF
Conversor 3/4 FS
DIGITAL
OUTPUT
Comparador DATA 1/2 FS
- Registo Código de saída:

+ Aproximações Clock 1/4FS
101011
V IN sucessivas
1 2 3 4 5 6
n O DAC aplica recursivamente N tensões de
referência ao comparador
q Um conversor de 16 bits realiza 16 comparações
por ciclo de conversão
n É necessário um Track/Hold na entrada (para

manter Vin constante durante a conversão)
Aproximações sucessivas por redistribuição de carga
n n Topologia preferida para os

conversores SAR
Sp
n A malha de resistências de
CM CM-1 C0 conversão D/A é substituída por
um conversor D/A capacitivo
V in V REF
n Porquê??
Registo decisão
q O emparelhamento de
condensadores em tecnologia
Lógica decisão
CMOS é mais fácil de obter do
Clk que o de resistências de precisão
Apontador
q Apresenta por inerência uma
função de S/H
n Distribuição de carga 4 bits
V x˜ 0 S2 1. Modo amostragem
8C 4C 2C C C q Vx reposta a 0
q Condensadores executam amostragem
Modo n Todos os condensadores carregados com Vin
amostragem
q Carga nos Cs = 16CVin
S1
V in V REF
V x˜ -Vin S2
8C C
2. Modo retenção
4C 2C C
q S2 aberto (comparador activado)
Modo q Todos os Cs ligados à massa
retenç ão n Preservando a carga, V xà-Vin
S1
V in V REF
n Distribuição de carga 4 bits
3. Modo redistribuição de carga (processo

de aproximações sucessivas)
q O C de maior valor (8C) é ligado a Vref
q Como 8C = ½ C tot, Vx à -Vin + Vref /2
Vx S2 n Se V x permanece negativa àVin > Vref/2, e
o condensador MSB é deixado ligado a Vref
(valor do MSB = 1)
8C 4C 2C C C
n Se V x passa a positivoàVin < Vref/2, e o
Modo condensador MSB é ligado à massa (MSB
Comparação value = 0)
bit a bit q O processo é repetido N vezes, com um
S1 condensador de menor valor a ser ligado de
V in V REF
cada uma das vezes, at é que se conclua a
conversão
q Equivalente a um divisor capacitivo
n Aspectos críticos
q Transitórios de comutação
Conversores Sobreamostrados – Σ∆
n O que é um conversor sigma-delta (delta-sigma)
q Um conversor de 1-bit (tb. pode ser multi-bit) que tira partido da sobreamostragem
q “Delta” = comparação com DAC 1-bit
q “Sigma” = integração dos erros (sequência de valores Delta)
n Quais as vantagens de um sigma-delta?

q Realizado com essencialmente circuitos digitais o que permite baixo custo
q Grande resolução
n Quais as desvantagens ?
q Resposta em frequência limitada (tem tendência a deixar de ser!)
q Mais efectivo com entradas contínuas
q Latência
n A vantagem da sobreamostragem reside no facto de a gama dinâmica do conversor

aumentar, i.e., a relação sinal ru ído na banda do sinal aumenta com o aumento da
frequência de amostragem. Isto acontece pelo facto do ru ído de quantificação se
estender numa banda maior.
n Filtro de média
Fim de escala
Modulador
Tensões Sigma-Delta 1-bit
contínuas
0V
1-bit stream
Entrada a 1/2 escala 1/4 do fim de escala 3/4 do fim de escala
1 1 1
0 média 0 média 1 média
1 = 0.5 0 = 0.25 1 = 0.75
0 0 0
1 1 1
0 0 1
1 0 1
0 0 0
n A sobreamostragem permite a utilização de circuitos analógicos com
especificações menos restritivas.
n Permite também a utilização de filtros de anti-aliasing com especificações
menos rigorosas na banda de transição.
Banda de
Sinal
transição
fB fs/2
fs
fB fs/2 fs
Signa l i nput,
X
1 X2 X3 Entrada
To do
Digital
n + X4 Filtro digital
Latch
+ Fi lter
- 1000100010001
-
Differenc
Somador e Integra tor
integrador
Amp Compa ra tor
Comparador
VMax ADC de
(1-bit 1 bit
ADC) Relógio
X5 do modulador
1-bit1DAC
DAC bit
Vmax
X1
0V
+Vmax
X2
-Vmax
+Vmax
X3
-Vmax
1
X4
0
Vmax
X5
0V
n
Amplitude da fundamental
Potência
SNR = 6.02N + 1.76dB ; Sobreamostragem de kx

Potência
(para um conversor
de N bits e entrada sinusoidal) SNR = 6.02N + 1.76dB ;
Ruído de quantização O mesmo ruído total mas

espalhado por uma banda maior
Nível médio do r uído

Nível médio do r uído
Frequência Frequência
FS / 2 FS k FS / 2 k FS
n
Filtro ideal Amplitude da fundamental
SNR = 6.02N + 1.76dB + 10 log(kFs/2*BW) SNR = 6.02N + 1.76dB
Potência
Potência
O integrador é um passa-
10log(4) ˜ 6 alto para o ruído.
Como resultado obtém-se

uma formatação do ruído
Ruído removido (noise shaping)
Frequência
Frequência
BW k FS / 2 k FS
k FS / 2 k FS
Quantificador Potência do ruído
Área= Q2 /12
K2
Q Q 1
K=
12 fs
-fs/2 fs/2
A área ao quadrado tem de ser constante pois como observamos o ruído de quantificação
é independente da frequência de amostragem. Para o mesmo quantificador se fs
aumenta então K diminui.
Áreas iguais K ' = Q 1

K2 12 f 's
K’2
-f’s /2 -fs/2 fs/2 f’s/2
n fs
O= Razão de sobreamostragem
2 fB
Após a filtragem (ideal) verificamos que na banda base resta-nos um ruído total
(potência igual às áreas rectangulares com K e K’ quadrado) de:
Q 2 2 fB Q 2 1
Area = K 2 × (2 f B ) = =
12 f s 12 O
A relação sinal ruído para um conversor de N bits:
   
V2   2   2 
SNR = 10 log inRMS  = 10 log  inRMS O  = 10 log VinRMS
V  + 10 log(O )
 V2   Q 2
  Q2 
 Q     
 12   12 
Se a entrada for uma sinus óide: SNR = 6.02 N + 1. 76 + 10 log(O)
n Sobreamostragem e filtragem permitem melhorar a SNR
q Cada aumento da sobreamostragem por um factor de 4, permite melhorar a
SNR em 6 dB (1-bit)
n Com um conversor de 1-bit a sobreamostragem e a filtagem permitem obter:

q 2-bits para uma sobreamostragem de 4x
q .. .. .. ..
q 24-bits para uma sobreamostragem de 70.368.744.177.664x
n Com uma frequência de 40kHz levar-se-iam 56 anos a obter a média – l

sobreamostragem não é tudo
n Os conversores sigma-delta tiram partido da técnica de noise shaping para se

obterem mais do que 6dB de gama dinâmica por cada incremento de 4x da taxa
de sobreamostragem
• A SNR cresce a 10dB/dec com a razão de sobreamostragem
• A sobreamostragem apenas aumenta o SNR diminuindo o efeito de

quantificação na banda base do sinal. No entanto não melhora a linearidade
do conversor utilizado. Se se quiser obter um conversor de M bits com M>N
apenas por sobreamostragem , então o conversor de M bits deverá
apresentar medidas de linearidade equivalentes a um conversor de M bits,
i.e., em termos de linearidade o conversor original deverá ter uma resolução
equivalente a M bits.
• Isto pode ser conseguido usando um conversor de 1 bit (comparador) pois

este é inerentemente linear, i.e., como só apresenta dois valores possíveis a
curva que os une é sempre um segmento de recta.
Analógico Digital
Vi ∆Σ
Filtro
modulador
Passa-Baixo O
Digital
Filtro S/H Filtro de decimação
Q
H(z)
+ Y(z) A função do modulador é a de
1/s moldar (modelar) o ruído na banda
base do sinal sem atenuar o
U(z) + próprio sinal a converter.
X(z)
+ H(z)
Q
H (z )
U (z ) + Q (z )
- 1
Y (z ) =
Quantificador 1 + H (z ) 1+ H ( z )
Y(z)=X(z)+Q(z)
DAC
• Exemplo de primeira ordem (consideremos
conversor de 1 bit)
1
H ( z) =
z −1
u(nT) x(nT) y(n)
+ + Z-1 ADC
- - (
Y ( z ) = z −1 X ( z ) + 1 − z −1 Q( z) )
y(n)+q(t)
DAC
Ruído de quantificação FIR passa-alto
n INTEGRADOR INTEGRADOR 1-BIT ADC
INTEGRADOR 1-BIT ADC
+
? ∫ Saída 1-BIT
+
?
∫ + ?
∫ Saída 1-BIT
-
- -
1-bit
DAC
1-bit
DAC
Modulator noise densities

Modulator noise densities
0 1 2 3 4 5 6 7
0 100 200 300 400 500
Hz
1st-order Hz
2nd-order 1st-order
3rd-order 2nd-order “Conditioning Sensor Signals For Data Converter Applications”
4th-order 3rd-order
4th-order
Joe DiBartolomeo,,Dennis Cecic, IEEE IMS Toronto)
3ªordem
21dB/oitava
bits [dB] 3,5 bit/ oitava
19.6 120 2ªordem

15dB/oitava
16.3 100 2,5 bit /oitava
13 80 1ªordem
9dB/oitava
9.7 60 1,5 bit /oitava
6.4 40
Taxa de
3 20 sobreamostragem
4 8 16 32 64 128 256 512 k

2 4 6 8 oitavas
Q πn
erms = ( O) −( n +1 2 ) n - ordem do modulador
12 2n + 1
Conversores Analógico/Digital - especificações

n Especificações de amostragem:
q Tempo de conversão, tempo de aquisição, taxa de conversão,
atraso de amostragem (aperture delay)
q Incerteza de amostragem (aperture jitter), reposta ao degrau
n Parâmetros de caracterização estática:
q Obtidos por testes realizados com estímulos DC ou de baixa
frequência
n Erro de ganho, desvio na origem (offset error), INL, DNL
n Parâmetros de caracterização dinâmica:
q Obtidos por testes realizados com estímulos sinusoidais à
frequência de operação
q SNR, SINAD, THD, Nef
n
24
Aumento da taxa de conversão

Resolução- bits
20
∆Σ
sobreamostragem Aumento da taxa de conversão
16
12 Aumento da taxa de conversão
AS Pipeline
8
10 100 1K 10K 100K 1M 10M 100M
Taxa de conversão (a/s)

n
Nef
Mas em tecnologia
nada deve ser tomado
como definitivo !
Jerry Horn
http://www.chipcenter.com/eexpert/jhorn/jhorn015.html
n Classificação de diferentes ADC de acordo com a
rapidez e resolução
Baixa ou média velocidade Velocidade moderada Elevada velocidade

Elevada resolução Resolução média Baixa ou média resolução
Dupla Rampa Aproximações sucessivas Flash

Sobre-amostragem Algor ítmica Dois-passos
Interpolação
Folding
Pipelined
Time-interleaved

n Exemplos de aplicações
Aplicação Arquitectura Nº de bits Taxa de conversão
Áudio Σ∆, Σ∆ 4ª-7ª ordem 14-18 consumidor 48-50 kA/s

18-24 profissional 48-96 kAs
AS 10-16 85-500 kA /s
Controlo automático Σ∆ 24 780 A/s

Sensores AS 8-18 20-2000 kA/s
Rampa (integrador) 18-20 100-2000 A/s
Transmissão de dados Σ∆, Σ∆ 4ª ordem 12-16 modems 8 kA/s modems

13-16 ISDN 80-160 kA /s ISDN
12 ADSL 2,2 MAs ADSL
Pipeline 12 VDSL 40 MA/s VDSL
Controlo de disco duro Half-flash 10 320 kA/s
Pipeline 8-12 800 – 1500 kA /s
AS 8 100 kA/s
Flash 6 30-140 MA/s
Video, TV digital Half-flash ( video profissional) 8 – 12 10 – 40 MA/s
Pipeline 8 – 12 30 – 50 MA/s

conversoresAD PDF

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

conversoresAD PDF

Enviado por

Direitos autorais:

Formatos disponíveis

Conversores Analógico/Digital

n Característica de transferência, terminologia

q Paralelo em dois passos (Two-step flash)

Amostragem Quantificação Codificação

x(t) x(n) X(n) 01001110101

Sinal Sinal Sinal Sinal

Condicionamento do sinal - amostragem

Condicionamento do sinal - amostragem

impulso de curta duração

• S/H com impedância de entrada elevada.

• Problemas: Amplificador satura quando o

- • Demora algum tempo at é que o amplificador

Condicionamento do sinal - amostragem

Condicionamento do sinal - filtragem

n Nota: Amostrar a uma frequência tão alta

010 010 VFS

Erro de quantização Erro de quantização

+1/2LSB +1/2 LSB

-1/2 LSB -1/2 LSB

Código digital 2 N-1 valores Código digital 2 N-2 valores

Q/2 n Os parâmetros de caracterização

Q/2 Q/2 1 Q2

SNR(dB) = 6.02N + 1.76

entrada, o ruído de quantização é: 0.09

σ2eq= Q + 12 Σk=1 12 Jo(2Nπk)Q 2

n Relação sinal ruído + distorção (SINAD)

n Distorção harmónica Spurious Free Dynamic Range

Exemplo - 12 bit AS ADC, amostragem coerente (fs/fo=123)

Conversores Analógico/Digital - Arquitecturas

Conversores de Nyquist: Conversores que

Arquitecturas - Paralelo (Flash)

Comparador baseado em inversor e capacidades comutadas

X[T(i +1)2N2] X[T12]

Paralelo em 2 passos c/ amplificação de resíduo

O ADC de dois passos Amplificador do resíduo

Cascata de conversores de 1 bit (pipeline)

• ADC de N-passos com conversores de um bit cada. Após um atraso

Cascata de conversores de 1 bit (pipeline)

n Conversor muito popular pelo seus baixos offset e erro de ganho, e

n Exige circuitos de baixa complexidade.

n É vocacionado para sinais bastante lentos sendo adequada para

n Baixo custo, boa resolução, baixa taxa de conversão (dependente de

Integração de dupla rampa

Integração de dupla rampa

- Registo Código de saída:

n É necessário um Track/Hold na entrada (para

n n Topologia preferida para os

Aproximações sucessivas por redistribuição de carga

n Distribuição de carga 4 bits

n Distribuição de carga 4 bits

3. Modo redistribuição de carga (processo

n Quais as vantagens de um sigma-delta?

n A vantagem da sobreamostragem reside no facto de a gama dinâmica do conversor

SNR = 6.02N + 1.76dB ; Sobreamostragem de kx

Ruído de quantização O mesmo ruído total mas

Nível médio do r uído

Filtro ideal Amplitude da fundamental

SNR = 6.02N + 1.76dB + 10 log(kFs/2*BW) SNR = 6.02N + 1.76dB

Como resultado obtém-se

Áreas iguais K ' = Q 1

n Com um conversor de 1-bit a sobreamostragem e a filtagem permitem obter:

n Com uma frequência de 40kHz levar-se-iam 56 anos a obter a média – l

n Os conversores sigma-delta tiram partido da técnica de noise shaping para se