Escolar Documentos
Profissional Documentos
Cultura Documentos
Modulo 03
Modulo 03
Tiago Alves
1 / 42
Sumário
Módulo 03
Portas Lógicas
Decodificadores
Multiplexadores
2 / 42
Portas Lógicas
Usando apenas esses três sı́mbolos, podemos desenhar diagramas lógicos para qualquer
função booleana!
2
Prova: Há 22 funções de duas variáveis. Para provar o que foi afirmado acima, basta
implementar as outras 13 operações (funções) lógicas de duas variáveis partindo dessas
três funções lógicas.
3 / 42
Portas Lógicas
F (X, Y) = X · Y + X · Y
X
XY
Y
F(X,Y) = XY + X'Y'
X'
X'Y'
Y'
4 / 42
Portas Lógicas
F (X, Y, Z) = X · Y · Z
X XY
X
Y Y XYZ
XYZ
Z Z
F (X, Y, Z) = X + Y + Z
X X+Y
X
Y Y X+Y+Z
X+Y+Z
Z Z
5 / 42
Portas Lógicas
F (X, Y, Z) = X · Y + X · Z + Y · Z
6 / 42
Portas Lógicas
F (X, Y, Z) = X · Y + X · Z + Y · Z
X
XY
Y
Z
XZ F = XY + XZ + YZ
YZ
7 / 42
Portas Ou-Exclusivo (XOR)
As portas lógicas básicas (e, ou e inversora) são suficientes para realizar qualquer função
booleana. Apesar disso, outras portas importantes tem seu próprio sı́mbolo, como a
porta ou-exclusivo.
X Y X⊕Y F (X, Y) = X · Y + X · Y
0 0 0
0 1 1 =X⊕Y
1 0 1 X XY' + X'Y
1 1 0 Y
8 / 42
Identidades com a Porta XOR
9 / 42
A Notação de Inversão
F (X, Y) = X · Y + X · Y
X XY
Y
XY + X'Y'
X'Y'
10 / 42
Portas NAND e Portas NOR
Com a notação de inversão, são definidas as três últimas portas lógicas básicas:
NAND: a porta NAND (não-e), é definida como uma porta e com saı́da invertida.
NOR: a porta NOR (não-ou), é definida como uma porta ou com saı́da invertida.
NXOR: a porta NXOR (não-ou-exclusivo), é definida como uma porta XOR com
saı́da invertida.
11 / 42
Portas NAND, NOR e o Teorema de De Morgan
X·Y =X+Y
X (XY)' X X' + Y'
Y Y
X+Y =X·Y
X (X+Y)' X X'Y'
Y Y
12 / 42
Implementação Fı́sica: Circuitos Eletrônicos
As portas lógicas que vimos podem ser implementadas (ou realizadas) utilizando
transistores. Transistores são dispositivos de 3 terminais que agem como uma resistência
controlada por tensão. A tensão aplicada no terminal de entrada (Vin ) controla a
resistência entre os demais terminais.
De maneira simplificada, se a tensão de entrada é 0, a resistência entre os demais
terminais é muito alta e o transistor é dito desligado (off ). Caso contrário, se a tensão
de entrada é alta (5V ), a resistência entre os demais terminais é muito baixa e o
transistor é dito ligado (on).
Vdd = 5V
Vin Q1 Q2 Vout
low off on high
Q2 high on off low
Vout
Vin Q1
X X'
13 / 42
Circuitos Integrados
14 / 42
Famı́lias Lógicas
15 / 42
Implementação de Circuitos com Portas NAND
É mais fácil implementar portas NANDs e NORs com transistores do que implementar
portas ANDs e ORs!
Por essa razão, é importante aprender a implementar circuitos utilizando apenas essas
portas.
Olha o Teorema de De Morgan mostrando seu poder novamente!
NAND
AND
Vdd = 5V
Vdd = 5V
Q2 Q3 Q3
Q2 Q5
(XY)' XY
X Q1 X Q1 Q6
Y Q4
Y Q4
16 / 42
Implementação de Circuitos com Portas NAND
Para isso, é importante saber implementar funções booleanas com portas NAND. Para
isso, utilizamos o Teorema de De Morgan.
F (X, Y, Z) = X · Y + X · Z + Y · Z
=X·Y+X·Z+Y·Z
=X·Y·X·Z·Y·Z
X U1A X U1A
(XY)' (XY)'
Y Y
U1C U1C
(YZ)' (YZ)'
17 / 42
Decodificadores
Em geral, o código de entrada tem menos bits que o código de saı́da, e existe um
mapeamento um-pra-um do código de entrada para o código de saı́da.
O código de saı́da mais utilizado é o 1-de-m, que usa m bits para m códigos e, para cada
código, apenas um dos m bits está ativo. Por exemplo:
18 / 42
Decodificadores
Caso qualquer uma delas não esteja ativa, o decodificador mapeia qualquer entrada para
um código “desativado”.
19 / 42
Decodificadores
Às vezes, utilizamos menos que os 2n valores possı́veis. Por exemplo, é comum utilizar
um decodificador BCD, que tem 4 entradas e 10 saı́das (os números BCD, de 0 a 9).
20 / 42
Decodificadores
21 / 42
Decodificadores
Entradas Saı́das
EN I1 I0 Y3 Y2 Y1 Y0
0 x x 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
22 / 42
O CI 74x138
23 / 42
O CI 74x138
Entradas Saı́das
G1 G2A L G2B L C B A Y7 L Y6 L Y5 L Y4 L Y3 L Y2 L Y1 L Y0 L
0 x x x x x 1 1 1 1 1 1 1 1
x 1 x x x x 1 1 1 1 1 1 1 1
x x 1 x x x 1 1 1 1 1 1 1 1
1 0 0 0 0 0 1 1 1 1 1 1 1 0
1 0 0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 0 1 0 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 0 0 1 1 1 0 1 1 1 1
1 0 0 1 0 1 1 1 0 1 1 1 1 1
1 0 0 1 1 0 1 0 1 1 1 1 1 1
1 0 0 1 1 1 0 1 1 1 1 1 1 1
24 / 42
O CI 74x138
Internamente...
25 / 42
Usando o CI 74x138
F (X, Y, Z) = X · Y + X · Y · Z
26 / 42
Usando o CI 74x138
F (X, Y, Z) = X · Y + X · Y · Z
=X·Y· Z+Z +X·Y·Z
=X·Y·Z+X·Y·Z+X·Y·Z
U1
74F138
74LS138
X A2 Q7
Y A1 Q6 U2A
Z A0 Q5 F = XY+X'YZ
Q4
1 Q3
E3 Q2
0 E2 Q1
0 E1 Q0
27 / 42
Usando o CI 74x138 para formar um decodificador 4-para-16
Cascateamento...
28 / 42
Usando o CI 74x138 para formar um decodificador 5-para-32
29 / 42
Multiplexadores
n−1
X
Y = EN · mi · Xi
i=0
30 / 42
Multiplexador de 4 entradas
I3
I2 Y S1 S0 Y
I1 0 0 I0
0 1 I1
I0 1 0 I2
1 1 I3
S1 S0
31 / 42
Multiplexador de 4 entradas
Y = S1 · S0 · X0 + S1 · S0 · X1 + S1 · S0 · X2 + S1 · S0 · X3
S1
S0
X0
X1 Y
X2
X3
32 / 42
Standard MSI Multiplexers: 74x151 Mux 8-para-1
Tabela verdade:
Entradas Saı́das
EN L S 2 S1 S0 Y Y L
1 x x x 0 1
0 0 0 0 D0 D0
0 0 0 1 D1 D1
0 0 1 0 D2 D2
0 0 1 1 D3 D3
0 1 0 0 D4 D4
0 1 0 1 D5 D5
0 1 1 0 D6 D6
0 1 1 1 D7 D7
33 / 42
Standard MSI Multiplexers: 74x151 Mux 8-para-1
34 / 42
Standard MSI Multiplexers: 74x153 Dois Mux 4-para-1
Ea S1 S0 Ya
1 x x 0
0 0 0 I0a
74LS153 0 0 1 I1a
I3a Ea
I2a 0 1 0 I2a
I1a Ya
I0a 0 1 1 I3a
S1
S0
I3b Eb S1 S0 Yb
I2b Yb 1 x x 0
I1b
I0b Eb 0 0 0 I0b
0 0 1 I1b
0 1 0 I2b
0 1 1 I3b
35 / 42
Standard MSI Multiplexers: 74x157 Quatro Mux 2-para-1
Insumo presente no laboratório:
36 / 42
Multiplexadores com Saı́das de Três Estados
Nesses multiplexadores, a entrada de enable força a saı́da para alta impedância caso
esteja desativada. Temos três multiplexadores principais (com suas respectivas
contrapartidas tri-state):
tri-state → convencional
74x251 → 74x151
74x253 → 74x153
74x257 → 74x157
37 / 42
Multiplexadores em Cascata: Mux 32-para-1
Dividir para conquistar:
38 / 42
Multiplexadores em Cascata: Mux 32-para-1
Dividir para conquistar:
SEL SEL
S S S S S E
4 3 2 1 0 N
74LS151
I31
I7 E
I6 S2 S2
I5 S1 S1
I4 S0 S0
I3
I2
I24 I1 Y
I0 YN
74LS151
I23
I7 E
I6 S2 S2
I5 S1 S1
I4 S0 S0
I3
I2 74LS151
I16 I1 Y
I7 E EN
I0 YN
I6 S2
I5 S1 S4
I4 S0 S3
74LS151
I15 I3
I7 E I2 Y
I6 S2 S2 I1 Y
I5 S1 S1 I0 YN Y_L
I4 S0 S0
I3
I2
I8 I1 Y
I0 YN
74LS151
I7 I7 E
I6 S2 S2
I5 S1 S1
I4 S0 S0
I3
I2
I0 I1 Y
I0 YN
39 / 42
Demultiplexadores
40 / 42
Demultiplexadores
41 / 42
Demultiplexadores
42 / 42