01 - Projeto de Circuitos Integrados

26/09/2010
Projeto de Circuitos
Integrados
João Leonardo Fragoso
1 João Leonardo Fragoso
Introdução
Por que « integrar » circuitos digitais ?

O que mudou no projeto de sistemas
integrados digitais atualmente ?
1
26/09/2010
O Primeiro Computador
The Babbage Difference

Engine – 1832
– 25.000 partes
– custo £17.400,00
O Primeiro Computador Eletrônico
ENIAC – 1946
2
26/09/2010
O Transistor de Junção
A revolução começa
Primeiro Transistor
– Bell Labs, 1948
O Primeiro Circuito Integrado
Logica Bipolar – 1960’s
ECL (Emitter-Coupled
Logic) Porta Lógica de 3

entradas
– Motorola 1966
3
26/09/2010
Microprocessador Intel 4004
1000 transistores
Frequência de operação
de 1MHz
Intel 1971
Microprocessador Intel Pentium
Pentium
– >1M transistores
– Frequência de
operação > 100MHz
– Intel 1994
Foto Pentium IV
4
26/09/2010
Lei de Moore (1)
Em 1965, Gordon Moore notou uma que o

número de transistores contido em um circuito
integrado era multiplicado por dois a cada 18 a
24 meses
Baseado nisso, ele fez uma « previsão » de
que a tecnologia de semicondutores iria dobrar
sua « eficiência » (capacidade) a cada 18
meses
Lei de Moore (2)

16
COMPONENTS PER INTEGRATED FUNCTION
15
14
13
LOG2 OF THE NUMBER OF
12
11
10
9
8
7
6
5
4
3
2
1
0
1959
1960
1961
1962
1963
1964
1965
1966
1967
1968
1969
1970
1971
1972
1973
1974
1975
10 Fonte: Electronics, April 19, 1965.
5
26/09/2010

Evolução na Complexidade
11
Evolução no #xtors
1 Bilhão de
K Transistores
1,000,000
100,000
Pentium® III
10,000 Pentium® II
Pentium® Pro
1,000 Pentium®
i486
100 i386
80286
10 8086
Fonte: Intel
1
1975 1980 1985 1990 1995 2000 2005 2010
Projetado
Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed
12 Cortesia da Intel
6
26/09/2010
Lei de Moore vs Microprocessadores
Transistores (Milhões) 1000
100
2X maior em 1.96 anos!
10
P6
Pentium® proc
1 486
386
0.1 286
8085 nos8086
Transistores Microprocessadores Líderes duplica
0.01 8080 a cada 2 anos
8008
4004
0.001
1970 1980 1990 2000 2010
Ano
Crescimento do Tamanho do « Die »
100
~7% de crescimento por ano
Tamanho do Die (mm)
~2X crescimento em 10 anos

P6
10 486 Pentium ® proc
386
286
8080 8086
8085
8008
4004 O tamanho do die cresce 14% para
satisfazer a Lei de Moore
1
1970 1980 1990 2000 2010
Ano
Cortesia da Intel
14
7
26/09/2010
Frequência de Operação
10000
Duplica a cada
1000 2 anos
frequência (Mhz)
P6
100
Pentium ® proc
486
10 8085 386
8086 286
1 8080
8008
4004
0.1 Ano
1970 1980 1990 2000 2010
A frequência de operação em microprocessadores líderes

duplica a cada dois anos.
Potência
100
P6
Potência (Watts)
Pentium ® proc
10
486
8086 286
386
8085
1 8080
8008
4004
0.1 Ano
1971 1974 1978 1985 1992 2000
A potência continua crescendo nos microprocessadores.

8
26/09/2010
Dissipação de potência será um

problema importante!!!
100000
18KW
10000 5KW
Potência (Watts)
1.5KW
1000 500W
Pentium® proc
100
286 486
10 8086 386
8085
8080
8008
1 4004
0.1 Ano
1971 1974 1978 1985 1992 2000 2004 2008
A potência necessária e a sua dissipação tornaram o

projeto proibitivo!
17 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed
Cortesia da Intel
Densidade de Potência
10000
Densidade de Potência (W/cm2)
Nariz de um
Foguete
1000
Reator
Nuclear
100
8086
10 4004 Hot Plate P6
8008 8085 386 Pentium® proc
8080 286 486
1 Ano
1970 1980 1990 2000 2010
Densidade de potência muito alta para manter as junções

dos transistores a baixa temperatura

Cortesia da Intel
9
26/09/2010
E não é apenas Microprocessadores,
Telefonia
Celular
Small Power
Signal RF RF
Digital Cellular Market

(Phones Shipped) Power
Management
1996 1997 1998 1999 2000

Analog
Units 48M 86M 162M 260M 435M Baseband
(data from Texas Instruments) Digital Baseband

(DSP + MCU)
Desafios de Projeto Digital
∝ DSM ∝ 1/DSM
“Problemas Microscópicos” “Macroscópicos”
• Projetos “Ultra-high speed” • Time-to-Market

• Interconexões • milhões de portas lógicas
• Ruído, Crosstalk • Alto nível de abstração
• Confiabilidade • Reuso e IP: portabilidade
• Produtibilidade • Previsibilidade
• Dissipação de Energia • etc.
• Distribuição de Relógio
?
10
26/09/2010
Tendências em produtividade
Logic Transistor per Chip (M)

10,000
10,000,000 100,000
100,000,000
1,000 Logic Tr./Chip 10,000
1,000,000 10,000,000
(K) Trans./Staff - Mo.

Tr./Staff Month.
100 1,000
Complexity
100,000 1,000,000
Productivity
10 58%/Yr. compounded 100
10,000 100,000
Complexity growth rate
1,0001 10
10,000
x x
0.1
100 1
1,000
xx
x 21%/Yr. compound
xx Productivity growth rate
x
0.01
10 0.1
100
0.001
1 0.01
10
1981
1983
1985
1987
1989
1991
1993
1995
1997
1999
2001
2003
2005
2007
2009
Source: Sematech
Complexidade ultrapassa produtividade

Cortesia: ITRS Roadmap
Por que reduzir ?
Tecnologia reduz 0,7 por geração

Como cada geração pode integrar 2x mais funções por
chip, o custo do chip não aumenta significativamente
Então, o custo de uma função é dividido por 2

Mas,
– Como projetar chips com mais e mais funções?
– A população de engenheiros não dobra a cada dois anos…
Logo, métodos mais eficientes de projetar são
necessários
– É preciso explorar diferentes níveis de abstração
22
11
26/09/2010
Níveis de abstração
SYSTEM
MODULE
GATE
CIRCUIT
DEVICE
G
S D
n+ n+
23
Métricas de Projeto
Como avaliar o desempenho de um

circuito/sistema digital?
– Custo
– Confiabilidade
– Escalabilidade
– Desempenho (atraso, frequência de operação)
– Dissipação de potência
– Energia para executar uma operação
24
12
26/09/2010
Custo de um IC
Custos de NRE (non-recurrent engineering)

costs
– Tempo e esforço de projeto, geração das máscaras
– Ocorre uma vez por projeto

Custos recorrentes
– Processamento do silício, empacotamento, teste
– proporcional ao volume
– proporcional à área do chip
25
Custo de NRE continua subindo…

13
26/09/2010
O Custo do DIE
Um DIE
Wafer
Indo para 12” (30cm)

Fonte original: http://www.amd.com
Custo por Transistor
custo:
¢U$/xtor
¢U$/xtor
1
0.1 Custo de fabricação por transistor (Lei de Moore)
0.01
0.001
0.0001
0.00001
0.000001
0.0000001
1982 1985 1988 1991 1994 1997 2000 2003 2006 2009 2012
14
26/09/2010
Rendimento (Yield)
# dies " bons" por wafer

Y= ×100%
Total de dies por wafer
custo do Wafer
custo do DIE =
Dies por wafer × yield
π × (diâmetro do wafer/2)2 π × diâmetro do wafer
Dies por wafer = −
área do die 2 × área do die
29
Defeitos
−α
 defeitos por unidade de area × área do die 
yield = 1 + 
 α 
α é aproximadamente 3
custo do die = f (área do die) 4

30
15
26/09/2010
Alguns exemplos (1994)
Chip Metal Line Wafer Def./ Area Dies/ Yield Die

layers width cost cm2 mm2 wafer cost
386DX 2 0.90 $900 1.0 43 360 71% $4
486 DX2 3 0.80 $1200 1.0 81 181 54% $12

Power PC 4 0.80 $1700 1.3 121 115 28% $53

601
HP PA 7100 3 0.80 $1300 1.0 196 66 27% $73
DEC Alpha 3 0.70 $1500 1.2 234 53 19% $149
Super Sparc 3 0.70 $1700 1.6 256 48 13% $272
Pentium 3 0.80 $1500 1.5 296 40 9% $417
Confiabilidade
Ruídos em circuitos digitais
v(t) V DD
i(t)
Acoplamento Acoplamento Ruídos de Alimentação

Indutivo Capacitivo VDD/GND
32
16
26/09/2010
Analógico vs. Digital
V
V
out
“ 1” OH
V Slope = -1
V OH
IH
V(y)=V(x)
Região
Indefinida
VM
Switching Threshold
V
IL
Slope = -1
“ 0”
V
V
OL
OL
V V V
IL IH in
33
Definição de Margem de Ruído
"1"
V
OH
NM H Noise margin high
V
IH
Undefined
Region
V
NM L V
IL Noise margin low
OL
"0"
Gate Output Gate Input
34
17
26/09/2010
Orçamento para o ruído
Alocar « grandes » margens de ruídos (NM

0) para fontes de ruídos « esperadas »
– Fontes de alimentação
– Cross talk
– Interferências
– Offset
Diferenciar entre fontes de ruídos fixas e
proporcionais
35
Propiedades de confiabilidade
Margens de ruídos absolutas causam decepção

– Em termos de tensão, um nó flutuando é mais facilmente
perturbado que um nó impulsionado (driven) por uma baixa
impedância de saída
Imunidade a ruídos é a métrica mais importante aqui

– Capacidade de suprimir ruído
Outras importantes: Função de transferência para o
ruído, impedância de saída do transmissor, impedância
de entrada do receptor
36
18
26/09/2010

Fan-in & Fan-out
M
N
Fan-out N Fan-in M
37
Inversor Ideal
V out
Ri = ∞
Ro = 0
Fanout = ∞
g=∞
NMH = NML = VDD/2
V in
38
19
26/09/2010
Definições de Atraso
V in
50%
tpHL tpLH
V out
90%
50%
10% t
tf tr
39
Oscilador em anel
v0 v1 v2 v3 v4 v5
v0 v1 v5
T = 2 × tp × N
40
20
26/09/2010
Um RC de 1a. Ordem
R
vout
vin C
tp = ln (2) τ = 0.69 RC
Modelo Importante
41 Modelo adequado de um inversor
Dissipação de Potência
Potência instantânea:
p(t) = v(t)i(t) = Vsupplyi(t)
Pico de potência
Ppeak = Vsupplyipeak
Potência média:
1 t +T Vsupply t +T
Pave = ∫
T ∫t
p(t )dt = isupply (t )dt
T t
42
21
26/09/2010
Energia & Energia-Atraso
Power-Delay Product (PDP) =

E = Energy per operation = Pav × tp
Energy-Delay Product (EDP) =

quality metric of gate = E × tp
43
Um RC de 1a. Ordem
R
vout
vin CL
T T Vdd
E = ∫ P ( t ) dt = V ∫ i t ) dt = V C dV = C •V 2
0→1 dd supply ( dd ∫ L out L dd
0 0 0
T T Vdd
1 2
E = ∫P ( t ) dt = ∫ V i ( t )dt = ∫ C V dV = --- C • V
ca p cap out ca p L out out 2 L dd
0 0 0
44
22
26/09/2010
Conclusões
Circuitos integrados digitais percorreram um

grande caminho e muito potencial ainda existe
para as próximas décadas
Alguns desafios interessantes pela frente

Entender as métricas de projetos que
comandam os projetos digitais é fundamental
– custo, confiabilidade, desempenho, potência,
dissipação de energia, etc.
45
23

01 - Projeto de Circuitos Integrados

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

01 - Projeto de Circuitos Integrados

Enviado por

Direitos autorais:

Formatos disponíveis

26/09/2010

João Leonardo Fragoso

1 João Leonardo Fragoso

Por que « integrar » circuitos digitais ?

The Babbage Difference

O Primeiro Computador Eletrônico

O Primeiro Circuito Integrado

Logica Bipolar – 1960’s

Logic) Porta Lógica de 3

Microprocessador Intel 4004

Microprocessador Intel Pentium

Lei de Moore (1)

Em 1965, Gordon Moore notou uma que o

Lei de Moore (2)

10 Fonte: Electronics, April 19, 1965.

João Leonardo Fragoso

Lei de Moore vs Microprocessadores

Transistores (Milhões) 1000

Crescimento do Tamanho do « Die »

~2X crescimento em 10 anos

A frequência de operação em microprocessadores líderes

A potência continua crescendo nos microprocessadores.

Dissipação de potência será um

A potência necessária e a sua dissipação tornaram o

Densidade de potência muito alta para manter as junções

18 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed

E não é apenas Microprocessadores,

Digital Cellular Market

1996 1997 1998 1999 2000

(data from Texas Instruments) Digital Baseband

19 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed

Desafios de Projeto Digital

• Projetos “Ultra-high speed” • Time-to-Market

Logic Transistor per Chip (M)

(K) Trans./Staff - Mo.

Complexity growth rate

Complexidade ultrapassa produtividade

21 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed

Por que reduzir ?

Tecnologia reduz 0,7 por geração

Então, o custo de uma função é dividido por 2

Como avaliar o desempenho de um

Custos de NRE (non-recurrent engineering)

– Ocorre uma vez por projeto

Custo de NRE continua subindo…

26 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed

27 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed

Custo por Transistor

28 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed

# dies " bons" por wafer

custo do die = f (área do die) 4

Alguns exemplos (1994)

Chip Metal Line Wafer Def./ Area Dies/ Yield Die

486 DX2 3 0.80 $1200 1.0 81 181 54% $12

Power PC 4 0.80 $1700 1.3 121 115 28% $53

DEC Alpha 3 0.70 $1500 1.2 234 53 19% $149

Super Sparc 3 0.70 $1700 1.6 256 48 13% $272

Pentium 3 0.80 $1500 1.5 296 40 9% $417

31 Fonte: Jan Rabaey – Digital Integrated Circuits 2nd Ed

Ruídos em circuitos digitais

Acoplamento Acoplamento Ruídos de Alimentação

Analógico vs. Digital

Definição de Margem de Ruído

Orçamento para o ruído