Universidade Federal do Piau UFPI Centro de Cincias da Natureza - CCN Departamento de Informtica e Estatstica DIE Disciplina: Circuitos Digitais

is Professor: Ivan Saraiva Silva Alunos: Gustavo de Carvalho Sales Jos Renato Lucas

RELATRIO DE SIMULAES

TERESINA - Junho de 2011

Tarefa 1: a) Implementar e simular um latch RS assncrono com portas NOR.

Na simulao a cada 5 ns o valor do pino de entrada 'r' invertido, da mesma maneira com o pino 's' a cada 2,5 ns, fazendo assim uma simulao para todas as combinaes de valores. No primeiro momento, para os dois pinos em estado baixo, a sada permanece inalterada, guardando o valor anterior, neste caso, um valor invlida. Em 2,5 ns, os valores de r e s so 0 e 1 respectivamente, assim a sada mudada para 1. Em 5 ns, uma alterao nos dois valores, r passa a ser 1 e s se transforma em 0, fazendo a saida ser mudada para 0. A combinao de valores 1 e 1 um resultado invlido em um latch RS com portas NOR. b) Implementar e simular um latch RS assncrono com portas NAND.

Inicialmente as entradas so 0 e 0 para 'r' e 's', sendo assim a sada invlida para este latch, em 2,5 ns 's' muda para 1, levando a sada para 0. Depois disso os dois valores se invertem, 'r' vai para 1 e 's' vai para 0, e o valor da sada agora 1. Quando as duas entradas so iguais a 1 o Flip-flop no altera seu valor e mantm o valor de 1. c) Implementar e simular um latch RS sncrono

Neste Flip-flop, em todas as situaes onde o clock (c) est em nvel baixo (0), o valor da sada se mantm inalterado em relao ao seu valor anterior.

A partir do momento em que o clock muda para 1, a sada ainda se mantm, invlida, porque os valores de entrada 0 e 0 mantm o ltimo valor armazenado que no caso era invlido. Depois disso, os valores so 0 e 1 para 'r' e 's' respectivamente e sada 1. Em 15 ns, os valores so 1 e 0, e sada vai para nvel baixo (0), e se mantm depois quando os valores so 1 e 1. Tarefa 2: a) Implementar e simular um latch D.

O sinal de clock varia a cada 2,5 ns. Por se tratar de um latch D, quando o clock estiver em nvel alto, o valor de 'q' ser igual ao de 'd'. No inicio da simulao, todos esto com os valores zerados. Na primeira alterao de clock o valor de d (0) vai para q. Na segunda, o valor de c 0 ento mantido o valor anterior em q, na ltima modificao, d igual a 1 passa esse valor para q. A partir da, toda a simulao apenas se repete. b) Implementar e simular um latch D baseado em Multiplexador 2 para 1.

Idntica a simulao anterior. Quando o sinal de clock est em 0, a sada mantm seu valor armazenado anteriormente, quando est em 1, a sada igual a entrada. c) Implementar e simular um Flip-flop composto de dois Flip-flops do tipo D.

Este circuito constitudo de dois flip-flops do tipo D encadeados e funcionam de forma transparente, ou seja, quando o sinal de clock est alto (1) o sinal da entrada se propaga por todos os flip-flops at a sada sem nenhuma alterao. Deste modo temos em 5 ns a primeira alterao na sada, que vai de um valor invlido para 0 (valor da entrada 'd' e em 7,5 ns a sada vai para 1 copiando a entrada que tambm 1. A partir da o clock vai para 0, fazendo a sada permanecer inalterada.