UNIVERSIDADE FEDERAL DO RIO GRANDE DO NORTE

CENTRO DE TECNOLOGIA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA

Lista de Exercícios (Unidade I)

Disciplina: ELE0517 - Sistemas Digitais
Professor: Victor Araujo Ferraz
Aluno: Vinícius César Bezerra de Oliveira
Data: 16/Mai/2023

Questão 1
Se o tempo estimado de mercado para um produto é de 4 anos, qual o percentual de
perdas de rendimento caso ocorra um atraso de 6 meses para entrada efetiva no mercado?
Resposta:

Figura 1: Resolução da questão 1.

1
Questão 2
Se o custo NRE (Non-Recurring Engineering cost) especificado para criação de certo
produto é de R$ 50.000,00 (cinquenta mil reais) e o de fabricação é de R$ 120,00 (cento
e vinte reais) por peça, para uma produção prevista de duas mil unidades, por quanto
deverá ser vendida cada peça, caso se deseje, além de um lucro de R$ 25,00 (vinte e cinco
reais) por peça, amortizar todo custo NRE e o de produção com a venda total das duas
mil unidades?
Resposta:

Figura 2: Resolução da questão 2.

Questão 3
Dentre as tecnologias de fabricação de circuitos integrados, quais as vantagens e des-
vantagens de se desenvolver componentes completamente customizados (VLSI)? E de se
produzir componentes reconfiguráveis? Como métricas use desempenho, tamanho, con-
sumo, tempo de mercado e custo NRE.
Resposta:

Figura 3: Resolução da questão 3.

2
Questão 4
Mostre como deve ser configurada uma PLA ou PAL (com entradas A, B e C e saída
X) para que se tenha X <= ((NOT A) AND (NOT B)) OR (( C AND (NOT B)).
Resposta:

Figura 4: Resolução da questão 4.

Questão 5
Pesquise sobre LUTs e exemplifique como seria organizada uma LUT de 64 x 8 (64
posições de 8 bits). Que vantagens as LUTs apresentam que justifiquem serem usadas em
FPGAs, em substituição aos PLAs ou PALs?
Resposta:
LUTs, tabelas de consulta, implementam lógica combinacional capaz de implementar
qualquer função lógica; são arrays reais com N entradas e 2N posições de 1 bit, então por
exemplo uma LUT com 4 entradas pode copiar (2)2 ∗ 4 = 65.536 funções diferentes, além
de poder implementar múltiplas funções, ainda é de forma a fornecer mais alta velocidade
ao circuito.
É uma memória pré-programada que produz uma saída a partir de um conjunto de
variáveis de entrada, portanto apenas a função já programada é consultada nesta tabela,
o que proporciona uma melhoria de desempenho, pois não há necessidade de gerar um
valor de saída para cada uma. entrada, como nas tabelas AND e OR (PLDs e PALs).
Portanto, as LUTs são mais compactas que os arranjos AND/OR porque consistem em
um conjunto de flip-flops para armazenar todos os 16 valores de funções quando existem,
digamos, 4 variáveis de entrada.

3
Questão 6
Dentre as tecnologias de processadores, quais as vantagens e desvantagens de se de-
senvolver projetos com processadores dedicados? E de uso Geral? Como medidas, utilize
desempenho, consumo, tempo de mercado e custo NRE.
Resposta:
Processadores dedicados possuem circuitos digitais projetados para executar um único
programa ou tarefa, por isso é rápido, alto desempenho, baixo consumo de energia, ta-
manho menor e baixo custo para grandes quantidades (alto NRE), contém apenas os
componentes necessários para a tarefa, a desvantagem . é que ele não tem memória de
programa.
Por outro lado, os processadores de uso geral são dispositivos que podem programar
uma grande variedade de aplicações, formam famílias de microprocessadores, possuem
programa externo do microprocessador e memória de dados, têm melhor tempo de co-
mercialização, são baratos e acessíveis. Custos de NRE e também grande flexibilidade em
termos de funções possíveis. Seu caminho de dados possui grandes entradas de arquivo e
uma ou mais ALUs e FPUs de uso geral.

Questão 7
O que caracteriza um microprocessador de arquitetura RISC? E CISC? E, o que ca-
racteriza um microprocessador com arquitetura Von Neumann? E Harvard?
Resposta:
Um dos fatores diferenciadores na escolha da arquitetura a ser usada em seu compu-
tador é a escolha do conjunto de instruções que você atribui ao seu computador. Menos
comandos fornecidos são desejáveis. A principal diferença entre o modelo de arquitetura
de von Neumann e o modelo de Harvard é a concentração de componentes utilizados.
Isso ocorre porque, no modelo de von Neumann, a CPU está no mesmo espaço físico
que a ALU e a unidade de controle, e a memória está alojada uma dentro da outra. .
Um modelo proposto pela Universidade de Harvard combina programação e memória de
dados, propondo uma arquitetura em que a CPU reside em um espaço físico e a memória
de programa e dados reside em dois espaços separados.

Questão 8
Para qual mercado estão voltados os CIs microcontroladores e DSPs? Que vantagens
e desvantagens eles apresentam frente aos processadores de uso geral e aos processadores
em lógica reconfigurável?
Resposta:

4
 Um Ci microcontrolado é um sistema embarcado de aplicação específica, efetivamente
um microcomputador integrado em um chip. O DSP, por outro lado, é um sistema em-
barcado com a mesma definição, mas seu uso é mais voltado para algoritmos com cálculos
matemáticos intensivos voltados para a manipulação de sinais digitais. Ao escolher entre
os dois modelos apresentados, os processadores de uso geral e os processadores com lógica
configurável variam muito, dependendo da quantidade de processamento necessária e das
restrições de energia disponíveis.

Qestão 9
Proponha uma MdED (FSMD) e a modele também por AsmChart que especifique a
seguinte proposição de um sistema digital:
Entradas: EntA e EntB de 8 bits, OpCod de 2 bits, Reset de 1 bit e Load de um bit
Saídas: SaiC de 8 bits e FlagZero de 1 bit
Proposição:

1. Ao ligar ou ao receber Reset = 1, fazer SaiC = 0 e FlagZero = 0

2. Ir para um estado de espera para aguardar Load = 1

3. Se Load = 1, armazenar EntA, EntB e OpCode

4. Se OpCode igual a

(a) 00, fazer SaiC = EntA e FlagZero = 0

(b) 01, fazer SaiC = EntA + EntB e FlagZero = 1 se SaiC = 0
(c) 10 e EntA > = EntB, fazer SaiC = EntA – EntB e FlagZero = 1 se SaiC = 0
(d) 10 e EntA < EntB, fazer SaiC = EntB – EntA e FlagZero = 0
(e) 11 fazer SaiC = EntA . and. EntB e FlagZero = 1 se SaiC = 0

5. Voltar ao passo 2.

5
FSMD
Segue abaixo o diagrama de estados da Máquina de Estados de Alto Nível:

Figura 5: Diagrama da FSMD