Características Tensão operacional estendida 2,7 V - 5,5 V Frequência de

clock de 400 KHz (F) a 2,7 V - 5,5 V Corrente ativa de 200 µA típica
Corrente de espera de 10 µA típica Corrente de espera de 1 µA típica (L)
Corrente de espera de 0,1 µA típica (LZ) Compatível com IIC interface –
Fornece protocolo de transferência de dados bidirecional Modo de gravação
de página de dezesseis bytes – Minimiza o tempo total de gravação por byte
Ciclo de gravação cronometrado automaticamente Tempo de ciclo de
gravação típico de 6 ms Proteção contra gravação de hardware para a metade
superior (somente FM24C09U) Resistência: 1.000.000 alterações de dados
Retenção de dados superior a 40 anos Pacotes disponíveis: DIP de 8 pinos, SO
de 8 pinos e TSSOP de 8 pinos Disponível em três faixas de temperatura -
Comercial: 0° a +70°C - Estendido (E): -40 ° a +85°C - Automotivo (V): -40°
a +125°C

Descrição geral Os dispositivos FM24C08U/09U são 8192

bits de memória CMOS não volátil apagável
eletricamente. Esses dispositivos estão em
conformidade com todas as especificações do protocolo
padrão IIC de 2 fios. Eles são projetados para minimizar
a contagem de pinos do dispositivo e simplificar os
requisitos de layout da placa de circuito impresso. A
metade superior (4Kbit superior) da memória do
FM24C09U pode ser protegida contra gravação
conectando o pino WP ao VCC. Esta seção da memória
torna-se inalterável, a menos que o WP seja alterado
para VSS. Este protocolo de comunicação usa linhas
CLOCK (SCL) e DATA I/O (SDA) para sincronizar os dados
entre o mestre (por exemplo, um microprocessador) e
o(s) dispositivo(s) EEPROM escravo(s). O protocolo IIC
padrão permite um máximo de 16K de memória EEPROM
que é suportada pela família Fairchild em dispositivos
2K, 4K, 8K e 16K, permitindo ao usuário configurar a
memória conforme a necessidade do aplicativo com
qualquer combinação de EEPROMs. Para implementar
densidades de memória EEPROM mais altas no
barramento IIC, o protocolo Extended IIC deve ser usado.
(Consulte as fichas técnicas FM24C32 ou FM24C65 para
obter mais informações.) As EEPROMs Fairchild são
projetadas e testadas para aplicações que exigem alta
resistência, alta confiabilidade e baixo consumo de
energia.
especificações do produto Classificações máximas
absolutas Temperatura ambiente de armazenamento –
65°C a +150°C Todas as tensões de entrada ou saída em
relação ao terra –0,3V a 6,5V Temperatura do chumbo
(soldagem, 10 segundos) +300°C Classificação ESD
2000V min. Condições de funcionamento Temperatura
ambiente de operação FM24C08U/09U 0°C a +70°C
FM24C08UE/09UE -40°C a +85°C FM24C08UV/09UV -40°C
a +125°C Fonte de alimentação positiva FM24C08U/09U
4,5V a 5,5V FM24C08UL /09UL 2,7 V a 5,5 V
FM24C08ULZ/09ULZ 2,7 V a 5,5 V Características
elétricas CC (2,7 V a 5,5 V) Símbolo Parâmetro
Condições de Teste Limites Unidades Mín. Tipo Máx.
(Nota 1) Corrente de fonte de alimentação ativa ICCA
fSCL = 400 KHz (versão "F") 0,2 1,0 mA fSCL = 100 KHz
Corrente de espera ISB VIN = GND VCC = 2,7V - 5,5V 10
50 µA (Nota 3) ou VCC VCC = 2,7V - 5,5 V (L) 1 10 µA VCC
= 2,7 V - 4,5 V (LZ) 0,1 1 µA Corrente de fuga de entrada
ILI VIN = GND para VCC 0,1 1 µA Corrente de fuga de
saída ILO VOUT = GND para VCC 0,1 1 µA Baixa tensão
de entrada VIL –0,3 VCC x 0,3 V Entrada VIH VCC de alta
tensão x 0,7 VCC + 0,5 V VOL Saída de Baixa Tensão IOL
= 3 mA 0,4 V Capacitância TA = +25°C, f = 100/400 KHz,
VCC = 5V (Nota 2) Símbolo de condições de teste
Unidades máximas Capacitância de entrada/saída CI/O
(SDA) VI/O = 0V 8 pF Capacitância de entrada CIN (A0,
A1, A2, SCL) VIN = 0V 6 pF Nota 1: Os valores típicos são
TA = 25°C e tensão de alimentação nominal de 5 V para
operação de 4,5 V-5,5 V e de 3 V para operação de 2,7 V-
4,5 V. Nota 2: Este parâmetro é amostrado
periodicamente e não é 100% testado. Nota 3: As
versões “L” e “LZ” podem operar na faixa de 2,7V a 5,5V
VCC. No entanto, para uma corrente de espera (ISB) de
1µA, o VCC deve estar entre 2,7V e 4,5V.
5www.fairchildsemi.com FM24C08U/09U Rev.
FM24C08U/09U – EEPROM serial de interface de
barramento de 2 fios padrão de 8K bits Condições de
teste CA Níveis de pulso de entrada VCC x 0,1 a VCC x
0,9 Tempos de subida e descida de entrada 10 ns Níveis
de tempo de entrada e saída VCC x 0,3 a VCC x 0,7
Carga de saída 1 porta TTL e CL = 100 pF Horário do
ônibus SCL IASD EM IASD FORA TF tBAIXO coxa tR
tBAIXO tAA tDH tBUF tSU:STA tHD:DAT tHD:STA
tSU:DAT tSU:STO 0,9VCC 0,1VCC 0,7VCC 0,3VCC Limites
de ciclo de leitura e gravação (faixa VCC padrão e baixa
2,7 V - 5,5 V) Símbolo Parâmetro 100 KHz 400 KHz
Unidades Mín. Máx. Mín. Frequência de relógio fSCL SCL
100 400 KHz Constante de tempo de supressão de ruído
TI em SCL, entradas SDA (VIN mínimo 100 50 ns largura
de pulso) tAA SCL baixo para saída de dados SDA Válido
0,3 3,5 0,1 0,9 µs tBUF Tempo que o barramento deve
estar livre antes de 4,7 1,3 µs uma nova transmissão
poder iniciar tHD: Tempo de espera da condição inicial
STA 4,0 0,6 µs tLOW Período baixo do relógio 4,7 1,5 µs
THIGH Período alto do relógio 4,0 0,6 µs tSU:Tempo de
configuração da condição inicial STA 4,7 0,6 µs (para
uma condição de partida repetida) tHD:Dados DAT em
tempo de espera 0 0 ns tSU:DAT Dados no tempo de
configuração 250 100 ns tR SDA e SCL Rise Time 1 0,3
µs tF SDA e SCL Tempo de queda 300 300 ns tSU:STO
Tempo de configuração da condição de parada 4,7 0,6 µs
Tempo de retenção de saída de dados tDH 300 50 ns
Tempo de ciclo de gravação tWR (Nota 4) 4,5 V a 5,5 V
VCC 10 10 ms 2,7 V a 4,5 V VCC 15 15 Nota 4: O tempo
do ciclo de gravação (tWR) é o tempo desde uma
condição de parada válida de uma sequência de
gravação até o final do ciclo de
apagamento/programação interno. Durante o ciclo de
gravação, os circuitos da interface do barramento
FM24C08U/09U são desabilitados, o SDA pode
permanecer alto pelo resistor pull-up de nível do
barramento e o dispositivo não responde ao seu
endereço escravo. Consulte o diagrama "Tempo do Ciclo
de Gravação". Formas de onda de entrada/saída de teste
CA 6www.fairchildsemi.com FM24C08U/09U Rev.
FM24C08U/09U – EEPROM serial de interface de
barramento de 2 fios padrão de 8K bits IASD SCL
Transmissor/Receptor Mestre Transmissor/Receptor
Escravo Transmissor Mestre Receptor Escravo
Transmissor/Receptor Mestre VCCV CC IASD SCL
24C02/03 VCCV CC A0 A1 A2 VSS 24C02/03 A0 A1 A2
VSS 24C04/05 A1 A2 VSS 24C08/09 A2 VSS CCV Para
VSS Para VSS Para VSS VCC VCC VCC Para V CC Para
VSS Para VSS Para V CC Para VSS Para V CC
Configuração típica do sistema Nota: Devido à
configuração de dreno aberto de SDA e SCL, um resistor
pull-up de nível de barramento é necessário (valor típico
= 4,7kΩ) Exemplo de 16K de memória em barramento de
2 fios Nota: O resistor pull-up SDA é necessário devido à
saída de dreno aberto/coletor aberto dos dispositivos de
barramento IIC. O resistor pull-up SCL é recomendado
devido ao estado 'alto' inativo da linha SCL normal.
Recomenda-se que a capacitância total da linha seja
inferior a 400pF Pinos de endereço do dispositivo
apresentam tamanho de memória nº de blocos da página
A0 A1 A2 FM24C02U/03U Sim Sim Sim 2048 Bits 1
FM24C04U/05U Não Sim Sim 4096 bits 2 FM24C08U/09U
Não Não Sim 8192 Bits 4 FM24C16U/17U Não Não Não
16.384 bits 8 IASD SCL CONDIÇÃO DE PARADA
CONDIÇÃO DE INÍCIO PALAVRA n 8º BIT ACK tWR Gravar
o tempo do ciclo Nota: O tempo de ciclo de gravação
(tWR) é o tempo desde uma condição de parada válida de
uma sequência de gravação até o final do ciclo de
apagamento/programação interno.
7www.fairchildsemi.com FM24C08U/09U Rev.
FM24C08U/09U – EEPROM serial de interface de
barramento de 2 fios padrão de 8K bits Informações
básicas (barramento IIC) O barramento IIC permite a
comunicação bidirecional síncrona entre um
TRANSMISSOR e um RECEPTOR usando um sinal de
relógio (SCL) e um sinal de dados (SDA). Além disso,
existem até três anúncios