Disciplina: Organização e Arquitetura de Computadores
Professor: Vinícius Samuel Valério de Souza Assunto: Organização de Computadores – Hierarquia de Memória e Barramento
1) Descreva as partes que constituem a organização básica de um computador e a função de
cada uma delas. 2) Qual o objetivo da memória secundária? Faça um comparativo dessa memória com as demais da hierarquia em termos de preço, tamanho e velocidade de acesso. 3) Qual o objetivo da memória primária (principal)? Faça um comparativo dessa memória com as demais da hierarquia em termos de preço, tamanho e velocidade de acesso. 4) Como as informações armazenadas na memória principal são organizadas? Qual o mecanismo utilizado para referenciar uma informação específica dentro dessa memória? 5) O que são palavras e como funcionam os mecanismos Big Endian e Little Endian? 6) Qual o objetivo da memória cache? Faça um comparativo dessa memória com as demais da hierarquia em termos de preço, tamanho e velocidade de acesso. 7) O que aconteceria se a memória cache não existisse? Como ficaria o desempenho da execução dos programas? 8) O que são linhas de cache? Em que situação ocorre uma falha de cache e o que acontece quando essa falha é gerada? 9) Descreva os princípios da localidade espacial e temporal e diga por que eles proporcionam um ganho de desempenho na execução dos programas. 10) Qual a diferença entre memórias cache unificadas e divididas (arquitetura Havard)? Qual a vantagem e a desvantagem de cada uma delas? 11) Quais os níveis de cache existentes? Quais as diferenças entre eles? 12) Descreva as principais vias que compõem o barramento e a função de cada uma delas. 13) Qual a relação entre a quantidade de linhas de transmissão que compõem a via de dados e o desempenho na transmissão de informações armazenadas em palavras da memória principal? 14) Qual a relação entre a quantidade de linhas de transmissão que compõem a via de endereços e o tamanho da memória principal? 15) Quantas linhas de transmissão são necessárias na via de endereços para endereçar uma memória principal que possui 256 células? Nessas circunstancias, o que acontece se for utilizado um barramento cuja via de endereços é composta por 6 linhas de transmissão?