UNIVERSIDADE TECNOLOGICA FEDERAL DO PARANA ENGENHARIA DE COMPUTAC AO

ANTONIO LAZARO DE REZENDE NETO

ELETRONICA GERAL 2

RELATORIO 3

Curitiba, 2012

 SUMARIO
1 Introdu c ao 2 Objetivos Gerais 3 Experimento 1 3.1 3.2 Objetivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.2.1 3.2.2 3.3 3.4 3.5 3.6 Componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Esquem aticos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 3 4 4 4 4 4 4 5 6 6 7 7 7 8 8 9

Resultados Obtidos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Descri c ao do Projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Descri c ao do Ensaio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Conclus ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4 Experimento 2 4.1 4.2 Objetivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.2.1 4.2.2 4.3 4.4 4.5 4.6 Componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Esquem aticos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Resultados Obtidos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Descri c ao do Projeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 Descri c ao do Ensaio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Conclus ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

Introdu c ao
Nenhum amplicador e ideal, ou seja, nenhum amplicador e perfeitamente li-

near, o que vale dizer que a forma de sa da nunca e uma exata reprodu c ao em escala da forma de onda da tens ao de entrada. Por mais que fosse totalmente linear, uma determinada varia c ao nas caracter sticas do transistor como o ponto de opera c ao C.C e a temperatura reete em uma varia c ao no ganho de tens ao. Essa e outras limita c oes de um amplicador podem ser reduzidas a um m nimo pela aplica c ao de realimenta c ao negativa ao amplicador. (Searle, Princ pios de Eletr onica, vol3, 1974). Algumas propriedades b asicas da realimenta c ao negativa: Redu c ao do ganho; Estabiliza c ao do ganho; Efeito sobre os ru dos; Efeito sobre a distor c ao; Amplia c ao da faixa de resposta do sistema; Altera c ao das imped ancias de entrada e sa da. As 4 topologias poss veis s ao: Realimenta c ao S erie de Tens ao; Realimenta c ao S erie de Corrente; Realimenta c ao Paralelo de Tens ao; Realimenta c ao Paralelo de Corrente;

Objetivos Gerais
Nessa pr atica o objetivo foi a an alise das propriedades b asicas dos amplicadores

realimentados, vericando como um sistema realimentado negativamente reage a certo sinal de entrada.

3
3.1

Experimento 1
Objetivo
Nessa experi encia, o objetivo foi analise de um sistema composto por um ampli-

cador operacional 741 em s erie com uma conex ao par complementar de transistores.

3.2

Projeto
Para esse sistema, uma chave com duas posi c oes alterna entre dois pontos, vari-

ando a realimenta c ao ligada na entrada do AmpOp. A realimenta c ao pode vir do ponto 2, que e a pr opria sa da do AmpOp ou do ponto 1, que e ligado a sa da do par complementar de transistores. 3.2.1 Componentes

Resistores; AmpOp 741; Potenci ometro; Transistor bipolar BC546; Transistor bipolar BC556. 3.2.2 Esquem aticos

3.3

Resultados Obtidos
Vp-p Ponto 2 RL Vp-p Ponto 2 pot=1k pot=100ohms 3,12 2,56 25,2 22

pot=1k pot = 750ohms pot=500ohms pot=300ohms pot=100ohms 3 5,12 7,88 14 26,8

RL 2,8 3,96 6,2 10,8 26 A forma de onda obtida nesses dois ensaios podem ser comparadas com as duas guras seguintes. Para a tens ao na sa da do ampOp veja canal 1 e para a tens ao no RL canal 2 do oscilosc opio.

Figura 1: Esquem atico do circuito

Figura 2: Chave no ponto 2

3.4

Descri c ao do Projeto
Esse experimento consta na folha do relat orio 3. Nesse esquem atico tem-se um

ampOp 741 em s erie com um par complementar de transistores (BC546, BC556). Para se fazer a an alise com duas formas de realimenta c ao negativas foi utilizado uma chave que alterna entre os pontos 1 e 2, sendo esses pontos representados por: PONTO 1: A realimenta c ao do ampOp e feita a partir da tens ao de sa da do sistema, ou seja a tens ao sobre RL (sa da do par complementar). PONTO 2: A realimenta c ao do ampOp e feita a partir da sua pr opria sa da.

Figura 3: Chave no ponto 1

3.5

Descri c ao do Ensaio
Para o ensaio 1 analisou-se a tens ao sobre o ponto 2 e sobre RL com dois valores

para o potenci ometro (1Kohm e 100ohms ) disposto na entrada inversora do 741. Para o ensaio 2 analisou-se, tamb em, a tens ao sobre o ponto 2 e sobre RL com valores para o potenci ometro variando de 100ohms 1Kohm.

3.6

Conclus ao
Para esse experimento pode-se comprovar que a medida que a resist encia do

potenci ometro aumenta o ganho do ampOp e consecutivamente sobre a sa da do sistema diminuem, obedecendo a formula do ganho do ampOp para realimenta c ao negativa G= Vo/Vi = 1 + R2(10Kohm)/R1(potenci ometro). Portanto, mais importante que isso foi poder observar, a partir das Figuras 2 e 3 a diferen ca signicativa do sinal de sa da sobre RL. Para o caso do ponto 2 o sinal sobre RL aparece bastante distorcido. Observando o canal 2 na Figura 4 observa-se uma sen oide distorcida, representando a n ao linearidade dos transistores para tens oes pr oximas a tens ao de jun c ao base-emissor dos mesmos. Na Figura 3 observou-se que mudando a chave para a posi c ao 1 e assim realimentando o amplicador foi not oria a melhora na qualidade de resposta do circuito, mostrando os efeitos da realimenta c ao sobre a distor c ao.

Figura 4: Amplia c ao da Figura 2

4
4.1

Experimento 2
Objetivo
Para esse experimento o objetivo e analisar a imped ancia de entrada, sa da, ganho

de tens ao e resposta em frequ encia de um amplicador em cascata com dois transistores. Comparar os dados obtidos com a realimenta c ao e sem a realimenta c ao (sem alterar a carga que o elo de realimenta c ao oferece ao sistema).

4.2

Projeto
Esse projeto consiste de dois transistores bipolares associados na congura c ao

emissor-comum. Trata-se de um TBJnpn e outro pnp. Esse circuito e realimentado sob uma topologia de s erie de tens ao cujo ganho e 10. Polariza c ao: Vce1 Ic1 Vbe1 Vbe2 Ic2 Vbe2 Pr aticos Te oricos 2,23 2,99 0,66 3,45 3,92 0,62 2,09 2,92 0,7 1,52 4,18 Erro 6,698 2,397 5,714 126,9737 6,22

0,7 11,42857 (com carga equivalente): S/ REALIMENTAC AO Imped ancia de entrada: 12,2Kohms

Imped ancia de sa da: 1,22Kohms Imped C/ REALIMENTAC AO: ancia de entrada: 13Kohms Imped ancia de sa da: 1,3 Kohms 4.2.1 Componentes

Resistores; Capacitores; Transistor BC546; Transistor BC556; 4.2.2 Esquem aticos

Figura 5: Circuito com realimenta c ao

Figura 6: Circuito sem realimenta c ao, mas, sem alterar a carga que o elo de realimenta c ao oferece ao sistema

4.3

Resultados Obtidos
mas com carga de realimenta S/ REALIMENTAC AO, c ao equivalente.

 corte inf.

freq Hz 15 22 30 50 100 300 500 1000 10000 30000 100000 300000 500000 700000

Vi 21,90

Vo 92,64

Av 4,23 7,07 7,89 8,97 10,51 10 9,74 11,84 11,58 11,28 11,28 10,5 9,55 7,83 7,39

32,00 226,33 32,00 252,64 32,84 294,75 32,84 345,28 32,00 320,01 32,00 311,59 32,00 378,96 32,00 370,54 32,74 370,54 32,74 370,54 32,74 37,05 353,7 353,7

38,74 303,17

1000000 38,74 286,33

1100000 38,74 277,91 7,1939 6,96

corte sup. 1200000 38,74 269,49 C/ Realimenta c ao

 corte inf

freq Hz 10 25 42 45 100 300 500 1000 10000 30000 100000 300000 500000 700000 850000

Vi 26,4

Vo 64

Av 2,42

30,4 148 4,87 30,4 208 6,84 30,4 211 6,94 30,4 280 9,21 30,4 304 10

30,4 296 9,74 30,4 304 10

31,2 304 9,74 30,4 304 32 304 10 9,5

33,6 304 9,05 33,6 296 8,81 36,8 288 7,83 36,8 280 7,61

1000000 36,8 264 7,17

corte sup. 1100000 36,8 260 7,07

4.4

Descri c ao do Projeto
Esse projeto se baseia em um amplicador em cascata com realimenta c ao na topo-

logia s erie de tens ao. A realimenta c ao constitui-se de um resistor somente (R12=10Kohms) que conecta a sa da do BC556 no emissor do BC546. Como a amostra de sa da e uma tens ao e est a ligando essa tens ao em s erie com a entrada a topologia e chamada de S erie de Tens ao. Um circuito derivado desse da Figura 5, ilustrado na FIgura 6, e um circuito no qual e retirada a realimenta c ao, por em o R12 (resistor de realimenta c ao) e colocado em s erie com o resistor do emissor do primeiro transistor e em paralelo com o resistor de coletor do segundo, am de manter a carga que o elo de realimenta c ao oferece ao sistema.

4.5

Descri c ao do Ensaio

Para a primeira parte do experimento, realizou-se a montagem do circuito sem a realiment c ao, por em com a carga equivalente conectada ao circuito. Para o mesmo, obteve-se o ganho de tens ao equivalente com a varia c ao da frequ encia e a resist encia de entrada e de sa da do circuito. Para a segunda parte do experimento realizou-se a montagem do circuito com a realimenta c ao, e assim como na primeira parte obteve-se o ganho de tens ao, a resist encia de entrada e a resist encia de sa da.

4.6

Conclus ao
Com esses dois experimentos pode-se entender melhor como funciona a realimen-

ta c ao em amplicadores. No primeiro circuito, atrav es de uma chave, pode-se simular duas situa c oes diferentes: circuito COM e SEM realimenta c ao. No segundo experimento calculou-se a resposta obtida com um circuito amplicador de dois est agios, com transistores bipolares realimentado e tamb em sem realimenta c ao, por em com a carga equivalente gerada pela realimenta c ao.