ORGANIZAO DAS MEMRIAS CACHE

PENTIUM II E DO POWER PC
Giane Ulloa - 45623

Introduo

As memrias cache do Pentium evoluram acompanhando a evoluo dos processadores Intel 80386 sem memria cache 80486 memria cache unificada de 8Kbytes Pentium II Duas memrias cache L1 e uma L2 Ambas com mapeamento associativo L2 variando entre 256 Kbytes a 1Mbyte

Pentium II

Pentium II

Unidade de busca/decodificao

busca as instrues do programa para a memria cache de instrues L1 e decodifica as instrues como uma srie de micro operaes, que so armazenadas na rea de armazenamento temporrio de instrues

rea de armazenamento temporrio de instrues

armazena um conjunto de instrues disponveis para execuo Ordena as micro operaes para execuo, levando em conta as dependncias de dados e a disponibilidade de recursos. Podem ser executadas em uma ordem diferente daquela em que foram buscadas na memria. Busca os dados requeridos na memria cache de dados L1 e armazena os resultados em registradores temporrios Determina quando os resultados armazenados em registradores temporrios devem ser confirmados como resultados permanentes e armazenados nos registradores ou na memria cache de dados L1. Depois de confirmar esses resultados, a unidade remove as instrues correspondentes da rea de armazenamento temporrio de instrues.

Unidade de despacho/execuo

Unidade de confirmao

Elementos da memria cache de dados L1

Dados constitudos de 128 conjuntos Cada conjunto com duas linhas, logicamente organizados como dois conjuntos de 4 Kbytes Cada linha tem um rtulo e dois bits de estado So organizadas em dois diretrios com uma entrada de diretrio para cada linha da memria cache Rtulo = 24 bits mais significativos do endereo de memria dos dados armazenados na linha correspondente O controlador de memria cache utiliza um algoritmo de substituio LRU e , portanto, um nico bit de uso associado a cada conjunto de duas linhas.

Elementos da memria cache de dados L1

A memria cache de dados utiliza poltica de escrita de volta (write-back): os dados so gravados na memria principal apenas quando removidos da memria cache e modificados. O Pentium II pode ser dinamicamente configurado para usar escrita direta( write-through)

Estrutura da memria cache de dados do Pentium II

Coerncia de memrias cache de dados

Protocolo MESI: utilizado em memrias para assegurar a coerncia dos dados. Cada linha pode estar em um dos 4 estados:
Modificada: a linha na memria cache foi modificada e est disponvel apenas nessa memria cache. Exclusiva: a linha de uma memria cache igual a linha da memria principal e no est presente em nenhuma outra memria cache. Compartilhada: a linha de uma memria cache igual a linha da memria principal e pode estar presente em outra memria cache. Invlida: a linha da memria cache no contm dados vlidos.

Estados de linhas da memria cache para o protocolo MESI

Controle de memrias cache

Duas instrues do Pentium II so utilizadas para controlar a memria cache:

INVD: invalida os dados da memria cache interna e envia um sinal para a memria cache externa indicando que seus dados devem ser invalidados. WBINVD: executa a operao de write-back da memria cache interna e invalida seus dados e ento executa a operao de write-back para a memria cache externa e invalida seus dados

Modos de operao da memria cache do Pentium II

Organizao das memrias cache no PowerPC

A evoluo da memria cache do PowerPC acompanhou a evoluo da famlia de processadores, mostrada na tabela a seguir:

PowerPC G3

Este o modelo atual do PowerPC, possui memrias cache L1 de tamanho igual ao do 620.
As memrias cache L1 so caches com mapeamento associativo por conjuntos de oito linhas e utilizam uma verso do protocolo MESI.

A memria cache L2 uma cache com mapeamento associativo por conjuntos de duas linhas, com 256K, 512K ou 1Mbyte de memria.

Diagrama de blocos PowerPC G3

PowerPC G3

As unidades de execuo centrais so as duas unidades lgicas e aritmticas de inteiros, que podem operar paralelamente. Possui uma unidade de ponto flutuante, que possui seus prprios registradores e circuitos de multiplicao, adio e diviso. A memria cache de dados alimenta as operaes sobre nmeros inteiros e ponto flutuante por meio de uma unidade de carga e armazenamento A memria cache de instrues (somente leitura), alimenta uma unidade de instruo.

PowerPC G4

Memria cache L1 de dados e de instrues de 32 Kbytes cada uma, com linhas de 32 bytes e mapeamento associativo por conjuntos de oito linhas. Memria cache L2 de 256 Kbytes a 2 Mbytes, com linhas de 64 bytes e mapeamento associativo por conjuntos de duas linhas

Bibliografia

Arquitetura e Organizao de Computadores, William Stallings 5 Edio (pginas 139 144)