Projetos de Conversores de Cdigos

Projeto do codificador de BCD 8421 para Excesso-3 Decimal 0 1 2 3 4 5 6 7 8 9 X X X X X X A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 BCD 8421 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S3 0 0 0 0 0 1 1 1 1 1 X X X X X X Excesso-3 S2 S1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 X X X X X X X X X X X X S0 1 0 1 0 1 0 1 0 1 0 X X X X X X

S3 = A + B(C + D) S2 = B CD + B (C + D) = B (C + D) + B (C + D) S1 = CD + CD = (C + D) + CD S0 = D

Projeto do decodificador de Excesso-3 para BCD 8421

Decimal X X X 0 1 2 3 4 5 6 7 8 9 X X X A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Excesso-3 B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S3 X X X 0 0 0 0 0 0 0 0 1 1 X X X BCD 8421 S2 S1 X X X X X X 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 X X X X X X S0 X X X 0 1 0 1 0 1 0 1 0 1 X X X

S3 = A(B + CD) S2 = B C + C(A D + BD) = B + C + C(A D + BD) S1 = C D+ C D S0 = D

Codificadores (Encoders) e Decodificadores (Decoders)

So circuitos combinacionais projetados para reconhecer os diferentes padres de bits que possam ocorrer em um conjunto de sinais. O codificador converte uma informao distribuda em muitas linhas para a forma de palavras de sada em algum cdigo, com um nmero menor de bits. O decodificador recebe palavras de entrada em algum cdigo e destrincha essa informao em muitas linhas de sada, decodificando-a. No tipo mais simples de decodificador, uma sada ativada para cada uma das possveis combinaes de bits das suas entradas. Decodificadores 2 para 4, 3 para 8, 4 para 16 linhas, ... (n para 2n linhas) o Tabela-verdade, equaes, esquemtico e operao. Decodificador de 3 para 8 linhas (3-line-to-8-line decoder) bsico:

Cada sada um produto cannico das variveis de entrada. Somente uma sada est ativa de cada vez. As sadas no formam uma palavra, no formam um valor.

 Os decodificadores disponveis em CIs de prateleira (74XXX) podem funcionar de forma um pouco diferente: o Sinais ativos em nvel baixo (active-low signals): podem ser entradas ou sadas. o Chip Enable ou Enable: Habilita ou inibe a operao do CI. Pode ser active-low ou active-high.

E 1 0 0 0 0 0 0 0 0

C X 0 0 0 0 1 1 1 1

B X 0 0 1 1 0 0 1 1

A X 0 1 0 1 0 1 0 1

Y0 1 0 1 1 1 1 1 1 1

Y1 1 1 0 1 1 1 1 1 1

Y2 1 1 1 0 1 1 1 1 1

Y3 1 1 1 1 0 1 1 1 1

Y4 1 1 1 1 1 0 1 1 1

Y5 1 1 1 1 1 1 0 1 1

Y6 1 1 1 1 1 1 1 0 1

Y7 1 1 1 1 1 1 1 1 0

Esquemtico (simplificado) do 74LS138

Seus trs sinais de habilitao, G1, G2A e G2B, permitem que a habilitao do circuito possa estar condicionada ocorrncia de mltiplas condies. No significa que tm-se que usar necessariamente os trs sinais. Se for necessria somente uma habilitao simples, pode-se manter G2A e G2B sempre aterrados, e controlar somente G1.

Codificador com prioridade (Priority encoder)

Executa a tarefa inversa do decodificador. As entradas no formam uma palavra. Codifica a entrada de mais alto valor que estiver ativa. Exemplo: codificador de decimal em BCD (74147). Possui 9 entradas e 4 sadas. A palavra na sada ser a codificao em BCD da maior entrada ativa dentre as nove. Se nenhuma entrada estiver ativa, sair 0.

Chaves de Trs Estados (Tri-state)

Possuem trs estados de sada: 0, 1 e alta impedncia (Z).
Chave tri-state no-inversora, ativa em nvel alto: C A Y 0 X Z 1 0 0 1 1 1 Chave tri-state inversora, ativa em nvel alto: C A 0 X 1 0 1 1

Y Z 1 0

Chave tri-state no-inversora, ativa em nvel baixo: C A Y 0 0 0 0 1 1 1 X Z Chave tri-state inversora, ativa em nvel baixo: C A 0 0 0 1 1 X Y 1 0 Z

Exemplo de utilizao: decodificador 1-de-4 com sadas tri-state.

Mostrador de Sete Segmentos

Consiste de uma caixa com 7 LEDs segmentares, dispostos em forma de oito; Adequado para a exibio de algarismos decimais e hexadecimais; Os LEDs (segmentos) so identificados universalmente assim:

Por exemplo, para exibir o nmero 2 no mostrador, acende-se os LEDs a, b, d, e, g:

Seu arranjo interno pode ser em ctodo comum ou em nodo comum:

Ctodo comum

nodo comum

O ctodo comum deve ser ligado ao terra (acionamento com tenso alta), e o nodo comum deve ser ligado tenso de alimentao (acionamento com tenso baixa). Todo LED deve ser sempre ligado com um resistor em srie!

Decodificador de BCD para 7 Segmentos

Recebe como entrada os dgitos decimais de 0 a 9, em BCD, e exibe-os no mostrador, gerando os sinais de a a g correspondentes a cada dgito. O projeto de um decodificador para mostradores de 7 segmentos depende do tipo de mostrador que ser empregado, se ctodo comum ou nodo comum. Tabela-verdade para o projeto de um decodificador para mostrador de ctodo comum:

Decimal 0 1 2 3 4 5 6 7 8 9

BCD 8421 A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1

Cdigo de 7 Segmentos a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 b = C . D + C.D + B d = B. C .D + B .C + C. D + B . D + A f = B. C + B. D + C . D + A

a = B . D + B.D + A + C c=B+C+D e = C. D + B . D g = B .C + B. C + C. D + A

Pode-se projetar o decodificador para reconhecer tambm as palavras binrias restantes com quatro bits (1010 a 1510), exibindo os algarismos hexa de A a F. Isso depende da aplicao em que o mostrador ser inserido.

Decodificador de BCD para 7 Segmentos

Para mostradores do tipo ctodo comum.

Multiplexador ou Mux / Seletor de dados

Vrias fontes de dados, um nico destino. As entradas de seleo ou endereamento selecionam qual entrada ser conectada sada do mux. Pode concentrar vrios canais em um nico canal para transmisso de dados.

m = log2 n ou n = 2m

Exemplo: mux 4x1. Smbolo, esquemtico detalhado.

tabela-verdade,

expresso

lgica

Multiplexador / Seletor de dados 74151

Tabela-Verdade

CBA XXX 000 001 010 011 100 101 110 111

E 1 0 0 0 0 0 0 0 0

Y 0 D0 D1 D2 D3 D4 D5 D6 D7

Y 1 D0 D1 D2 D3 D4 D5 D6 D7

Multiplexador de 16 canais (16x1)

Funes combinacionais com multiplex

Um multiplexador pode implementar qualquer funo lgica combinacional que tenha um nmero de variveis igual ao nmero de bits de seleo do multiplex. As variveis da funo lgica so aplicadas nas entradas de seleo do multiplex. Os valores em seqncia da tabela-verdade da funo devem permanecer aplicados nas entradas de dados do mux.

O multiplexador digital tambm pode funcionar como um conversor paraleloserial:

Demultiplexador ou Demux
Uma nica fonte de dados, que podem ser encaminhados para vrios destinos possveis. As entradas de seleo especificam o endereo da sada que vai receber a entrada, isto , os dados recebidos. Redistribui um canal de dados multiplexados para vrios canais de menor capacidade, em transmisso de dados.

m = log2 n ou n = 2m

Exemplo: demux de 4 canais (1x4). Smbolo, tabela-verdade, expresso lgica e esquemtico detalhado.

O demux equivalente a um decodificador n-para-2n

O mesmo circuito pode desempenhar as duas funes, dependendo da forma como suas entradas so interpretadas.

O esquema do 74138 mostra que ele tambm pode atuar como um demux.

Verificao por bit de paridade

O bit de paridade transmitido juntamente com uma palavra de dados. Ele faz com que o nmero total de bits 1 transmitido torne-se sempre par ou sempre mpar.

D0 D1
.

. Dn-1 .

Gerador de Paridade

Gerador do bit de paridade:

P = D3 D2 D1 D0

Receptor do bit de paridade: (n+1) entradas e 1 sada.

C = D3 D2 D1 D0 P

Comunicao de dados utilizando o bit de paridade par:

Projetos com Modularidade e Hierarquia

Como concatenar capacidade?

circuitos

simples

para

obter

circuitos

de

maior

1) Desenhar as interfaces do circuito-alvo e dos blocos de circuito mais simples de que se dispe. 2) Deduzir quantos blocos so necessrios para compor o circuito-alvo, e coloc-los dentro da caixa de interface do circuito-alvo. 3) Escrever a tabela-verdade do circuito-alvo e relacionar suas entradas e sadas com as entradas e sadas dos subcircuitos, para deduzir as relaes lgicas entre os sinais de E/S de ambos.
Bloco multiplex de 8 canais, formado de blocos mux de menor capacidade: