Praticas Eletronica Analogica

UNIVERSIDADE FEDERAL DO CEAR
DEPARTAMENTO DE ENGENHARIA ELTRICA

DISCIPLINA DE ELETRNICA ANALGICA
ELETRNICA ANALGICA
PRTICAS DE LABORATRIO
PROFESSORES:
Ren Pastor Trrico Bascop, Dr.

Demercil de Sousa Oliveira Jr., Dr.
Gabriela H. Bauab Shiguemoto, Dra.
MONITOR:
Mrio Francisco Apolinrio
SUMRIO
pginas
APRESENTAO ................................................................................................................................ 1
PRTICA N 01 CURVA CARACTERSTICA DO DIODO ............................................................ 2
PRTICA N 02 RETIFICADORES MONOFSICOS DE MEIA ONDA E ONDA
COMPLETA SEM E COM FILTRO CAPACITIVO............................................................................. 6
PRTICA N 03 FONTE DE TENSO REGULADA A DIODO ZENER...................................... 12
PRTICA N 04 CURVAS CARACTERSTICAS DO TRANSISTOR TBJ .................................. 16
PRTICA N 05 TBJ OPERANDO COMO CHAVE....................................................................... 20
PRTICA N 06 TBJ OPERANDO COMO AMPLIFICADOR DE SINAIS................................... 24
PRTICA N 07 CURVAS CARACTERSTICAS DO TRANSISTOR FET .................................. 28
PRTICA N 08 FET OPERANDO COMO CHAVE ...................................................................... 32
PRTICA N 09 FET OPERANDO COMO AMPLIFICADOR DE SINAIS .................................. 38
PRTICA N 10 CIRCUITOS COM AMPLIFICADORES OPERACIONAIS ............................... 42
PRTICA N 11 APLICAES PRTICAS COM LM741 ............................................................ 46
PRTICA N 12 FILTROS ATIVOS ................................................................................................ 52
PRTICA N 13 FONTE AUXILIAR REGULADA A TRANSISTOR COM
PROTEO DE CURTO-CIRCUITO ................................................................................................. 56
PRTICA N 14 CIRCUITOS REGULADORES INTEGRADOS .................................................. 60
PRTICA N 15 MODULAO PWM COM LM 555 ................................................................... 64
ESTRUTURA PARA FORMATAO DOS RELATRIOS ............................................................ 68
Universidade Federal do Cear Laboratrio de Eletrnica Analgica.
APRESENTAO
A apostila de prticas de Laboratrio referente Disciplina de Eletrnica Analgica
consiste: edio, estruturao e adequao das prticas antigas do laboratrio. As novas
prticas incluem tima didtica, organizao e clareza, as quais contornam problemas e
dvidas sugeridas por alunos e professores que utilizaram o material durante os semestres
anteriores a 2011/I.
Sendo assim, apresentado o objetivo geral: fortalecer o incentivo ao aprendizado e
moldar o perfil do estudante direcionado rea de estudo da eletrnica; e de forma
semelhante so apresentados os objetivos especficos: adequar aplicao prtica o
contedo da disciplina, criar roteiros conforme o contedo ministrado semanalmente e
impor estrutura lgica na elaborao da prtica.
Uma organizao da estrutura dos roteiros de prtica foi estabelecida de modo que
um encaminhamento lgico durante a realizao do experimento possa ser seguido.
Aos alunos, este trabalho pretende contribuir de forma satisfatria no processo de
ensino-aprendizagem, de modo que literaturas complementares possam ser utilizada em
complementao ao processo de ensino.
As prticas foram elaboradas sob superviso dos professores citados neste
documento com a finalidade de contribuir na formao dos futuros engenheiros eletricistas
da Universidade Federal do Cear UFC.
PRTICA N 01 CURVA CARACTERSTICA DO DIODO

1. OBJETIVOS
O objetivo principal desta prtica o levantamento das curvas caractersticas do diodo
mediante simulao e experimentao.
2. INFORMAO TERICA
O comportamento da curva caracterstica I = f(v) do diodo real e o modelo de segmentos
lineares utilizados na determinao dos seus parmetros so ilustrados na Figura 1(a) e (b),
respectivamente. O comportamento da curva exponencial dependente do material que constitui a
juno, sua rea e a variao de temperatura, apresentando assim uma queda de tenso especfica
para o componente (0,6 a 0,8 V para o diodo de silcio). Ter o conhecimento dos parmetros do
modelo do diodo bastante comum em aplicaes, onde desejvel analisar as perdas do
componente quando em conduo. A partir da anlise grfica da Figura 1(a) e do modelo
apresentado na Figura 1(b), as Eqs. (1), (2), (3), (4) e (5) so obtidas e tratam: a resistncia mdia
do componente (Rav), o modelo de segmentos lineares adotado, a expresso geral da potncia no
componente, a potncia mdia dissipada no componente na forma integral do valor mdio e
resultado da potncia mdia, respectivamente. Nota-se que a Eq. (5) composta por uma
componente de corrente mdia e uma componente de corrente eficaz ao quadrado.
Id
Vfo
Rav
Figura 1 - (a) Curva caracterstica e (b) modelo segmentos lineares do diodo.
Rav =
Vf N Vf O
If N
(1)
Vd = Vf O + Rav . Id
(2)
p D (t ) = Id .Vd = Vf O . Id + Rav . Id 2
(3)
Pd med (t ) =
1
. p D (t ) . dt
T 0
Pd med (t ) = Vf O . Id med + Rav . Id ef2
(4)
(5)
3. ESQUEMTICO DO CIRCUITO
O esquemtico do circuito experimental ilustrado na Figura 2.
Id
+A -
R1
0...10 A
Vi
D1 V Vd
0...2 V
-
0
Figura 2 - Esquemtico a ser montado durante o experimento.
4. ESPECIFICAES, CONSIDERAES E MATERIAL UTILIZADO
A seguir apresentada a seguinte especificao:
Vi
= 0 a 2,7 [V]
[Tenso contnua varivel a ser aplicada entrada].
Para o projeto devem ser tratadas as seguintes consideraes:
IfMAX
= 0,90 [A]
[Corrente mxima adotada no diodo];
VfN
= 0,70 [V]
[Queda de tenso nominal no diodo]; e
D1
1N4007
[Diodo selecionado].
Os instrumentos e os equipamentos utilizados nesta prtica so listados a seguir:
Voltmetro (1);
Ampermetro (1); e
Fonte de tenso CC (1).
5. ANLISE COMPUTACIONAL
Conforme as informaes apresentadas nos itens (2), (3) e (4), antes de ser realizada a montagem
experimental necessrio:
a) Determinar e especificar o valor das resistncias comercial, bem como a potncia dissipada; e
b) Simular o circuito no ORCAD referente ao procedimento, analisar resultados esperados e
preencher a Tabela 1 para os resultados simulados.
6. PROCEDIMENTO
a) A partir do esquemtico apresentado na Figura 2 e dos resultados obtidos durante a anlise
computacional monte o circuito experimental. Mantenha a fonte Vi desligada.
b) Ligue a fonte Vi e ajuste a tenso desta de modo que a corrente medida pelo ampermetro seja a
exigida na Tabela 1, mea a tenso Vd com o voltmetro e preencha a Tabela 1.
Tabela 1. Resultados experimentais e simulados.
Id (A)
Vd (V) Simulado
Vd (V) Experimental
0,10
0,20
0,30
0,40
0,50
0,60
0,70
0,80
0,90
7. QUESTIONRIO
a) Traar as curvas I=f(v) simulada e experimental utilizando a Tabela 1.
b) Determinar a resistncia mdia Rav referente s curvas I = f(v) simulada e experimental traadas
anteriormente.
c) Como a temperatura influencia na curva caracterstica do diodo?
d) Determine a temperatura da juno do diodo fazendo uso das caractersticas trmicas do diodo
adotado, onde deve ser considerada a temperatura ambiente de 25C para I(A) igual a 0,8 A (como
aproximao utilize a curva experimental obtida) conforme a Tabela 1.
e) Comente a respeito dos resultados obtidos com o experimento e seu respectivo circuito simulado
correspondente.
f) Pesquise a respeito dos tipos de diodos: Schottky, Tunnel e Varicap.
8. APNDICE
PLANILHA 1: Clculo da resistncia srie

1. Especificaes:
Vi := 2.7
[V]
[tenso na fonte de entrada]
2. Consideraes:
IdM := 0.9
[A]
[corrente inicial no diodo]
Vd := 0.7
[V]
[queda de tenso no diodo]
[]
Radot := 18
Padot := 0.25 [W]
[resistncia adotada]
[potncia dissipada no resistor]
3. Anlise terica:
i. determinando resistncia e potncia
Vi Vd
R1 :=
R1 = 2.222
IdM
[]
PR1 := ( Vi Vd) IdM
[W]
PR1 = 1.8
adota-se resistor de 2,2 / 2 W

ii. condio para paralelismo de resistncias
Padot
( Vi Vd)
( Vi Vd)
Radot
Radot
= 0.222
[W]
iii. nmero de resistncias em paralelo:
n := ceil
IdM
P adot Radot
Radot
n=8
[nmero de resistncias em paralelo]
adotam-se 8 resistores de 18 / 0.25 W em paralelo

nota: caso o resistor de 2,2 / 2 W utilizado para o experimento no
esteja disponvel, utiliza-se como alternativa 8 resistores de 18 /0.25 W
em paralelo.
PRTICA N 02 RETIFICADORES MONOFSICOS DE MEIA ONDA E ONDA

COMPLETA SEM E COM FILTRO CAPACITIVO
1. OBJETIVOS
O objetivo principal desta prtica a analise do funcionamento dos circuitos retificadores
monofsicos de meia onda e onda completa mediante simulao e experimentao.
2. INFORMAO TERICA
Os circuitos retificadores integram a maioria dos dispositivos eletrnicos que necessitam de
uma fonte de tenso CC condicionada a partir de uma fonte AC senoidal disponvel. Os diferentes
circuitos (topologias) retificadores podem ser obtidos a partir do acrscimo de componentes, ou
rearranjo na posio dos mesmos. Os circuitos retificadores a serem montados durante a prtica so
apresentados na Figura 2. Nota-se que o simples acrscimo de um filtro capacitivo capaz de
reduzir a ondulao na forma de onda da tenso no capacitor, permitindo assim o aumento do valor
mdio da tenso de sada, conforme proposto na Figura 1.
Durante a determinao dos valores de resistncia de carga e da capacitncia de filtro,
necessrio analisar o resultado terico e o experimental. Para os retificadores sem filtro capacitivo,
os elementos do circuito so determinados utilizando o valor eficaz da tenso na sada do
retificador para uma queda de tenso no diodo considerada. So apresentados nas Eqs. (1), (2) e (3)
o valor eficaz de tenso na sada para os retificadores: meia onda, onda completa com derivao e
onda completa em ponte, respectivamente; e o valor de resistncia de carga tratado na Eq. (4).
Vo EF = 0,5 . (Vs PK Vd )
1
Vo EF =
Vo EF =
. (Vs PK Vd )
(2)
. (Vs PK 2 .Vd )
(3)
2
1
2
(1)
Ro =
Vo EF
Po
(4)
Para o circuito retificador com filtro capacitivo, os elementos de circuito so determinados

considerando o valor da tenso mdia aproximadamente igual ao valor da tenso eficaz na sada do
retificador, para uma queda de tenso no diodo e uma ondulao de tenso no capacitor
considerada em projeto. mostrado nas Eqs. (5) e (6) o valor mdio da tenso de sada para os
retificadores, na Eqs. (7) e (8) o valor da capacitncia para filtro capacitivo, e na Eq. (9) o clculo
da resistncia de carga, onde para cada par de equaes apresentadas diz respeito aos retificadores:
meia onda e onda completa (expresso a mesma para os retificadores em ponte e em derivao).
Vo EF Vo MED = (Vs PK Vd 0,5 . VC )
(5)
Vo EF Vo MED = (Vs PK 2 .Vd 0,5 . VC )
(6)
C=
Io
fr . VC
(7)
C=
Io
2 . fr . VC
(8)
2
Vo MED
Po
(9)
Ro =
DVC
Vsmax
Vsmin
Vomed
2p
3p
4p
t (w.t )
- Vsmax
Tc
Figura 1. Forma de onda da tenso na carga em um retificador de meia onda com filtro
capacitivo.
Os esquemticos dos circuitos experimentais so apresentados na Figura 2.
D1
Id
+
Lp
Vrms
Rs
2
0...0.2 A
Ro
+A
0...0.2 A
Io
Vs
Rs
1
Ls
Vp
D1
Id
+A
Ls
Lp
Io
+
C-
Vo Vrms
Ro
0...20 V
0...20 V
(b)
(a)
Id
D1 Rs
Id
1
Lp
Vrms
+
V Vo
Lp
+
Ls
Ro
Vrms
Ls
Rs
Vo
-
Ls
Ls
Io
+
Io
D2
D2
(c)
D1
(d)
+
C
-
Ro
Vo
-
Id
Id
D2
D1
Ls
Io
Lp
Rs
Vrms
Ro
Io
Vo
-
Ls
D2
D1
Ls
Lp
+
C Ro
-
Rs
Vrms
Ls
D4
D3
D4
(e)
+
Vo
D3
(f)
Figura 2. Esquemticos a serem montados durante o experimento: (a) retificador de meia onda,
(b) retificador de meia onda com filtro capacitivo, (c) retificador de onda completa com derivao,
(d) retificador de onda completa com derivao e filtro capacitivo, (e) retificador de onda
completa em ponte e (f) retificador de onda completa em ponte com filtro capacitivo.
A seguir so apresentadas as seguintes especificaes:
Vrms = 220
[V]
[Tenso eficaz no primrio do transformador]; e
Po
[W]
[Potncia na carga].
= 0,5
Vs
= 12
[V]
[Tenso eficaz no secundrio do transformador];
fr
= 60
[Hz]
[Freqncia da rede];
Vd
= 0,70 [V]
[Queda de tenso no diodo];
VC
= 15%.VsMAX
[V] [Ondulao de tenso no capacitor filtro]; e
D1,D2,D3,D4
1N4007
[Diodo retificador].
Voltmetro (1);
Ampermetro (1);
Transformador com derivao central (+12V/+12V) (1); e
Osciloscpio (1).
a) Determinar e especificar os componentes utilizados (resistores e capacitores);
b) Conforme a Tabela 1, determinar teoricamente o valor das grandezas exigidas; e
c) Simular o circuito no ORCAD referente ao procedimento, analisar resultados esperados e
preencher a Tabela 1.
Nota1: durante a simulao utilize a funo K_linear do ORCAD para o acoplamento magntico
das indutncias do lado primrio Lp e do secundrio Ls para o transformador (no primrio assumir
uma indutncia de 1H e determinar a indutncia no secundrio, fazendo uso da Eq.(10)).
2
Vp ef . Ls = Vs ef . Lp
(10)
6. PROCEDIMENTO
a) A partir dos esquemticos apresentados na Figura 2 e dos resultados obtidos durante a anlise
computacional, monte cada um dos circuitos retificadores. Mantenha a alimentao AC desligada.
b) Ligue a alimentao AC; para cada circuito retificador montado, utilizando um multmetro,
mea as grandezas experimentais exigidas na Tabela 1 e preencha os campos correspondentes.
c) Para cada circuito retificador, com a ponteira de tenso do osciloscpio e sua referncia
corretamente posicionada, verifique o tempo de conduo do diodo (Tc) para o circuito retificador
correspondente.
Nota2: As grandezas Id1EF, Id1MED, VC, Tc e VdPIV devem ser medidas utilizando o osciloscpio.
Nota3: A Tabela 1 deve ser replicada para cada circuito retificador analisado.
Nota4: Devido impossibilidade da medio de corrente eficaz em um dado diodo de forma direta
com o multmetro disponvel, acrescenta-se um resistor (Rs) de baixa resistncia (1/0,25W) e
tolerncia reduzida (< 5%) em srie com o diodo escolhido (conforme visto na Figura 2), em
seguida fazendo uso do osciloscpio verificada a forma de onda da tenso no resistor que
proporcional a corrente que circula no diodo (medio indireta).
Tabela 1. Resultado terico, simulado e experimental.
Circuito
Retificador
Mtodo de anlise utilizado

Grandeza
Terico
Simulado
Experimental
Id1MED [A]
Id1EF [A]
IoMED [A]
_
VoMED [V]
VC [V]
Tc [ms]
VdPIV [V]
7. QUESTIONRIO
a) Comente a respeito do tempo de conduo (Tc) verificado em cada circuito retificador e faa um
comparativo dos resultados obtidos entre as demais grandezas utilizando a Tabela 1.
b) Comente a respeito dos resultados obtidos em cada um dos circuitos retificadores montados
experimentalmente e compare com o seu equivalente simulado atentando para as grandezas
presentes na Tabela 1.
c) Analisando o circuito da Figura 2(f), suponha que o diodo D3 se danifique quando operando em
regime permanente. Na 1 situao, o componente comporta-se como um elemento de impedncia
infinita; e na 2 situao, o componente comporta-se como um elemento de baixa impedncia.
Anlise o comportamento do circuito para ambas as situaes impostas. Apresente as formas de
onda de tenso na carga.
10
d) Comente o motivo pelo qual foi adotada a medio indireta na determinao da corrente eficaz
no diodo e no a medio direta utilizando o ampermetro AC convencional.
e) Para as Figuras 2(e) e 2(f), explique o motivo da discrepncia entre os valores medidos
experimentalmente: Id1MED e IoMED; a partir da forma de medio utilizada.
f) Pesquise a respeito da Ponte de Graetz.
g) Pesquise a respeito dos diodos utilizados em circuitos retificadores: Standard Recovery, Fast
Recovery e Ultra Fast Recovery.
8. APNDICE
8.1 Planilha 1: Dimensionamento dos componentes

1. Especificaes:
Po := 0.5
[W]
[potncia na carga]
2. Consideraes:
Vs := 12
[V]
[tenso eficaz no secundrio transformador]
fr := 60
[Hz]
[freqncia da rede]
Vd := 0.7
[V]
[queda de tenso no diodo]
VC% := 15%
[taxa de ondulao]
3. Projeto retificador de meia onda sem filtro:

Vomed_msc := 0.318 ( 2 Vs Vd)
Vomed_msc = 5.174
[V]
[tenso mdia na carga]
Voef_msc := 0.5 ( 2 Vs Vd)
Voef_msc = 8.135
[V]
[tenso eficaz na carga]
Romsc = 132.366
[]
[resistncia de carga]
Romsc :=
Voef_msc
Po
VdPIV_msc := 2 Vs
VdPIV_msc = 16.971 [V]
componentes adotados:
2 x 270 / 0.25W [paralelo]
[tenso de pico reversa]
4. Projeto retificador de meia onda com filtro:

VCmcc := VC% ( 2 Vs Vd)
Vomed_mcc :=
VCmcc = 2.441
2 Vs Vd 0.5 VCmcc
Voef_mcc := Vomed_mcc
[V]
Vomed_mcc = 15.05
[V]
[tenso mdia na carga]
Voef_mcc = 15.05
[V]
[tenso eficaz na carga]
Romcc = 453.021
[]
[resistncia de carga]
Comcc = 226.872
[uF]
[capacitncia de filtro]
VdPIV.mcc = 33.941
[V]
[tenso de pico reversa]
Romcc :=
Comcc :=
Vomed_mcc
Po
Po
Vomed_mcc fr VCmcc
VdPIV.mcc:= 2 2 Vs
componentes adotados:
10
2 x 910 / 0.25W [paralelo]
220 F / 25V [capacitor]
11
12
PRTICA N 03 FONTE DE TENSO REGULADA A DIODO ZENER

1. OBJETIVOS
O objetivo principal desta prtica projeto e analise do funcionamento de uma fonte de
tenso regulada a diodo zener mediante simulao e experimentao.
2. INFORMAO TERICA
Pequenas fontes de alimentao lineares so utilizadas em aplicaes que necessitam de
uma potncia absorvida reduzida, sendo o diodo zener o componente utilizado em tais fontes. A
partir de um circuito retificador com filtro capacitivo alimentando uma carga linear, uma tenso no
capacitor com ondulao considerada em projeto obtida. Para que a tenso na sada (na carga)
seja exatamente constante projeta-se um circuito resistivo em srie com o diodo zener, sendo assim
a variao da potncia drenada pela carga na sada depende das caractersticas de potncia do diodo
zener e do valor da resistncia srie, de modo que no haja perda na regulao da tenso na sada.
So ilustradas na Figura 1 as etapas de um circuito pertencente a uma fonte de tenso regulada a
diodo zener, onde se notam as etapas: abaixamento da tenso, retificao, filtragem e regulao da
tenso na carga.
+
Vrms
Lp
DR
Ls
DZ
transformador
abaixador
retificao
filtragem
tenso CC
regulada
-
regulao
Figura 1. Etapas de uma fonte de alimentao CC.

A resistncia em srie com o diodo zener (Rs) deve ser projetada de modo a manter a
tenso regulada nos terminais da carga, mesmo que a impedncia de sada seja varivel, e uma
ondulao de tenso nos terminais do capacitor seja permitida. So apresentados nas Eqs. (1) e
(2): o valor mnimo e o valor mximo da corrente no diodo Zener, de modo a garantir que o
componente esteja trabalhando na regio de operao. A Eq. (3) til na determinao da
regulao de tenso na carga.
Rs MIN =
Ro MIN =
Rv (%) =
ViMAX Vz
Iz MAX IoMIN
Vz
Vz
Vi MIN
Rs MIN
(1)
(2)
Iz MIN
VoVAZIO Vo PLENA CARGA

Vo PLENA CARGA
* 100
(3)
13
O esquemtico do circuito experimental apresentado na Figura 2.
Io
Rs
D1
+
Vrms
Lp
+A
Ls
Vs
0...0.2 A
Iz
C
+
-
Dz
RL Ro
10k
-
Vo
0...20 V
Figura 2. Esquemtico a ser montado durante o experimento.

Vrms = 220
[V]
[Tenso eficaz aplicada ao primrio do transformador];
Vo
= 5,1
[V]
[Tenso de sada regulada]; e
Po
= 500
[mW] [Potncia na carga].
fr
= 60
[Hz]
[Freqncia da rede];
Vs
= 12
[V]
[Tenso eficaz no secundrio];
Vd
= 0,70 [V]
[Queda de tenso no diodo];
VC
= 15%.VsMAX
[V] [Ondulao no capacitor filtro];
IzMIN
= 10% Iz; [A] [Corrente mnima no zener];
IzMAX = 60% Iz; [A] [Corrente mxima no zener];
Dz
1N4733A;
[Diodo zener selecionado 5,1V/1W]; e
D1
1N4007
[Diodo selecionado].
Voltmetro (1);
Ampermetro (1);
Transformador com ponto central (+12V/+12V) (1); e
Osciloscpio (1).
a) Determinar e especificar os componentes comerciais utilizados (resistores e capacitores);
b) Conforme a Tabela 1, determinar teoricamente o valor das grandezas exigidas; e
c) Simular o circuito no ORCAD referente ao procedimento, analisar resultados esperados e
preencher a Tabela 2.
14
6. PROCEDIMENTO
computacional, monte o circuito experimental. Mantenha a alimentao AC desligada.
b) Ligue a alimentao AC, para o circuito experimental sem carga, preencha a Tabela 1 com as
especificaes dos componentes determinadas e as grandezas medidas experimentalmente.
c) Acrescentando uma carga Ro, inicialmente em um valor mximo de resistncia, preencha a
Tabela 2 com os valores de tenso e corrente, conforme indicado nesta tabela.
Nota1: Para a carga Ro utilize um potencimetro 2,2K/1W.

Nota2: As grandezas VC e VdPIV devem ser medidas utilizando o osciloscpio.
Tabela 1. Resultados experimentais I.
Especificao de Componentes
Componente
Smbolo
Capacitor
Resistor
Rs
Valor do componente adotado
Anlise do circuito retificador de meia onda com filtro e diodo zener sem carga
Circuito
Retificador
Grandeza
Mtodo de anlise utilizado

Simulado
Experimental
IzMED [A]
-
VoMED [V]
VC [V]
VdPIV [V]
Tabela 2. Resultados experimentais II.

Io (mA)
0
10,0
30,0
50,0
70,0
90,0
100,0
120,0
140,0
160,0
Vo (V) Terico
Vo (V) Simulado
Vo (V) Experimental
15
7. QUESTIONRIO
a) Determine a regulao de tenso na carga para os resultados experimentais e simulados na
Tabela 2 e esboce a curva de regulao de tenso na carga em funo do aumento da carga.
b) A partir dos resultados da Tabela 2 traar as curvas Vo=f(Io) (simulada e experimental) e
comente a respeito do comportamento grfico obtido.
c) Explique o comportamento do diodo zener na regio de ruptura inversa.
d) Analisando o circuito da Figura 2, suponha que o capacitor C seja retirado do circuito em um
dado instante aps o circuito ter atingido regime permanente. Anlise e explique o comportamento
do circuito para esta situao imposta fazendo uso de simulao. Apresente as formas de onda de
tenso na carga.
e) Pesquise a respeito do regulador shunt programvel TL431.
f) Comente a respeito do comportamento das curvas apresentadas na Figura 3.
8. APNDICE
16.25V
15.00V
13.75V
V(C)
12.5V
10.0V
7.5V
V(Rs)
5.0V
2.5V
0V
V(Ro)
200mA
100mA
0A
250ms
300ms
400ms
I(Ro)
Time
Figura 3. Principais formas de onda.
500ms
16
PRTICA N 04 CURVAS CARACTERSTICAS DO TRANSISTOR TBJ

1. OBJETIVOS
O objetivo principal desta prtica levantar e traar as curvas caractersticas de um
transistor de TBJ na configurao emissor-comum mediante simulao e experimentao.
2. INFORMAO TERICA
Estando o Transistor Bipolar de Juno (TBJ) NPN polarizado na configurao emissor
comum, conforme ilustrado na Figura 1; um par de curvas caractersticas necessrio para
descrever o comportamento do componente nesta configurao: uma curva para o circuito de
entrada ou base-emissor e a outra curva para o circuito de sada ou coletor-emissor (estas curvas
so amplamente encontradas nas folhas de especificao do componente). As curvas caractersticas
so apresentadas na Figura 2.
IC
Ic
Ib
B
VBE
VCE
Ib
Ie
IE
Figura 1. Notao e smbolo transistor NPN.
(a)
(b)
Figura 2. Curvas caractersticas: (a) Circuito de sada e (b) circuito de entrada.

Para um ponto de operao adotado, obtido a partir da interseo entre a curva de carga e
uma das diferentes curvas caractersticas do circuito de sada e interno a regio de operao segura,
projeta-se o circuito com TBJ para diversas aplicaes: corte-saturao e amplificao de sinais;
interessante que tal ponto escolhido esteja interno a curva que limita a regio de operao segura do
TBJ real, tendo em vista a limitao das caractersticas externas a que o componente esteja
submetido (esforos).
17
Icc
Rc
0...0.2 A
100
Ibb Rb
Vbb
100k
+ A -
+
V
-
Q1
0...2 mA
Vcc
0...20 V
0
Figura 3. Esquemtico a ser montado durante o experimento.
Vcc
= 0 a 15 [V]
[Tenso contnua aplicada ao circuito de sada];
Ibb
= 20 a 80 [uA] [Corrente de base contnua aplicada a o circuito de entrada]; e
Q1
BC546
[Transistor NPN utilizado].
Voltmetro (1);
Ampermetro (2); e
a) Determinar e especificar os resistores comerciais utilizados;
b) Simular o circuito no ORCAD referente ao procedimento, analisar resultados esperados, traar
algumas formas de onda pertinentes e preencher a Tabela 1.
6. PROCEDIMENTO
computacional, monte o circuito experimental proposto. Mantenha as fontes Vcc e Vbb desligadas.
b) Ligue a fonte de tenso Vbb e conecte-a ao circuito de entrada de forma a polarizar a juno
base-emissor do TBJ e regule a tenso desta fonte de modo a ajustar o valor de corrente Ibb
medida por um ampermetro ao exigido; com outra fonte de tenso Vcc varivel, ligue e conecte-a
ao circuito de sada e regule a tenso desta fonte de modo a ajustar o valor da tenso Vce medida
por um voltmetro ao exigido e com um segundo ampermetro mea a corrente no coletor Icc
obtida. Este procedimento deve ser repetido e os campos da Tabela 1 preenchidos.
c) Determinar o ganho do transistor experimentalmente.
18
Tabela 1. Resultados simulados e experimentais.

Corrente no coletor medida Ic (mA)
Ibb (uA)
20
40
60
80
0,5
1
3
Vce (V)
5
10
15
7. QUESTIONRIO
a) Traar a curva de sada Ic = f(Vce) de um TBJ: experimental e simulada.
Nota1: A Figura 4 no Apndice pode ser utilizada como exemplo ilustrativo.

b) Determine o ganho de corrente () para as curvas traadas em (a) item (7).
c) Comente detalhadamente a respeito das curvas traadas em (a) item (7) explorando os seguintes
tpicos: funcionamento na configurao emissor-comum, curvas de caracterstica de entrada e
sada, ganho de corrente e limites de operao.
d) Consultando a folha de dados do TBJ adotado durante a prtica, comente a respeito das
principais caractersticas de operao, bem como as limitaes de operao.
e) Pesquise a respeito: transistores de carboneto de silcio e suas aplicaes.
8. APNDICE
20mA
Ib (100uA)
Ib (80uA)
15mA
Ib (60uA)
Ic(V)
10mA
Ib (40uA)
5mA
Ib (20uA)
0A
0V
5V
10V
15V
Vce(V)
Figura 4. Curvas caractersticas de sada Ic = f(Vce) simulada.
19
20
PRTICA N 05 TBJ OPERANDO COMO CHAVE

1. OBJETIVOS
O objetivo principal desta prtica projetar e analisar o funcionamento de um TBJ como
chave mediante simulao e experimentao.
2. INFORMAO TERICA
Fazendo uso da curva caracterstica do circuito de sada ilustrada na Figura 1, pode-se
projetar o circuito de tal forma que o TBJ tipo NPN comporte-se como uma chave, onde se notam
as regies de operao do componente quando em corte e quando em saturado. Em regime de
saturao forte, admite-se um ganho de corrente de projeto reduzido de tal forma que um pequeno
valor de corrente aplicado a base sature instantaneamente o componente.
Saturao
Corte
Figura 1. Curva caracterstica de sada.

Para um dado ponto de operao adotado, obtido a partir da interseo entre a curva de
carga e a curva caracterstica do circuito de sada, e interno a regio de operao segura, projeta-se
o circuito com TBJ. A Eq. (1) permite determinar o valor da resistncia de base a partir de uma
corrente de base considerada, da mesma forma a Eq. (2) faz-se uso da curva caracterstica de sada
para determinar o valor da resistncia Rc.
Vbb Vbe
Ib
(1)
Vcc VceSATU
. Ib
(2)
Rb =
Rc =
21
Ic
Rc
Ib
Rb
Q1
Vcc
Vbb
0
Vcc
= 12
[V]
[Tenso contnua aplicada ao circuito de sada]; e
Vbb
= 2,2
[V]
[Tenso contnua aplicada ao circuito de entrada].
Hfe = = 30
[Ganho de corrente do transistor];
Ib
[Corrente de base adotada];
VceSAT = 0,3
[V]
fc
= 10
[KHz] [Freqncia do sinal de entrada-onda quadrada]; e
Q1
BC546
= 100 [uA]
[Tenso de saturao do transistor];
[Transistor utilizado].
Osciloscpio (1);
Multmetro (1); e
a) Determinar e especificar os resistores comerciais utilizados; e
algumas formas de onda pertinentes e preencher o Quadro 1.
6. PROCEDIMENTO
computacional monte o circuito experimental proposto. Mantenha as fontes Vbb e Vcc desligadas.
22
b) Ligue a fonte Vbb, ajuste corretamente a sua tenso e aplique este sinal ao circuito de entrada de
forma a polarizar a juno base-emissor do TBJ, mantendo assim uma corrente de base
considerada; com outra fonte de tenso Vcc, ajuste a tenso desta para o valor considerado, aplique
ao circuito de sada e observe com o osciloscpio as formas de onda de tenso em Rc e nos
terminais Coletor-Emissor. Em seguida, esboce as formas de onda experimental para as grandezas
Vbb, Vce e VRc no Quadro 1.
Quadro 1. Formas de onda simulada e terica.

Vbb(V)
t( )
Vce(V)
t( )
VRc(V)
t( )
7. QUESTIONRIO
a) Traar as formas de onda de tenso experimental e simulada para o TBJ: Vbb, Vce e VRC.
b) Comente detalhadamente a respeito das curvas traadas em (a) tomando como referncia o
comportamento do circuito e a curva caracterstica do circuito de sada.
c) Determine as perdas de conduo do TBJ usando a curva caracterstica Ic = f(Vce).
d) Pesquisar a respeito dos tipos de encapsulamento.
e) Pesquisar a respeito das principais especificaes do TBJ encontradas na folha de dados dos
fabricantes de modo que o componente trabalhe como chave.
f) Pesquise aplicaes que fazem uso do TBJ funcionando como chave.
8. APNDICE
23
24
PRTICA N 06 TBJ OPERANDO COMO AMPLIFICADOR DE SINAIS

1. OBJETIVOS
O objetivo principal desta prtica o projeto e a analise do funcionamento de um TBJ tipo
N como amplificador de sinais mediante simulao e experimentao.
2. INFORMAO TERICA
Fazendo uso da configurao de polarizao por divisor de tenso, o TBJ capaz de
amplificar pequenos sinais. Durante a etapa de projeto, uma seqncia de passos deve ser seguida
de forma a facilitar a anlise e a compreenso do circuito. Primeiramente, faz-se uso da anlise CC
como forma de dimensionar os valores dos componentes do circuito para um ponto de operao
corretamente escolhido; em seguida, fazendo uso da anlise AC (anlise de pequenos sinais)
determinam-se os diversos parmetros do circuito (ganho de tenso, ganho de corrente, impedncia
de entrada e impedncia de sada). So ilustrados nas Figuras 1(a), (b) e (c) o circuito amplificador
adotado, o circuito necessrio anlise CC e o circuito adotado anlise AC (fazendo uso do
modelo de pequenos sinais do TBJ), respectivamente.
Vcc
R1
+
-
Rc
Vcc
R1
Rc
Cc
0
R3
C1
Q1
Q1
RL
Vi
R4
R2
Re
Ce
R2
(b)
(a)
B
R3
ii
Vi
R1
R2
C
io
ib
R4
Re
rp
.ib
ro
Rc
RL
E
0
(c)
Figura 1. (a) Circuito amplificador, (b) circuito utilizado para anlise CC e (c) circuito utilizado
para anlise AC.
Nota1: Nota-se que ao circuito da Figura 1(a) so acrescentados os resistores 3 e 4, fato que se
justifica pela necessidade de medio da corrente de entrada no circuito durante a anlise
experimental, como forma de serem comparados os parmetros de pequenos sinais obtidos por
anlise terica, simulao e experimento.
25
O esquemtico do circuito experimental tratado na Figura 2.
+ Vcc
-
R1
Rc
Cc
R3
1 -C1
+
1k
10u
Q1
+ -
10u
Vi
R4
1k
R2
Re + Ce
- 22u
RL
10k
0
Vcc
= 20
[V]
[Tenso contnua aplicada ao circuito de sada].
Vc
= 8 a 10 [V]
[Intervalo de tenso mdia adotado em projeto];
Vth
=5
[Tenso Thvenin];
Ib
= 100 [uA]
[Corrente de base adotada];
Pd
= 0,15 [W]
[Potncia dissipada];
Vce
=8
[V]
[Tenso de operao do transistor];
Vi
= 100
[mV]
[Tenso de pico a pico];
fc
= 10
[KHz] [Freqncia do sinal de entrada]; e
Q1
BC546
[V]
[Transistor NPN utilizado].
Osciloscpio (1);
Gerador de funo (1);
Multmetro (1); e
Nota : Adotou-se o ponto de operao utilizando a curva caracterstica de sada do componente,

considerando a curva para um Ib (100 uA), Vce (8V) e Pd (0,15W).
Nota3: aconselhvel utilizar resistores com tolerncia reduzida para os elementos R3, R4 e RL.
26
a) Determinar e especificar os resistores comerciais utilizados necessrios a polarizao CC; e
6. PROCEDIMENTO
computacional monte o circuito experimental proposto. Mantenha a fonte Vcc desligada.
b) Com o sinal de tenso Vi corretamente calibrado, conecte-o ao circuito de entrada de tal forma
que o sinal AC aplicado ao circuito (ponto 1) seja amplificado na sada (ponto 2). Ligue e ajuste a
fonte de tenso Vcc ao valor indicado. Fazendo uso do osciloscpio: mea a tenso (pico a pico) no
ponto 1, mea a tenso (pico a pico) no ponto 2, e finalmente mea a tenso (pico a pico) sobre o
resistor R3. Preencha a Tabela 1.
Tabela 1. Resultados: terico, simulado e experimental.

Valores de tenso (pico a pico terico, simulado e experimental) [V]
Terico
Simulado
Experimental
Ponto 1
Ponto 2
Resistor R3
Parmetros do modelo de pequenos sinais
Terico
Simulado
Experimental
Av (ganho de tenso)
Ai (ganho de corrente)
Zi (impedncia de entrada)
Zo (impedncia de sada)
7. QUESTIONRIO
a) Apresente as formas de onda nos pontos 1 e 2 (Figura 2), e comente os resultados.
Nota4: a Figura 3 no Apndice pode ser utilizada como exemplo ilustrativo.

b) Explique o procedimento experimental para se obter os parmetros do modelo AC.
c) Apresente o equacionamento em forma literal referente aos parmetros do modelo de pequenos
sinais para o circuito proposto na Figura 2. Faa uso deste equacionamento e obtenha os parmetros
do modelo de pequenos sinais terico e simulado.
d) Comente e compare detalhadamente os resultados obtidos por meio da anlise terica, simulao
e experimento para o modelo de pequenos sinais, conforme a Tabela 1.
27
e) Fazendo referncia a uma aplicao do TBJ como amplificador de sinais, apresente um circuito
amplificador de udio utilizando TBJs e descreva o seu funcionamento.
8. APNDICE
20mV
0V
-20mV
V(ponto1)
4.0V
0V
-4.0V
V(ponto2)
10V
5V
0V
9.0ms
9.1ms
V(Coletor)
9.2ms
9.3ms
Time
Figura 3 - Formas de onda obtidas em simulao.
9.4ms
9.5ms
28
PRTICA N 07 CURVAS CARACTERSTICAS DO TRANSISTOR FET

1. OBJETIVOS
O objetivo principal desta prtica levantar e traar as curvas caractersticas de um
transistor FET (MOSFET tipo intensificao) mediante simulao e experimentao.
2. INFORMAO TERICA
O transistor MOSFET tipo N polarizado corretamente e o smbolo grfico so ilustrados na
Figura 1. Um par de curvas caractersticas necessrio para descrever o comportamento do
componente: uma curva de dreno e a uma curva de transferncia (estas curvas so amplamente
encontradas nas folhas de especificao do componente), as quais so apresentadas na Figura 2.
ID
n
n
I G=0
VGS
+
-
SS
VDS
IS
S
S
n
Figura 1 - Polarizao MOSFET tipo N e smbolo grfico.
Figura 2 - Curvas caractersticas: (a) curva de dreno e (b) de transferncia.

Para um ponto de operao adotado, obtido a partir da interseo entre a curva de carga e
curva de transferncia, o circuito com FET projetado para diversas aplicaes: corte-saturao e
amplificao de sinais; interessante que tal ponto escolhido esteja interno a curva que limita a
regio de operao do FET real, tendo em vista a limitao das caractersticas externas as quais o
componente esteja submetido (esforos).
29
Id
0...0.2 A
Rd
Rg
+
Vgs
Q1
1Meg
--
Vcc
+
V Vds
- 0...20 V
0
Vcc
= 0 a 12 [V]
[Tenso contnua aplicada ao circuito].
Vgs
= 1 a 2,1 [V]
[Tenso gate-source aplicada];
Pd
= 0,7
[Potncia dissipada no componente]; e
Q1
2N7000
[W]
[MOSFET VMOS canal N utilizado 0,35A/1W].
Os instrumentos utilizados nesta prtica so listados a seguir:
Voltmetro (1);
Ampermetro (1); e
a) Determinar e especificar os resistores comerciais utilizados;
Nota1: Utilize as curvas apresentadas na Figura 4 de modo que as especificaes e consideraes

de projeto sejam atendidas.
6. PROCEDIMENTO
computacional, monte o circuito experimental proposto. Mantenha as fontes Vgs e Vcc desligadas.
Nota2: Verifique a disposio dos terminais do MOSFET.
30
b) Ligue a fonte Vgs e ajuste o sinal de tenso, aplique-o aos terminais G e S do MOSFET de
modo a polariz-lo e regule a amplitude do sinal de modo a ajustar o valor da tenso ao exigido;
ligue a fonte Vcc, conecte-a ao circuito e regule a tenso desta fonte de modo a ajustar o valor da
tenso Vds medida por um voltmetro ao exigido e com um ampermetro mea a corrente no dreno
Id obtida. Este procedimento deve ser repetido e os campos da Tabela 1 preenchidos.

Corrente no coletor medida Id (mA)
Vds (V)
0
0,1
0,2
0,3
0,5
1,5
1,5
1,7
1,8
Vgs(V)
1,9
22
2,1
7. QUESTIONRIO
a) Traar as curvas Id = f(Vds) e Id = f(Vgs) do MOSFET: experimental e simulada.
Nota3: A Figura 4 no Apndice pode ser utilizada como exemplo ilustrativo.

b) Comente detalhadamente a respeito das curvas traadas em (a) do item (7) explorando os
seguintes tpicos: polarizao utilizada, curvas caractersticas e limites de operao.
c) Consultando a folha de dados do FET adotado durante a prtica, comente a respeito das
principais caractersticas de operao, bem como os limitantes de operao.
d) Pesquise os tipos de MOSFET: MOS de sinal, DMOS, VMOS, UMOS e MOSFET de Potncia.
8. APNDICE
31
1.3A
Vg = 3V
1.0A
Id(A)
Vg = 2,4V
0.5A
Vg = 2,2V
Vg = 2V
0A
0V
Vg = 1,8V
2V
4V
6V
8V
10V
Vds(V)
Figura 4 - Curva caracterstica de sada Id = f(Vds) obtida em simulao.
32
PRTICA N 08 FET OPERANDO COMO CHAVE

1. OBJETIVOS
O objetivo principal desta prtica o projeto e a analise de um drive de acionamento de um
MOSFET de potncia mediante simulao e experimentao.
2. INFORMAO TERICA
Uma aplicao dos transistores MOSFET de potncia bastante comum em circuitos de
processamento de energia, onde os estados de corte e de saturao devem ser definidos. Circuitos
auxiliares capazes de acionar tais chaves so necessrios, de modo a permitir que circuitos de sinais
controlem circuitos de potncia elevada.
Estando o MOSFET trabalhando como chave e aplicada uma tenso dreno-fonte maior ou
igual tenso de limiar (Vgsth), os fenmenos de armazenamento ou recombinao dos portadores
minoritrios, que caracterizam os aspectos capacitivos eletrostticos e de depleo, vo determinar
seu comportamento em comutao, conforme a Figura 1. Portanto, as cargas a remover so das
capacitncias intrnsecas, razo pela qual durante a comutao so exigidas correntes de porta
elevada, quando so desejados tempos de comutao reduzidos mesmo em operao em baixa
freqncia, de modo a minimizar a potncia perdida na comutao. A capacitncia de entrada
definida como a soma entre as capacitncias gate-dreno (Cgd) e gate-source (Cgs), e a
capacitncia de sada a capacitncia dreno-source (Cds).
Cgd D
M1
Cds
Cgs
S
Figura 1 - Representao das capacitncias intrnsecas.

A anlise do circuito, apresentado na Figura 2, fundamenta-se nos estados bem definidos
de corte e de saturao da chave de potncia, cujo sinal de controle gerado por um drive de
acionamento. Na primeira etapa, um sinal nvel alto (5V) gerado pela fonte de tenso V1, o
transistor Q2 entra em estado de saturao e passa a conduzir uma correte de coletor Ic2, o divisor
de tenso formado pelas resistncias R4 e R5 garante que o transistor Q3 entre em estado de
saturao e conduza uma corrente Ie3, uma parcela desta corrente faz o diodo D1 conduzir, Q1
entrar em estado de corte, um impulso elevado de corrente exigido e uma tenso Vgs surge entre
os terminais G e S. Na segunda etapa, um sinal de nvel baixo (0V) gerado pela fonte de tenso
V1, o transistor Q2 entra em estado de corte e no mais circular a corrente Ic2, estando os
terminais de base e emissor do transistor Q3 no mesmo potencial (15V), este estar em estado de
corte, a carga armazenada no capacitor intrnseco Cgs contribui para o aparecimento de uma tenso
capaz de polarizar o transistor Q1, levando-o a saturao e drenando rapidamente a carga
armazenada, proveniente da etapa anterior (quando saturado).
33
+
-
R5
R1
120
Ie 3
Vcd
Q3
0
Id 1
R4
VC2
R6
D1
R2
ID
Vgate
M1
22
Ic 2
+
-
Vcc
VE1
R3
680
Q2
Vdreno
Q1
D2
R7
10k
Vpulse
0

Vcc
= 15
[V]
[Tenso contnua aplicada ao circuito de potncia]; e
Vcd
= 15
[V]
[Tenso contnua aplicada ao circuito de controle].
Hfe = = 40
Id1
= 400
[mA]
[Corrente de gatilho];
Vbe
= 0,7
[V]
[Tenso da juno base-emissor];
Vpulse = 2,7
[V]
[Amplitude da tenso forma de onda quadrada Don = 0,25];
fc
= 10
[kHz] [Freqncia do sinal de entrada];
D1
UF4007
[Diodo Ultra Fast Recovery];
D2
1N5246
[Diodo zener 16V 0,5W];
M1
IRF 540
[Mosfet de Potncia];
Q2
BC546 [Transistor TBJ NPN utilizado]; e
Q1, Q3
BC327 [Transistor TBJ PNP utilizado].
[Ganho de corrente dos transistores para saturao forte];
Os instrumentos e equipamentos utilizados nesta prtica so listados a seguir:
Osciloscpio (1);
Multmetro (1);
Gerador de funo (1); e
34
b) Simular o circuito no ORCAD referente ao procedimento, analisar resultados esperados e
esboar algumas formas de onda pertinentes (VC2, VE1, Vgate e Vdreno) no Quadro 1.
6. PROCEDIMENTO
a) A partir do esquemtico apresentado na Figura 2 e anlise dos resultados obtidos no prlaboratrio monte o circuito experimental proposto. Mantenha as fontes Vcd e Vcc desligadas.
b) Com o sinal de tenso Vpulse corretamente calibrado, aplique-o ao circuito de modo a polarizar
a juno base-emissor de Q2, mantendo assim uma corrente de base pulsada; ligue a fonte de
tenso Vcd e a conecte ao circuito de controle, ajuste a tenso desta para o valor considerado e
verifique com o osciloscpio as formas de onda de tenso em VC2, VE1 e Vgate. Em seguida,
ligue a fonte de tenso Vcc e a conecte ao circuito de potncia, ajuste a tenso desta para o valor
considerado e verifique com o osciloscpio a forma de onda de tenso em Vdreno. Esboce as
formas de onda experimentais requeridas no Quadro 1.
Quadro 1. Formas de onda simulada e terica.

VC2(V)
t( )
VE1(V)
t( )
t( )
Vgate(V)
Vdreno(V)
t( )
35
7. QUESTIONRIO
a) Traar as formas de onda de tenso experimental e simulada: VC2, VE1, Vgate e Vdreno.
b) Comente detalhadamente a respeito das curvas traadas em (a) do item (7) tomando como
referncia o comportamento do circuito.
c) Determine a perda total do MOSFET em simulao.
Nota1: Procedimento para clculo apresentado no apndice.

d) Pesquisar a respeito dos tipos de encapsulamento para MOSFET.
e) Apresente um circuito detalhado para acionamento de MOSFET de potncia (diferente do
apresentado na prtica) e apresente uma explicao detalhada do seu funcionamento.
f) Explique a funo dos componentes D2 e R7 no circuito da Figura 3.
g) Pesquise aplicaes prticas que utilizem o MOSFET funcionando como chave.
8. APNDICE
Clculo das perdas para MOSFET de potncia.
100
50
0
-20
3.14995ms
3.15000ms
3.15005ms
3.15010ms
3.15015ms
3.15020ms
Time
iD ,vDS
VCC
(a)
ID
VDSsat
0
tr
(b)
Figura 3 Perdas: (a) entrando em conduo e (b) detalhes.
36
100
50
0
-20
3.479285ms
3.479600ms
3.480000ms
3.480400ms
3.480796ms
Time
(a)
iD ,vDS
VCC
ID
VDSsat
0
tf
(b)
Figura 4 Perdas: (a) entrando em bloqueio e (b) detalhes.

Perdas do MOSFET em conduo
iD (t ) = I D
t
I Deff
t
1 on
1 on 2
2
=
(iD (t ) ) dt =
I D dt = I D on
TS 0
TS 0
TS
2 t
2
PMOS (cond ) = RDS I Deff = RDS I D on
TS
Perdas na entrada em conduo
iD (t ) =
ID
t
tr
vDS (t ) = VCC
p MOS (t ) = iD (t ) vDS (t )
t
PMOS ( on )
1 r
= p MOS ( on ) dt
TS 0
PMOS ( on ) =
1
VCC I D t r f S
2

Perdas do MOSFET no bloqueio
iD (t ) = I D
vDS (t ) = VCC
ID
t
tf
p MOS (t ) = iD (t ) vDS (t )
tf
PMOS ( off )
1
= p MOS ( off ) dt
TS 0
PMOS ( off ) =
1
VCC I D t f f S
2
Perda Total do MOSFET
PMOS (Total ) = PMOS ( cond ) + PMOS ( on ) + PMOS ( off )
37
38
PRTICA N 09 FET OPERANDO COMO AMPLIFICADOR DE SINAIS

1. OBJETIVOS
O objetivo principal desta prtica o projeto e a analise do funcionamento de um MOSFET
canal N como amplificador de sinais mediante simulao e experimentao.
2. INFORMAO TERICA
Fazendo uso da configurao de polarizao por divisor de tenso, o MOSFET capaz de
amplificar pequenos sinais. Durante a etapa de projeto, uma seqncia de passos deve ser seguida
de forma a facilitar a anlise e a compreenso do circuito. Primeiramente, faz-se uso da anlise CC
como forma de dimensionar os valores dos componentes do circuito para um ponto de operao
corretamente escolhido; em seguida, fazendo uso da anlise AC (anlise de pequenos sinais)
determinam-se os diversos parmetros do circuito (ganho de tenso, ganho de corrente, impedncia
de entrada e impedncia de sada). So ilustrados nas Figuras 1(a), (b) e (c) o circuito amplificador
adotado, o circuito necessrio anlise CC e o circuito adotado anlise AC (fazendo uso do
modelo T com resistncia rO), respectivamente.
Vcc
R1
+
-
Rd
Vcc
R1
Rd
Cd
0
R3
C1
Q1
Q1
RL
Vi
R4
R2
Rs
Cs
R2
(b)
(a)
G
R3
ii
Vi
R1
D
i
ig =0
R4
Rs
R2
id
ro
1/gm
Rd
RL
(c)
Figura 1 - (a) Circuito amplificador, (b) circuito utilizado para anlise CC e (c) circuito utilizado
para anlise AC.
Nota: Nota-se que ao circuito da Figura 1(a) so acrescentados os resistores 3 e 4, fato que se
justifica pela necessidade de medio da corrente de entrada no circuito durante a anlise
experimental, como forma de serem comparados os parmetros de pequenos sinais obtidos por
experimento, simulao e anlise terica.
39
O esquemtico do circuito experimental tratado na Figura 2.
+ Vcc
-
R1
Rd
Cd
D
R3
1 -C1
+
1k
10u
+ -
Q1 10u
G
+ Vi
R4
1k
R2
Rs + Cs
- 22u
RL
10k
0
Vcc
= 20
[V]
[Tenso contnua aplicada ao circuito de sada].
Vd
= 8 a 10 [V]
[Intervalo de tenso mdia adotado em projeto];
Vgs
= 1,8
[V]
[Tenso no gate-source];
Pd
= 0,7
[W]
[Potncia dissipada no MOSFET];
Vds
=8
[V]
[Tenso de saturao do MOSFET];
Vi
= 100 [mV]
fc
= 10
Q1
2n7000
[Tenso de pico a pico];
[KHz] [Freqncia do sinal de entrada]; e

[MOSFET VMOS canal N utilizado].
Osciloscpio (1);
Gerador de funo (1);
Multmetro (1); e
Nota : Adotou-se o ponto de operao utilizando a curva caracterstica de sada do componente,

considerando a curva para um Vgs (1,8V) e Vds (8V).
Nota2: aconselhvel utilizar resistores com tolerncia reduzida para os elementos R3, R4 e RL.
40
a) Determinar e especificar os resistores comerciais utilizados necessrios a polarizao CC; e
6. PROCEDIMENTO
computacional monte o circuito experimental proposto. Mantenha a fonte Vcc desligada.
b) Com o sinal de tenso Vi corretamente calibrado, conecte-o ao circuito de entrada de tal forma
que o sinal AC aplicado ao circuito (ponto 1) seja amplificado na sada (ponto 2). Ligue a fonte
Vcc. Fazendo uso do osciloscpio: mea a tenso (pico a pico) no ponto 1, mea a tenso (pico a
pico) no ponto 2, e finalmente mea a tenso (pico a pico) sobre o resistor R3. Preencha a Tabela 1.
Tabela 1. Resultados: terico, simulado e experimental.

Valores de tenso (pico a pico terico, simulado e experimental) [V]
Terico
Simulado
Experimental
Ponto 1
Ponto 2
Resistor R3
Parmetros do modelo de pequenos sinais
Terico
Simulado
Experimental
Av (ganho de tenso)
Ai (ganho de corrente)
Zi (impedncia de entrada)
Zo (impedncia de sada)
7. QUESTIONRIO
a) Apresente as formas de onda experimentais nos pontos 1 e 2 (Figura 2), e comente os resultados.
Nota: a Figura 3 no Apndice pode ser utilizada como exemplo ilustrativo.

b) Explique o procedimento experimental para se obter os parmetros do modelo AC.
c) Apresente o equacionamento em forma literal referente aos parmetros do modelo de pequenos
sinais para o circuito proposto na Figura 2. Faa uso deste equacionamento e obtenha os parmetros
do modelo de pequenos sinais terico e simulado.
d) Comente e compare detalhadamente os resultados obtidos por meio da anlise terica, simulao
e experimento para o modelo de pequenos sinais, conforme a Tabela 1.
41
e) Fazendo referncia a uma aplicao do MOSFET como amplificador de sinais, apresente um

circuito amplificador de udio utilizando MOSFET e descreva o seu funcionamento.
8. APNDICE
40mV
0V
-40mV
4.0V
V(ponto1)
0V
-4.0V
12V
V(ponto2)
8V
4V
9.0ms
V(dreno)
9.2ms
9.4ms
9.6ms
Time
Figura 3 - Formas de onda obtidas em simulao.
9.8ms
10.0ms
42
PRTICA N 10 CIRCUITOS COM AMPLIFICADORES OPERACIONAIS

1. OBJETIVOS
O objetivo principal desta prtica levantar e traar a curva de ganho em freqncia
referente dinmica de um amplificador operacional (AMP-OP) real e verificar no idealidades.
2. INFORMAO TERICA
Um amplificador operacional ideal um amplificador de alto ganho, com banda-passante
ilimitada. O amplificador operacional real normalmente construdo recorrendo utilizao de
sub-circuitos, compostos por transistores TBJ e ou FET como componentes ativos, de modo a
reunir em uma nica pastilha circuitos elaborados. Algumas limitaes de ordem fsica (ganho
infinito, necessidade de correntes ou tenses de polarizao, realimentao e no linearidades, entre
outros) vo condicionar as caractersticas de operao estvel. Circuitos de compensao interna
so projetados de modo a reduzir o ganho em malha aberta (AVD) com o aumento da freqncia,
garantindo assim a estabilidade. Em aplicaes prticas, comum o uso de componentes passivos
(resistores e capacitores, entre outros) conectados externamente ao AMP-OP, de modo a reduzir o
ganho de tenso do circuito a um valor bastante reduzido (ganho em malha fechada, ACE),
acarretando assim a uma srie de benefcios como: o ganho de tenso do amplificador mais
estvel e preciso, o qual estabelecido por componentes externos; a impedncia de entrada do
circuito assume um valor maior em relao ao AMP-OP isolado; a impedncia de sada do circuito
assume um valor menor em comparao ao AMP-OP isolado; e a resposta em freqncia do
circuito ocupa uma faixa maior do espectro de freqncia.
O grfico do ganho em funo da freqncia (Av = f(fs)) obtido a partir de um circuito com
AMP-OP, ilustrado na Figura 1, trata o comportamento do ganho de tenso, quando um sinal de
tenso senoidal com amplitude definida e freqncia varivel aplicado entrada. A freqncia
tratada no eixo das abscissas em escala logartmica e o ganho tratado no eixo das ordenadas em
[V/V]; comumente o ganho tratado em decibis [dB], conforme a Eq. (1).
Av [V/V]
A VD
0,707.A VD
1
0
f 1 fs [Hz]
fc
Figura 1 - Grfico do ganho em funo da freqncia.
Av = 20 . log(|
Vo
|)
Vi
(1)
Nota-se na Figura 1, que em baixas freqncias, prximo operao DC (abaixo de fc), o

ganho dado por AVD, a freqncia de corte (fc) do AMP-OP definida para 70,7% do ganho DC e
a freqncia para ganho unitrio (f1) ocorre para a tenso de sada igual tenso de entrada.
43
RL 0
Vi
+
-
V+
LM741
6
+
-
Vcc
Vo
0
C1
R0 +
10k -
VVsin
Vcc
RF
0
0
Vcc
= 15
[V]
Vsin
=1
fs
= 100 a 1M
C1
LM 741
[V]
[Tenso de pico a pico do sinal senoidal];

[Hz]
[Freqncia do sinal senoidal]; e

[AMP-OP utilizado].
Multmetro (1);
Osciloscpio (1);
a) Simular o circuito no ORCAD referente ao procedimento, analisar resultados esperados, traar
6. PROCEDIMENTO
computacional, monte o circuito experimental proposto. Mantenha as fontes Vcc desligadas.
Nota1: aconselhvel utilizar resistores com tolerncia reduzida para os elementos RF e RL.
44
b) Utilizando as resistncias RF=10k e RL=1k, aplique ao ponto (Vi) o sinal de tenso senoidal
com tenso pico-a-pico constante e freqncia definida na Tabela 1. Ligue as fontes Vcc e mea a
tenso no ponto Vo com o osciloscpio e determine a resposta em freqncia para o ganho do
AMP-OP (Av).
c) Obtenha a freqncia de corte (fc) e a freqncia para ganho unitrio (f1) do AMP-OP.
d) Repetir os passos (b) e (c) do item (6), para as resistncias RF=22k e RL=1k.

Fs (Hz)
100
300
700
1k
3k
7k
10k
30k
70k
100k
200k
300k
700k
1M
Vi (Vpp)
Vo (Vpp)
Av (V/V)
Av (dB)
Fs (Hz)
Vi (Vpp)
Vo (Vpp)
Av (V/V)
Av (dB)
Fc (Hz)
F1 (Hz)
Nota: A Tabela 1 deve ser replicada para cada circuito experimental.

7. QUESTIONRIO
a) Traar as curvas de ganho Av [dB] = f(fs [Hz]) (grfico de ganho) para os passos (b) e (d) do
item (6): experimental e simulada.
b) Comparar as curvas de ganho traadas em (a) item (7) (indicando valores de freqncia de corte)
com aquela esperada para o modelo real do amplificador operacional (folha de dados) e comente
detalhadamente seus resultados.
c) Explique o comportamento das formas de onda apresentadas na Figura 3.
d) Consultando a folha de dados do AMP-OP adotado durante a prtica e comente a respeito das
principais caractersticas de operao, bem como os limites de operao.
e) Para AMP-OP defina os principais parmetros relacionados: ganho diferencial, ganho de modo
comum, largura de banda, impedncia diferencial de entrada, impedncia de sada, mxima taxa de
crescimento da tenso de sada e tenso de desvio de entrada.
f) Explique o procedimento experimental para se obter o grfico de fase.
g) Consultando a folha de dados dos AMP-OPs: LM741 e LM311; faa um comparativo entre as
suas caractersticas e indique aplicaes especficas mais adequadas ao uso destes (baseado no
roteiro desta prtica).
45
8. APNDICE
5.0V
0V
-5.0V
450ms
460ms
Vi(1Vpp)
Vo
470ms
480ms
490ms
500ms
Time
Frequncia de 100 Hz
500mV
0V
-500mV
910.82us
912.00us
Vi(1Vpp)
Vo
914.00us
916.00us
Time
Frequncia de 1 MHz
Figura 3 Formas de onda obtidas em simulao (com RF=10k e RL=1k) para as frequncias
de 100 Hz e 1 MHz.
46
PRTICA N 11 APLICAES PRTICAS COM LM741

1. OBJETIVOS
O objetivo principal desta prtica analisar e verificar o comportamento do amplificador
operacional (AMP-OP) em diferentes aplicaes mediante simulao e experimentao.
2. INFORMAO TERICA
Diversos circuitos analgicos e circuitos digitais fazem uso AMP-OP em aplicaes que
exigem a manipulao de sinais, tais como: comparao, amplificao e integrao, entre outras; de
modo a explorar suas caractersticas construtivas.
Um modelo equivalente de um AMP-OP ideal, descrito por um circuito esquemtico,
ilustrado na Figura 1. Verificam-se alguns elementos essenciais ao modelo ideal: impedncia de
entrada (Ri), impedncia de sada (Ro) e o ganho de tenso (Av).
VRi
2e6
V+
Av
Ro
+ +
- 75
E
0
Vo
GAIN = 200
Figura 1- Modelo ideal LM 741.
Como forma de limitar o ganho componente em malha aberta elementos externos so
conectados ao AMP-OP, contribuindo assim para um ganho limitado em malha fechada.
apresentado na Figura 2 um modelo equivalente ao modelo real do LM741 utilizado em simulao.
U1
3
V+
7
OUT
LM741
4
V-
OS2
5
6
1
OS1
Figura 2- Modelo simulado referente ao LM 741.

Portanto, o LM741 integra uma grande variedade de circuitos clssicos de modo a serem
exploradas suas caractersticas de operao. Os seguintes circuitos a serem experimentados so
citados: seguidor, comparador, amplificador inversor, amplificador no-inversor e somador
inversor, entre outras combinaes.
47
V-
V2
Va
Va
Vo1
+
7
6
3
Vb
Ro
10k
(b)
(a)
RF
RF
VRL
Va
VRL
Vo3
V+
Va
RL1
V+
2
RL2
V-
Vcc
1
Vo5
+
7
V+
(e)
6
3
+
-
Vb
(d)
V4
Ro
10k
RF
Va
Vo4
(c)
Ro
10k
Ro
10k
7
V+
V+
Vo2
Ro
10k
5
0
+
Vcc
-
Vo
3
0
Ro
10k
V+
(f)
Figura 3. Esquemticos a serem montados durante o experimento: (a) seguidor, (b) comparador,
(c) amplificador inversor, (d) amplificador no-inversor, (e) somador inversor e (f) detalhe da
alimentao do integrado.
48

Vcc
= 15
[V]
Av
=2
[V/V] [Ganho dos circuitos].
[Tenso contnua aplicada ao circuito]; e
C1
LM 741
Va
=6
[V]
fa
=1
[kHz] [freqncia do sinal Va]; e
Vb
= -2
[V]
[AMP-OP utilizado];
[Tenso contnua].
Voltmetro (1);
Osciloscpio (1);
algumas formas de onda pertinentes no Quadro 1.
Nota1: Utilize um potencimetro 2,2K/1W para obter a tenso contnua Vb.

Nota2: Adote valores para as resistncias acima de 10K.
6. PROCEDIMENTO
computacional, monte os circuitos experimentais propostos. Mantenha as fontes Vcc desligadas.
b) Ligue as fontes Vcc, para o circuito (a) da Figura 2 trace no Quadro 1 a forma de onda Vo1.
c) Para o circuito (b) da Figura 2 trace no Quadro 1 a forma de onda Vo2.
d) Para o circuito (c) da Figura 2 trace no Quadro 1 a forma de onda Vo3.
e) Para o circuito (d) da Figura 2 trace no Quadro 1 a forma de onda Vo4.
f) Para o circuito (e) da Figura 2 trace no Quadro 1 a forma de onda Vo5.
49
Quadro 1. Forma de onda simulada e forma de onda experimental.

Vo1(V)
t( )
Vo2(V)
t( )
Vo3(V)
t( )
Vo4(V)
t( )
Vo5(V)
t( )
7. QUESTIONRIO
a) Apresente as formas de onda experimentais e simuladas obtidas.
b) Para cada um dos circuitos apresentados na Figura 2 determine a expresso para o ganho de
tenso (Av) em forma literal, em funo das tenses aplicadas s portas e resistncias do circuito.
c) Para os resultados experimentais e simulados obtidos, faa um breve comentrio.
d) Utilizando o modelo ideal do LM741 apresentado na Figura 1, apresente e justifique os
resultados de simulao obtidos referente ao esquemtico (e) da Figura 3.
e) Para o circuito do amplificador diferencial apresentado na Figura 4 (tambm conhecido como
amplificador diferenciador de instrumentao), determine a expresso que relaciona a tenso de
sada (Vo) em funo da corrente (Is) e das resistncias do circuito.
50
f) Para o circuito do amplificador diferencial apresentado na Figura 4, supondo uma corrente Is

capaz de variar de 0 a 1A, determine as resistncias do circuito de modo que a tenso na sada Vo
possa variar de 0 a 10 V (proporcional a variao da corrente) e valide seus resultados obtidos por
simulao (adote Rs = 1 e as demais resistncias valores acima de 10k).
R4
0
R3
Va
Is
Vb
Rs
+Vcc
U1
7
3
+
6
R1
Vo
4
0
R5
R2
Figura 4- Amplificador diferenciador de instrumentao.
51
52
PRTICA N 12 FILTROS ATIVOS

1. OBJETIVOS
O objetivo principal desta prtica analisar e verificar o comportamento dos diferentes
filtros ativos mediante simulao e experimentao.
2. INFORMAO TERICA
Diversos circuitos de potncia e circuitos de sinais fazem uso de filtros. Os filtros so
circuitos adicionais, cuja funo permitir a banda passante em determinadas faixas de freqncia
e atenuar as demais, de modo a limitar e ou definir a sua dinmica caracterstica ao longo do
espectro de freqncia. Os filtros ativos utilizam um Amplificador Operacional (AMP-OP), que
acrescido ao filtro RC (filtro passivo), cuja funo ajustar o ganho e isolamento de sinal, de modo
a manter as caractersticas em freqncia do filtro passivo constante.
So apresentadas na Figura 1 as caractersticas de resposta em freqncia pertencentes aos
filtros de 1 ordem: passa-baixas e passa-altas; na Figura 2 so mostrados os esquemticos dos
circuitos respectivos; e as Eqs. (1) e (2) definem a freqncia de corte (fc) do filtro RC e o ganho
de tenso DC do amplificador operacional (AvAO).
40
20
20
0
20
20
40
10
100
3
1.10
4
1.10
5
1.10
10
100
mdulo
3
1.10
4
1.10
5
1.10
4
1.10
5
1.10
mdulo
100
0
50
50
90
10
100
3
1.10
4
1.10
5
1.10
10
fase
(a)
100
3
1.10
fase
(b)
Figura 1- Resposta em freqncia para os filtros ativos: (a) passa-baixas e (b) passa-altas.
fc =
1
2 . . R . C
(1)
RF
RL
(2)
Av AO = 1 +
53
O filtro passa-baixas permite a passagem apenas das componentes do sinal com freqncia
abaixo da freqncia de corte e o filtro passa-altas permite a passagem apenas das componentes do
sinal com freqncia acima da freqncia de corte. notado na Figura 1 ganho de tenso unitrio.
RL
RF
+VCC
-VCC
Vi'
C1
7 V+
Vcc
Ro
C +VCC
Vsin
-VCC
Vi'
10k
4 V-
Vi
Vo
Vsin
Vi
-VCC
Vcc
2 4 V-
RF
RL
+ C1
7 V+
R +VCC
Vo
Ro
10k
(a)
(b)

Vcc
= 15
[V]
Vsin
=1
fs
= 100 a 1M
[Hz]
C1
LM 741
[AMP-OP utilizado].
[V]

[Freqncia do sinal senoidal]; e
Nota : Adotar RF = 10k e RL = 1k.

Voltmetro (1);
Osciloscpio (1);
a) Identificar na Figura 2, o tipo de filtro (passa-baixas ou passa-altas).
b) Determinar a freqncia de corte (fc) do filtro e a freqncia de ganho unitrio (f1) do conjunto
AMP-OP mais filtro RC (filtro ativo) para cada configurao.
54
c) Simular o circuito no ORCAD referente ao procedimento, analisar resultados esperados, traar

6. PROCEDIMENTO
computacional, monte os circuitos experimentais propostos. Mantenha as fontes Vcc desligadas.
Nota2: aconselhvel utilizar resistores com tolerncia reduzida para os elementos RF e RL.
b) Utilizando C=1 nF e R=10 k, aplique ao ponto (Vi) o sinal de tenso senoidal com tenso picoa-pico constante e freqncia definida na Tabela 1, mea a tenso nos pontos Vo e Vi com o
osciloscpio e determine a resposta em freqncia para o ganho do filtro ativo (Av).
c) Verifique as freqncias de corte (fc) do filtro e ganho unitrio (f1) do filtro ativo.
d) Repetir os passos (b) e (c), com C=1 nF e R=22 k para ambos os circuitos.

Fs (Hz)
100
300
700
1k
3k
7k
10k
30k
70k
100k
200k
300k
700k
1M
Vi (Vpp)
Vo (Vpp)
Av (V/V)
Av (dB)
Fs (Hz)
Vi (Vpp)
Vo (Vpp)
Av (V/V)
Av (dB)
Fc (Hz)
F1 (Hz)
Nota3: A Tabela 1 deve ser replicada para o cada circuito experimental.

7. QUESTIONRIO
a) Traar as curvas de ganho Av = f(fs) para os passos (b) e (d) referente ao filtro ativo e o filtro
RC: experimental e simulada.
b) Comparar as curvas de ganho traadas em (a) com aquela esperada para o modelo real do
amplificador operacional (folha de dados) e comente a influncia do AMP-OP durante a anlise do
ganho do filtro ativo.
c) Pesquise a respeito de trs aplicaes em circuitos eletrnicos que exijam o uso de filtros ativos.
d) Projete um filtro ativo passa-altas e considerando um dado ponto de operao apresente: o
comportamento da resposta em freqncia (mdulo e fase), o circuito proposto, determinao da
freqncia de corte, especificao dos componentes comerciais e comente seus resultados.
Nota4: tratado na Planilha 1 do Apndice o projeto de um filtro passa-baixas.
55
8. APNDICE
PLANILHA 1: Projeto de um filtro passa-baixas.

R1 := 56K
(Resistncia para ajuste do ganho)
R2 := 56K
(Resistncia para ajuste do ganho)
f := 20000 [Hz] (Componente de freqncia mxima do sinal)
1. Adotando freqncia de corte (foh) abaixo de uma dcada

1
foh := f 10
foh = 2 10
f
f
oh
10
[Hz]
2. Para Rt = 1K determina-se o valor da capacitncia

[]
Rt := 1000
Co :=
Co = 7.958 10
2 Rt foh
[F]
3. A partir da funo de transferncia do filtro passa-baixas

R2
1
Vo( s ) := 1 +

R1
1
+
Co
Rt
20
20 log Vo( s )
)
0
20
10
100
1 .10
1 .10
1 .10
1 .10
10
100
1 .10
1 .10
1 .10
1 .10
180
arg Vo( s)
90
50
100
150
56
PRTICA N 13 FONTE AUXILIAR REGULADA A TRANSISTOR COM PROTEO

DE CURTO-CIRCUITO
1. OBJETIVOS
O objetivo principal desta prtica dimensionar os componentes de uma fonte auxiliar
regula a transistor, ajustar a proteo de curto-circuito, e verificar os resultados obtidos mediante
simulao e experimentao.
2. INFORMAO TERICA
A maioria das fontes de baixa potncia utiliza a tenso regulada em um diodo zener para
alimentar cargas resistivas. A fonte de tenso regulada a diodo zener utiliza um resistor de potncia
em srie, capaz limitar a corrente fornecida carga e ao diodo, de tal forma que a tenso na sada
permanea constante, desde que sejam obedecidas as especificaes de projeto. Algumas
desvantagens obtidas nesta fonte podem ser citadas: perdas no resistor de potncia, perda da
regulao com aumento da carga e aplicao limitada aos circuitos de sinais, entre outras. Com o
simples acrscimo de um transistor TBJ, uma pequena corrente regulada injetada na base pode ser
amplificada no termina de coletor e controlar a corrente drenada por uma carga; diferentes circuitos
auxiliares podem ser desenvolvidos como forma de tornar o dispositivo mais robusto, onde so
citados: circuito de proteo contra curto-circuito, proteo contra sobre tenso e circuitos com
realimentao em tenso/corrente, diversos outros.
O princpio de funcionamento da fonte regulada a transistor com proteo de curto-circuito
ilustrado pelo diagrama de blocos na Figura 1, onde a tenso na sada amostrada por um
circuito, que prov uma tenso de realimentao para ser comparada com uma tenso de referncia,
que resulta na atuao de um elemento de controle.
Ve
(entrada
no-regulada)
Elemento
de controle
Tenso de
referncia
Circuito
comparador
Vo
(sada
regulada)
Circuito de
amostragem
Figura 1 Diagrama de blocos de uma fonte regulada a transistor.

O circuito de proteo contra curto-circuito projetado de modo que a corrente fornecida
carga no ultrapasse a especificao de projeto. Quando um curto-circuito ocorre, o aumento da
corrente provoca um aumento da queda de tenso na resistncia srie (Rs), de modo que o aumento
da tenso na juno base-emissor polariza o transistor de proteo (Q2), o qual capaz de drenar
parte da corrente de regulao do zener, de modo a manter a corrente de carga sempre constante.
Para a correta escolha dos componentes do circuito so estabelecidos alguns critrios: o
limite de potncia dissipada nos componentes no deve ser excedido, o valor da resistncia de R3
deve ser fixado acima de 10k e o valor da resistncia de R1 deve ser determinado de modo a
garantir que o diodo opere na regio de regulao. Sendo assim, os demais elementos devem ser
determinados.
57
18k
Ve
Io
15
Q1
R1
Rs
R2
Q2
Led
C1
10uF
D1
D2
+A
0...0.2 A
+
R4
10k
Ro
Vo
0...20 V
R3
D3

Ve
= 15
[V]
[Tenso contnua aplicada ao circuito];
Vo
= 10
[V]
[Tenso na sada];
Po
= 0,5
[W]
[Potncia de sada]; e
Icc
= 60
[mA]
[Corrente de curto circuito].
= 150
[Ganho do TBJ Q1];
Q1
BD139
[Transistor de ganho];
Q2
BC546
[Transistor de proteo operando como chave];
D1
D1N5240
[Diodo Zener 10V/0,5W]; e
D2, D3
1N4148
[Transistor standard].
Voltmetro (1);
Ampermetro (1); e
a) Determinar e especificar os resistores utilizados; e
58
6. PROCEDIMENTO
computacional, monte o circuito experimental proposto. Mantenha a fonte Ve desligada.
b) Ligue a fonte Ve e com um ampermetro conectado a carga, ajuste a corrente de sada para os
valores definidos na Tabela 1, mea a tenso na carga (Ro) e preencha a Tabela 1.
Nota1: Para a carga Ro utilize um potencimetro 10K/1W.

Io (mA)
10
15
20
30
40
50
60
70
80
Vo (V)
Simulado
Vo (V)
Experimental
7. QUESTIONRIO
a) Traar as curvas de ganho Vo = f(Io): experimental e simulada.
b) Comparar as curvas traadas em (a) do item (7) e explique seus resultados.
c) Explique detalhadamente o comportamento dos componentes internos fonte quando um curtocircuito aplicado sada. Justifique sua resposta por meio de simulao.
d) Apresente o procedimento de clculo necessrio especificao dos componentes do circuito.
e) Comente a funo dos diodos D2 e D3 no circuito.
f) Pesquise a respeito da configurao Darlington e de que forma ela pode ser aplicada ao circuito
da Figura 2.
g) Explique o comportamento do circuito apresentado na Figura 3, ressaltando a funo de cada
componente do circuito.
8. APNDICE
Q1
Ve
Vo
Rsc
+VCC
R1
Q2
R2
+
Dz
RL
U1
R3
-VCC
Figura 3 Circuito limitador de corrente com AMP-OP.
59
60
PRTICA N 14 CIRCUITOS REGULADORES INTEGRADOS

1. OBJETIVOS
O objetivo principal desta prtica realizar uma aplicao dos circuitos reguladores
integrados no projeto de uma fonte de tenso simtrica e verificar os resultados obtidos mediante
simulao e experimentao.
2. INFORMAO TERICA
Os circuitos reguladores de tenso integrados so capazes de transferir de forma bastante
eficiente a potncia para a carga alimentada, onde tal transferncia se d por pulsos de tenso que
so filtrados de modo a produzir uma tenso CC uniforme. tratada na Figura 1 uma representao
em blocos do regulador de tenso com trs terminais, comumente encontrada.
Tenso diferencial
sada-entrada
IN
Corrente
de carga
Io
OUT
Regulador de
tenso
Ve
Tenso
de entrada
no-regulada
GND
Vo
Tenso de
sada regulada
-
Carga
Figura 1 - Representao em blocos do regulador de tenso de trs terminais.

Uma fonte de tenso simtrica pode ser projetada, utilizando-se um transformador com
derivao conectado rede AC, de modo que a tenso seja reduzida a um nvel de amplitude
desejada, retificada, filtrada e finalmente regulada fazendo uso de um circuito regulador integrado.
C2
+VCC
+
Vcc
0
+
-
Vcc
-VCC
1 IN OUT
GND
C1
1u
C2
100n
R3
10k
Ro
R2
4.7k
Vo1
0...20 V
0
0
+VCC
R1
4.7k
0 -VCC
VC1 4 - 2
6
+3
7
V+
Q1
Io1
+A
+ 0...0.2 A
R4
10k
Ro
Vo2
0...20 V
- Io2+
A
0...0.2 A
61

Vcc
= 12
[V]
Vo
=5
[V]
[Tenso na sada - simtrica]; e
Po
= 0,5
[W]
[Potncia em uma nica sada].
C1
LM741
[Amplificador operacional];
C2
LM7805
[Regulador integrado]; e
Q1
BD136
[Transistor de potncia].
Voltmetro (2);
Ampermetro (2); e
6. PROCEDIMENTO
computacional, monte o circuito experimental proposto. Mantenha as fontes Vcc desligadas.
b) Ligue as fontes Vcc. Com um ampermetro conectado a carga, ajuste a corrente de sada para os
valores definidos na Tabela 1, mea a tenso na carga (Ro) e preencha a Tabela 1.
Nota1: Para a carga Ro utilize um potencimetro 1K/1W.

Io (mA)
Vo1
(V)
simulado
Vo2
(V)
simulado
Vo1
(V)
experimental
Vo2
(V)
experimental
10
20
30
40
50
60
70
80
90
100
110
62
7. QUESTIONRIO
a) Explique detalhadamente o comportamento do circuito e trace as curvas Vo=f(Io): simulada e
experimental para cada uma das sadas.
b) Comparar as curvas traadas em (a) do item (7) e explique seus resultados.
c) Consultando a folha de dados do regulador LM7805 adotado durante a prtica, comente a
respeito das principais caractersticas de operao, bem como os limites de operao.
d) Utilizando um nico regulador LM7805, como possvel obter na sada uma tenso regulada
superior a 5V? (dica: pesquise na folha de dados do componente).
e) Para uma tenso Vcc = 5V refaa o Procedimento, tpico (6), apresente e comente os resultados
de simulao obtidos.
f) Fazendo uso do regulados ajustvel LM317, um circuito proposto a ser simulado apresentado
na Figura 3. Determine as resistncias de ajuste (Radj) e de carga (Ro) para uma tenso de sada (Vo)
de 10V e potncia drenada pela carga de 5W. Fazendo uso de simulao, apresente as formas de
onda Vo e Io e comente seus resultados.
8. APNDICE
D1
1N4148
U1
2
LM317K
IN
OUT
ADJ
Io
3
R1
240
1
Vcc
20Vdc
+
Ro
D2
1N4148
C1
0.1u
C2
1u
Radj
R2
10k
Vo
Cadj
1n
-
Figura 3 Circuito com regulador ajustvel LM311.
V1
V1 = 9
V2 = 0
TD = 90m
TR = 290m
TF = 10m
PW = 100m
PER = 490m
63
64
PRTICA N 15 MODULAO PWM COM LM 555

1. OBJETIVOS
O objetivo principal desta prtica realizar uma aplicao com o integrado LM 555 na
configurao astvel, e verificar os resultados obtidos mediante simulao e experimentao.
2. INFORMAO TERICA
O integrado LM 555 um dispositivo bastante estvel na obteno de osciladores e
temporizadores. Utilizado em uma aplicao de temporizador, o tempo pode ser precisamente
mensurado por resistores e capacitores externos. Na operao astvel como oscilador, a freqncia
de operao e a razo cclica so controladas por dois resistores externos e um capacitor. O circuito
pode ser sincronizado e resetado por formas de onda retangular. O circuito de sada possui ma fonte
de corrente limitada a 200 mA ou um drive para circuitos TTL (dependendo do modelo).
Algumas aplicaes com este integrado so citadas: preciso no tempo, gerao de pulsos,
tempo seqencial, gerao de tempo deslocado (adiantados ou atrasado), modulao por largura de
pulso, modulao por posio de pulso e gerador de rampa linear, entre outras.
Fazendo uma aplicao do integrado no modo astvel, ilustrada na Figura 1 a
configurao externa das resistncias, nota-se que o tempo de carga do capacitor (C) dado pelas
resistncias R1+R2 e o tempo de descarga dado pela resistncia R2; estes tempos de carga e
descarga so tratados nas Eqs. (1) e (2), respectivamente; verifica-se que a mnima razo cclica
limitada a 50% e o perodo total de oscilao tratado na Eq. (3).
+Vcc
R1
4
7
R2
RL
LM555
3
RL
6
5
10nF
0
Figura 1 Modo astvel.

Nesta prtica, feita uma aplicao do LM 555 em modo astvel, cuja funo adicionar
impulsos em alta freqncia ao sinal de controle gerado externamente. Esta aplicao bastante
til no acionamento de drives de potncia isolados por transformador de pulso, de modo que o sinal
gerado externamente apresenta impulsos em alta freqncia, contribuindo assim para a reduo nas
dimenses do transformador e a modificar as caractersticas do ncleo. O circuito apresentado na
Figura 2 obtido a partir da Figura 1 e utilizado em drives de potncia.
Analisando a Figura 2, quando o sinal de acionamento gerado, um nvel lgico alto de
tenso aplicado ao pino 4 (habilita o LM); os resistores R1 e R2, e o capacitor C1 definem a
freqncia de operao e a razo cclica, definidos nas Eqs. (4) e (5), respectivamente; a descarga
do capacitor C1 ocorre rapidamente pelo diodo D2 gerando um impulso, de modo que mais
impulsos sejam inseridos toda vez que o capacitor descarrega at que o sinal aplicado ao pino 5 v
a nvel lgico baixo.
65
t1 = 0.693.( R1 + R2 ).C
(1)
t 2 = 0.693. R2 . C
(2)
T = t1 + t 2 = 0.693. ( R1 + 2 R2 ). C
(3)
D = 1
f =
R2
R1 + 2.R2
(4)
1.44
( R1 + 2.R2 ). C1
(5)
Vcc
R1
Vpulse
4
7
6
5
D1
D2
R2
2
LM555
3
1
C1
C2
1n
0
0
Vout
M1
R3
10K

Vcc
= 15
[V]
fc
= 40
[kHz] [Freqncia do sinal de chaveamento]; e
> 98
[%]
[Razo cclica requerida ao sinal chaveado].
VPULSE = 2,5
[V]
[Amplitude do sinal externo];
fPULSE = 120
[Hz]
[Freqncia do sinal externo];
DPULSE = 40
[%]
[Razo cclica do sinal externo];
D1 e D2
1N4148
[Diodos utilizados]; e
M1
LM555
[Integrado temporizador].
66
Osciloscpio (1);
Fonte de tenso CC regulvel (1).
6. PROCEDIMENTO
computacional, monte o circuito experimental proposto. Mantenha a fonte Vcc desligada.
Nota: as formas de onda experimentais obtidas a seguir so teis na resoluo do item 7 letra (b).
b) Ligue a fonte Vcc. Conecte uma das ponteiras do osciloscpio no pino 6 do integrado, observe a
forma de onda, mea os tempos de carga e descarga do capacitor C1, e preencha a Tabela 1.
c) Conecte uma das ponteiras do osciloscpio no pino 3 (Vout) do integrado, conecte a outra
ponteira do osciloscpio no pino 4 (VPULSE), observe o que acontece, mea a razo cclica e a
freqncia do sinal experimental na sada (Vout), e preencha a Tabela 1.
Tabela 1. Resultados tericos, simulados e experimentais.

Comportamento da forma de onda da tenso no capacitor (C1)
Terico
Simulado
Experimental
Tempo de carga (tC)

Tempo de descarga (tD)
Comportamento da forma de onda da tenso no resistor (R3)
Terico
Simulado
Experimental
Razo cclica (D)

Freqncia do sinal
chaveado (fc)
7. QUESTIONRIO
a) Explique detalhadamente o comportamento do circuito.
b) Explique o comportamento das formas de onda obtidas durante o item 6 letras (b) e (c), e
compare com as formas de ondas simuladas equivalentes .
c) Consultando a folha de dados do regulador LM555 adotado durante a prtica, comente a respeito
das principais caractersticas de operao, bem como os limites de operao.
67
d) Utilizando um nico regulador LM555 na configurao astvel, como possvel obter na sada
um sinal com razo cclica inferior a 50% (dica: pesquise na folha de dados do componente).
e) Pesquise uma aplicao (fora a mencionada no item 2) que utilize o LM 555 em um gerador de
rampa linear.
8. APNDICE
3.0V
3.0V
2.0V
2.0V
1.0V
1.0V
0V
0V
V(pulse)
V(pulse)
20V
20V
10V
10V
0V
0V
-10V
0s
V(out)
50ms
Time
100ms
-10V
91.25ms 92.00ms
V(out)
Figura 3 Formas de onda: Vpulse e Vout.
94.00ms
Time
95.25ms

ESTRUTURA PARA FORMATAO DOS RELATRIOS
68

Praticas Eletronica Analogica

Enviado por

Dados do documento

Descrição original:

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Praticas Eletronica Analogica

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDADE FEDERAL DO CEAR

DEPARTAMENTO DE ENGENHARIA ELTRICA

Ren Pastor Trrico Bascop, Dr.

Mrio Francisco Apolinrio

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

PRTICA N 01 CURVA CARACTERSTICA DO DIODO

Figura 1 - (a) Curva caracterstica e (b) modelo segmentos lineares do diodo.

Pd med (t ) = Vf O . Id med + Rav . Id ef2

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

[Tenso contnua varivel a ser aplicada entrada].

Para o projeto devem ser tratadas as seguintes consideraes:

[Corrente mxima adotada no diodo];

[Queda de tenso nominal no diodo]; e

Os instrumentos e os equipamentos utilizados nesta prtica so listados a seguir:

Fonte de tenso CC (1).

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

PLANILHA 1: Clculo da resistncia srie

[tenso na fonte de entrada]

[corrente inicial no diodo]

[queda de tenso no diodo]

PR1 := ( Vi Vd) IdM

adota-se resistor de 2,2 / 2 W

iii. nmero de resistncias em paralelo:

[nmero de resistncias em paralelo]

adotam-se 8 resistores de 18 / 0.25 W em paralelo

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

PRTICA N 02 RETIFICADORES MONOFSICOS DE MEIA ONDA E ONDA

Para o circuito retificador com filtro capacitivo, os elementos de circuito so determinados

Vo EF Vo MED = (Vs PK Vd 0,5 . VC )

Vo EF Vo MED = (Vs PK 2 .Vd 0,5 . VC )

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

[Tenso eficaz no primrio do transformador]; e

Para o projeto devem ser tratadas as seguintes consideraes:

[Tenso eficaz no secundrio do transformador];

[Queda de tenso no diodo];

[V] [Ondulao de tenso no capacitor filtro]; e

Os instrumentos e os equipamentos utilizados nesta prtica so listados a seguir:

Transformador com derivao central (+12V/+12V) (1); e

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

Mtodo de anlise utilizado

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

8.1 Planilha 1: Dimensionamento dos componentes

[tenso eficaz no secundrio transformador]

[queda de tenso no diodo]

3. Projeto retificador de meia onda sem filtro:

[tenso mdia na carga]

Voef_msc := 0.5 ( 2 Vs Vd)

[tenso eficaz na carga]

VdPIV_msc = 16.971 [V]

2 x 270 / 0.25W [paralelo]

[tenso de pico reversa]

4. Projeto retificador de meia onda com filtro:

[tenso mdia na carga]

[tenso eficaz na carga]

[tenso de pico reversa]

2 x 910 / 0.25W [paralelo]

220 F / 25V [capacitor]

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

Universidade Federal do Cear Laboratrio de Eletrnica Analgica.

PRTICA N 03 FONTE DE TENSO REGULADA A DIODO ZENER