Escolar Documentos
Profissional Documentos
Cultura Documentos
1. Objetivo do Laboratrio:
As disciplinas de laboratrio de sistemas digitais visam dar ao estudante noes
bsicas de laboratrio como acompanhamento do curso terico (entender os princpios
da tecnologia digital aplicada) e abordar, de maneira introdutria, os diferentes
aspectos prticos relacionados com a utilizao de circuitos lgicos digitais (eletrnica
digital). Essa apostila introdutria tem por objetivo apresentar ao aluno os
equipamentos, caractersticas experimentais dos circuitos utilizados na eletrnica
digital e que no foram vistos na teoria.
2. Introduo:
Em sistemas analgicos as quantidades fsicas como tenso ou corrente,
variam continuamente dentro de uma faixa de valores, o valor real da corrente ou
tenso so relevantes. J em sistemas digitais, as quantidades fsicas (de entrada ou
sada) ou informaes so representadas na forma digital, isto , em valores discretos,
podendo assumir um ou outro dentre os valores, ou seja, dentre dois nveis lgicos:
nvel lgico 1(um) ou nvel lgico 0(zero). Estes dois nveis so freqentemente
representados por L e H (do ingls low - baixo - e high - alto -, respectivamente).
Desta forma, os circuitos digitais (ou circuitos lgicos) so projetados para
produzirem tenses de sada que se situam nesses dois nveis(alto,1 ou baixo, 0), a
partir da excitao por entradas que tambm se situam em faixas consideradas nvel
alto ou baixo.
Esses circuitos digitais, graas a evoluo da tecnologia semicondutora,
apresentam-se na forma de circuitos digitais integrados (CI). os quais possuem
internamente vrios componentes semicondutores, de dimenses extremamente
reduzidas, interligados capazes de desempenhar muitas funes. E o nmero desses
componentes vm aumentando ao longo dos anos de tal maneira que hoje em dia um
CI podem ser encontrados CIs com milhares de componentes.
1
Prof Luiza Maria Romeiro Cod
4. Circuito Integrado:
Um circuito integrado(CI), tambm conhecido por chip, um dispositivo
microeletrnico que consiste de muitos transstores e outros componentes fabricados,
isto , integrados sobre a mesma pastilha de silcio, os quais so interligados capazes
de desempenhar muitas funes. Suas dimenses so extremamente reduzidas, os
componentes so formados em pastilhas de material semicondutor, como mostra a
Figura 4.1.
3
Prof Luiza Maria Romeiro Cod
4
Prof Luiza Maria Romeiro Cod
5
Prof Luiza Maria Romeiro Cod
(a)
Figura 5.3
(b)
(a)Encapsulamento PGA de um CI.
(b) soquetes pata Cis tipo PGA.
7
Prof Luiza Maria Romeiro Cod
8
Prof Luiza Maria Romeiro Cod
6. Circuito Impresso:
Com o advento dos transistores e posteriormente dos CIs surgiram os circuitos
impressos. Um circuito impresso tem esse nome porque, em vez de usar fios e cabos
para conduzir a eletricidade, emprega condutores metlicos que parecem desenhados
(ou impressos) em uma lmina de material isolante, como teflon ou fibra de vidro.
Seu emprego e o uso dos transistores e CIs, revolucionou o campo dos circuitos
eletrnicos. Os projetos passaram a assumir o aspecto do mostrado na Figura 6.1
9
Prof Luiza Maria Romeiro Cod
ULSIELSI-
11
Prof Luiza Maria Romeiro Cod
12
Prof Luiza Maria Romeiro Cod
RTL
DTL
ECL
(Lgica Acoplada pelo Emissor): usa muitos transistores bipolares por porta.
Nessa famlia a corrente eltrica que carrega a informao e no a tenso,
sendo este o inconveniente ( mais difcil medir corrente). Possui alta
velocidade de comutao e usada em integrao pequena e mdia escala.
Possuem alta velocidade e alto consumo de potncia.
Tempo de atraso: 3 ns . Fan-out =25.
TTL
MOS
CMOS
A tecnologia bipolar foi a precursora dos circuitos digitais e pode ser vantajosa
em termos de velocidade comparada s tecnologias baseadas em dispositivos
unipolares(MOS). No entanto, uma soluo pior em termos de consumo de potncia
e no possibilita a implementao de circuitos em larga escala devido rea que uma
porta lgica ocupa. As famlias bipolares utilizadas atualmente so a TTL e ECL,
utilizadas respectivamente, para circuitos genricos e de muito alta velocidade.
Atualmente, as famlias TTL e CMOS so as mais usadas, sendo empregadas em uma
grande quantidade de equipamentos digitais, computadores e perifricos. Porm, a
tecnologia dominante a CMOS devido ao seu baixo custo e grande quantidade de
portas que pode integrar por unidade de rea. Como as famlias mais utilizadas so a
TTL ,CMOS e ECL, segue mais detalhes sobre elas:
Um circuito interno bsico de uma porta NAND TTL mostrado na Figura 10.1.
14
Prof Luiza Maria Romeiro Cod
Prefixo
Hex NOT
Dissipada
por porta
Tempo de
Atraso
(ns)
(mW)
74
7404
10
10
74L
74L04
33
74H
74H04
23
TTL Schottky
TTL Schottky de baixa
potncia
TTL Schottky avanada
TTL Schottky avanada
de baixa potncia
74S
74S04
20
74LS
74LS04
10
74AS
74AS04
1,5
74ALS
74ALS04
1,2
74
7404
10
10
TTL padro
TTL de baixa potncia
TTL padro
15
Prof Luiza Maria Romeiro Cod
os mesmos
valores mais
modificaes
consumo de
Mais lenta
AS
Consumo de
Potncia
Baixo
L
F
S
ALS
LS
Padro
L
Alto
Fonte de Alimentao:
Srie 74 verso comercial
Srie 54 verso militar
ALS
LS
F
AS
Padro
S
Vcc = 5V 10%
Vcc = 5V 5%
Atraso de propagao:
Transistores bipolares podem ser chaveados muito rapidamente, portanto
o atraso de propagao de poucos nanossegundos.
Potncia
esttica
Sries CMOS
CMOS metal-gate
Prefixo
hex NOT
dissipada
Tempo
de
por porta
atraso
(ns)
1W
50
40 ou
140
4069
74C
74C04
10W
60
74HC
74HC04
2,5W
74HCT
74HCT04
1,25W
11
74AHC
74AHC04
0,5W
5,2
74AC
74ACT
74LV
74AC04
74ACT04
74LV04
0,5W
0,5W
20 A
5
5
13
18
Prof Luiza Maria Romeiro Cod
74LVC
74ALVC
74AUC
74AUP1
74AVC
74FCT
74LVC04
74ALV04
74AUC04
74AUP1G04
No tem
No tem
20 A
40 A
10 A
0,9A
0,04A
6,5
2
3,3
3,9
1,7
10.2.9 Famlia CMOS srie LVC: foi especialmente projetada para tenses de
alimentao de 3V. Essa srie uma verso de alta performance com processo de
tecnologia CMOS de 8, apresenta 6,5ns de atraso de propagao. Essa srie inclui
bus de interface e portas com 50 funes diferentes.
10.2.10 Famlia CMOS srie ALVC: especialmente projetada para tenses de
alimentao de 3V, apresenta um baixo tempo de retardo para tenses de alimentao
baixas em torno de 3.3 V, 2.5 V, and 1.8 V o que possibilita um alto desempenho
fornecendo um baixo rudo. A srie ALVC (Advanced Low-Voltage CMOS) utilizada
para projetos em 3,3V.
10.2.11 Famlia CMOS srie AUC: a primeira famlia lgica que otimizada em
1,8V, mas operacional de 0,8V a 2,5V. Essa famlia sub-1V opera em baixa potncia
e alta velocidade, mantendo toda a integridade do sinal, para uso em equipamentos de
telecomunicaes, estaes de trabalho de alto desempenho e eletrnicos portteis.
10.2.12 Famlia CMOS srie AUP: a famlia lgica de potncia mais baixa
aumentando o tempo de vida da bateria em 73% para Vcc de 3V. Dispositivos de baixa
potncia podem consumir uma significante quantidade de potncia em aplicaes
portteis. Dispositivos AUP fornecem projetos com capacidade de consumir 91%
menos de potncia do que a indstria padro de tecnologia de baixa voltagem.
Fornecem um atraso de propagao de 2,0ns em 3V(3ns para 1,8V)
10.2.13 Famlia CMOS srie AVC: foi a primeira famlia lgica a obter atraso de
propagao menos que 2ns para 2,5V. Apresenta os menores tempos de propagao
para 1,8V(3,2ns), 2,5V(1,9ns) e 3,3V(1,7ns). Isso possibilita um desempenho mais
rpido enquanto fornece um baixo rudo. Foi projetada para as prximas geraes de
PC e estaes de trabalho.
10.2.14 Famlia CMOS srie FCT: foi projetada para altas correntes (dezenas de
mA) em aplicaes de interface de bus. Esses produtos so otimizados para operar em
5V e so compatveis funo/pino com as famlias CMOS
Fonte de Alimentao:
CIs CMOS apresentam uma larga faixa de tenso de alimentao. Alguns
CIs podem operar em uma grande faixa de valores (de 5v a 18V, ou de 3V
a 15V), e outros, que trabalham com baixa tenso podem operar numa
faixa entre 1V a 3,6V. Projetos mais atuais utilizam 3,3V ou menos. Uma
tenso de alimentao pequena interessante, pois o consumo de
potncia menor e conseqentemente o aquecimento tambm menor..
Alm disso, este nvel de alimentao possibilita o projeto de sistemas
alimentados com bateria.
Atraso de propagao:
Nas sries mais comuns, o tempo de atraso de propagao mdio da
ordem de dezenas de ns, constituindo-se em uma grande desvantagem. O
problema foi superado com o aparecimento das verses apropriadas para
uso em alta velocidade (HC/HCT), com parmetros compatveis com os
das verses TTL para a mesma finalidade. Podendo-se chegar a um atraso
de propagao da ordem de 0,1ns ou menos. Circuitos mais complexos
possuem um atraso de propagao da ordem de vrios nanossegundos.
20
Prof Luiza Maria Romeiro Cod
21
Prof Luiza Maria Romeiro Cod
OR/NOR, onde observa-se que em um circuito ECL duas sadas so geradas uma o
complemento da outra.
Consumo de energia.
Custo.
Figura 10.3 mostra o ciclo de vida das vrias famlias lgicas na viso da Texas
Instruments.
Figura 10.3 Ciclo de vida das famlias lgicas.
Para que a entrada de uma porta lgica seja reconhecida como nvel lgico 0
(ou 1), ela deve ter um valor dentro da banda especificada por ViL (ou ViH),
respectivamente. Caso a entrada no esteja dentro dessa banda, a sada da porta
lgica poder apresentar um valor lgico no correspondente funo que executa.
11.2
Imunidade ao Rudo:
25
Prof Luiza Maria Romeiro Cod
Figura 11.3 Efeito causado na operao de uma porta lgica por um rudo na
sua entrada.
Uma medida da imunidade ao rudo de uma famlia lgica denominada
margem de rudo a qual refere-se capacidade deste circuito de tolerar tenses
geradas por rudo em suas entradas, sem alterar o seu funcionamento. A margem de
rudo para nvel ALTO, VNH, definida pela expresso (11.1) e margem de rudo para
nvel BAIXO, VNL pela expresso (11.2). Na Figura 11.4 esto mostrados os nveis de
tenso relacionados nas expresses da margem de rudo.
(11.1)
(11.2)
11.3
Potncia Dissipada:
(11.3)
(11.4)
27
Prof Luiza Maria Romeiro Cod
11.4
Atraso de Propagao:
A Figura 11.7 ilustra tais atrasos de propagao para o circuito NOT. Observe
que tPHL o tempo necessrio para que a sada NOT passe do nvel ALTO para o BAIXO
em resposta a uma entrada ALTO. Ele medido a partir da metade dos pontos de
transio dos sinais de entrada e de sada. Em geral tPHL e tPLH possuem valores
diferentes, variando tambm em funo das condies de carregamento a que o
circuito est submetido. Tais valores so usados para compararem as velocidades de
28
Prof Luiza Maria Romeiro Cod
operao dos circuitos lgicos. Por exemplo: um circuito com retardo de propagao
em torno de 10ns mais rpido do que um circuito com retardo da ordem de 20ns.
11. 6 Fan-out:
Em um sistema digital, diversas portas podem ser conectadas sada de uma
mesma porta, como o mostrado na Figura 11.8. Essas portas apresentam um certo
valor de impedncia de sada quando no possuem nenhuma carga conectada sua
sada. Ao serem conectados outros CIs sua sada, ocorrer uma diminuio na
impedncia de carga do bloco, acarretando em corrente maior, alterando as
especificaes de tenso de sada. Porm, cada tipo de porta apresenta uma corrente
mxima de sada, quando esta est em nvel alto (IoH) e um outro valor para a
corrente mxima de sada, quando esta est em nvel baixo (IoL), a qual pode ser
drenada da porta. Para se ter uma medida de quantos blocos podem ser conectados na
sada de outro, sem que ultrapasse a corrente mxima, tanto para nvel alto como
baixo na sada, define-se uma medida chamada de fan-out ou fator de carga do CI
como sendo:
(11.5)
Onde:
I
I
oH max
(11.6a)
iH max
I
I
oL max
(11.6b)
(11.6)
iL max
Por exemplo: uma porta lgica com fan-out igual a 10 pode alimentar at no
mximo 10 entradas lgicas padro. Se tal nmero no for respeitado os nveis de
tenso na sada do circuito podero no respeitar as especificaes.
30
Prof Luiza Maria Romeiro Cod
12.1
31
Prof Luiza Maria Romeiro Cod
PARMETROS
VIHmin (V)
VIL(max) (V)
VOHmin(V)
VOL(max)(V)
IiH(max)( A)
IiL(max)( A)
IOH(max)(mA)
IOL(max(mA)
CMOS
3,5
1,0
4,9
0,1
1,0
-1,0
-4,0
4,0
TTL
2,0
0,8
2,4
0,4
40
-1,6
-400
16
Figura 12.2 faixa dos nveis lgicos 1 e 0, para sada do CMOS 4069
e entrada do TTL74LS04.
Para calcular o fan-out da ligao CMOS-TTL, observa-se, inicialmente, quando
a sada da porta CMOS est no nvel lgico 1, IOH(max) = 4 mA para CMOS e IiH(max) =
40A para nvel lgico 1 na entrada da porta TTL. Portanto, pode-se ligar 100 portas
TTL na sada de uma porta CMOS, considerando apenas o nvel lgico 1. Agora
verificando quando a sada da porta CMOS est no nvel lgico 0, ela fornece uma
32
Prof Luiza Maria Romeiro Cod
12.2
Quando uma porta TTL usada para acionar portas CMOS, como mostra a
Figura 12.3, se a sada da porta TTL est no nvel lgico 0, a tenso de sada mxima
VOL(max) = 0,4 V, e aceitvel como entrada para a porta CMOS, visto que a tenso
de entrada VIL(max) = 1,0 V para o nvel lgico 0. Isso pode ser observado na Figura
12.4, que todo nvel 0 que TTL envia para CMOS este interpreta como nvel 0.
Quando a sada da porta TTL est no nvel lgico 1, a tenso mnima na sada
VOH(min) = 2,5 V e a porta CMOS precisa de ViH(min) = 3,5 V. Portanto, aqui surge uma
regio de incompatibilidade, como mostrado na Figura 12.4, que para ser resolvida,
basta adicionar um resistor Ri como interface, conforme mostra a Figura 12.5.
Figura 12.5
Ri =
mn
(V
cc
V oL
I oL
max
(12.1)
max
Ri
max
C i ln V cc (
V cc V iH
min
(12.2)
34
Prof Luiza Maria Romeiro Cod
13.
Figura 13.1 Configurao de uma porta NAND de duas entradas com sada em
Totem-Pole.
35
Prof Luiza Maria Romeiro Cod
uma corrente que pode chegar aos 55 mA, a qual pode danificar os transistores Q3A ou
Q4B.
36
Prof Luiza Maria Romeiro Cod
Figura 13.3 Circuito do Gate Coletor Aberto: (a) sem resistor Pull-up.
(b) com resistor Pull-up.
O objetivo da configurao desse CI possibilitar a implantao da Lgica por
Fios (E por fios ou wired-and) mostrado na Figura 13.4 , na qual , o resistor pull-up
funciona como regulador de corrente, sendo que seu valor vai depender do nmero de
Gates, que iro participar da conexo E por fios, e do nmero de cargas a serem
alimentadas pelo ponto E.
Existem tambm os Buffers e Drivers de coletor aberto, que diferem dos Gates
ordinrios de coletor aberto por terem maior capacidade de absoro de corrente e um FanOut mais elevado, so usados na alimentao de cargas que exigem altas correntes.
Alguns destes circuitos tm a vantagem adicional de permitir a ligao do resistor pullup em at 30V(como o 74LS06 e o 74LS07), podendo assim fazer interface de TTL para
circuitos com tenso mais elevada que a dos Gates TTL comuns.
38
Prof Luiza Maria Romeiro Cod
39
Prof Luiza Maria Romeiro Cod
Existem duas situaes tpicas onde se usa o Schmitt Trigger. A primeira ocorre
quando os sinais de entrada variam muito lentamente, passando pela regio proibida
40
Prof Luiza Maria Romeiro Cod
(entre 0,8 Volts e 2,0 Volts para a famlia TTL, e nos 40% centrais da faixa de
alimentao na famlia CMOS), por um tempo no desprezvel, e podendo levar a
oscilaes na sada, ou a estados esprios. A segunda situao ocorre quando se
processa sinais ruidosos, cuja amplitude oscila dentro da regio proibida, provocando
nas portas lgicas convencionais igualmente oscilaes na sada. Veja na Figura 13.7
um exemplo de eliminao de rudos com Schmitt Trigger.
Exemplo: SN/54/H/102/N.
SN:
54:
Variao da temperatura.
pela
H:
HC:
c/
TTL
Obs.: Quando essa letra estiver omitida significa famlia padro.
102:
15. Bibliografia:
42
Prof Luiza Maria Romeiro Cod
http://www.estv.ipv.pt/paginaspessoais/ffrancisco/sd0506/inst_lab.pdf consultado em
08/2009
http://members.fortunecity.com/rleal/digi_aula22_09_1.htm consultado em 08/2009
http://www.dsif.fee.unicamp.br/~fabiano/EE610/PDF/2_g%20%20BiCMOS.pdf
consultado em 08/2009
http://www.demic.fee.unicamp.br/~elnatan/ee610/15a%20Aula.pdf consultado em
08/2009
http://deis1.dei.uminho.pt/pessoas/pmendes/microelectronica/downloads/Aula10_microelectroni
ca_2005_2006.pdf consultado em 08/2009
http://diana.ee.pucrs.br/~decastro/pdf/ED_C4.pdf consultado em 08/2009
www.cp.utfpr.edu.br/chiesse/Sistemas_Digitais/Fam_logicas.pdf consultado em
08/2009
43
Prof Luiza Maria Romeiro Cod