leite@eletrica.ufpr.

br
www.eletrica.ufpr.br/gics 2014
At 7 Gbit/s
Compatvel com Wi-Fi
em 2,4 GHz e 5 GHz
P. Smulders, Exploiting the 60 GHz band for local wireless
multimedia access: prospects and future directions, IEEE
Communications Magazine, vol. 40, no. 1, pp. 140147, 2002.
 76 77 78 79 80 81 Frequncia (GHz)

LRR: Radar de longa distncia

SRR: Radar de curta distncia
Frequency (GHz)
No se limita a objetos metlicos No ionizante
 III-V

Si
tempo

Produo em massa
Investimento
Modificaes no processo
custo

Otimizao do projeto
BEOL completo BEOL simplificado
125k tetraedros 12k tetraedros
5,7 GB 500 MB
6h30 5 min

Intel Core 2 Duo E6850 @ 3GHz, 8 GB RAM

P1 P2
P1 P2

=
P1 P2

=
=
 P1 P2

=
=
=
Prof. Bernardo Leite

=

Fixo para cada camada de cada processo
t
=
W
Material (/)
N+/P+ 50 150
Poo N 500 1 k
Polissilcio 250 1,5 k
Metais 50 m 100 m
 = +
=
1+ 1 exp
=

Espessura pelicular

=

 1 2
B

= + 2

B 1 2 Leiautes
1 2
1
2
1 2 = ,
B
!
Alta disperso dos valores
absolutos (~20%)

Modelo equivalente
1 2
B
Prof. Bernardo Leite
 Capacitncia de placas paralelas

= 0

d
W Metal-xido-metal

Leiaute

 Capacitncia de placas paralelas

= 0

d
W Alto
Metal-isolante-metal

 Capacitncia de placas paralelas
+ capacitncia de bordas

= 0 +

20
=
2 2 2
ln 1 + + +2

!
Preciso melhor que resistores
(<10%)
 Modelo equivalente
1 2

B
Modelo simplificado
1 Ceq RCeq 2 1
= 1
1 = 11
11
1
1 1 1 11
= + = = = 1
11 11
 Modelo equivalente
1 2

B 80
Modelo simplificado Ceq(pF)

1 Ceq RCeq 2 60

40

1 1 20
= + =
11
0
0 25 50 75 100
freq( GHz)
 1 C

2 V

!
Fortemente no-linear
Prof. Bernardo Leite
 = + t

=
W

=
1+ 1 exp

=

 3
=
= 0 +
0
=

 Modelo equivalente
1
2
2

2
2

B
Indutncia prpria
0,42 2
= ln + 1
t
= 0,2235 + W
 Modelo equivalente
1
2
2

2
2

B
Modelo simplificado
1
Leq 2 11
1 RLeq
=

1
= 11

11 1
1 = =
= + = 1
11
11
 Modelo equivalente
1 2
40 Leq(nH)

30

20

B 10

Modelo simplificado 0
0 2,5 5 7,5 10
1 RLeq Leq 2 freq( GHz)

1
= + =
11
Leiaute simtrico
 OD

O. El-Gharniti et al., IEEE Transactions on Microwave Theory and Techniques, vol. 55, No. 4, April 2007
40 Leq(nH) 400 Leq(pH)
30
300

20
200

10
100

0
0 2,5 5 7,5 10 0
freq( GHz) 0 25 50 75 100
freq( GHz)
 t
t h
h
 t
t h
h
Objetivo: melhorar o fator de qualidade, reduzindo
as perdas no substrato
Objetivo: melhorar o fator de qualidade, reduzindo
as perdas no substrato
Objetivo: melhorar o fator de qualidade, reduzindo
as perdas no substrato
Secondary

Shield

Substrate
1
2
2

2
2

B
Patterned ground shield
 With PGS
Without PGS

Melhor Q

Menor fres
Pior Q
Menor fres
Densidade de corrente simulada

PGS Sem blindagem

1
2
2

2
2

B
Prof. Bernardo Leite
Topologia Planar
Topologia Planar Simtrica
Topologia Empilhada
Topologia Empilhada
 21
= =

11 22
= =

11 22
= =
11 22
=

 21
= =

Indutncia mtua
1
1
= 1 +++
2
41 1 2 2
,,,=0
2 2
2 =
; = ;
=
=
OD
Planar Empilhado
W W
W

D D
 Planar Empilhado

QS fres IL
QP
m
k
 Nmero de voltas
limitado a 5

Voltas conectadas
em paralelo
O. El-Gharniti, et al., Modeling and Haitao Gan, On-Chip Transformer Modeling,
characterization of on-chip transformers for silicon Characterization, and Applications in Power and Low Noise
RFIC, IEEE Trans. Microw. Theory Techn., 2007. Amplifiers, Ph.D. dissertation, Univ. Stanford, 2006
Nmero de voltas limitado a 5

Voltas conectadas em paralelo

diversas vezes

Lim, C.C. et al.,.An area efficient high turn ratio monolithic

transformer for silicon RFIC, IEEE Radio Frequency
Integrated Circuits Symp., Atlanta, USA, 2008.
 Nmero de voltas limitado a 2
Diferentes larguras e dimetros para primrio e secundrio

Primrio
Secundrio D. Belot, B. Leite, E. Kerherv, J-B. Bgueret, Transformateur dondes millimtriques fort
coefficient de transformation et faibles pertes dinsertion, EU 10164168.6-2208 27.05.2010.
WP=4 m WP=12m
WP=4 m
nL WP=12 m

IL m

=

WP=12 m WP=18 m WP=24 m
 WP

n IL at um certo limite
L m

W
P
Densidade de corrente simulada
DS in= DP in DS= DP DS out= DP out
 DS

n ~IL constante
L m

D
S
 B

P1 P2
S1 S2
B
 Indutncia prpria
0,42 2
, = ln + 1

, = 0,2235 +

Indutncia mtua Capacitncia

(, 1, 2, 1, 2, , ) Cappar ( , , )
1
1 A
= 1 +++
2
Cap par 0 diel
41 1 2 2 d
,,,=0
2 2
Capfr ( , , , )
2 =
2 0 diel
Cap fr
; = ; 2d 2d 2d
= ln 1 2
=
t t t

2 2

2 2

=1
, = , =2
= 1 + 2 + 1, 2



2
4 4

4 2 4

= , , = + , , = ,

= , = , = + , , = ,

APS rea de sobreposio entre primrio e secundrio

 CMOS 65 nm , DP=DS=60 m, WP=WS=4 m

CMOS 65 nm , NS=2, DP=DS=42 m, WP=12 m, WS=4 m

BiCMOS, NS=2, DP=45 m, DS=37 m, WP=18 m, WS=4 m

BiCMOS, NS=2, DP=45 m, DS=53 m, WP=18 m, WS=4 m

Modelo Layout CMOS 65 nm
VerilogA Skill BiCMOS 130 nm
Um sinal diferencial medido entre dois ns que apresentam excurses de sinal de mesma amplitude
e sinais opostos em torno de uma referncia fixa de tenso

Tenso diferencial
Tenso simples
+ +
vi vi
- -

Imune a interferncias de modo comum

vi1

vidif

vi2
 31
=
2

31 31
= =
21 21
D = 70 m
 31 21
=
31 + 21
 1
0 =


2
 1
0 =


2
 Pin Pout

Pout (dBm)

PA1
PA2

Pin (dBm)
 Pin Pout

Pout (dBm)
20 uPA

5 G = 15 dB
-10 Pin (dBm)
 G = 15 dB - 10 dBm 5 dBm 20 dBm
- 7 dBm 8 dBm 20 dBm
PSat = 20 dBm

2 dBm 17 dBm
5 dBm 20 dBm
- 10 dBm 5 dBm 20 dBm
- 7 dBm 8 dBm 23 dBm
2 dBm 17 dBm
5 dBm 20 dBm
 Tenso

Tenso
+
Corrente
 Tenso
+
Corrente
 Tenso
+
Corrente
Tenso
Tenso
 Tenso

Tenso
+
Corrente


Simulao do modelo
60 GHz
 Simulao EM do
transformador unitrio
 CMOS 28 nm
60 GHz

B. Leite, E. Kerherve , A. Ghiotto, A. Larie, B. Martineau, D. Belot,, A 60 GHz 28 nm CMOS Transformer-Coupled

Power Amplifier for WiGig Applications, IET Electronics Letters., v. 20, 2014.
Balun / diviso de potncia Casamento de impedncia Balun / combinao de potncia
Casamento de impedncia Alimentao Casamento de impedncia
Alimentao; Proteo ESD Alimentao; Proteo ESD
0,037 mm2
Ganho = 15,3 dB OCP1dB= 12 dBm
PAEmax= 20,2 % PSat= 14,8 dBm
 Ganho PSat OCP1 PAE rea
Ref. Tecnologia
(dB) (dBm) (dBm) mx. (%) (mm)

[ESS11] 45 nm 6 16,3 13,2 8,7 0,057

[COH09] 45 nm 19 7,9 - 19,4 0,034
[SHI13] 40 nm 29 22,6 17 7 2,16
[VID12] 40 nm 22 10,5 10,2 10,8 0,033
[ZHA13] 40 nm 21,2 17,4 14 28,5 0,074
[OGU12] 32 nm (SOI) 10 12,5 - 30 0,605
[THY13] 28 nm 24,4 16,5 11,7 12,6 0,122
Este trabalho 28 nm 15,3 14,8 12 20,2 0,037
 Ganho PSat OCP1 PAE rea
Ref. Tecnologia
(dB) (dBm) (dBm) mx. (%) (mm)

[ESS11] 45 nm 6 16,3 13,2 8,7 0,057

[COH09] 45 nm 19 7,9 - 19,4 0,034
[SHI13] 40 nm 29 22,6 17 7 2,16
[VID12] 40 nm 22 10,5 10,2 10,8 0,033
[ZHA13] 40 nm 21,2 17,4 14 28,5 0,074
[OGU12] 32 nm (SOI) 10 12,5 - 30 0,605
[THY13] 28 nm 24,4 16,5 11,7 12,6 0,122
Este trabalho 28 nm 15,3 14,8 12 20,2 0,037
 J. Essing, et al.: A fully integrated 60 GHz distributed transformer power
[ESS11] amplifier in bulky CMOS 45 nm. IEEE RF Integrated Circuits Symp.,
Baltimore, MD, USA, June 2011.
E. Cohen, et al.: 60GHz 45nm PA for Linear OFDM Signal with
[COH09] Predistortion Correction achieving 6.1% PAE and -28dB EVM, IEEE RF
Integr. Circuits Sym, Boston, USA, June 2009.
[SHI13]
Shirinfar, F., et al.: A Fully Integrated 22.6dBm mm-Wave PA in 40nm
CMOS, IEEE RF Integr. Circuits Sym, Seattle, USA, June 2013.
V. Vidojkovic, et al.: A Low-Power 57-to-66GHz Transceiver in 40nm LP
[VID12] CMOS with -17dB EVM at 7Gb/s IEEE Int. Solid-State Circuits Conf., San
Francisco, USA, February 2012.
[ZHA13]
D. Zhao, P. Reynaert: A 60-GHz Dual-Mode Class AB Power Amplifier in
40-nm CMOS, IEEE J. Solid-State Circuits, vol. 48, no. 10, October 2013
O. Ogunnika, A. Valdes-Garcia: A 60GHz Class-E Tuned Power Amplifier
[OGU12] with PAE >25% in 32nm SOI CMOS, IEEE RF Integr. Circuits Sym,
Montreal, Canada, June 2012
S. V. Thyagarajan, A. M. Niknejad, C.Hull: A 60 GHz linear wideband
[THY13] power amplifier using cascode neutralization in 28 nm CMOS, IEEE
Custom Integr. Circuits Conf., San Jose, USA, September 2013.
Este trabalho B. Leite et al.: 60 GHz 28 nm CMOS transformer-coupled power amplifier
for WiGig applications, Electronics Letters, doi: 10.1049/el.2014.1979, 2014.
 CMOS 65 nm
60 GHz

S. Aloui, B. Leite, N. Demirel, R. Plana, D. Belot, E. Kerherve, High-Gain and Linear 60-GHz Power Amplifier With a
Thin Digital 65-nm CMOS Technology, IEEE Trans. Microw. Theory Techn., v. 61, p. 1-13, 2013.
2,25 mm2
 f = 61 GHz

Ganho = 20 dB OCP1dB= 13,5 dBm

PAEmax= 6,6 % PSat= 15,6 dBm
 Ganho PSat OCP1 PAE rea
Ref. Tecnologia
(dB) (dBm) (dBm) mx. (%) (mm)

[CHA10] 65 nm 16 11,5 5 15,2 0,7

[QUE10] 65 nm 13,4 13,8 12,2 7.6 0,9
[LAI10] 65 nm 19,2 17,7 15,1 11,1 2,6*
[CHE11] 65 nm 20,3 18,6 15 15,1 0,41*
[HE10] 65 nm 10,2 14 10,8 7,2 0,8
[MAR10] 65 nm 14,3 16,6 11 4,9 0,8*
[MAR10] 65 nm 15,5 18,1 11,5 3,6 0,8*
Este trabalho 65 nm 20 15,6 13,5 6,6 2,3
* estimado
 Ganho PSat OCP1 PAE rea
Ref. Tecnologia
(dB) (dBm) (dBm) mx. (%) (mm)

[CHA10] 65 nm 16 11,5 5 15,2 0,7

[QUE10] 65 nm 13,4 13,8 12,2 7.6 0,9
[LAI10] 65 nm 19,2 17,7 15,1 11,1 2,6*
[CHE11] 65 nm 20,3 18,6 15 15,1 0,41*
[HE10] 65 nm 10,2 14 10,8 7,2 0,8
[MAR10] 65 nm 14,3 16,6 11 4,9 0,8*
[MAR10] 65 nm 15,5 18,1 11,5 3,6 0,8*
Este trabalho 65 nm 20 15,6 13,5 6,6 2,3
* estimado
[CHA10]
W. L. Chan, J. R. Long, A 5865 GHz neutralized CMOS power amplifier with PAE
above 10% at 1-V supply, IEEE Journal of Solid-State Circuits, vol. 45, no. 3, 2010.

[QUE10]
T. Quemerais et al., A CMOS class-A 65nm power amplifier for 60 GHz
applications, Silicon Monolithic Integrated Circuits in RF Systems (SiRF), 2010.

[LAI10]
J. W. Lai, A. Valdes-Garcia, A 1V 17.9dBm 60GHz power amplifier in standard
65nm CMOS, IEEE International Solid-State Circuits Conference, 2010.

[CHE11]
J. Chen, A. M. Niknejad, A compact 1V 18.6dBm 60GHz power amplifier in 65nm
CMOS, in IEEE International Solid-State Circuits Conference (ISSCC), 2011.
Y. He, L. Lianming, P. Reynart, 60GHz power amplifier with distributed active
[HE10] transformer and local feedback, European Solid-State Circuits Conference
(ESSCIRC), 2010.
B. Martineau, V. Knopik, A. Siligaris, F. Gianesello, and D. Belot, A 53-to-68GHz
[MAR10] 18dBm power amplifier with an 8-way combiner in standard 65nm CMOS, IEEE
International Solid-State Circuits Conference, 2010.
S. Aloui, B. Leite, N. Demirel, R. Plana, D. Belot, E. Kerherve, High-Gain and Linear
Este trabalho 60-GHz Power Amplifier With a Thin Digital 65-nm CMOS Technology, IEEE
Transactions on Microwave Theory and Techniques, v. 61, no. 6, 2013.
 1 2
B

t
W
1 2
B
1 2

B
 B

P1 P2
S1 S2

B
leite@eletrica.ufpr.br
www.eletrica.ufpr.br/gics 2014