Escolar Documentos
Profissional Documentos
Cultura Documentos
Alunos:
Julia Ribeiro
UNESP
BAURU-SP
1. INTRODUO
Sinal Aclock(SCLK) envia do master para todos os slave; todos os sinais do SPI so
sncronos ao sinal de clock
Um sinal para selecionar o slave (SS) para cada slave, usado para selecionar o slave
com que o master vai se comunicar.
Uma linha de dados do master para os slaves, chamada Master Out-Slave IN (MOSI).
Uma linha de dados dos slaves para o master, chamada Master In-Slave OUT(MISO).
O SPI um protocolo de comunicao single-master. Isso significa que um dispositivo central
inicia todas as comunicaes com os slaves.
Quatro modos de comunicao esto disponveis no SPI:
A borda SCLK em que alterna a linha MOSI.
A borda SCLK em que o master recebe a linha MISO.
O sinal SCLK est estvel (que o nvel de clock, alto ou baixo, quando o clock no
est ativo).
Cada modo definido como um par de parmetros chamado polaridade do clock (CPOL) e fase
do clock (CPHA).
Figura 1 Os modos SPI so definidos com os parmetros de polaridade clock (CPOL) e fase de clock
(CPHA), que explicitamente definem trs parmetros: as bordas usadas para amostragem de dados e
alternncia de dados e o nvel inativo do sinal de clock SCLK.
Figura 2 Um exemplo simples de comunicao SPI. Os bits de dados alternados no MOSI e MISO
na borda de descida do SCLK e so amostrados na borda de subida do SCLK. O modo SPI define qual
borda do SCLK usada para alternncia de dados e qual borda do SCLK usada para amostrar os dados.
Um par master/slave deve usar o mesmo conjunto de parmetros frequncia SCLK, CPOL, e
CPHA para a comunicao ser possvel. Se forem usados mltiplos slaves configurados em diferentes
configuraes, o master ter que se reconfigurar a todo o momento em que precise se comunicar com um
slave diferente.
Isso basicamente tudo o que definido para o protocolo SPI. O protocolo SPI no define
qualquer taxa mxima de transferncia de dados nem qualquer esquema de endereamento em particular;
ele no tem um mecanismo de reconhecimento para confirmar a recepo de dados e no oferece
qualquer controle de fluxo. Realmente, o master SPI no tem conhecimento da existncia de um slave, a
menos que alguma coisa adicional seja feita fora do protocolo SPI.
3. EXEMPLO
SPI
Criador Motorola(1979)
Plug e Play No
Tipo de Interface Serial
Distncia Curta (Comunicao In-box)
Aplicao Transferncia de dados
Complexidade do protocolo Baixo
Custo de projeto Baixo
Taxa de transferncia Free (n x MHz to 10n x MHz)
Consumo de Energia Baixo
Tipo de transferncia Full-duplex
Time Constraint Sncrono
Multi Master No
Multi Slave Sim
I/O constraints No constraint
Endereamento HARDWARE(CS)
Controle de Flow No
Alongamento de Clock No
Bibliografia:
[2] FPGA Implementation of IC & SPI Protocols:a Comparative Study -A.K. Oudjida, M.L.
Berrandjia, R. Tiar, A. Liacha, K. Tahraoui.
[3] IP Design of Universal Multiple Devices SPI Interface - Tianxiang Liu1 , Yunfeng Wang1.
[4] Design and Implementation of SPI Bus Protocol with Built-In-Self-Test Capability over FPGA -
Shumit Saha, Md. Ashikur Rahman, Amit Thakur.
[5] Barramento Serial IC e SPI - Braian Konzgen Maciel, Luciane Baldassari Soares, Ygor Quadros
de Aguiar.