Faixa de captura Fa (capture range) e faixa de travamento Fs (lock range) de uma PLL.

Na figura acima podemos observar o comportamento do PLL em função da frequência fe do sinal de

entrada. Injetando por exemplo uma frequência fx menor que f4, o PLL não consegue se travar, ou seja,
o VCO não acompanha a frequência de entrada, ficando em fo, a frequência central.

Aumentando fe (caminho em azul) lentamente, o PLL continua não travado até fe atingir f1 onde o PLL
se trava, ou seja fv do VCO é igual a fe. Aumentando mais fe (reta inclinada azul), o PLL continua
travado, fv acompanhando fe e Vd aumentando junto com fe, até chegar a fe = f2, onde o PLL perde o
sincronismo ou não está mais travado. Mesmo voltando com fe para traz, o PLL continua sem
sincronismo (ou ainda subindo mais até fy). Baixando mais ainda a frequência fe (caminho vermelho)
até atingir fe = f3, o PLL volta a se travar. Se agora fe subir de novo, o PLL continua travado até fe = f2, e
se fe continuar diminuindo, o PLL se mantém travado até fe = f4 abaixo da qual perde o sincronismo.
(Obs.: na figura do comportamento do PLL acima, na verdade as retas inclinadas azul e vermelha estão
uma em cima da outra, sendo destacadas lado a lado apenas para melhor visualização)

Conclusão: para o PLL poder sincronizar-se (travar) a partir da condição não travada, é preciso que fe
esteja acima de f1 ou abaixo de f3, ou seja, dentro da faixa de aquisição Fa = f3 - f1. E uma vez
sincronizado, o PLL se mantém sincronizado desde que fe não ultrapasse f2 e nem diminua além de f4,
ou seja, fe não saia da faixa de sincronismo Fs = f2 - f4. Obs.: Fa  Fs, ou seja, Fa é menor ou no máximo
igual a Fs, dependendo do projeto do PLL.

Fonte: PLL : Phase-Locked Loop ou Elo Travado em Fase.

http://www.qsl.net/py4zbz/teoria/pll.htm
Acesso em 21/10/2014.