Boylestad & Nashelsky 6a Ed

6 Polarizacib de FET Polarization fija: VCS = -VcG.
VDs = VDD- I s D ;autopolarizacion: VcS = -IsS,VDS= VDD-

ID(Rs + R,), Vs = 18,:divisor de voltaje: V, = R2VDDI(RI+ R2), VcS = V, - IDRS, VDS= VDD- ID(RD+ Rj); MOSFET
incremental: I, = k(VGS- Vtis(,,)2, k = ID - VGs(Thl)2;polarizaci6n por retroalimentaci6n: VDS = VCS,
id,,,l(VGS~enCCndido,
,
V, = V - I#,; divisor de voltaje: V, = R2VDD/(RI+ R2). VtiS = VG- IDRS; curva universal: m = I Vp I/ZDSSRS,M = m x
V,l 1 v j , V, = R,VDDI(RI + R2)
7 Modelaje de transistores bipolares Z, = YJl;, I, = (Vs - V,)/R lo= (Vf - Vo) IRsnm, Zo= Vo /lo,A" = VolVj,A", =
Z b v V IL( Z + RJ, A, = -AvZ, IR,, re = 26 mVIIE; base comun: Z, = re, Zo = m R, A" = RLlre,A, = -1; emisor cornfin: Z; = Pre,
Zo =r,, A, = -RLIrr,Ai = /?,h,* = Pre, hje = Par, hib= re,hI b --a.
-
8 Anilisis a ~equefiasefial del transistor bipolar Emisor comun: A,, = -Rclre, Zi = R,(jpr<, Zo= R,, Ai = 8;divisor de
voltaje: R' = R,IIR2.A, = -Rc/r~,Zi = RrIIPre, Z, = R,; polarizaci6n en emisor: Z, = Ere+RE) = PRE.A,, = -/?R,/Z, = -RJ
(re+RE) = -RCIRE; emisor seguidor: Zb = Ere+RE), A" = I, Zo = re; base comtin: A" c R,lre, Z, = REllre,Z, = R,; retroali-
mentaci6n en colector: A" = -Rclre, Z = PrJ(R,Il AJ, Zo = RcIIR,; retroalimentacidn de dc en colector: A" = -(R, IIRc)lre,
2,= R,, IIPre,Zo = RcIIRF; parametros hibridos: A, = hf(l + h,R,), A" = -h,RL/[hi + (h,ho - hfh,)R,l, Zi = hi - h,h),/(l +
h0RL).Zo = ll[h, - (h,h)(h, + R>)1
9 Analisis a pequeiia sefial del FET g, = gm,(l - VGS13). g," = 21DssilVpl; configuration basica: A, = -g,RD;
resistencia de fuente sin desvio: A" = -gmR,l(l + gmRs); seguldor de fuente: A, = g,Rsl(l + gmRS); COmpueRa comun: A" =
gm(RDllrd)
10 Aproximacion a 10s sistemas: efecto de R"y R, BJT: A" = RLAVNL l(RL + Ro), A, = -AJ,/R,, V, = R,VJ(R, + R,);
polarization fijaja: A" = -(RcllRL)lre, A,, = Zfi,l(Z, + RJ, Z, =fire,Z, = Rc; divisor de voltaje: Av = -(RcIIRL)lre, A,, = ZjAvi
(i+:R,), Z, = RlIIR21J/3r~,Z, = R,; polarizaci6n en emisor: Av = -(RcIIRL)IRE, A", = Z A , l(Zi + RJ, Z, = R,IIPRE, Zo = R,;
retroalimentacion en colector: A, = -(RcllRL)Irc, A,,, = Z,A,/(Z, + R,), Z, = Pr,llRF/lAvl, Z, = R,IIR,; emisor seguidor: R; =
REIIR,. Au = R;(R, + re),A,, = R;I(RL + R J P + re), Zi = R,llKre + R,), Z, = R,(I(RJP + re); base comun: A" = (R,IIRL)lre,
.
A, = -1, Z, = re,Zo = R,; FET: con desvio Rs: A" = -g,(RDIIRL), Z, = RG Zo -- RD,. sin desvio R s. Av= -g , (RD IIR L )/(I +
gmRs), Z, = R,, Z, = R,; seguidor de fuenle: A" = gm(RsJIR,)I[l + g,(RsJIRL)], Zi = R,, Z, = R,l\r,JJl/g,; compuerca comfin:
A, = g,(RDIIRL), Zj = Rsllllgm, Zo = RD; en cascada: AV7=A", . A,?. A,>. . . A"", A,,= iAvTZi,IR,
ECUACIONES IMPORTANTES
1 Diodos semiconductores W = QV, 1 eV = 1.6 X IO-l9J, ID= I,T(e'V~fl~

- l), R, = VD/lD,r,, = AV,,/Al,, = 26 mV1 -
ID, 5, = AV,,/lll,, P,= VJD, Tc= AVzIIVz(Tl- To)] % 100%
2 Aplicaciones de diodos VBE= VD = 0.7 V; media onda: Vdc = 0.318Vm;onda completa: Vdc= 0.636Vm
3 Transistores bipolares de uni6n IE= 1, + Is, 1, = Ic, I c o . , Ic = IE.VsE = 0.7 V. = /,/IE'

sac
Ic = ofE+ ICBO, = b l J I E , ICE,= Icsd(l - a),Pdc=
(P + 1)IBPC, = VCElC
%
lcmx +
= blC/AIB, a = p ( P + I ), p = CLI(1 - a), I, = &,I, =
4 Polarizaci6n en dc-BJT En general: VBE= 0.7 V, IC= IE, 1, = PIB;polarizaci6n fija: Is = (VCC- VBE)IRB,VCE=
V, - IcR, Icw= VC&,; estabilizada en emisor: Is = (VCC- VBE)I(RB+ (P + l)RE), Ri = (P + l)Rf VCE = VCC- IC(RC+
RE), jc_ = Vcc/(Rc + RE); divisor de voltaje: exacto: Rn = R , 11 RZ.En = R2VCCl(RI+ RZ),IB= (En - VBE)I(Rn + (P +
l)RE),.VCE= IICC- IC(RC+ RE), aproximado: VB = RZVCCI(RI+ RZ),PRE 2 10Rz, VE = VB- VBE. IC= IE= VE/RE;par
retroal~mentac~on de voltaje: IB= (VCC - VBE)IIRB+ P(RC+ RE)]; base comfin: IB= (VEE- VBE)IRE;conmutaci6n de
transistores: I = f , + I,,, fapa ado = IT+ I,; estabilidad: Srlco) = AlcIAlc,; polarizaci6n fija: S(l,,) = p + 1;
(j
polarizacidn en emisor: S(Ic,) = + 1)(1 + R$RE)I(l + P + R$RE); divisor de voltaje: S(Ico) = (P + 1)(1 + R#,)I(l +P +
R,,,/R,); polarizaci6n por reuoalimentaci6n: S(lco) = ( p + 1)(1 + R$Rc)l(l + P + RB/Rc), S(VBE)= AIJAVBE; polarizaci6n
fija: S(VBE)= -PJRB; polarizaci6n en emisor: S(VBE)= -PJ[RB + (P + l)RE]; divisor de voltaje: S(VBE)= -p[R.,,, + (P +
l)RE]; polarizaci6n por reuoalimentaci6n: S(VBE)= -@(RE + (P+ l)RC), S(P) = AICIA/3;polarimci6n fijz S(P) = Ic,lP,;
polarizacidn en emisor: S(P) = /,,(I + R,IRE)IIPl(l + P2 + REIRE)];divisor de voltaje: S(P) = /,$I + R,IRE)IIPl(l + P2+ -
RnIRE)]; polarizacidn por retroalimentaci6n: S(P) =Ic,(RB + Rc)IIPl(RB+ RJl + &))I, AlC= S(Ic,) Al,, + S(VBE)AVBE+
scP) AP
5 Transistores de efecto de campo IG= 0 A, ID= IDss(l - VGslVp)Z, ID= IS, VGS= VP(I - -1. ID= IDSS14
(si VGS = Vp/2), ID= IDss12 (si VGs = 0.3Vp), PD= VDslD.ID= k(VGs - V,)Z
Sexta edicidn
Robert L. Boylestad
Louis Nashelsky
TRADUCCION:
Juan Pur6n Mier y Teran
Profesor de asignatura en el Depto. de Matemiticas,
Universidad Iberoamericana,
Profesionista en Sistemas CAD, GIS
Sergio Luis Maria Ruiz Faud6n

Analista de Sistemas
Traductor Profesional
REVISION T~CNICA:
M. en C. Agustin Suarez Fernhdez
Departamento de Ingenieria ElCctrica
Universidad Aut6noma Meeopolitana-Iztapalapa
E S P ~ A GUATEMALA
. - .
&XICO -ARGENTINA. BRAS%. COLOMBIA COSTA RlCA CHILE
PER^ PlERTO RlCO .YENEZJELA
Editor: Dave Garza
Developmental Editor: Carol Hinklin Robison
Production Editor: Rex Davidson
Cover Designer: Brian Deep
Production Manager: Laura Messerly
Marketing Manager: Debbie Yarnell
Illustrations: Network Graphics
BOYLESTAD I ELECTRONICA: TEOR~ADE CIRCUITOS, 6a.Ed.
Traducido del inglCs de la obra: ELECTRONIC DEVICES AND CIRCUIT THEORY, SIXTH EDITION
All rights reserved. Authorized translation from English language edition published by Prentice-Hall, lnc
A Simon & Schuster Company.
Todos 10s derechos reservados. Traducci6n autorizada de la edici6n en inglCs publicada por Prentince-Hall, Inc.
A Simon & Schuster Company.
All rights reserved. No part of this book may be reproduced or transmitted in any form or by any means,
electronic or mechanical, including photocopying, recording or by any information storage and retrieval system.
without permission in writing from the publisher.
Prohibida la reproducci6n total o parcial de esta obra, por cualquier medio o mttodo sin autorizaci6n por escrito del editor.
Derechos reservados 6 1997 respecto a la cuarta edicion en espaiiol publicada por

Prentice Hall Hispanoamericana, S.A.
Calle 4 Nn 25-ZSpiso Fracc. Ind. Alce Blanco.
Naucalpan de Jusrez, Edo. de Mexico,
C.P. 53370
ISBN 968-880-805-9
-
WR
Miembro de la Chmara Nacional de la Industria Editorial, Reg. Ndm. 1524.
Original English Language Edition Published by Prentice-Hall, Inc. A Simon & Schuster Company. cruum~~c,
m.rsru~us.m
CP-.&XICO.OF
~~~
..
~ 0 0 1 U M E b U U n V O S . IA OECV
ULZ CIUB*CINO M. L O W A
Copyright O MCMXCVl
PPRESACERTIRWDAPOR EL
All rights reserved NSnTLIlO UEXIUNODENCRUUIUCI~
YCE~LC,BUOUlMPUL
Isom2 IwMX.ccaY: 1901
CON E I N O OEREGISTRO R S W
ISBN 0-13-375734-X
IMPRESO EN M~~xICOIPRINTEDIN MEXICO

Dedicado a
ELSE MARIE, ERIC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA
Ya
KATRIN, KIRA, LARREN, TOMMY, JUSTIN y PA'ITY
Contenido
PREFACIO
AGRADECIMIENTOS
DIODOS SEMICONDUCTORES
Introducci6n 1
El diodo ideal 1
Materiales semiconductores 3
Niveles de energia 6
Materiales exhinsecos: tipo n y tipo p 7
Diodo semiconductor 10
Niveles de resistencia 17
Circuitos equivalentes para diodos 24
Hojas de especificacionesde diodos 27
Capacitancia de transici6n y difusion 3 1
Tiempo de recuperaci6n inverso 32
Notacion de diodos semiconductores 32
Prueba de diodos 33
Diodos Zener 35
Diodos emisores de luz 38
Arreglos de diodos: circuitos integrados 42
Analisis par computadora 4 4
2 APLICACIONES DE DIODOS
Introducci6n 53
Anilisis mediate la recta de carga 54
Aproximaciones de diodos 59
Configuraciones de diodos en serie con entradas dc 61
Configuraciones en paralelo y e n serie-paralelo 66
Compuertas AND/OR 69
Entradas senoidales; rectificacidn de media onda 71
Rectificaci6n de onda completa 74
Reconadores 78
Cambiadores de nivel 85
Diodos Zener 89
Circuitos multiplicadores de voltaje 96
Anilisis por computadora 99
Introducci6n 114
Construccidn de transistores 115
Operaci6n del transistor 115
Configuration de base comlin 117
Accidn amplificadora del transistor 121
Configuraci6n de emisor comlin 122
Configuraci6n de colector comSn 129
Limites de operacidn 130
Hoja de especificaciones de transistores 132
Prueba de uansistores 136
Encapsulado de transistores e identificacidn de terminales 138
Analisis por computadora 140
Introduction 144
Punto de operaci6n 145
Circuito de polarizaci6n fija 147
Circuito de polarizaci6n estabilizado en emisor 154
Polarizaci6n por divisor de voltaje 158
Polarizaci6n de dc por retroalimentacidn de voltaje 166
Diversas configuraciones de polarization 169
Operaciones de disetio 175
Redes de conmutaci6n con transistores 181
Ttcnicas para la localizaci6n de fallas 186
Transistores pnp 189
Estabilizacidn de la polarizaci6n 191
AnAfisis por computadora 200
5 TRANSISTORES DE EFECTO DE CAMP0 215
Introducci6n 2 15
Consbucci6n y caractensticas de 10s JFET 216
Caractensticas de transferencia 223
Hojas de especificaciones (JFET) 227
Insuumentacion 230
Relaciones importantes 231
MOSFET de tipo decremental 238
MOSFET de tip0 incremental 238
Manejo del MOSFET 246
VMOS 247
CMOS 248
Tabla resumen 250
POLARIZACIONDEL FET
Introducci6n 256
Configuracion de polarizaci6n fija 257
Configuracion de autopolarizacion 261
Polarizaci6n mediante divisor de voltaje 267
MOSFET de tipo incremental 277
Tabla resumen 283
Redes combinadas 285
DiseRo 288
Localizaci6n de fallas 290
FET de canal-p 291
C u ~ universal
a de polarization para JFET 294
MODELAJE DE TRANSISTORES BIPOLARES 311

Introduction 3 11
Amplificaci6n en el dominio de ac 3 11
Modelaje de transistores BIT 312
Los parametros importantes: Zi,Z, A", Ai 3 14
El modelo de transistor re 320
El modelo hibrido equivalente 327
Determination grifica de 10s parimetros h 333
Variaciones de 10s parimetros de transistores 337
Contenido
ANALISIS A PEQUENA SENAL
8 DEL TRANSISTOR BIPOLAR
Introducci6n 346
Configuracion de emisor comun con polarizaci6n fija 346
Polarization mediante divisor de voltaje 350
Configuracion de E€ con pola~izacitinen emisor' 353
Configuracion emisor-seguidor 360
Configuraci6n debase comun 366
Configuraci6n con retroalimentaci6n en colector 368
Configuraci6n con retroalimentaci6n de dc en colector 374
Circuito equivalente hibrido aproximado 377
Modelo equivalente hibrido completo 383
Tabla resumen 390
Soluci6n de problemas 390
92 Modelo de pequefia seiial del FET 416

93 Configuraci6n de polarizaci6n fija -para el JFET 424
~
~onfiguraci6nde ~utopolarizaci6npara el JFET 426

Configuraci6n de divisor de voltaje para el JFET 432
Configuracion fuente-seguidor (drenaje comun) para el JFET 433
Configuraci6n de compuena comun para el JFET 436
MOSFET de tipo incremental 442
Configuraci6n de retroalimentacion en drenaje para el EMOSFET 443
Configuraci6n de divisor de voltaje para el EMOSFET 446
C6mo diseiiar redes de amplificador FET 447
Tabla resumen 450
Solucion de problemas 453
Anhlisis por computadora 453
APROXIMACIONA LOS SISTEMAS:

10 EFECTOS DE R, Y R,
10.1 Introducci6n 468
102 Sistemas de dos puertos 468
103 Efecto de la impedancia de carga (RJ 470
10.4 Efecto de la impedancia de la fuente (RJ 475
105 Efecto combinado de Rsy R, 477
10.6 Redes BIT de CE 479
10.7 Redes emisor-seguidor 484
10.8 Redes CB 487
10.9 Redes FET 489
10.10 Tabla resumen 492
10.11 Sistemas en cascada 496
10.12 Anilisis por computadora 497
RESPUESTA EN FRECUENCIA
11 DE TRANSISTORES BJT Y JFET
113 Logaritmos 509
113 Decibeles 513
11.4 Consideraciones generales sobre la frecuencia 5 16
115
11.6
-
Aniilisis a baia frecuencia.. d ~ c dea Bode 519
Respuesta a baja frecuencia, amplificador a BJT 524
11.7 Respuesta a baja frecuencia, amplificador FET 533
11.8 Capacitancia de efecto Miller 536
11.9 Respuesta a alta frecuencia, amplificador BJT 539
11.10 Respuesta a alta frecuencia, amplificador FET 546
11.11 Efectos de frecuencia en multietapas 550
11.12 Prueba de onda cuadrada 552
11.13 Aniilisis por computadora 554
Introducci6n 560
Conexi6n en cascada 560
Conexi6n cascode 565
Conexi6n Darlington 566
Par retroalimentado 571
Circuito CMOS 575
Circuitos de fuente de comente 577
Espejo de corriente 579
Circuito de amplificador diferencial 582
Circuitos de amplificador diferencial BiFET, BiMOS y CMOS 590
Aniilisis por computadora 591
13 TECNICAS DE FABRICACION DE
CIRCUITOS DISCRETOS E INTEGRADOS 607
Introducci6n 607
Materiales serniconductores,Si, Ge y GaAs 607
Diodos discretos 609
Fabricaci6n de nansistores 611
Circuitos integrados 612
Cucuitos integrados monoliticos 614
El ciclo de producci6n 617
Circuitos integrados de pelicula delgada y pelicula gruesa 626
Circuitos integrados hfbridos 627
Introducci6n 628
Operaci6n en modo diferencial y en modo comrin 630
Amplificador operacional basico 634
Circuitos pricticos con amplificadores operacionales 638
Especificaciones, parametros de desvio de dc 644
Especificaciones de parhetros de frecuencia 647
Especificaciones para una unidad de amplificador operacional 65 1
15 APLICACIONES DEL AMPLIFICADOR

OPERACIONAL
15.1 Multiplicador de ganancia constante 669
152 Suma de voltajes 673
153 Acoplador de voltaje 676
15A Fuentes controladas 677
155 Cucuitos de insmmentaci6n 679
15.6 Filtros activos 683
15.7 Anaisis por computadora 687
Introducci6n: definiciones y tipos de amplificadores 701

Amplificador clase A alimentado en sene 703
Amplificador acoplado con transformador clase A 708
Operacibn del amplificador clase B 715
Circuitos de amplificador clase B 719
Distorsi6n del amplificador 726
Disipaci6n de calor del transistor de potencia 730
Amplificadores clase C y clase D 734
Anaisis por computadora 736
Introducci6n 741
Operaci6n del comparador 741
Convertidores analbgicos-digitales 748
Operaci6n del CI temporizador 752
Oscilador controlado por voltaje 755
Lazo de seguimiento de fase 758
Circuitos de interfaz 762
Anhlisis por computadora 765
18 CIRCUITOS CON RETROALIMENTACION

Y OSCILADORES 773
18.1 Conceptos de retroalimentacibn 773
182 Tipos de conexi611 de retroalimentaci6n 774
Circuitos practicos con retroalimentaci6n 780
Amplificador retroalirnentado: consideraciones de fase y frecuencia 787
Operaci6n del oscilador 789
Oscilador de commiento de fase 791
Oscilador de puente Wien 794
Circuito de oscilador sintonizado 795
Oscilador a cristal 798
Oscilador monouni6n 802
19 (REGULADORES
ALIMENTACION
FUENTES DE
DE VOLTAJE)
192 Consideraciones generales de filtros 805
193 Filtro capacitor 808
19.4 Filtro RC 811
195 Regulaci6n de voltaje con transistores discretos 814
19.6 Reguladores de voltaje de CI 821
19.7 Anilisis por computadora 826
20 OTROS DISPOSITIVOS DE DOS T W I N A L E S 83'2

Introducci6n 832
Diodos de bmera Schottky ("portadores calientes") 832
Diodos varactores (varicap) 836
Diodos de potencia 840
Diodos tunel 841
Fotodiodos 846
Celdas fotoconductoras 849
Emisores de IR 851
Pantallas de cristal liquid0 853
Celdas solares 855
Termistores 859
' 21 DISPOSITIVOS pnpn

212 Rectificador controlado de silicio 864
213 Operaci6n bhica del rectificador controlado de silicio 864
21A Caractensticas y valores nominales del SCR 867
215 Conswcci6n e identificaci6n de terminales del SCR 869
21.6 Aplicaciones del SCR 870
21.7 Intemptor controlado de silicio 874
21.8 Intemptor controlado en compuerta 876
21.9 SCR activado por luz 877
21.10 Diodo Shockley 880
21.11 DIAC 880
21.12 TRIAC 882
21.13 Transistor monounion 883
21.14 Fototransistores 893
21.15 Optoaisladores 895
21.16 Transistor monouni6n programable 897
22 OSCILOSCOPIO Y OTROS
INSTRUMENTOS DE MEDICI~N
lntroducci6n 906
Tubo de rayos cat6dicos: teoria y construction 906
Operacion del osciloscopio de rayos catodicos 907
Operacion del barrido de voltaje 908
Sincronizaci6n y disparo 911
Operaci6n en multitrazo 915
MediciQ utilizando las escalas calibradas 915
Caractensticas especiales 920
Generadores de sefiales 921
APENDICE A: PARAMETROSH~BRIDOS:
ECUACIONES PARA CONVERSION
(EXACTAS Y APROXIMADAS) 924
. .
APENDICE E: SOL~JCIONES
A LOS PROBLEMAS SELECCIONADOS
CON N ~ E R NON
O 937
Contenido
Prefacio
Seghn nos acercibamos a1 XXV aniversario del texto, se hizo verdaderamente claro que esta
sexta edici6n debia continuar con el importante trabajo de revisi6n que tuvo la edition. La
creciente utilization de la computadora, 10s circuitos integrados y el expandido rango de co-
bertura necesaria en 10s cursos basicos que contribuyeron al refinamiento de la pasada edici6n
contin6an siendo 10s factores principales que afectan el contenido de una nueva version. A
traves de 10s ~ o shemos
, aprendido que el mejoramiento de la lectura se puede obtener a travts
de la apariencia general del texto, de tal forma que nos hemos comprometido a1 formato que
encontrari en la sexta edicion de tal manera que el material del texto parezca mas "amistoso"
para un amplio sector de estudiantes. De la misma manera que en el pasado, continuamos
empetiados en el fuerte sentido pedag6gico del texto, la exactitud y en un amplio rango de
materiales auxiliares que apoyan el proceso educativo.
Sin duda, una de las mejoras mAs importantes que se han retenido de la quinta edici6n es la
manera en la cual el texto se presta para el cornpendio ordinario del curso. La nueva secuencia
de la presentacion de 10s conceptos que afect6 la hltima edicion se ha Conse~adoen la presen-
te. Nuestra experiencia docente con esta presentacidn ha reforzado la creencia de que el mate-
rial tiene ahora una pedagogia mejorada para apoyar la presentaci6n del instructor y ayudar al
estudiante a constmir 10s fundamentos necesarios para sus futuros estudios. Se ha consemad0
la cantidad de ejemplos, 10s cuales fueron incrementados de modo considerable desde la quin-
ta edicibn. Las declaraciones aisladas en negritas ("balas") identifican aseveraciones y conclu-
siones importantes. El formato ha sido diseaado para establecer una apariencia amistosa para
el estudiante y para asegurar que el trabajo artistic0 se encuentre tan cercano a la referencia
como sea posible. Se han utilizado pantallas para definir caracteristicas importantes o para ais-
lar cantidades especificas en una red o en una caracteristica. Los iconos, desarrollados para
cada capitulo del texto, facilitan la referencia de un itrea en particular tan rapidamente como
sea posible. Los problemas, 10s cuales han sido desarrollados para cada seccion del texto, van
en progreso a partir de lo mas simple a lo mis complejo. Asirnismo, un asterisco identifica 10s
ejercicios mis dificiles. El titulo en cada seccion tambitn se reproduce en la secci6n de proble-
mas para identificar con claridad 10s ejercicios de inteds para un terna de estudio en particular.
ENFOQUE DE SISTEMAS
Durante varias visitas a otros colegios, institutos ttcnicos, y juntas de varias sociedades, se
mencionaba que deberia desarrollarse un mayor "enfoque de sistemas" para apoyar la necesi-
dad de un estudiante de convertirse en adepto de la aplicacion de paquetes de sistemas. Los
capitulos 8,9 y 10 estin especificamente organizados para desarrollar 10s cimientos del anali-
sis de sistemas en el grado posible en este nivel introductorio. Aunque puede resultar mas ffiiil
considerar 10s efectos de Rs y R, con cada configuration cuando tsta se presenta por primera
vez, 10s efectos de R, y R, tambitn ofrecen una oportunidad para aplicar algunos de 10s con-
ceptos fundamentales del anilisis de sistemas.Los 6ltimos capitulos referentes a amplificadores
operacionales y circuitos integrados desarrollan a6n mas 10s conceptos presentados en 10s
capitulos iniciales.
EXACTITUD
No hay duda que una de las metas primarias de cualquier publicacion es que Bsta se encuentre
libre de errores en lo posible. Ciertamente, la intenci6n no es de retar a1 instructor o a1 estu-
diante con inconsistencias planeadas. De hecho, no existe algo m b tenso para un autor que el
escuchar sobre errores en su libro. Desputs de una verificaci6n extensiva acerca de la exacti-
tud en la quinta edicion, ahora nos sentimos seguros que este texto gozarA del nivel mas alto de
exactitud que se puede obtener para una publicacion de este tipo.
MODELAJE DE TRANSISTORES
El modelaje del transistor bipolar de uni6n (BIT) es un &rea que se ha enfocado de varias
maneras. Algunas instituciones utilizan exclusivamente el modelo re mientras que otras se
apoyan en el enfoque hibrido o en una combinaci6n de estos dos. La sexta edicion destacari el
modelo re con la suficiente cobertura del modelo hibrido como para permitir una comparacion
entre 10s modelos y la aplicaci6n de arnbos. Se ha dedicado un capitulo completo (capitulo 7)
a la introducci6n de 10s modelos para asegurar un entendimiento claro y correct0 de cada uno
y de las relaciones que existen entre 10s dos.
PSpice Y BASIC
Los recientes atios han visto un crecimiento continuo del contenido de computaci6n en 10s
curses introductorios. No solamente aparece la utilizaci6n de procesadores de texto en el pri-
mer semestre, sino que tambitn se presentan las hojas de calculo y el empleo de un paquete de
andisis tal como PSpice en numemsas instituciones educativas.
Se eligi6 PSpice como el paquete que apareceri a travts de este texto debido a que
recientes encuestas sugieren que es el que se emplea con mayor frecuencia. Otros paquetes
posibles incluyen Micro-Cap 111 y Breadboard. La zobertura de PSpice ofrece suficiente
capacidad para permitir la escritura del archivo de captura para la mayoria de las redes
analizadas en este texto. No se supone un conocimiento anterior acerca de paquetes para
computadora.
PSpice en el ambiente WINDOWS permite entrar a1 circuit0 en forma esquemitica, el
t:ual puede ser analizado desputs con resultados de salida similares a PSpice. A6n se incluyen
en el texto algunos programas en BASIC para demostrar las ventajas de conocer un lenguaje
tie computaci6n y de 10s beneficios adicionales que surgen de su utilizaci6n.
SOLUCION DE PROBLEMAS
La solucion de 10s problemas es indudablemente una de las habilidades mas dificiles para
presentar, desarrollar y dernostrar en un texto. Se trata de un arte que debe ser inuoducido
utilizando una variedad de tkcnicas, pero la expenencia y la exposicion son obviamente 10s
elementos clave en el desarrollo de estas habilidades. El contenido es en forma esencial una
revision de situaciones que ocurren con frecuencia dentro del ambiente de laboratorio. Se
presentan algunas ideas sobre como aislar un k e a problemktica asi como una lista de las cau-
sas posibles. Esto no pretende sugerir que un estudiante se convertira en un experto en la
solucion de las redes presentadas en este texto, pero al menos el lector tendra algiin entendi-
miento de lo que esta relacionado con el proceso de la solucidn.
UTILIZACION DEL TEXT0

En general, el texto e s dividido
~ en dos componentes principales: el analisis en dc y en ac o
respuesta en frecuencia. Para algunos colegios la seccion dc es suficiente para un semestre,
rnientras que para otros el texto completo puede ser cubierto en un semestre mediante la elec-
cidn de temas especificos. En cualquier caso, el presente es un texto que "construye" a pactis
de 10s capitulos iniciales. El material superfluo se relega a 10s iiltimos capitulos para evitar el
contenido excesivo acerca de un tema particular a1 principio en el nivel de desarrollo. Para
cada dispositivo el texto cubre una rnayoria de las configuraciones y aplicaciones importantes.
Mediante la election de ejemplos y aplicaciones especificos es posible reducir el contenido de
un curso sin perder las caractensticas de construction progresivas del texto. Por tanto, si un
instructor siente que un ires especffica es particularmente importante, se ofrece el detalle con
el fin de tener una revisidn mas extensiva.
ROBERT BOYLESTAD
LOUIS NASHELSKY
Agradecimientos
Nuestros mas sinceros agradecimientos se deben extender a 10s profesores que han utilizado el
texto y han enviado algunos comentarios, correccionesy sugerencias.Tambien deseamos agra-
decer a Rex Davidson, editor de Prentice-Hall, por mantener unidos 10s tantos aspectos deta-
llados de producci6n. Nuestro mas sincero agradecimiento a Dave Garza, editor senior, y a
Carol Robison, editor senior de desmollo, de Prentice-Hall,por su apoyo editorial en la sexta
edici6n de este texto.
Deseamos agradecer a aquellas personas que han compartido sus sugerencias y evaluacio-
nes del presente texto a travCs de sus muchas ediciones. Los comentarios de estas personas nos
han permitido presentar Electrhnica: Teorio de Circuitos en esta nueva edicion:
Ernest Lee Abbott Napa College, Napa, CA

Phillip D. Anderson Muskegon Community College, Muskegon, MI
Al Anthony EG&G VACTEC Inc.
A. Duane Bailey Southern Alberta Institute of Technology, Calgary, Alberta, CANADA
Joe Baker University of Southern California, Los Ange~es,CA
Jerrold Barrosse Penn State-Ogontz
Ambrose Barry University of North Carolina-Charlotte
Arthur Birch Hartford State Technical College, Hartford, CT
Scott Bisland SEMATECH, Austin, TX
Edward Bloch The Perkin-Elmer Corporation
Gary C. Bocksch Charles S. Mott Community College.Rint, MI
Jeffrey Bowe Bunker Hill Community College, Charlestown, MA
Alfred D. Buerosse Waukesha County Technical College. Pewaukee, WI
Lila Caggiano MicroSim Corporation
Robert Casiano International Rectifier Corporation
Alan H. Czarapata Montgomery College, Rockville, MD
Mohammad Dabbas ITT Technical InstiNte
John Darlington Humber College, Ontario, CANADA
Lucius B. Day Metropolitan State College, Denver, CO
Mike Durren Indiana Vocational Technical College, South Bend, IN
Dr. Stephen Evanson Bradford University, UK
George Fredericks Northeast State Technical Community College
F. D. Fuller Humber College, Ontario, CANADA
Phil Golden DeVry Institute of Technology, Irving, TX
Joseph Grabinski Hartford State Technical College, Hartford, CT
Thomas K. Grady Western Washington University, Bellingham, WA
William Hill ITT Technical Institute
Albert L. Ickstadt San Diego Mesa College, San Diego, CA
Jeng-Nan Juang Mercer University, Macon, GA
Karen Karger Tektronix Inc.
Kenneth E. Kent DeKalb Technical Institute, Clarkston, GA
Donald E. King ITT Technical Institute, Youngstown, OH
Charles Lewis APPLIED MATERIALS, Inc.
Donna Liverman Texas Instruments Inc.
George T. Mason Indiana Vocational Technical College, South Bend, IN
William Maxwell Nashville State Technical Institute
Abraham Michelen Hudson Valley Community College
John MacDougall University of Western Ontario, London, Ontario, CANADA
Donald E. McMillan Southwest State University, Marshall, MN
Thomas E. Newman L. H. Bates Vocational-Technical Institute, Tacoma, WA
Dr. Robert Payne University of Glamorgan, Wales, UK
E. F. Rockafellow Southern-Alberta Institute of Technology, Calgary, Alberta, CANADA
Saeed A. Sbaikh Miami-Dade Community College, Miami, FL
Dr. Noel Shammas School of Engineering, Beaconside, UK
Eric Sung Computronics Technology Inc.
Donald P. Szymanski Owens Technical College, Toledo, OH
Parker M. Tabor Greenville Technical College, Greenville, SC
Peter Tampas Michigan Technological University, Houghton, MI
Chuck Tinney University of Utah
Katherine L. Usik Mohawk College of Applied An &Technology, Hamilton, Ontario, CANADA
Domingo Uy Hampton University, Hampton, VA
Richard J. Walters DeVry Technical Institute, Woodbridge, NJ
Julian Wilson Southern College of Technology, Marietta, GA
Syd R. Wilson Motorola Inc.
Jean Younes IlT Technical Institute, Troy, MI
Charles E. Yunghans Western Washington University, Bellingham, WA
Ulrich E. Zeisler Salt Lake Community College, Salt Lake City, UT
Diodos
semiconductores 1
Unas cuantas decadas que han seguido a la introducci6n del transistor, hacia finales de 10s atios,
cuarenta, han sido testigo de un cambio asombroso en la industria de la electronica. La
miniaturizacion que se ha logrado nos deja sorprendidos de sus alcances. Sistemas completes
aparecen ahora sobre una oblea de silicio, miles de veces mas pequeiia que un solo elemento de
las redes iniciales. Las ventajas asociadas con 10s sistemas actuales, comparados con las redes
de bulbos de 10s aiios anteriores, resultan, en su mayor parte, obvias de inmediato: son mas
pequeiios y ligeros, no tienen requerimientos de calentamieuto o disipacion de calor (como en
el caso de 10s bulbos), tienm una construccion mas robusta, son mas eficientes y no requieren
de un period0 de calentamiento.
La miniaturizacion desarrollada en 10s aiios recientes ha dado por resultado sistemas tan
pequefios que ahora el proposito bbico del eucapsulado solo es obtener algunos medios para
manipular el dispositivo y asegurar que las conexiones pennanezcan fijas en fonna adecuada
en la base del semiconductor. Los limites de la miniaturizaci6n dependen de tres factores: la
calidad del material semiconductor, la tCcnica del diseiio de redes y 10s limites de la manufac-
tura y el equipo de procesamiento.
1.2 EL DlODO IDEAL

El primer dispositivo electr6nico que se presenta es el que se denomina diodo, el mas sencillo
de 10s dispositivos semiconductores, pero que desempeiia un papel muy importante en 10s
sistemas electronicos. Con sus caracteristicas, que son muy sirnilares a las de un intemptor
sencillo, aparece en una amplia variedad de aplicaciones, que van desde las m b sencillas a las
mas complejas. Adem& de 10s detalles de su construcci6n y caracteristicas, 10s datos y grfi-
cas importantes se encontrarin en las hojas de especificaciones y tambikn se estudiarin con
objeto de asegurar una comprension de la terminologia que se utiliza, aparte de demostrar la
riqueza de la informaci6n que 10s fabricantes suelen proporcionar.
Antes de analizar la construccion y las caractensticas de un dispositivo real, primer0 se
considerara el dispositivo ideal para ofrecer una base de comparaci6n. El diodo ideal es nn
dispositivo con dos terminales. que tiene el simbolo y caractensticas que se muestran en la
figura 1.18 y b, respectivamente.
De manera ideal, un diodo conduciri comente en la direction que define la flecha en el
simbolo, y actuad como un circuit0 abierto en cualquier intento por esiablecer coniente en
direcci6n opuesta. En esencia:
Las caracteristicas de un diodo ideal son quellas de un interruptor que puede Fwra 1.1 Diodo ideal: a)
conducir corriente en una sola direccibn. simbolo: b) caracteristicas
En la descripci6n de 10s elementos que se presentan a continuaci6n es importante que se
definan 10s diferentes simbolos de letms,polaridades de voltajes y direcciones de la corriente. Si
la polaridad del voltaje aplicado es consistente con el que se muestra en la figura l .la, las carac-
-
teristicas aue deben ser consideradas en la f i m a l .lb e s t h hacia la derecha del eie vertical. En
case de que se apliqne un voltaje inverso, son pertinentes las caracteristicashacia la izquierda del
eje. Si la comente a tra.vts del diodo tiene la diiecci6n que se indica en la figura 1.la, la porcion
de las caractensticas que deben considerarse es aniba del eje horizontal, mientras que una inver-
si6n en la direcci6n requerirfa del empleo de las caractensticas abajo del eje. Para la mayona de
las caracteristicasde 10s dispositivos que aparecen en este libro, la ordenada (o eje "y") sera el eje
de la corriente, en tanto la abscisa (o eje "x") serA el eje del voltaje.
Uno de 10s parimetros importantes para el diodo es la resistencia en el punto o la region de
operaci6n. Si se considera la reg'l6n de conducci6n definida por la direcci6n de ID y polaridad
de VDen la figura l .la (el cuadrante superior derecho de la figura 1.lh), se deduce que el va-
lor de la resistencia directa, RF,segun lo define la ley de Ohm, es
0v
R , = - =VF = 0 L2 (corto circuito)
IF 2.3, mA,. .., s61o un valor positivo
donde VFes el voltaje de polarizaci6n directa a travis del diodo e I , es la comente a traves del
dido.
Por ranro, el diodo ideal es un circuiro cerrado para la regibn de conduccibn.
Si ahora se considera la regi6n de potencial negativo aplicado (tercer cuadrante) de la
figura I .lb,
V, -5, -20, o cualquier potencial de polarizaci6n inversa

RR --=
- =m Q (circuit0 ab'ierto)
IR OmA
donde VRes el voltaje inverso a travts del diodo e I, es la comente inversa en el diodo.
Por tanto, el diodo ideal es un circuiro abierro en la regibn de no conduccibn.
En resumen, son aplicables las condiciones que se describen en la figura 1.2.
-+
I, (Limitado por el circuito)
(a)
V~
+
ID= o
f
Circuit0 abieno
(b)
Fwra 1.2 a) Estados de conducci6n y b) no conducci6n del diodo ideal seg6n estd determinado
por la poiarizaci6n aplicada.
Por lo general, resulta sencillo hasta cieno punto determinar si un diodo se encuentra en la
region de conducci6n o de no conducci6n, al observar la diiecci6n de la comente ID que se
estahlece mediante un voltaje aplicado. Para el flujo convencional (opuesto al flujo de electro-
nes), si la comente resultante del diodo tiene la misma direcci6n que la punta de la flecha del
sfmbolo del d i d o , tste estA operando en la regi6n de conducci6n, segun se describe en la
figura 1.3a. Si la coniente resultante tiene la direcci6n opuesta, como se muestra en la figura
1.3b, el circuito abierto equivalente es el apropiado.
Capihllo 1 Diodos semiconductores

w
-+ 0
+ 0
ID 10
-
(a)
Figura 1.3 a) Estados de
0 Co conducciirn y b) no conducciirn del
C ID = O diodo ideal. segim est&determinado
ID por la direcciirn de la coniente
(b) convencional establecida por la red.
Como se indic6 antes, el prop6sito inicial de esta seccion es presentar las caractensticas
de un dispositivo ideal para poder compararlas con las caractensticas de la variedad comer-
cial. Segun se avance a travts de las pr6ximas secciones, se deben considerar las siguientes
preguntas:
iQub tan cercana serh la resistencia directa o de "encendido" de un diodoprhctico
comparado con el nivel0-R deseado?
iEs la resistencia inversa parcial lo suficientemenre grande como para permitir una
aproximacibn de circuit0 abierro?
1.3 MATERIALES SEMICONDUCTORES

El termino semiconducror revela por si mismo una idea de sus caractensticas. El prefijo semi
suele aplicarse a un rango de niveles situado a la mitad entre dos limites.
El tbrmino conductor se aplica a cualquier material que soporte unflujo generoso de
carga, cuando unafuente de voltaje de magnitud limitada se aplica a h.avi.s de sus
terminales.
Un aislante es un material que ofece un nivel muy bajo de conducrividad bajo la
presibn de unafuente de volraje aplicada.
Un semiconductor,por ranto, es un material que posee un nivel de conductividad sobre
algrin punro entre 10s exrremos de un aislaike y un conductor.
De manera inversa, y relacionada con la conductividad de vn material, se encuentra su
resistenciaal flujo de lacarga o comente. Esto es,mientras m h alto es el nivel de conductividad,
menor es el nivel de resistencia. En las tablas, el tknnino resistividad (p, la letra griega rho) se
utiliza a menudo para comparar 10s niveles de resistencia de 10s materiales. En unidades mttr-
cas, la resistividad de un material se mide en R-cm o R-m. Las unidades de Q-cm se derivan de
la sustituci6n de las unidades para cada cantidad de la figura 1.4 en la siguiente ecuaci6n
(derivada de la ecuaci6n bhica de resistencia R = p1lA):
p =R.4 = (Q)(cm2) R-cm (1.1)

1 cm
De hecho, si el irea de la figura 1.4 es de 1 cm2 y la longitud de 1 cm, la magnitud de la A = icmz i = I C ~

resistencia del cubo de la figura 1.4 es igual a la magnitud de la resistividad del material s e g b
ngura 1.4 Definicicn de las
se demuestra a continuaci6n: untdades metricas de
resistividad.
1 (1 cm)
IRI = p -= p -- - I p 1 ohms
A (1 cm2)
Este hecho serh de utilidad cuando se comparen 10s niveles de resistividad en 10s anilisis que se
presentan enseguida.
En la tabla 1.I se muestran 10s valores tipicos de resistividad para tres categodas amplias
de materiales.Aunque se pueda estar familiarizado con las propiedades eltctricas del cobre y la
mica, las caractensticas de 10s materiales semiconductores, germanio (Ge) y silicio (Si), pue-
1.3 Materiales semiconductores

TABLA 1.1 Valores tipicos de resisfivldad
Conductor
p z 104 R-cm
(cobre)
p -
o 5 50
Sernrconductor
50 a-cm (germanio)
x lo3 R-cm (silicio)
p-
Atslonte
1012 R-crn
(mica)
den ser relativamente nuevas. Como se encontrari en 10s capitulos que signen, ciertamente no
son 10s linicos dos materiales semiconductores; sin embargo, son 10s que mas interesan en el
desarrollo de dispositivos semiconductores. En aiios recientes el cambio ha sido estable con
el silicio, pero no asi con el germanio. cuya production alin es escasa.
Observe en la tabla 1.1 el rango tan grande entre 10s materiales conductores y aislantes para
la longitud de 1 cm (un bea de I-cmz) de material. Dieciocho lugares separan la colocaci6n del
punto decimal de un nlimero a otro. Ge y Si han recibido la atenci6n que tienen por varias razo-
nes. Una consideracion mny importante es el hecho de que pueden ser fabricados con un muy
alto nivel de pnreza. De hecho, 10s avances recientes han reducido 10s niveles de impureza en el
material puro a una parte por cada 10 mil milloms (1 : 10 000 000 000). Es posible que alguien
se pregunte si estos niveles de impureza son realmente necesarios. En realidad lo son si se consi-
dera que la adici6n de una parte de impureza (del tipa adecuado) por mill6n, en una oblea de
silicio, puede cambiar dicho material de un conductor relativamente pobre a un buen conductor
de electricidad. Como es obvio, se estb manejando nn espectro completamente nuevo de nive-
les de comparaci6n. cuando se tram con el medio de 10s semiconductores. La capacidad de cam-
biar las caractensticas del material en forma significativa a traves de este proceso, que se conoce
como "dopado", es otra razon m& por la cual el Ge y el Si han recibido tanta atencion. Otras
razones incluyen el hecho de que sus caractensticas pueden alterarse en forma significativa a
travts de la aplicaci6n de calor o lnz, una consideracion imponante en el desarrollo de dispositi-
vos sensibles al calor o a la luz.
Algunas de las cualidades linicas del Ge y el Si que se observaron antes se deben a su
estructura at6mica. Los itomos de ambos rnateriales forman un patron muy definido que es
periodic0 en naturaleza (esto es que continuamente se repite el mismo). A un patron completo
se le llama cristal, y a1 arreglo periodic0 de 10s atomos, red crisralina. Para el Ge y el Si el
cristal tiene la estructura de diamante de tres dimensiones qne se muestra en la figura 1.5.
Cualquier material compuesto so10 de estructuras repetidas de cristal del mismo tipo se deno-
mina estructura de cristal inico. Para 10s materiales semiconductores de aplicacion prictica en
el camvo de la electronics. esta caractenstica de cristal unico existe v. ademas. la ~eriodicidad
de la estructura no cambia en forma significativa con la adicion de impurezas en el proceso de
&/'b
dopado.
/ Ahora, se examinad la estructura del atomo en si y se observara c6mo se pueden afectar
las caractensticas eltctricas del material. Como se tiene entendido, el dtomo se compone de
tres particulas bbicas: el electrbn, elprotbn y el neutrbn. En la red atomica, 10s neutrones y 10s
------- protones forman el nlcleo, mientras que 10s electrones se mueven alrededor del nlicleo sobre
una brbira fija. Los modelos de Bohr de 10s semiconductores que se usan con mayor frecuen-
Rgum 1.5 Estructura de un solo cia, el germanio y el silicio, se muestran en la figura 1.6.
cristal de Ge y Si. Como se indica en la figura 1.6a, el titorno de germanio tiene 32 electrones en orbita,
mientras que el silicio tiene 14 electrones en varias orbitas. En cada caso, existen cuatro elec-
trones en la orbita exterior (valencia).El potencial @orencia1 de ionizacibn) que se requiere
para movilizar cualquiera de estos cuatro electrones de valencia, es menor que el requerido
por cualquier otro electron dentro de la estructura. En un cristal puro de germanio o de silicio
estos cuatro electrones de valencia se encuentran unidos a cuatro itornos adjnntos, como se
muestra en la figura 1.7 para el silicio. Tanto el Ge como el Si son referidos como atomos
tetravalentes, porque cada uno tiene cnatro electrones de valencia.
Una unwn de lrtomos fortolecida por el com@.miento de electrones se denomina
unibn covalente.
Capitulo 1 Diodos semiconductores

de valencia
(4 para cnda "no)
Figura 1.6 Estructura atomica: a) germanio; F e r a 1.7 Union covalente del &tornode
b) silicio. silicio.
Si bien la union covalente generari una union m b fuerte entre 10s electrones de valencia
y su itomo, aiin es posible para 10s electrones de valencia absorber suficiente energia cinttica
por causas naturales, para romper la union covalente y asumir el estado "libre". El tkrmino
"libre" revela que su movimiento es muy sensible a 10s campos el6ctricos aplicados, como 10s
establecidos por las fuentes de voltaje o cualquier diferencia de potencial. Estas causas natura-
les incluyen efectos como la energia luminica en la forma de fotones y la energia termica del
medio que lo rodea. A temperatura ambiente existen aproximadamente 1.5 x 101° portadores
libres en un centimetro clibico de material inbinseco de silicio.
Los materiales intrinsecos son aquellos semiconductores que han sido
cuidadosamente refinados para reducir las impurezas a un nivel muy bajo,
esencialmente tan puro como se puede obtener a travks de la tecnologia moderna.
A 10s electrones libres localizados en el material que se deben solo a causas naturales, se
les conoce como portadores intrlnsecos. A la misma temperatura, el material intrinseco de
germanio tendri aproximadamente 2.5 x 1013 transmisores libres por centimetro clibico. La
relacion del nllmero de ponadores en el germanio respecto al silicio es mayor de 103 e indica
que el germanio es uu mejor conductor a temperatura ambiente. Esto puede ser cierto, aunque
en el estado inm'nseco ambos ahn son considerados conductores pobres. Observe en la tabla
1.1 como la resistividad tambien difiere por una relacion de aproximadamente 1000 : 1 con el
silicio, teniendo, por tanto, un mayor valor. Por supuesto, Cste debe ser el caso, debido a que la
resistividad y la conductividad son inversamente proporcionales.
Un incremento en la temperatura de un semieonductorpuede generar un incremento
sustnncial en el niimero & electrones libres en el material.
Seglin aumenta la temperatura desde el cero absoluto (0 K), un nlimero mayor de
electrones de valencia absorben suficiente energia ttrmica como para romper la union
covalente y contribuir asi a1 n6mero de ponadores libres, seglin se describi6 antes. Este
mayor numero de portadores aumentarii el indice de conductividad y generara un menor
nivel de resistencia.
Se dice que 10s materiales semiconductores como el Ge y el Si, que mueskran una
reduccibn en resistencia con el incremento en la tempemura, tienen un coefciente
de temperatura negativo.
Quiza el lector recuerde que la resistencia de casi todos 10s conductores se incrementari
con la temperatura. Esto se debe al hecho de que el nivmero de portadores en un conductor no

se incrementard significativamentecon la temperatura, pero su patron de vibration con respec-
to a una localization relativamente fija aumentard la dificultad para que 10s electrones pasen a
travCs de ella. Un increment0 en la temperatura, por tanto, genera un aumento del nivel de
resistencia y un coeficiente positivo de temperatura.
1.4 NIVELES DE ENERG~A

En la estructura atomica aislada existen niveles de energia discretos (individuales) asociados con
cada electron en una orbits, seglin se muestra en la figura 1.8a.Cada material ten&&,de hecbo, su
propio conjunto de niveles de energia permisibles para 10s electrones en su estructura atomica.
Mientras mhs disrante se encuentre el electrbn del nucleo, m y o r es el estado de
energia, y cualquier electrbn que haya dejado a su htomo, tiene un estado de energia
mayor que cualquier electrbn en la estrucrura atbmica.
Nivel de valencia (capa mds externa)
Segunda nivel (siguiente capa interna)
c:
Ttccer *el (e(c.)
E~WJOES ;Ei
Banda de conducci6n "libre'"
estab'ecerla Ban& de conducci6n
conduction
Las bandas
se naslapan ,
E8>5,V
Elecuoner
de valencia
....
Banda & val-a
E = 1 1 eV (Si)
Rgura 1.8 Niveles de energia: a) 2 = 0:67 eV (Ge)
niveles discretos en estructuras
at6inicas aisladas: b) bandas de
4 = 1.41 eV (GaAs)
conducci6n y valencia de un Aislante Semiconductor Conductor
aislador, semiconductor y
conductor.
Entre 10s niveles de energia discretos existen bandas vacias, en las cuales no pueden apa-
recer electrones dentro de la estructura at6mica aislada. Cuando 10s atomos de un material se
unen para formar la estructura de la red cristalina, existe una interacci6n entre 10s itornos que
ocasiona que 10s electrones dentro de una orbita en particular de un atomo tengan ligeras
diferencias en sus niveles de energia, respecto a 10s electrones en la misma 6rbita de un dtomo
adjunto. El resultado net0 es una expansion de la banda de 10s niveles discretos de estados de
energia posibles para 10s electrones de valencia, como se muestra en la figura 1.8b. Observe
que existen niveles y estados de energia miximos en 10s cuales se puede encontrar cualquier
electron, y una regibnprohibida entre la banda de valencia y el nivel de ionization. Recuerde
que la ionizaci6n es el mecanismo mediante el cual un electron puede absorber suficiente

energia para separarse de su estructura at6mica y entrar en la banda de conduccidn. Se obser-
vara que la energia asociada con cada electron se mide en electrbn volts (eV). La unidad de
medida es adecuada, porque
segun se deriv6 de la ecuacion definida para el voltaje V = WIQ. Q es la carga asociada con un
unico electr6n.
Sustituyendola carga de un electron y una diferencia de potencial de 1 volt en la ecuacion
(1.2) se tiene uu nivel de energia referido como un electrbn volt. Debido a que la energia
tamb'ikn se mide en joules y que la carga de un electr6n = 1.6 x 10-19 coulomb,
A 0 K o cero absoluto (-273.15 "C), todos 10s electrones de valencia de 10s materiales
semiconductores se encuentran en la capa exterior del atomo con niveles de energia asociados
con la banda de valencia de la figura 1.8b. Sin embargo, a temperatura ambiente (300 K, 25 OC)
un gran numero de electrones de valencia han adquirido suficiente energta para dejar la banda
de valencia, y han atravesado la banda de energia vacia definida por E, en la figura 1.8b y
entrado a la banda de conducci6n. Para el silicio Eg es de 1.1 eV, para el germanio 0.67 eV
y para el arseniuro de galio 1.41 eV. Para el germanio, Es obviamente es menor, y se debe a1
gran numero de portadores en dicho material, comparado al silicio expuesto a temperatura
ambiente. Observe que para el aislante la banda de energia es con frecuencia de 5 eV o mL, lo
cual lirnita drasticamente el numero de electrones que pueden entrar a la banda de conduccion
a temperatura ambiente. El conductor tiene electrones en la banda de conduccion aun a 0 K.
Por tanto, es bastante obvio que a temperatura ambiente existan portadores libres mis que
suficientes para soportar un gran flujo de carga o comente.
En la secci6n 1.5 encontrari que si ciertas impurezas se aiiaden a 10s materiales
semiconductores intrinsecos, ocumran estados de energia en las bandas prohibidas, lo que
causari una reducci6n neta en E, para ambos materiales semiconductores y, por consecuen-
cia, tambiCn una mayor densidad de portadores en la banda de conducci6n a temperatura
ambiente.
1.5 MATERIALES EXTMNSECOS:

TIPO n Y TIPO p
Las caracterfsticasde 10s materiales semiconductores pueden ser alteradas significativamente
por la adicion de ciertos atomos de impureza a un material semiconductor relativamente puro.
Estas impurezas, aunque s61o haya sido ~ a d i d a1 parte en 10 millones, pueden alterar en
forma suficiente la estructura de la banda y cambia totalmente las propiedades elCctricas del
material.
Un material semiconductor que haya sido sujeto alproceso de dopado se &nominu
un material extrinseco.
Existen dos materiales extrinsecos de gran importancia para la fabricaci6n de dispositivos
semiconductores:el tipo n y el tipop. Cada uno se describirh con detalle m h adelante.
Material tipo n
Tanto el material tipo n como el tip0 p se forman mediante la adici6n de un numero predetermi-
nado de atomos de impureza al germanio o al silicio. El tipo n se crea a travis de la innoduccion
de elementos de impureza que poseen cinco electrones de valencia (pentavalentes), como el
antimonio, arsenico y jhsforo. El efecto de estos elementos impuros se indica en la figura 1.9
1.5 NLateriales extrinsecw.tipo n y tip p

Quinto electr6n
de vaiencla del
[ j ( ] ' 1mpur=ra de
anurnonlo (Sb)
- 1.9 lmpureza de antimonio

Fara
I ' en el material tip0 n.
(utilizando el antimonio como impurezaen el silicio).Observe que las cuauo uniones covalentes
aiin se encuentran presentes. Existe, sin embargo,un quinto electr6n adicional debido al atomo
de impureza, mismo que se encuentra desasociado de cualquier uni6n covalente en particular.
Este elecnon restante, unido dtbilmente a su Atomo (antimonio), se encuentra relativamente
libre para moverse dentro del recitn formado material tip0 n. Debido a que el itorno de impu-
reza insertado ha donado un electr6n relativamente "libre" a la estructura:
A ins impurezas difundidpr con cinco electrones & valencin se les Uama btoms donores.
Es importante comprender que, aunque un niimero importante de portadores "libres" se
han creado en el material tip0 n, 6ste aun es elCctricamente neutral, debido a que de manera
ideal el ndmero de protones cargados positivamente en 10s nucleos es todavia igual a1 numero
de electrones "libres" cargados negativamente y en 6rbita en la estructura.
El efecto de este proceso de dopado sobre la conductividad relativa se describe mejor a
travks del diagrama de bandas de energia de la figura 1.lo. Observe que un nivel de energia
discreto (Ilamado el nivel del donor) aparece en la banda prohibida con un Eg significativamente
menor que aquel del material inm'nseco. Aquellos electrones "libres" que se deben a la impu-
reza ariadida se sinIan en este nivel de energia, y tienen menor dificultad para absorber la
energia ttrmica suficiente para moverse a la banda de conducci6n a temperatura ambiente. El
resultado es que a temperatura ambiente existe un gran niimero de portadores (electrones) en el
nivel de conducci6n, y la conductividaddel material aumenta en forma significativa. A tempe-
ratura ambiente en un material de Si inbinseco existe aproximadamente un electr6n libre por
cada 1012dtomos (uno por cada 109 para Ge). Si el nivel de "dosificaci6n" fuera de 1 en 10
millones (lo7),la proporci6n (10'21107 = 105) indicm'a que la concentraci6n de portadores se
ha incrementado en una proporci6n de 100,000 : 1.
Et = 0.05 eV (Si),O.OleV(Ge)
Eb como antes Nivel & magia del donor
I3gum 1.10 Efecto de las impurezas del donor sobre la estructura

de la banda de energia.
Capfitulo1 Diodos semiconductores

Portadores mayoritarios y minoritarios
En el estado intrinseco, el numero de elecuones libres en Ge o en Si se debe so10 a aquellos
elecuones en la banda de valencia que han adquirido suficiente energia de las fuentes t6rmicas
o Iuminicas para romper la union covalente o a las pocas impurezas que no pudieron eliminar-
se. Las "vacantes" dejadas a t r b en la estructura de uniones covalentes representan una canti-
dad muy limitada de huecos. En un material tip0 n , el numero de huecos no ha cambiado de
manera significativa de su nivel intrinseco. El resultado neto. por tanto, es que el numero
de electrones supera por mucho el numero de huecos. Por esta razon:
En un material tipo n @guru 1 . 1 3 ~al ) electrbn se le l h m a portador mayoritario y el
hueco es el portador minoritario.
Para el material tipo p el numero de huecos snpera por mucho el nlimero de electrones,
como se muestra en la figura 1.1 3b. Por tanto:
En un material tipo p el hueco es elporfador mayoritario y el electrbn es el portador
minoritario.
Cuando el quinto electron de un itomo donor deja a su btomo, el atomo restante adquiere
una carga positiva neta: de ahi el signo positivo en la representation del ion donor. Por razones
anilogas, el signo negativo aparece en el ion aceptor.
Los materiales tip0 n y p representan 10s bloques de construcci6n bisicos de 10s dispositi-
vos semiconductores. En la siguiente seccion se encontrari que la "union" de un solo material
tipo n con nn material tipo p tendri por resultado un elemento semiconductor de imponancia
considerable en 10s sistemas electr6nicos.
Tipo n Tip0 p rninoritar~os
ngura 1.13 a) material tip0 n ; b) material tipop.
1.6 DIODO SEMICONDUCTOR

En la seccion 1.5 se presentaron tanto 10s materiales tipo n como tipop. El diodo semiconductor
se forma con so10 juntar estos materiales (constmidos en la misma base: Ge o Si), segun se
muestra en la figura 1.14, utilizando tkcnicas que se describiran en el capitulo 20. En el mo-
mento en que son "unidos" 10s dos materiales, 10s electrones y 10s huecos en la region de la
unidn se combinan, dando por resultado una falta de portadores en la region cercana a launion.
A esta region de iones positivos y negatives descubierros se le llama region de
agoramiento, debido a1 agotamienro de portadores en esta regibn.
Como el diodo es un dispositivo de dos terminales, la aplicacion de un voltaje a travCs de
sus teminales permite tres posibilidades: sin polarizacion (V, = 0 V), polarizacion directa
(V, > 0 V) y polarizacibn inversa (V, < 0 V). Cada una es una condition que dart4 un resultado
que el usuario debera comprender con claridad para que el dispositivo se aplique en forma
efectiva.

I,,
Flulo de ponadores mayoritarios
u Figura 1.14 Uni6n pn sin

(sin polarizaci6n) polarizacion externa.
Sin polarizacion aplicada (V, = 0 V)

Bajo condiciones sin polarizaci6n, cualquiera de 10s portadores minoritarios (huecos) en el
material tipa n que se encuentren dentro de la region de agotamiento, pasarin directamente
a1 material tipop. Mientras m h cercano se encuentre el portador minoritario a la union, mayor
sera la auacci6n de la capa de iones negativos y menor la oposici6n de los iones positivos en la
regi6n de agotamiento del material tipo n. Con la idea de que surjan anaisis futuros, se supone
qne todos 10s portadores minoritarios del material tipo n que se localizan en la region de agota-
miento debido a su movimiento aleatorio pasaran directamente a1 material tipo p. Se puede
considerar que alga similar pasa con 10s portadores minoritarias (electrones) del material tipa
p. Este flujo de portadores se indica en la figura 1.I4 para 10s portadores minoritarios de cada
material.
Los portadores mayoritarios (electrones) del material tipo n deben sobreponerse alas fuer-
zas de atraccidn de la capa de iones positivos del material tipo n, y a la capa de iones negativos
en el material tipa p , con el fin de migrar hacia el fuea localizada mis alli del k e a de agota-
miento del material tipop. Sin embargo, en el material tipo n el nhmero de portadores mayori-
tarios es tan grande que invariablemente habra un pequeiio nhmero de portadores mayoritarios
con suficiente energia cinttica para pasar a traves de la region de agotamiento hacia el material
tipo p. Una vez mas, la misma consideraci6n se puede aplicar a 10s portadores mayoritarios
(huecos) del material tipop. El flujo resultante debido a 10s portadores mayoritarios tambibn se
describe en la figura 1.14.
Si se examina con cuidado la figura 1.14,se o b s e ~ a r que
a las magnitudes relativas de 10s
vectores de flujo son tales que el flujo net0 en cualquier diueccidn es igual a cero. Esta cance-
laci6n de 10s vectores se indica por medio de las lineas cruzadas. La longitud del vector que
representa el flujo de huecos se dibuj6 en una escala mayor que el flujo de 10s electrones con
objeto de demostrar que la magnitud de cada uno no necesariamente debe ser la misma para la
cancelacion del flujo, y que 10s niveles de dopado para cada material pueden dar coma resulta-
do un flujo de portadores desigual de electrones y huecos. En resumen:
En ausencia de un voltnje depolarimci6n aplicado, eljlujo neto de la carga en
cwlquier direcci6n para un diodo semiconductor es cero.
1.6 Diodo semiconductor

El simbolo para el diodo se repite en la figura 1.15 con las regiones tip0 n y tip0 p asocia-
das. Observe que la flecha esta asociada con el componente tipo p y la barra con la regi6n de
tipo n. Como se indic6, para VD= 0 V ,la comente en cualquier direcci6n es 0 mA.
Condicion de polarizaci6n inversa (V, c 0 V)

Si un potencial extemo de V volts se aplica a travCs de 1%uni6n p-n de tal forma que la
Figurn 1.15 Condiciones para un terminal positiva se encuentre conectada con el material tipo n y la terminal negativa estt
diodo semiconductor sin conectada con el material tip0 p como se muestra en la figura 1.16, el numero de iones
poiarizaci6n. positivos en la region de agotamiento del material tipo n se incrementara debido al gran
numero de electrones "libres" atraidos por el potencial positivo del voltaje aplicado. Por
razones similares, el ndmero de iones negatives se incrementara en el material tipo p . El
efecto neto, por tanto, es una ampliacion de la regi6n de agotamiento. Dicha ampliaci6n
establecera una barrera de potencial demasiado grande para ser superada por 10s ponadores
mayoritarios, ademb de una reducci6n efectiva del flujo de 10s portadores mayoritarios a
cero, como se muestra en la figura 1.16.
I p u
Renion de agotamiento
n
I
Figom 1.16 Union pn con polarizaci6n
Sin embargo, el ndmero de portadores minoritarios que estin entrando a la regi6n de

agotamiento no cambiaran, y dan como resultado vectores de flujo de portadores minoritarios
de la misma magnitud que sin voltaje aplicado, como lo indica la figura 1.14.
A la com'ente que existe bajo las condiciones de polarizacibn inversa se le Uama
com'ente de saturacwn inversa, y se representa mediante Is.
La comente de saturaci6n inversa rara vez es mayor que unos cuantos microamperes, con
excepci6n de 10s dispositivos de alta potencia. De hecho, en afios recientes se encontr6 que su
nivel esta casi siempre en el rango de nanoamperes para dispositivos de silicio, y en el rango de
microamperes para el gerrnanio. El ttrmino saturacibn proviene del hecho de que alcanza su
maximo nivel con rapidez y no cambia de manera significativacon el increment0 &I potencial
de pola1izaci6n inversa, como se muestra en las caractensticas de 10s diodos de la figura 1.I9
para VD< 0 V. Las condiciones de polarizacion inversa se describen en la figura 1.17 para el
sirnbolo de diodo y la uni6n p-n. Observe, en panicular, que la direcci6n de 5 es contra la
flecha del simbolo. A su vez, que el potencial negativo esta conectado al material tip0 p y el
potencial positivo al material tipo n, y que la diferencia en las literales subrayadas para cada
regi6n revela una condici6n de polarizaci6n inversa.
Condici6n de polarizacion directa (VD > 0 V)

Una condici6n de polarizacibn directa o "encendido" se establece a1 aplicar el potencial posi-
tivo al material tipop y el potencial negativo a1 material tipo n, como lo rnuestra lafigura 1.18.
Por tanto, para mayor referencia:
Figura 1.17 Condiciones de
polarizacion inversa para un Un diodo semiconductor tienepolnrizacibn dtrecta cuando se ha establecido la
diodo semiconductor. asociacibn tip0 p y positivo y tipo n y negativo.
12 Capitulo 1 Diodos semiconductores

+ I' - Figura 1.18 UniBn p n con polarizaci611
"1' directa.
La aplicacion de un potencial de polarizaci6n directa V, "presionarP los electrones en el

material tipo n y 10s huecos en el material tipop para que se recombinen con 10s iones cercanos
a la union y reducira el ancho de la region de agotamiento como se indica en !a figura 1.I 8. El
flujo de electrones, portadores minoritarios, del material t i p p al material t i p n (y de 10s huecos
del material tipo n al material tipo p) no ha cambiado en magnitud (debido a que el nivel de
conduccion se encuentra controlado basicamente par el numero limitado de impurezas en el
material), pero la reduccion en el ancho de la region de agotamiento ha generado un gran flujo
de portadores mayoritarios a traves de la union. Ahora, un electron de material tip0 n "observa"
una barrera muy reducida en la union. debido a la pequefia region de agotamiento y a una fuerte
atraccion del potencial psitivo aplicado al material tipo p. Mientras se incremente en magnitud
la polarization aplicada, la region de agotamien~ocontinuara disminuyendo su anchum hasta que
un flujo de electrones pueda pasar a traves de la union, lo que da como resultado un increment0
exponencial en la comente, como se muestra en la regi6n de polarizacidn diiecta de las caracte-
(V)
Figura 1.19 Caracteristicas del

diodo semiconductor d e silicio.
1.6 Diodo semiconductor 13

nsticas de la figura 1.19. Observe que la escala vertical de la figura 1.19 esti en miliamperes
(aunque algunos diodos semiconductores tend& una escala vertical en amperes), y la escala
horizontal en la region de polarizaci6n directa tiene un mhimo de 1 V. Por tanto, en general, el
voltaje a traves de un diodo de polarization directa sed de menos de 1 V. Observe tambiin la
rapidez con que se incrementa la coniente despues del punto de inflexi6n de la curva de respuesta.
A travLs del empleo de la fisica del estado dlido se puede demostrar que las caracteristi-
cas generales de un diodo semiconductor se pueden definir mediante la ecuacion siguiente
para las regiones de polarizaci6n directa e inversa:
donde IT = comente de saturation inversa

K = 11,600 i 11 con q = 1 para Ge y 11 = 2 para Si en niveles relativamente bajos de
comente del diodo (en o abajo del punto de inflexion de la curva) y q = 1 para Ge
y Si en mayores niveles de comente del diodo (en la secci6n de crecimiento
ripido de la curva)
T, = T, + 273"
En la figura 1.I9 se ofrece una grifica de la ecuacion (1.4). Si se expande la ecuacion (I A)
en la forma siguiente, se puede describir con facilidad el componente de contribuci6n para
cada region de la figura 1.19:
Para valores positivos de VD,el primer tkrtnino de la ecuacion anterior creced con mayor
rapidez. y superari el efecto del segundo termino. El resultado seri positivo para 10s valores
positivos de VD e I,, y crecera de la misma manera que la funcion y = @,la cud aparece en la
figura 1.20.En VD= 0 V, la ecuacion (1.4) se convierte en I, = I,(eO- 1) = If(l - 1) = 0 mA,como
aparece en la figura 1.19. Para valores negativos de V, el primer termino disminuiri ripidamen-
te debajo de Is, dando como resultado ID=-I,, que es la linea horizontal de la figura 1.19.La mptura
de las caracteristicasen V, = 0 V se debe d l o al cambio drastic0 en la escala de mA a PA.
Observe en la figura 1.19 que la unidad comercial disponible tiene caractensticas que se
encuenuan desplazadas a la derecha por unas cuantas dbcimas de un volt. Esto se debe a la
resistencia intema del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una
contribuye a un voltaje adicional sobre el mismo nivel de coniente, como lo determina la ley
de Ohm (V = IR). Con el tiempo, mientras se mejoran 10s metodos de producci6n, esta diferen-
cia disminuiri y las caracteristicas reales se aproximarh a aquellas de la secci6n (1.4).
Es importante observar el cambio en la escala para 10s ejes vertical y horizontal. Para
10s valores positivos de I,. la escala se encuentra en miliamperes y la escala de la comente
abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para VD, la escala
para 10s valores positivos esti en dtcimas de volts y para 10s valores negativos la escala es
en decenas de volts.
En un principio, la ecuacidn (1.4) parece algo compleja y es susceptible de generar un
temor injustificado de que tsta se someted a todas las aplicaciones subsecuentes de diodos.
Sin embargo, afortuuadamente en una secci6n posterior se ha16 un n6mero de aproximaciones
que eliminari la necesidad de aplicar la ecuacion (I .4) y ofreceri una soluci6n con un minimo
de dificultad matemdtica.
Antes de dejar el tema del estado de polarizacidn directa, las condiciones para la conduccion
(el estado "encendido") se repiten en la figura 1.21 con 10s requerimientos de polaridad y la
direccidn resultante del flujo de portadores mayoritarios. Observe en particular como la direc-
cion de la conduccion concuerda con la flecha en el simbolo (se&n se revel6 para el diodo ideal).
Regi6n Zener
Figura 1.21 Condiciones de Aunque la escala de la figura 1.19 se encuenua en multiplos de diez volts en la region negativa,
polarization directa para un diodo existe un punto en el cual la aplicacion de un voltaje demasiado negativo d a ~por
i resultado un
semiconductor. agudo cambio en las caracteristicas, como lo muestra la figura 1.22. La coniente se incrementa
14
Capitdo 1 Diodos semiconductores
0
t "0
F~gura1.22 Region Zener.
a una velocidad muy rapida en una direccion opuesta a aquella de la regi6n de voltaje positivo.
El potencial de polarization inversa que da como resultado este cambio muy drastic0 de las
caracteristicas se le llamaporencial Zener y se le da el simbolo V,.
Mientras el voltaje a traves del diodo se increments en la region de polarizaci6n inversa, la
velocidad de 10s ponadores minoritarios responsables de la corriente de saturation inversa 1%
tambien se incrementaran. Eventualmente. su velocidad y energia cinitica asociada (Wx=
:m v') sera suficiente para liberar portadores adicionales por medio de colisiones con otras
estructuras atomicas estables. Esto es, se genera6 un proceso de ionizacibn por medio del cual
10s electrones de valencia absorben suficiente energia para dejar su itomo. Dichos portadores
adicionales pueden luego ayudar a1 proceso de ionizacion, hasta el punto en el cual se estable-
cr una gran corriente de avalancha que determina la region de ruptura de avalancha.
La region de avalancha (V,) se puede acercar al eje vertical a1 incrementar 10s niveles de:
dopado en 10s matenales tipo p y tipo n. Sin embargo, mientras VZ disminuye a niveles muy
bajos. como -5 V, otro mecanismo llamado ruptura Zener contribuiri con un cambio agudo en
la caractenstica. Esto ocurre debido a que existe un fuene campo elictrico en la regi6n de la
union que puede superar las fuerzas de union dentro del dtomo y "generar" ponadores. Aunque el.
mecanismo de ruptura Zener es un contribuyente si,&icativo s610 en 10s niveles mas bajos de V,,
este cambio ripido en la caracteristicaa cualquier nivel se denomina regibn Zener, y 10s diodos que:
utilizan esta porci6n unica de la caracteristica de una uni6n p-n son 10s diodos Zener. Estos
diodos se describen en la secci6n 1.14.
La region Zener del diodo semiconductor descrito se debe evitar si la respuesta de un
sistema no dehe ser alterada completamente por el severo cambio en las caractensticas de esta
regi6n de voltaje inverso.
El mirrimo potencial de polarizacibn inversa que puede ser aplicado antes de entrar a
la region Zener se conoce como voltaje pico inverso (referido simplemente como el
valor PZV,por las iniciales en ingl6s de: Peak Inverse Voltage) o PRV, por las
iniciales en ing1i.s de: Peak Reverse Voltage).
Si una aplicaci6n requiere de un valor PIV mayor que el de una sola unidad, se deberl
conectar en sene un numero de diodos de la misma caracteristica. Los diodos tambikn se
conectan de manera paralela para aumentar la capacidad de transpone de comente.
Silicio en funcibn de germanio

Los diodos de silicio tienen. en general, un PIV y un valor de comente mas altos, y rangos mas
amplios de temperatura que 10s diodos de germanio. Los valores PIV para el silicio pueden
encontrarse en la vecindad de 1000 V, mientras que el valor maximo para el germanio esta mas
cerca de 10s 400 V. El silicio puede utilizarse para aplicaciones en las cuales la temperatura
puede aumentar a cerca de 200 "C (400 O F ) , mientras que el germanio tiene un valor maximo
mucho menor (100 OC). Sin embargo, la desventaja del silicio, comparado con el germanio,
segun se indica en la figura 1.23, es el mayor voltaje de polarizaci6n directa qne se requiere

Fgun 1.23 Comparacibn de diodos
semiconductores de Si y Ge.
para alcanzar la regi6n de conducci6n. este suele ser del orden de 0.7 V de magnitud para 10s
diodos de silicio disponibles en el mercado, y 0.3 V para diodos de germanio cuando se redon-
dea a la siguiente dtcima. La mayor variation para el silicio se debe, basicamente, al factor q
en la secci6n (1.4). Este factor toma pane en la determination de la forma de la curva so10 en
niveles de coniente muy bajos. Una vez que la curva empieza su crecimiento vertical, el factor
q cae a 1 (el valor continuo del germanio). Esto es evidente por las similitudes en las curvas
una vez que el potencial de conduccion se ha alcanzado. El potencial por el cual ocurre este
crecimiento se conoce comopotencial de conduccibn de umbral o de encendido. Con frecuen-
cia, la primera letra de un termino que describe una cantidad en particular se usa en la notaci6n
para dicha cantidad. Sin embargo, para asegurar un rninimo de confusion con otros ttrminos,
como el voltaje de salida (V,, por las iniciales en inglts de: output) y el voltaje de polarization
duecta (VF, por la inicial en ingMs de:forward), la notacion VTha sido adaptada para este libro
por la palabra "umbral" (por la inicial en inglts de: threshold).
En resumen:
Obviamente, mientras m8s cercana al eje vertical es la excursion, m b cerca de lo "ideal" esta
el dispositivo. Sin embargo. las otras caracteristicasdel silicio comparadas con el germanio lo
hacen ser el elegido en la mayor parte de las unidades disponibles en el mercado.
Efectos de la temperatura
La temperatura puede tener un marcado efecto sobre las caracteristicas de un diodo
semiconductor de silicio, segdn se comprob6 mediante un diodo de silicio tipico en la figura
1.24. A pmir de mliltiples experimentos se encontro que:
La corriente de saturacibn inversa serir casi igual a1 doble en magnitudpor cada
10 'C de increment0 en la temperatura.

Flgura 1.24 VariaciOn en las
caracteristicas de 10s diodos con
el cambio de temperatura.
No es poco frecuente que un diodo de germanio con un i,del orden de 1 o 2 p.4 a 25 OC

tenga una comente de fuga de 100 FA = 0.1 mA a una temperatura de 100 OC. Los niveles de
comente de esta magnitud en la region de polarization inversa con seguridad cuestionanian la
condition deseada de circuito abieno en la region de polarizaci6n inversa. Los valores tipicos
de I3 para el silicio son mucho menores que parz el germanio para unos niveles similares de
potencia y comente, segun se most16 en la figura 1.23. El resnltado es que afin a mayor tempe-
ratura, 10s niveles de I, para 10s diodos de silicio no alcanzan 10s mismos altos niveles que para
el germanio, una razon muy importante para qne 10s dispositivos de silicio tengan un nivel
significativamente mayor de desarrollo y utilizacidn en el disetio. Fundamentalmente, el equi-
valente de circuito abierto en la region de polarization inversa es mejor a cnalquier temperatu-
ra con silicio en lugar de germanio.
Los niveles de Is aumentan a mayor temperatura con niveles menores del voltaje de umbral,
como se muestra en la figura 1.24. Simplemente, al incrementar el nivel de ITen la ecuacion (1.4)
obsewe el ripido incremento en la comente del diodo. Desde luego, el nivel de T, tambitn se
incrementari en la misma ecuacidn, per0 el mayor valor de I>sobrepasari el menor cambio
en porcentaje en TK.Mientras la temperatura mejora las caracteristicas en pola1izaci6n directa, en
realidad se convienen en caracteristicas m h "ideales", pero cuando se revisan las hojas de espe-
cificacion se encuenm que las temperahwas m L all6 del rango de operaciou normal pueden tener
un efecto muy perjudicial en 10s niveles de potencia y corriente m6xima.s del diodo. En la region
de pola~izacioninversa, el voltaje de ruptura se incrementa con la temperatura, pero obsewe
tambien el incremento no deseado en la coniente de saturaci6n inversa.
Cuando el punto de operation de un diodo se mueve desde una region a otra, la resistencia del
diodo tambitn carnbiari debido a la forma no lineal de la curva caractenstica. En 10s siguientes
p h a f o s se demostrar6 como el tipo de voltaje o setial aplicado definira el nivel de la resisten-
cia de interts. Se presentah tres niveles diferemes en esta section, pero aparecerh de nuevo
cuando se analicen otros dispositivos. Por tanto, es muy importante que su determinacion se
comprenda con ciaridad.
1.7 Niveles de resistencia

Resistencia en dc o estiitica
La aplicacion de un voltaje dc a un circuit0 que contiene un diodo semiconductor tendri par
resultado un punto de operacion sobre la curva caracteristica que no c a m b i d con el tiempo. La
resistencia del diodo en el punto de operacibn puede encontrarse con so10 localizar 10s niveles
correspondientes de VDe ID coma se muestra en la figura 1.25 y aplicando la siguiente ecuacion:
Los niveles de resistencia en dc en el punto de inflexion y hacia abajo seran mayores que
10s niveles de resistencia que se obtienen para la seccion de crecimiento vertical de las carac-
tm'sticas. Coma es natural, 10s niveles de resistencia en la region de polarizacion inversa serin
muy altos. Debido a que, par lo regular, 10s ohmetros utilizan una fuente de comente relativa-
mente constante, la resistencia determinada seri en el nivel de corriente predeterminado (casi
siempre unos cuantos miliamperes).
Figura 1.25 Determinaci6n de la

resistencia en cic de un diodo en un
punto de operaci6n en particular.
EJEMPLO I .I Determine los niveles de resistencia en dc para el diodo de la figura 1.26 en

a) ID = 2 mA
b) ID = 20 mA
c) V D = - l o v
I Fwra 1.26 Ejemplo 1.1
a) En I, = 2 m.4, VD= 0.5 V (de la curva) y

b) En ID = 20 mA, VD= 0.8 V (de la cuma) y
VD 0.8V
R D --- = - - - 40Q
1, 20 mA
C) En VD= -10 V, ID = -Is = -1 PA (de la curva) y
VD l0V
R D --- = - = 10 MQ
1, 1 PA
Es obvio que se sustentan algunos de 10s comentarios anteriores con respecto a 10s niveles de
resistencia dc de un diodo.
Resistencia en ac o dintmica
A partir de la ecuacion 1.5 y en el ejemplo 1.1 resulta obvio que la resistencia en dc de un diodo
es independiente de la forma de la caractenstica en la region que rodea el punto de interis. Si
se aplica una entrada senoidal en lugar de una entrada de dc, la situation cambiari por comple-
to. La entrada variante desplazara de manera instanthea el punto de operation hacia arriba y
abajo en una region de las caractensticas y, por tanto, define un cambio especifico en coniente
y voltaje, como lo muestra la figura 1.27. Sin tenet una sefial con variacion aplicada, el punto
de operation sena el punto Q que aparece en la figura 1.27, determinado por 10s niveles de dc
aplicados. La designacion del punto Q se deriva de la palabra estable (por la inicial en inglCs
de: quiescent), que significa "estable o sin variacion".
-.. ...............
Linea langente
...............
: h", Q
(operaci6n dc)
.........
F m 1.27 Definicibn de la
resistencia d i n h i c a o en ac.
Una linea recta dibujada tangencialmente a la c w a a traves del punto Q, como se muestra en
la figura 1.28,definiri un cambio en particular en el voltaje, asi como en la coniente que pueden
ser utilizados para deterrninar la resistencia en ac o dihmica para esta region en las caracteristi-
cas del diodo. Se debe hacer un esfuerzo para mantener tan pequefio y equidistante como sea
posible el cambio en ei voltaje y en la comente a cualquier lado del punto Q. En forma de ecuacion,
donde A significa un cambio finito en la cantidad. (1.6)
Mienuas mayor sea la pendiente, menor sera el valor de AVd para el mismo cambio en Aid y
- de crecimiento vertical de la caracteris-
menor sera la resistencia. La resistencia ac en la region
tics es, por tanto, muy pequefia,mientras que la resistencia ac es mucho m b alta en 10s niveles ~ i 1.28~ Determinacibn
a de la
de coniente bajos. resistencia en ac en un punt0 Q.
1.7 Niveles de resistencia 19

-- ~~ - ~-~
EJEMPLO 1.2 Para las caracteristicas de la figura 1.29:

a) Determinar la resistencia en ac en ID = 2 mA.
b) Determinar la resistencia en ac en ID = 25 mA.
c) Comparar 10s resultados de 10s incisos a y b con las resistencias en dc a cada nivel
30 -
1I
>,-----___--__-_---_--, }.,',
I
20 - J
'b,
15 -
I0 -
5-
~
* -- - - - - - - - - - - - - -
I l l 1 1 I
0 0.1 0.2 0.3 0.4 0 5 0.6 0.7 0.8 0.9 1 v,,iv,
ii
AV,,
Figura 1.29 Ejemplo 1.2.
a) Para I,, = 2 mA; la lfnea tangente en I,, = 2 mA se dibujo como se muestra en la figura y se
eligi6 una excursi6n de 2 mA aniba y abajo de la comente del diodo especificada. En ID =
4 mA; V D= 0.76 V, y en ID = 0 mA; V D= 0.65 V. Los cambios que resultan en la comente
y el voltaje son
AI, = 4mA - 0 mA = 4mA
Y AV, = 0.76V - 0.65V = 0.11 V
y la resistencia en ac:
b) Para I = 25 mA, la lfnea tangente en ID = 25 mA se dibuj6 como se muestra en la figura

D
y se eligi6 una excursi6n de 5 mA aniba y abajo de la comente del diodo especificada. En
ID = 30 mA, V,, = 0.8 V, y en ID = 20 mA; VD= 0.78 V. Los cambios que resultan en la
comente y el voltaje son
AI, = 30rnA - 20mA = 1OmA
AVd = 0.8 V - 0.78 V = 0.02 V
y la resistencia ac:

la cual excede por mucho la r, de 27.5 Q.
Para ID= 25 mA. VD = 0.79 V y
la cual excede por mucho la r, de 2 R
Se ha encontrado la resistencia dinamica en forma grifica, per0 existe una definicion

basica en el ciilculo diferencial que establece:
La derivada de una funcibn en un punto es igual a la pendiente de la linea tangente
dibujada en dicho punto.
Por tanto, la ecuacion (1.6), se&n se defini6 en la figura 1.28, consiste, en esencia, encontrar la
derivada de la funci6n en el punto Q de operaci6n. Si se encuentsa la derivada de la ecuaci6n
general (1.4) para el diodo semiconductor con respecto a la polarizacion diiecta aplicada y luego
se inviene el resultado, se tendd una ecuacidn para la resistencia dinrimica o ac en esa regi6n. Es
decir, tornando la derivada de la ecuacion (1.4) con respecto a la polarizacion aplicada, se tendri
dl, k
- = -(ID + Is)
~ V D TK
siguiendo algunas maniobras biisicas de ciilculo diferencial. En general,ID> Isen la secci6n de
pendiente vertical de las caractensticas y
Sustituyendo 0 = 1 para Ge y Si en la seccion de crecimiento vertical de las caractensticas, se

obtiene
y a temperatura ambiente
de tal forma que

k
- --
11,600
s 38.93
T~ 298
Invirtiendo el resultado para definir una proportion de resistencia (R = Wr), se obtiene

dV, = 0.026
dl, ID
rd = - (1.7)
GcSi

El significado de la ecuacibn (I .7) debe comprenderse con claridad. fiste implica que la resis-
tencia dinarnica se puede encontrar mediante la sustituci6n del valor de la comente en el punto
de operation del diodo en la ecuaci6n. No hay necesidad de tener las caractensticas disponi-
bles o de preocuparse por trazar lineas tangenciales corno se defini6 en la ecuacion (1.6). Sin
embargo, es imponante considerar que la ecuacion (1.7) es exacta s61o para valores de I, en la
secci6n de crecimiento vertical de la curva. Para valores menores de ID, .rl = 2 (silicio) y el
valor obtenido de rd se debe multiplicar por un factor de 2. Para 10s valores pequeiios de IDpor
abajo del punto de inflexidn de la curva, la ecuacion (1.7) resulta inadecuada.
Todos 10s niveles de resistencia que se han deteminado hasta ahora han sido definidos
para la union p-n y no incluyen la resistencia del material semiconductor en si (Ilamada resis-
tencia del cuerpo). y la resistencia que presentan la conexi6n entre el material del semiconductor
y el conductor met6lico exterior (Ilamada resistencia del contacto). Estos niveles de resistencia
adicionales pueden incluirse en la ecuacidn (1.7) a1 afiadir la resistencia denotada por r, como
aparece en la ecuaci6n (1 2).Por tanto, la resistencia r, incluye la resistencia dinamica defini-
da por la ecuaci6n 1.7 y la resistencia r, que reciCn se present6.
ohms (1 .-3)
El factor rBpuede tener un rango tipico desde 0.1 R para 10s dispositivos de alta potencia
a 2 52 para algunos diodos de baja potencia y prop6sitos generales. Para el ejemplo 1.2 la
resistencia ac en 25 mA se calcul6 como 2 Q. Utilizando la ecuaci6n (1.7) se obtiene
La diferencia de aproximadamente 1 Q se debe tomar como una contribution de r,.

Para el ejemplo 1.2 la resistencia ac en 2 mA se calcul6 como de 27.5 R. Utilizando la
ecuaci6n (1.7), pero multiplicando por un factor de 2 para esta regi6n (en el punto de inflexi6n
de la curva q = 2),
La diferencia de 1.5 Q se debe tomar como una contribucidn debida a rB.

En realidad, la determinacion de rd con un alto grado de exactitud de una curva caractenstica
utilizando la ecuaci6n (1.6) es un proceso dificil, y en el mejor de 10s casos 10s resultados deben
manejarse con cuidado. En 10s niveles bajos de comente del diodo, el factor r, es lo suficiente-
mente bajo comparado con rd como para permitir que se omita su impacto sobre la resistencia ac
del diodo. En 10s niveles altos de comente, el nivel de r, puede acercarse al de rd,per0 debido a
que con frecuencia habra otros elementos de resistencia de mucho mayor magnitud en sene con
el diodo, a lo largo del libro se supone que la resistencia ac se encuentra determinada s610 por rd
y que el impacto de r, se i g n o d a menos que se observe lo contrario. Las mejoras tecnol6gicas
de 10s afios recientes sugieren que el nivel de r, continuara disminuyendo en magnitud, y en
al@n momento se convertid en un factor que con seguridad no se tomarien cuenta al c o m p a r e
con r@
El an6lisis anterior se cent16 s610 en la regi6n de polarizaci6n directa. En la region de
polarization inversa se supondra que el cambio en La comente a lo largo de la linea Is es nulo
desde 0 V hasta la regi6n Zener, y que la resistencia ac resultante al utilizar la ecuaci6n (I .6) es
suficientemente alta como para permitir la aproximacion del circuit0 abierto.
Resistencia en ac promedio
Si la seiial de entrada es lo suficientemente grande para producir una g a n excursi6n tal como
lo indica la figwa 1.30, a la resistencia asociada con el dispositivo para esta regi6n se le llama
resistencia en ac promedio. La resistencia ac promedio es, por definicidn, la resistencia deter-
CapiNlo 1 Diodos semiconductores

figura 1.30 Determinacibn de la resistencia en ac pmmedio entre
10s limites indicados.
minada por una linea recta dibujada entre dos intersecciones establecidas por unos valores
maximos y minimos del voltaje de entrada. En forma de ecuaci6n (obdrvese la figura 1.301,
Para la situaci6n indicada por la figura 1.30,
Si la resistencia ac (r,) estuviera determinada por ID = 2 mA, su valor no seria mayor a 5 Q,

y si fuera determinada a 17 mA, seria menor. En medio, la resistencia ac haria la transici6n
desde un valor alto en 2 mA a1 valor bajo en 17 mA. La ecuaci6n (1.9) defini6 un valor que se
considera el promedio de 10s valores ac de 2 a 17 mA. El hecho de que puedautilizarse un nivel
de resistencia para tan amplio rango de las caracterfsticas probaa ser bastante 6til en la defini-
ci6n de circuitos equivalentes para un diodo en una secci6n posterior.
Tabla resumen
La tabla 1.2 se desarroll6 con objeto de reforzar las importantes conclusiones de las ultimas
paginas y de hacer enfasis en las diferencias entre 10s diversos niveles de resistencia. Como se
indic6 antes, el contenido de esta seccion es el fundamento para gran cantidad de cAlculos de
resistencia que se efectuaran en secciones y capitulos posteriores.

TABLA 1.2 Niveles de resistencia
Caracteristicas Delerminacidn
Tipo Ecuacibn especiales grafica
DC "D Definida coma unpunfo

o R, = - en las caracterisricar
XC AV, 26mV Definida por una Unea

0 ' d = - -
-- tangencial en el
dioimica Ad' ID punto Q
ac Avd Definida por una lines

pmmedio T , = 1- recta enlre 10s lirnites
A'd pun~08~u~~o de operaci6n
1.8 ClRCUlTOS EQUIVALENTES PARA DIODOS

Un circuito equivalente es una combinacibn de elementos que se eligen en forma
adecuada para representar, lo mejor posible, las caracteristicas terminales reales de
un dispositivo, sistema o similar en una regibn de operacibn en particular.
En otras palabras, una vez que se define el circuito equivalente, el simbolo del dispositivo
puede eliminarse de un esquema, e insertar el circuito equivalente en su lugar sin afectar de
forma severa el comportamiento real del sistema. El resultado es a menudo una red que puede
resolverse mediante el empleo de ttcnicas tradicionales de analisis de circuitos.
Circuito equivalente de segmentos lineales

Una ticnica para obtener un circuito equivalente para un diodo consiste en aproximar las
caracteristicas del dispositivo mediante segmentos lineales, como se muestra en la figura 1.31.
Como es natural, al circuito equivalente que resulta se le llama circuiro equivalente de segmen-
ros lineales.A partir de la figura 1.3 1 debe resultar obvio que 10s segmentos lineales no resultan
ser una duplicaci6n exacta de las caractensticas reales, sobre todo en la region de inflexion de
la curva de respuesta. Sin embargo, 10s segmentos resultantes son lo suficientemente cercanos
a la cuNa real como para establecer un circuito equivalente, que ofrecera una excelente prime-
ra aproximaci6n al comportamiento real del dispositivo. Para la seccion con pendiente del
equivalente, el nivel de resistencia ac promed'io que se present6 en la secci6n I .7 es la resisten-
cia que aparece en el circuito equivalente de la figura 1.32, a continuaci6n del dispositivo real.
En esencia, define el nivel de resistencia cuando se encuentra en el estado "encendido". El
diodo ideal se incluye con el fin de establecer que existe una unica direcci6n de conduction a

Rgura 1.31 Definici6n del circuito
equivalente de segmentos lineales
mediante el empleo de segmentos de
linea recta para aproximar la curva
caracteristica.
Figura 1.32 Componentes del circuito equivalente de segmentos lineales
travCs del dispositivo, y se generara una condicdn de polarizaci6n inversa en el estado de circui-
to abierto para el dispositivo. Debido a que un diodo semiconductor de silicio no alcanza el
estado de conducci6n hasta que VD alcanza 0.7 V con una polarizaci6u directa (se@n se muestra
en la figura 1.31), debe aparecer una bateria V, que se opone a la conducci6n en el circuito
equivalente segun se muestra en la figura 1.32. La bateria so10 especifica que el voltaje a traves
del dispositivo debe ser mayor que el umbral del voltaje de la bateria antes que pueda establecer-
se la conduccion a travQ del dispositivo en la direccian que dicta el diodo ideal. Cuando se
establezca la conduccidn, la resistencia del diodo sera el valor especificado de r,,.
Sin embargo, tenga en cuenta que VTenel circuit0 equivalente no es una fuente de voltaje
independiente. Si se coloca nn voltimetro a travis de un diodo aislado encima de una mesa de
laboratorio, no se obtendra una lectura de 0.7 V. La baterfa s610 represents el defasamiento
horizontal de las caracterkticas que deben excederse para establecer la conducci6n.
Por lo regular, el nivel aproximado de ray puede determinarse a partir de un punto de
operaci6n en la hoja de especificaciones (la cual se analizarri en la seccion 1.9).Por ejemplo,
para un diodo semiconductor de silicio, si I, = 10 mA (una comente de conducci6n directa en
el diodo) a VD = 0.8 V, se sabe que para el silicio se requiere un cambio de 0.7 V antes que haya
conduccion y
seghn se obtuvo para la figura 1.30
Circuito equivalente simplificado

Para la mayor parte de las aplicaciones, la resistencia ra, es lo suficientemente pequefia como
para omitirse en comparaci6n con otros elementos en la red. La eliminaci6n de ravdel circuito
1.8 Circuitos equivalentes para diodos

0 VT=0.7V VD
Fagom 1.33 Circuito equivalente simpliiicado para el diodo semiconductor de silicio.
equivalente es la misma que aparece en las caracteristicas del diodo, tal como se muestra en la
figura 1.33. Desde luego, esta aproximacion se emplea con frecuencia en el analisis de circui-
tos semiconductores segrin se demuestra en el capitulo 2. El circuito equivalente reducido
aparece en la misma figura. ~ s t establece
e que un diodo de silicio con polarization directa en
un sistema electr6nico bajo condiciones de dc tiene una caida de 0.7 V a travCs de 61, en el
estado de conduction a cualquier nivel de coniente del diodo (desde luego, dentro de 10s
valores nominales).
Circuito equivalente ideal

Ahora que r , se elimino del circuito equivalente se tomara un paso m&, y se establece que un
nivel de 0.7-V puede, a menudo, omitirse, en comparacion con el nivel de voltaje aplicado. En
este caso, el circuito equivalente se reduciri a1 de un diodo ideal, tal como lo muestra la figura
1.34 con sus caractensticas. En el capitulo 2 se veri que esta aproximacion suele hacerse sin
perjuicio considerable en cuanto a exactitud.
En la industria, una sustituci6n popular para la frase "circuito equivalente de diodo" es
modelo de diodo, un modelo que, por definicion, es la representation de un dispositivo, objeto
y sistema existente, y asi sucesivamente. De hecho, esta terminologia de sustitucion se em-
pleas6 casi de manera exclusiva en 10s capitulos subsecuentes.
Rgura 1.34 Diodo ideal y sus caracteristicas
Tabla resumen
Por claridad, 10s modelos de diodos que se utilizan para el rango de parimetros y aplicaciones
de circuito se presentan en la tabla 1.3, con todas sus caracteristicas en segmentos lineales.
Cada uno se investigarz4 con mayor detalle en el capitulo 2. Siempre existen excepciones a la
regla general, pero es muy cierto que el modelo equivalente simplificado se utilizari con mu-
cha frecuencia en el anilisis de sistemas electr6nicos, rnientras que el diodo ideal es aplicado
con mayor regularidad en el anilisis de 10s sistemas de fuente de alimentaci6n donde se loca-
lizan 10s mayores voltajes.

TABLA 1.3 Circuitos equivalentes para diodos (modelos)
Tip0 Condiciones Modelo Corocteristicos
Modelo de segmentos
lineales
Dispositivo Rrrd "rrr

ideal Err* " "T v,
1.9 HOJAS DE ESPECIFICACIONES DE DIODOS

Los datos acerca de 10s dispositivos semiconductores especfficos suele presentarlos el fabri-
cante de dos maneras. Es comun que consistan s610 de una breve description limitada, a veces
de una pagina. De otra forma, es un extenso examen de las caractensticas con sus grrlficas,
trabajo artistico, tablas, etc. Sin embargo, en cualquier caso, existen piezas especificas de da-
tos que deben incluirse para una correcta utilization del dispositivo. Estos incluyen:
1. El voltaje direct0 VF(a una comente y temperatura especificadas)
2. La comente directa mixima I, (a una temperatura especificada)
3. La comente de saturation inversa IR (a una comente y temperatura especificadas)
4. El valor de voltaje inverso [PIV o PRV o V(BR), donde BR proviene del ttrmino "mptura"
(por la inicial en inglts de: breakdown) (a una temperatura especificada)]
5. El nivel miximo de disipaci6n de potencia a una temperatura en particular
6. Los niveles de capacitancia (seglin se definid en la secci6n 1.lo)
7. El tiempo de recuperaci6n inverso tr, (como se definirz4 en la secci6n 1.11)
8. El rango de temperatura de operation
Dependiendo del tipo de diodo que se considere, tambiin se presentan datos adicionales.
como el rango de frecuencia, el nivel de mido, el tiempo de conmutaci6n, 10s niveles de resis-
tencia ttrmica y 10s valores pico repetitivos. Para la aplicaci6n considerada, el significado de:
10s datos, en general, seri claro por sf mismo. Si se proporciona la mkima potencia o el valor
nominal de disipacibn, se entiende que este es igual al producto siguiente:
donde ID y V, son la comente y el voltaje del diodo en un punto de operaci6n en particular.
1.9 Hojas de especificaeiones de diodorr

Si se aplica el modelo simplificado para una aplicacidn en particular (un caso frecuen-
te), se puede sustituir VD= V, = 0.7 V para un diodo de silicio en la ecuaci6n (1.10), y
determinar la disipacion de potencia resultante para compararla contra el valor de maxima
potencia. Es decir,
DIFL~SIONPLANAR DE SILICIO
- I
A
BV ... 125 V (MIN) @ 100 p.4 (BAY731 ENCAPSULADO DO-35 !
BV ...200 V (MIN) @ 100 p.4 (BA 129) I
B
VALORES NOMINALEB MAXIMOS ABSOLUTOS (Nota 1)
Ternperaturns
Rango de ternperanria de almaeenamienlo
Temperaura mixima de operaci6o de la mi60
-65°C a +WOQC
c175OC ~
~
Temperaura de la cooexi6n +26OeC
Disipaeih de potencia (Nota 2 )
C Disipaci6o maxima de potencia totd a 25 OC de ambiente

Factorde perdida de disipaci6n de potencia lined (derde 25 OC) 3.33 mWIDC
% O N
Voltaje y corriente m&xirnas OD>, 1 0 5 i i i
WIV Voltaje inverso de trabajo BAY73 IOOV - -D ~ A
D
lo
IF
Comiente rectiticada pmmedio
Comiente directs continua
BA129 18OV
200 mA
mm.4
~
i ",119101*1
NOTAS
---- Dl*
0"0,1JI>
' i Pico de cornenre direcrarepetitlvo 600 mA concxxoncs dc .ccm cubicno de cobrc

C~nexlonrsdorrdnr dlrponibler
Pico de comiente de ondadirecta Encapsviado dc vmdrlo rellrdo herm$thcmeno
i, nJ,
Aricho de pulro = 1 s IOA 1 PEIOdel P ~ ~ Y F IdcO
C I 4 grsmor
Arlcho de pulso = 1 fii 40A
CARACTERISTICAS ELI
S~MBOLO CARAC'
E v~ Voltaje dir
F
-
G IR Comiente I
Bv Volraje de
H C Capaciranc
I In -Tiempo dc
R, = 1.0 a 100 kR
CL = 10 pF, IAN 256
I I I I I I
NOTAS
I Estor son vrlores limner robre o r cuale, el Cunczonamscn!~del dlcdo pvsdc urdsdado.
2 Eslaa son lim~tesde enado cral~lcs.Lnfibrics d e b rcr~onrvluderohrc ipbcacioner qus lnvolucnn pulror u operncidn con siclo dc t r a b ~ obajo.
Figurn 1.35 Caracteristicas elCctricas d e 10s d i o d o s d e a l t o voltaje y b a j a fuga Fairchild BAY73 . BA

129. (Cortesia de Fairchild Camera a n d I n s t r u m e n t Corporation.)

Una copia exacta de 10s datos proporcionados por Fairchild Camera and Instrument
Corporation para sus diodos de alto voltaje y baja fuga BAY73 y BA 129 aparece en las figuras
1.35 y 1.36.Este ejemplo representaria la lista extensa de datos y caracteristicas. El tkrmino
recrijicador se aplica a un diodo cuando se emplea con frecuencia en un proceso de rectijicacibn.
mismo que se describiri en el capitulo 2.
CURVAS CARACTERISTICASELECTRICAS T~PICAS
a 25 "C temperatura ambiente a menos que se observe lo contrario
CAPACITANCIACONTRA
VOLTAJE INVERSO
VOLTAJE INVERSO CONTRA CORRIENTE INVERSACONTRA IMPEDANCIA DIKAMICA

CORRIENTE INVERSA COEFICIENTE DE TEMPERATURA CONTRA CORRIENTE DIRECTA
V, - Vollale invcrro - volts 7, - Temperaruia ambienre - *C RD - lmpedancia dinarnica - I2
CORRIENTE RECTIFICADA
PROMEDIO Y C8ORRIENTE DIRECTA
CONTRA TEMPISRATURA AMBIENTE
500
400
2
-0
2 300 300
-"-
0
-
2
:P
M
200 :.3 zoo
.-ma. q
a loo 1 100
0
0 25 50 75 100 125 150 175 200
T, - Temperatura ambienre - "C
Figura 1.36 Caracteristicas tBrmicas d e 10s diodos d e alto voltaje Fairchild BAY73
BA 129. (Cortesia d e Fairchild Camera and Instrument Corporation.)
1.9 Hojas de especificacionesde diodos

Las Areas especificas de las hojas de datos se resaltaron en gris con una letra de identifica-
cion comspondiente a la descripci6n siguiente:
A: Los voltajes minimos de polarizacidn inversa (PIV) para cada diodo a una comente
de saturaci6n inversa especificada.
B: Caracterfsticas de temperatura segun se indican. Observe el empleo de la escala Celsius
y un amplio rango de utilizaci6n [recuerde que 32 "F = 0 "C = congelamiento (H,O)
y 212 "F = 100 O C = ebullici6n (H,O)].
C: Nivel de disipaci6n de potencia mrixima P, = VDI, = 500 mW. El valor de potencia
mkima disminuye a una proportion de 3.33 mW por grado de increment0 en la
temperatura amba de la temperatura ambiente (25 "C), segun se indica con claridad
en la curva de phrdida de disipacion de potencia en la figura 1.36.
D: Comente diiecta continua mixima = 500 mA (observe I, en funcion de la
temperatura en la figura 1.36).
E: El rango de valores de VF en 1, = 200 mA. Observe que excede VT= 0.7 V para am-
bos dispositivos.
F: El rango de valores de VFen I, = 1.0 mA. En este caso, observe como 10s limites su-
periores se encuentran alrededor de 0.7 V.
G : En VR= 20 V y una temperatura de operacion tipica 1, = 500 nA = 0.5 pA,mientras
que a un voltaje inverso mayor I, cae a 5 nA = 0.005 MuA.
H: El nivel de capacitancia entre las terminales es aproximadamente de 8 pF para el
diodo BAY73 en VR = V, = 0 V (sin polarizaci6n) y con una frecuencia aplicada de
1 MHz.
I: El tiempo de recuperation inverso es 3 ps para la lista de condiciones de operacion
. .
En algunas de las curvas de la figura 1.36 se utiliza una escala loganantmica. Una breve
investigaci6n de la seccidn 11.2 debe ay udar a la lectura de las grificas. Observe, en la figura
superior izquierda, la manera en que V, se increment6 desde cerca de 0.5 V a mas de 1 V,
mientras IF aumento de 10 pA a mris de 100 mA. En la figura inferior se encuentra que la
comente de saturacion inversa cambia un poco con 10s cambios crecientes de VR,per0 perma-
nece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se
aprecia en la figura adjunta, la corriente de saturacion inversa se increments con rapidez con el
aumento en la temperatura (tal como se pronostic6 antes).
En la fignra superior derecha se observa c6mo disminuye la capacitancia con el incremen-
to en el voltaje de polarizaci6n inversa, y en la figura inferior se puede ver que la resistencia ac
(rd)es s610 cercana a 1 Q en 100 mA y aumenta a 100 Q en comentes menores de 1 mA (segun
se esperaba a partir del antilkis en secciones anteriores).
La comente rectificada promedio, la comente directa pic0 repetitiva y la comente de
sobrecarga pico, como aparecen en la hoja de especificaciones, se definen de la manera
siguiente:
1. Corrienre rectificada promedio. Una seiial rectificada de media onda (descrita en la sec-
ci6n 2.8) tiene un valor promedio definido por Iav = 0.318 $., El valor de la comente
promedio es menor que las comentes directas continuas o pic0 repetitive, porque una for-
ma de onda de comente de media onda tendra valores instantaneos mucho m h altos que el
valor promedio.
2. Corriente directapico reperirivo. kste es el valor maxim0 instanthe0 de la comente direc-
ta repetitiva. Observe qne deb'ido a que se encuentra en este nivel durante un breve periodo,
su nivel puede ser superior a1 nivel continuo.
3. Corriente de sobrecarga pico. En ocasiones, durante-eln e
y otros factores similares, e x i s t i h comentes muy alas a uavCs del dispositivo durante
breves infervalos de tiempo (que no son repetitivos). Este valor nominal define el valor
miximo y el interval0 de tiempo para tales sobrecargas del nivel de comente.
Mientras m h se esta en contact0 con las hojas de especificaciones, &as se volverin mas
"amistosas", en particular cuando el impacto de cada partimetro se comprende con mayor
claridad para la aplicacion que se este investigando.
1.10 CAPACITANCIA DE TRANSICION

Y DIFUSION
Los dispositivos electr6nicos son inherentemente sensibles a las frecuencias muy altas. Casi
todos 10s efectos relatives a la capacitancia pueden omitirse a bajas frecuencias, debido a que
su reactancia Xc = 1RrlfC es muy grande (equivalente a circuit0 abierto). Sin embargo, esto no
se puede ignorar a frecuencias muy altas. Xc seri lo suficientemente pequefio debido a1 alto
valor defpara presentaruna trayectoria de "corto" de bajareactancia. En el diodo semiconductor
p-n existen dos efectos de capacitancia que deben considerarse. Ambos tipos de capacitancia
se encuentran presentes en las regiones de polarization directa y polarizacion inversa, pero
una sobrepasa a la otra de tal manera que en cada region solo se consideran 10s efectos de una
sola capacitancia.
En la regibn de polarizacibn inversa se tiene la capacitancia de la regibn de
transicihn o de agotamiento (C,), mientros que en la regibn de polarizacion directa
se tiene la capacitancia de difGibn (Cd o de almacenahiento.
Recuerde que la ecuacion bbica para la capacitancia de un capacitor de placas paralelas
esta definida por C = €Aid, donde r es la permitividad del dielectrico (aislante) entre las placas
de h a A separada por una distancia d . En la region de polarization inversa existe una regi6n de
agotamiento (libre de portadores) que, en esencia, se comporta como un aislante entre las
capas de carga opuesta. Debido a que el ancho de esta regi6n (d)se incrementara mediante el
aumento del potencial de polarizacion inversa, la capacitancia de transici6n que resulta dis-
minnir&,como lo muestra la f i p r a 1.37. El hecho de que la capacitancia es dependiente del
potencial de polarizacion inverso aplicado, tiene aplicacion en numerosos sistemas electr6-
nicos. De hecho, en el capitulo 20 se presentari un diodo cuya operation depende totalmente
de este fendmeno.
Aunque el efecto descrito tambien se encontrara presente en la region de polarizaci6n
directa, Cste es mucho menor que un efecto de capxitancia directamente dependiente de la
velocidad a la que la carga es inyectada hacia las regiones justo afuera de la region de agota-
miento. El resultado es que niveles crecientes de comente resultarin en niveles crecientes de la
capacitancia de difusion. Sin embargo, 10s niveles crecientes de comente resultan en niveles
reducidos de resistencia asociada (lo cual se demostrad mas adelante), y la constante de tiem-
po resultante ( T = RC), misma que es rnuy importante en las aplicaciones de alta velocidad,
porque no se hace excesiva.
Fwra 1.37 Capacitancia de transicidn y de difusi6n en funci6n de la polarizaci6n

apiicada para un diodo de silicio.
1.10 Capacitancia de transition y difusi6n

Los efectos de la capacitancia que se describieron antes se encuentran representados por
un capacitor en paralelo con el diodo ideal, se@n se muestra en la figura 1.38. Sin embargo,
para 1as aplicaciones de baja o mediana frecuencia (except0 en el irea de potencia), por lo
regular, el capacitor no esti incluido en el simbolo del diodo.
Rgura 1.38 Se incluye el efecto
de la capacitancia de transiciirn
ode difusion en el diodo 1.1 1 TIEMPO DE RECUPERACION INVERSO
semiconductor.
Existen ciertas partes de datos que, por lo general, presentan 10s fabricantes en las hojas de
especificaciones de diodos. Una de estas cantidades que todavia no se ha considerado es el
tiempo de recuperation inverso, y se denota mediante 5,. En el estado de polarizaci6n directa,
se mostro antes que existe un gran nhmero de electrones del material tipo n que pasan a travts
del material tipo p, y un gran numero de huecos en el tipo n , lo cual es un requisito para la
conducci6n. Los electrones en el tipo p y 10s huecos que se difunden hacia el material tip0 n
establecen un gran nhmero de portadores minoritarios en cada material. Si el voltaje aplicado
se invierte para establecer una nueva situaci6n de polarization inversa, idealmente se desem'a
ver que el diodo cambia de forma instantanea, del estado de conduccion a1 de no conduccion.
Sin embargo, debido a que un gran nhmero de portadores minoritarios se localizan en cada
material, la comente del diodo se invertiri como se muestra en la figura 1.39, y permaneceri
en este nivel susceptible de ser medido dwante un tiempo is (tiempo de almacenamiento) que
requieren los portadores minoritarios para retomar a su estado de portadores mayoritasios den-
tro del material opuesto. En esencia, el diodo permaneceri en el estado de circuit0 cerrado con
una comente I,nversa determinada por 10s parhetros de la red. En a l g h momenta, una vez que
ha pasado esta fase de almacenamiento, la coniente se reducira en nivel hasta llegar a aquel
asociado con el estado de no conduccion. Este segundo period0 se denota mediante r, (intewa-
lo de transici6n). El tiempo de recuperation inversa es la suma de estos dos intewalos: t,, = is
+ r, . Naturalmente, es una consideracion importante en las aplicaciones de conmutacion de
alta velocidad. Casi todos 10s diodos de conmutacion disponibles en el mercado tienen un r,, en
el rango de unos cuantos nanosegnndos hasta 1 ps. Sin embargo, hay unidades disponibles con
un r_ de solo unos cuantos cientos de picosegundos (10-12).
'dimcu I I/
I
Cambio de estado (encendido-spasado)
requcndo en I = r , .
,:,,;. -.
Fwra 1.39 Definici6n del tiempo

de recuperaci6n inverso.
1.12 NOTACION DE DIODOS SEMICONDUCTORES

La notacion que mas se suele utilizar para 10s diodos semiconductores se presenta en la figura
1.40. Para la mayor pane de 10s diodos cualquier marca, como un punto o banda, seghn lo
muestra la figura 1.40, aparece en el extremo del citodo. La terminologia inodo y c$odo es
una herencia de la notacion de bulbos. El h o d 0 se refiere a un potencial mayor o positivo y el
citodo se refiere a una terminal a un potencial m b bajo o negativo. Esta combinaci6n de
niveles de polarizaci6n dara por resultado una condici6n de polarizaci6n directa o "encendido"
para el diodo. En la figura 1.41 aparecen varios diodos semiconductores disponibles en el
mercado.Algunos detalles de la consmcci6n real de dispositivos,como 10s que aparecen en la
figura 1.41, se explican en 10s capitulos 12 y 20.
Figura 1.40 Notacion de los diodos semiconductores.
Fwra 1.41 Varios tipos de diodos de union. [a) Cortesia de Motorola Inc.; y
b) y c) Cortesia de International Rectiiier Corporation.]
1.13 PRUEBA DE DIODOS

La condiciirn de un diodo semiconductor se puede determinar con rapidez utilizando: 1) un
mnltimetro digital (DDM, por las iniciales en inglCs de: digital display meter) con unafuncibn
de ver6cacibn de diodos, 2) la seccibn de medicibn de ohms de un multimetro,~3 ) un trazador
de curvas.
Funcion de verificacion de diodos

En la figura 1.42 se ilustra un multimetro digital con capacidad de verificacion de diodos.
Observe el pequefio simbolo de diodo en la parte inferior del selector. Cuando se coloca en esta
posicion y se conecta como se muestra en la figura I A3a, el diodo debe estar en encendido", y
la pantalla indicari el voltaje de polarization directa tal como 0.67 V (para Si). El medidor
tiene una fuente intema de coniente constante (cercana a 2 mA) que definira el nivel de volta-
je, como se muestra en la figura 1.43b. Una indicacidn OL al conectar como en la figura 1.43a
revela un diodo abierto (defectuoso). Si las conexiones se encuentran invertidas, debe resultar
una indicaci6n OL debido a la equivalencia de circuit0 abierto que se espera para el diodo. Por
tanto, en general, una indication OL en ambas direcciones es indicativa de un diodo abieno o
defectuoso.
1.13 Prueba de diodos

Figura 1.42 Multimetro digital con
capacidad de verificaci6n de diodos.
(Cortesia de Comoutronics
Technology. Inc.)
0.67 V "D
Egura 1.43 Verificacion
de un diodo en el estado
(bl de polarizaci6n directa.
Prueba con un 6hmetro

(Ohmetro1 En la seccion 1.7 se encontr6 que la resistencia en polarization directa para un diodo
R relarivarnenre baja
~ e r m i n a mja
,.*I
+
l
1 1
U
Terminal negra
,COMl
-
semiconductor es bastante baja comparada con el nivel de polarizaci6n inversa. Por tanto, si se
mide la resistencia de un diodo utilizando las conexiones que se seiialan en la figura 1.44a,
se puede esperar un nivel relativamente bajo. La indicacion resultante en el ohmetro seri una
funci6n de la comente establecida por la bateria intema a travks del diodo (a menudo 1.5 V)
por el circnito del ohmetro. Mientras mis alta sea la comente, menor sera el nivel de resisten-
cia. Para la situaci6n de polarizaci6n inversa la lectura debe ser bastante alta, reqniriendo, tal
vez, de una mayor escala de resistencia en el medidor, segun se indica en la figura 1.44b. Una
lectura alta en la resistencia en ambas direcciones indica con claridad una condici6n abierta
Terminal negra Terminal roja (dispositivo defectuoso), mientras que una lectura muy baja de la resistencia en ambas direc-
ciones quiz6 indique un dispositivo en corto.
U +
Trazador de curvas
El trazador de curvas de la figura 1.45 puede desplegar las caractensticas de una gran cantidad
Figura 1.44 Verificacion de un de dispositivos, incluyendo el diodo semiconductor. A1 conectar el diodo en forma adecuada a1
diodo rnediaa!e un 6hrnetro. tablero de pruebas en la pane central e inferior de la unidad y ajnstando 10s controles, se puede
0 P 0 s,,,
por dlvlrlbn
Rgura 1.46 Respuesta del
trazador de curvas para el
diodo de silicio 1N4007.
obtener una imagen en la pantalla como la de la figura 1.46. Observe que la escala vertical
es de 1 d l d i v , lo que da por resultado 10s niveles indicados. Para el eje horizontal, la escala es
de 100 mvldiv, lo que da por resultado 10s niveles de voltaje que se indican. Para un nivel de
2-mA, como se defini6 para un DDM,el voltaje resultante seria de 625 mV = 0.625 V. Aunque,
en principio, el instrumento parece ser muy complejo, el manual de instmcciones y algunos
momentos de contact0 revelariin que 10s resultados deseados por lo general se pueden obtener
sin mucho esfuerzo y tiempo. El mismo instrumento apareceri en mas de una ocasi6n en 10s
capitulos subsecuentes, a medida que se investigan las caracteristicas de diversos dispositivos. ",
1.14 DIODOS ZENER

La region Zener de la figura 1.47 se analiz6 con cierto nivel de detalle en la seccion 1.6. La
caractenstica cae de manera casi vertical en un potencial de polaizaci6n inversa denotado
como VZ.El hecho de que lacurva caiga abajo y lejos del eje horizontal, en vez de aniba y lejos .
para la region positiva V Drevela
, que la comente en la region Zener tiene una direcci6n opues- ~ ~i 6la ~regi6n
i 1.47g ~ e ~v i ~de ~
ta a aquella de un diodo con polaizaci6n directa. Zener
1.14 Diodos Zener 35

Esta region de caracteristicas unicas se utiliza en el disefio de 10s diodos Zener, 10s cuales
rienen el simbolo grafico que aparece en la figura 1.48a. Tamo el diodo semiconductor como
el diodo Zener se presentan uno a1 lado de otro en la figura 1.48 con objeto de asegurar que la
direction de la conduccion se comprenda con todo detalle junto con la polarizaci6n requerida
del voltaje aplicado. El diodo semiconductor, en el estado "encendido", soportara una comen-
re en la direccion de la flecha en el simbolo. Para el diodo Zener la direction de la conduccion es
ilpuesta a lade la flecha sobre el simbolo, de acuerdo con el comentario en la introducci6n de
esta seccion. Observe, a su vez, que la polarization de V, y de VZ son iguales. como si se
Figura 1.48 Direcci6n de la hubieran obtenido en caso de que cada uno hubiera sido un elemento resistive.
conduccion: a) diodo Zener: b) La localizacion de la region Zener puede controlarse mediante la variation de 10s niveles de
diodo semiconductor dopado. Un increment0 en el dopado, que produzca un aumento en el ndmero de impurezas
agregadas, disminuira el potencial Zener. Los diodos Zener se encuentran disponibles con poten-
ciales Zener desde 1.8 hasta 200 V, con rangos de potencia desde hasta 50 W. Debido a su
capacidad para soportar mayor temperatura y comente. por lo general en la manufactura de 10s
diodos Zener se prefiere silicio. El circuito equivalente completo del diodo Zener en la regi6n
Zener, incluye una pequeea resistencia dinimica y una bateria igual al potencial Zener, como se
muestra en la figura 1.49. Sin embargo, para todas las aplicaciones siguientes se debera suponer
como primera aproximacion que las resistencias son de magnitudes mucho mayores que la resis-
tencia Zener equivalente, y que el circuito equivalente es el que se indica en la figura 1.49b.
En la figura 1.50 se muestra un dibujo mas grande de la region Zener con objeto de pemi-
tir una descnpci6n de 10s datos con el nombre Zener que aparecen en la tabla 1.4 para un diodo
Figura 1.49 Circuito equivalente de Fairchild IN961 de 500-mW y 20%. El termino "nominal" asociado con VZindica que se trata
Zener: a) completo: b) aprorimado. de un valor tipico promedio. Dehido a que se trata de un diodo de 20%, se puede esperar que el
Iz, = 32 mA
Figura 1.50 Caracteristicas de
prueba de Zener (Fairchild 1N961).
TABLA 1.4 Caracte~Ssticaselkchicas (25'C de temperatura ambiente, a meuos que se observe lo contrario)
- -
Voifa/e lmpedancio Impedancia Corrienfe Conienfe

Zener C~mrriente dinhica m6xima de inuersa Volfaje reguladora Coeficienfe
nominai, de pmeba, m&ima punfo de inflexi6n m&ima de prueba m&ima de temperaturn
~ipo "I 'zr ZZT0 'm 2 ~ x 1,0 IR 0 VR "R 'm tipico
Jedec Or) (mA) @I(mA) 0'4 orI (mA) (%IoC)
IN961 I0 12.5 8.5 700 0.25 10 7 .2 32 1-0.072
36 Capitulo 1 Diodos semiconductores

Los valores sustituidos a partir de la tabla 1.4 generan
S. debido a1 coeficiente de temperatura positivo, un nuevo potencial Zener, definido por V;, es
V ; = V, + 0.54V
= 1054 V
La va~iacidnen la impedancia dinamica (fundamentalmente, su resistencia en serie) con

la comente aparece en la figura 1.5lb. Una vez mas, el Zener de 10 V surge entre 10s Zeners de
6.8 V y de 24 V. Observe que mientras m&sgrande es la col~iente(o mienuas mas aniba se estC
en el eje vertical de la figura 1.47), menor sera el valor de la resistencia. Observe igualmente
que cuando se cae abajo del punto de inflexi6n de la curva, la resistencia se incrementa a
niveles significativos.
La identificaci6n de la terminales y el encapsulado para una variedad de diodos Zener apa-
rece en la figura 1.52. La figura 1.53 es una fotografia de diversos dispositivos Zener. Observe
que su aspect0 es muy similar al diodo semiconductor. Algunas &eas de aplicacidn del diodo
Zener se examinarin en el capitulo 2.
Figura 1.53 Diodos Zener.

(Cortesia de Siemens Corporation.)
1.15 DIODOS EMISORES DE LUZ

El aumento en el uso de pantallas digitales en las calculadoras, relojes y todo tipo de instn-
mentos ha contribuido a generar el muy considerable inter& que hoy en dia existe respecto a
las esuucturas que emiten luz cuando se polarizan en forma apropiada. En la actualidad, 10s
dos tipos que se utilizan con mas frecuencia para llevar a cab0 esta funcion son el diodo
emisor de luz (LED, por las iniciales en inglCs de: light emitting diode) y lapantalla de cristal
liquido (LCD, por las iniciales en inglts de: liquid crystal display).Debido a que el LED entra

en la familia de 10s dispositivos de union p-n, se estudiara en este capitulo y algunas de sus
redes se estudiaran en 10s capitulos siguientes. La pantalla LCD se describe en el capitulo 20.
Como su nombre lo indica, el diodo emisor de luz (LED) es un diodo que emite luz visible
cuando se energiza. En cualquier uni6np-n con polarizacion directa existe, dentro de la estruc-
tura y en fotma primaria cerca de la union. una recombinacion de huecos y electrones. Esta
recombinacion requiere que la energia que posee un electron libre se transfiera a otro estado
En todas las uniones p-n de semiconductor, pane de esta energia se emite como calor y otra
pane en forma de fotones. En el silicio y el germanio el mayor porcentaje se genera en forma
de calor y la luz emitida es insignificante. En otros materiales. como el fosfuro arseniuro de
galio (GaAsP) o fosfuro de galio (Gap). el numero de fotones de energia de luz emitida es
suficiente para crew una fuente de luz muy visible.
Alproceso de emision de luz mediante la aplicacibn de una fuente de energia
eli.ctricu se le llama electroluminiscencia.
Como se muestra en la figura 1.54 con su simbolo grifico, la superticie conductora conec-
tada at material p es mucho mas pequeiia, con objeto de permitir la emision de un numero
miximo de fotones de energia luminica. Observe en la figura que la recornbinacion de 10s
portadores inyectados debido a la union con polarizacion d'directa genera luz, que se emite en el
lugar en que se da la recombinaci6n. Puede haber, desde luego, alguna absorci6n de 10s paque-
tes de energia de 10s fotones en la superficie misma, per0 un gran porcentaje se encuenua
disponible para salir, segun se muestra en la figura.
ngura 1.54 a) Proceso de

electroluminiscenciaen el LED;
b) simbolo grafico.
La apariencia y caractensticas de una limpara subminiatura de estado s6lido de gran efi-

ciencia que fabrica Hewlett-Packard aparece en la figura 1.55. Observe, en la figura 1.55(b).
que la comente pic0 directa es de 60 mA con 20 mA de comente directa promedio tipica. Sin
embargo, las condiciones de prueba que se enumeran en la figura 1.55(c) corresponden a una
comente directa de 10 mA. El nivel de V, bajo condiciones de polarizaci6n directa se indica
como V, y se extiende de 2.2 a 3 V. En ouas palabras, se puede esperar una comente de
operaci6n tipica de aproximadamente 10 mA a 2.5 V para una buena emisi6n de luz.
Aparecen dos cantidades que aun no se han identificado bajo el encabezado de caractens-
ticas eltctricas lopticas a T, = 25 O C . Estas son la intensidad luminica axial (Iv) y la eficiencia
Iuminica (q,).La intensidad de la luz se mide en candelas. Una candela emite un flujo de luz
de 4rrlfimenes y establece una iluminaci6n de 1 candela pie en un irea de 1 pie cuadrado a 1
pie de la fuente de luz. Aunque esta description quizi no ofrezca una comprension clara de la
candela como unidad de medida, su nivel bien puede compararse entre dispositivos similares.
El t6rmino eficncia es, por definicion, una medida de la capacidad de un dispositivo para
generar un efecto deseado. Para el LED, este es el cociente del numero de lumenes generados
por watt aplicado de energia electrica. Esta eficiencia relativa esti definida por la intensidad
luminica por unidad de corriente, seghn se muestra en la figura 1.552. La intensidad relativa de
cada color contra la longitud de onda se muestra en la figura 1.55d.
Debido a que el LED es un dispositivo de unionp-n, tendra una caracteristica en polarizaci6n
directa (figura 1.55e) similar alas curvas de respuesta del diodo. Observe el increment0 casi
lineal en la intensidad luminica relativa con corriente directa (figura 1.550. La figura 1.55h
revela que mientras m L larga es la duraci6n del pulso a una frecuencia en particular, menor
sera la coniente pico permitida (despues de pasar el valor de mptura de $1. La fi,eura 1.55i
muestra que la intensidad es mayor a 0" (de cabeza) y la menor a 90" (cuando el dispositivo se
obsewa desde un lado).
\ialom m6xirnos abrolutor a TA= 25 'C
Rujo <I<,alto cticieni.iii

Poriimetrur 1160 L'nidudei
Disipacidn de potencia 120

Cornenre dircctn promedm 20;1
Corrienie directa pico 60
Rango de temperatura de operaci6n -55'C a 100°C
y alma~enamiento
Tcmperatura de soldadurzi de la conerid* ?30°C duran~e3 segundos
11.6 mm (0.063pule) del cuerpo
[ I ] Pirdida desde 50 'C a 0.2 rnAI'C
Simbolo Deicripo'hn Minimo Tipico Mbximo Unidndei Condiciancs de prurbu
I,, Intensidad luminlca 1 .0 50 mcd

axial
28,,> lncluyendo el Anpulo 80 deg. Nora 1
enrre lor puntos de la
mitad dc illtensidad
luminlca
io Lon~irudde onda de pico
Longitud de onda dominance
635
628
nm
nm
Medida en el pico
Nola 2
T, Ve!acidad de respuesra 90 ns
C Cvpacitancia II PF V , = 0:f = I Mhz
8,c Reristencla tlirmica 120 'CM' Uni6n a la
conexidn citodo a
1 079 mm (031 pule)
Voltvje d>recl.o 2.2 3.0 V

desde el cuerpo
I, = 10 mA i
Volrale de nrptura inverso 50 v I, = lCil&A
Eficacia luminica 147 lm/w Xota 5
I 6 .
L. L. I! $4 1x:i JL.< I < i l .udI :i
intCnl.JdJ 1cninl:~es1 2 n i l c d L l a ~nte!.~~ddJ .uminlcl ~ 1 ~ ~ 1
.' L: del~ J . Z ~ : = CJr.
.~ni.:.J JC unl: donljn~nLe )i, .c J r . r # > ~ Acrorna~;~;~.: Clt \ rcprc.scnl2la . ~ r ~ c Jc
u J ,nz: d r : c I q - c
define el color del disporitivo.
1 La intensidad radmnte. I*. en wartriestereorradianei.se puede encontrar a pmir de laecuaci6n I,, = I,,Iq,,dondelven la
intensldad luminica en canclelar y q3 es la eficacia lurninica en llimenesiwatt.
Fwra 1.55 LBmpara subminiatura roja de estado solido de alta eficiencia de HewlettPackard:
. .
a) apariencia: b) valores nominales rnhimos absolutes: c>caracteristicas elCctricasIboticas:
d) intensidad relativa contra longitud de onda: e) corrientedirecta contra voltaje directo: f ) intensidad
g) eficiencia relativa contra corriente oico: h) corriente
luminica relativa contra corriente directa; -.
pic0 mixima contra duracibn del pulso; I) intensidad luminica relativa contra desplazamiento angular
(Cortesia de Hewlett-Packard Corporation.)
-
$ Duracih del pulro - us
Hoy en dia, las pantallas de visualization LED se encuentran disponibles en muchos ta-
maiios y formas diferentes. La region de emision de luz esta disponible en longitudes desde 0.1
a 1 pulgada. Los numeros pueden crease por segmentos como 10s que se ejemplifican en la
figura 1.56. Al aplicar una polarizacion directa al segment0 apropiado de material tip0 p, se
puede desplegar cualquier nfimero del 0 al 9.
Fqua 1.56 Pantalla visual de segmentos Litronix.
Lapantalla de visualizaci6n de lafigura 1.57 ofrece ocho digitos y se utiliza en calculadoras.

Existen tambiCn lamparas LED condos conexiones que contienen dos LED, de tal forma que una
inversion en la polarizacidn cambiari el color de rojo a verde o vicevena. Actualmente, 10s LED
se encuentran disponibles en rojo, verde, amarillo, nasanja y blanco; el blanco con azul estari
disponible pronto. En general, 10s LED operan a niveles de voltaje desde 1.7 hasta 3.3 V, lo cual
10s hace por completo compatibles con 10s circuitos de estado solido. Tienen un tiempo de res-
puesta ripido (nanosegundos) y ofrecen buenas relaciones de contraste para la visibilidad. El
requerimiento de potencia suelen ser de 10 hasta 150 mW con un tiempo de vida de 100.000
horas o m b . Su construction de semiconductor le aiiade un significativo factor de fortaleza.
Rgura 1.57 Pantalla visual para calculadora con ocho digitos y

signo. (Cortesia de Hewlett-Packard Corporation.)
1.16 ARREGLOS DE DIODOS: CIRCUITOS

INTEGRADOS
Las caractensticas linicas de 10s circuitos integrados se presentwan en el capitulo 12. Sin em-
bargo, se ha alcanzado una platafoma en la introduction de circuitos electronicos que permite
por lo menos hacer un examen superficial a 10s meglos de diodos en circuitos integrados. Se
encontrara que el circuito integrado no es un dispositivo 6nico con caractefisticas totalmente
diferentes a aquellas que se analizarin en estos capitulos introductorios. Simplemente es una
ticnica que permite una reduccidu significativa en el t a m ~ deo 10s sistemas electronicos. En
otras palabras, dentro del circuito integrado se encuentran sistemas y dispositivos discretos
que estuvieron disponibles mucho tiempo antes que el circuito integrado como se le conoce
actualmente, se convirtiera en una realidad.

Un arreglo posible aparece en la figura 1.58. Observe que 10s ocho diodos son intemos en
el arreglo de diodos Fairchild FSA1410M. Esto es, en el encapsulado mostrado en la figura
1.59 existe un arreglo de diodos en una placa unica de silicio que tiene todos 10s inodos conec-
tados a la terminal 1 y 10s citodos de cada uno alas terminales 2 a1 9. Observe. en la misma
figura, que la terminal 1 puede determinarse como la que esti del lado izquierdo de la pequefia
proyecci6n o ceja del encapsulado si se mira desde abajo hacia el encapsulado. Los otros
ndmeros siguen despues en secuencia. Si solo se utiliza un diodo, solamente se utilizarian las
terminales I y 2 (o cualquier otro nlimero del3 a1 9).
ARREGLO MONOLITICO PLANAR DE DIODOS AISLAIIOS DEL AIRE
I D I ~ G R A M ADE C O N E X ~ ~ N I
Rango de rernpervtura de almacenamiento -55°C a +20OSC

FSA I ? IOM
I
Wixima temperarvra de operaciljn de la uniSn +150DC
Temperaturn en la conexlljn +260°C
Disipacih de potencia (Nota 2)
Mixima disipaci6n en la undn a 25 "C de ambiente 400 mW
Por encapsulado a 25 "C de vmbientr 600 mW
Facror dc pCrdida de disipaci6n lineal (deide 25 T)en la uni6n 3.2 mWI"C
Encapsulada 4.8 mWPC
Corriente g voltaje m6ximos Vcr dia~mmade barc dsl encapsulndo TO-96
WlV Voltaje inverso de vabajo 55 V
lr Comiente direcra continua 350 mV
i,,~oh,G~z,gd, Coriente de onda dc pico direct"
Ancho de pulso = 1.O i I .O A
Ancho de pulso = 1.0 bs 2.0 A
CARACTER~STICASELECTRICAS (25 'C de temperatura ambiente a menos que se erpeciiique lo contrario)

-
S~MBOLO 1 CARACTERIST~CA M~NIMO ~AX~MO UNIDADES , CONDICIONES DE PRUEBA
Bv L 27. Voltale de ruprura 60 1 V 1 1,=10bA

I
"r Volwje dlrec~o(Now 3) 1.5
1.1
1 V
V
1 I, = 500 mA
I, = 200rnA
C Capacirancia I 1 5.0 I PF I v,=o.~=IMH~

v~ Voltale pico directo I 4.0 V I, = 5MlmA.r,< l 0 n r
1'. Tiempo de recuperacibn direct0 1 40 1 ns 1

,
1,, = 500mA.t,< 10 ns
ln Tiempo de recuperaci6n inverso 10 1 ns 1, = Ir= 10 - 200 d I1

I I ! 1 R , = IOORRec. aO.1 I.
AV, 1 lgualdad de vollaje directo I i 15 1 mV 1 1, = IUmA

--
NOTAS.
; I ~ r t o rvrlomr wn vrlore~limltcsrob= cun~cr I=widr eel d r r e m ~ n orslrb.tanos pvodcn icr drnvdvr
2 Estor ion limitcs cnablr, dc lo3 esrado,. LZ frbrrcrdcbc rcr ron,ulmdz para nplicaciones quc involucren op.mcm6n con pulra o un crcla dr rrrbajo bijo
1 3 YFsc mxde ulih>anda un pulw h 8 rns
F@ra 1.58 Arreglo monolitico de diodos. (Cortesia de Fairchild Camera and Instrument
Corporation.)
1.16 Arreglos de diodos: circuit05 integrados

La farma dei
airlador de
Figura 1.59 Descripci6n del separaci6n
encapsulado TO-96para el arregio
de diodos FSA1410M.Todas las Plano de moniaie , puede v&ar
dimensiones se encuentran en Notas:
pulgadas. (Cortesia de Fairchild mi". Vidno Conexiones de Kovar. baiiadai en oro
Camera and instrument !u!uu[1![~ Encaprulado ieiiado hermCr~carnente
Corporation.) Peso dei encapsulado: 1.32 gramor
Los diodos restantes se quedm'an "colgando" y no afectarian la red a la cual so10 estm'an
conectadas las terminales 1 y 2.
Ouo arreglo de diodos aparece en la figura 1.60. En este caso el encapsulado es diferente,
per0 la secuencia de numeraci6n aparece en el diagrama de base. La terminal 1 es la que esta
directamente arriba de la pequefia muesca cuando el dispositivo se observa con las terminales
hacia abajo.
TO-I 16-2Desc"pc16n
-1 0.785"-
I
Diaorarnar de base
1 FSA2500M
Ver derc"pci6n del encapsulado TO-I 16-2

Noros:
Aieaci6n 42. lerminales erranadas
Terminales baiiadar en or" dispanibiei
Encaosulado de ceramlca sellado
Figura 1.60 Arreglo monolitico de diodos. Todas las dimensiones se encuentran en pulgadas,
(Cortesia de Fairchild Camera and Instrument Corporation.)
1.17 A N ~ I S I POR
S COMPUTADORA
La computadora se ha convertido en una pane integral de la industria electrdnica, de tal mane-
ra que las capacidades de esta "herramienta" de uabajo se deben presentar en la primera opor-
tunidad posible. Para aquellos estudiantes sin experiencia previa en computaci6n, existe a1
principio un temor muy comun hacia este poderoso sistema que parece complicado. Tomando
esto en cuenta, el analisis por computadora de este libro fue disefiado para hacer que el sistema
por computadora resulte mas "amistoso", mediante la revelaci6n de la relativa facilidad con
que se puede aplicar para llevar a cab0 algunas tareas muy utiles y especiales con una cantidad
minima de tiempo y un alto grado de exactitud. El contenido se escribio suponiendo que el
lector no tiene experiencia previa en computation ni tampoco contact0 con la terminologia que
se utilizar8. Tampoco existe sugerencia alguna en cuanto a que el contenido de este libro sea
suficiente para permitir una comprension completa de 10s "c6mos" y 10s "porquts" que surgi-
r6n. El proposito aqui es meramente presentar algo de la terminologia, analizar algunas de sus
capacidades, revelar las posibilidades disponibles, tocar algunas de las limitaciones y demos-
trar su versatilidad con un numero de ejemplos cuidadosamente seleccionados.
En general, el anasis por computadora de 10s sistemas electr6nicos puede tomar uno de
dos mttodos: utilizando un lenguaje tal como el BASIC, Fortran, Pascal, o C, o utilizando un
paquete de programacibn como PSpice, MicroCap 11,Breadboard, o Circuit Master, por nom-
brar unos cuantos. Un lenguaje, a Eaves de su notacion simb6lica, construye un puente entre el
Capihllo 1 Diodos semicooductores

usuario y la computadora, el cual permite un diiilogo entre 10s dos con el fin de establecer las
operaciones que deben llevarse a cabo.
El lenguaje que se usa en este libro es el BASIC, y se eligio debido a que emplea una
cantidad de palabras y frases famihares de la lengua inglesa que revelan, por si mismas, la
operacion que se desarrollara. Cuando se utiliza un lenguaje para analizar un sistema, se desa-
rrolla unprograma que define, en forma secuencial, las operaciones que se llevaran a cabo, en
su mayor pane, siguiendo el mismo orden con que se realiza el mismo anilisis efectuando 10s
cilculos a rnano. Al igual que ocurre con el mitodo de calcular a mano, un paso incorrect0 y el
resultado que se obtiene careceri por completo de significado. Obviamente, 10s programas que
se desanollan con tiempo y aplicacion son medios m b eficaces para obtener una soluci6n.
Una vez que se establecen en su "mejor" forma, se pueden catalog= y utilizar posteriormente.
La ventaja m L importante del mktodo de 10s lenguajes radica en que el programa puede adap-
tarse con objeto de satisfacer todas las necesidades especiales del usuario. Permite que este
liltimo haga "movimientos" especiales que daran por resultado la obtencion de datos en forma
impresa, de manera informativa e interesante.
El mdtodo altemo que se describio antes utiliza un paquete de computadora para llevar a
cab0 la investigation deseada. Un paquete de programacion es un programa escrito y probado
durante cierto tiempo, que se diseiia para realizar un tipo de anilisis o sintesis en particular de
manera eficiente y con un alto nivel de exactitud.
El paquete en si no puede ser alterado por el usuario y su aplicacion esti limitada alas opera-
ciones que se integan al sistema. Un usuan'o debe ajustar su deseo de informacion de salida al
rango de posibilidades que ofrece el paquete. Ademis, el usuario debe capnuar informacion, tal y
como lo exige eel paquete, o de lo contrario 10s datos pueden ser malinterpretados.El paquete de
pro,pmacion que se eligi6 para este libro es PSpice.* En la actualidad, PSpice se encuentra dispo-
nible en dos formas: DOS y Wmdows. El formato DOS fue el primer0 que se inuodujo y es el m&
popular boy en dfa. Sin embargo, la version Windows cobra cada vez in& aceptacion conforme 10s
usuarios conocen sus capacidades. Es como todo: una vez que se logra dominarun mktodo que hara
el trabajo por nosotros, se genera menos entusiasmo por tomar el tiempo para aprender otro metodo
del que se obtendrrin resultados similms. Sin embargo, 10s autores confiman que conforme se
conoce m& la version Wmdows, 6sta ofrece algunas caractensticas interesantes que bien vale la
pena investigar. La versi6n de DOS que se usa en este texto es la 6.0 y la de Windows es la 6.1. En
M i c m S i , ubicada en irvme, California, se encuenuan disponibles copias para evaluaci6n. En la
f i , 1.61
~ aparece una fotografia de un paquete de Cenuo de Diseiio completo con la version CD-
ROM 6.2.TambiCn se encuenua disponible en discos flexibles de 35". Una version m% compleja,
que se denomina SPICE, esti encontrando una amplia gama de aplicaciones en la industria.
Por tanto. en general, un paquete de programaci6n esti "empacado" para realizar una serie
de cdculos y operaciones, y para ofrecer 10s resulrados en un fonnato definido. Un lenguaje
Fwra 1.61 Paquete de diseAo

PSpice. (Cortesia de MicroSim
Corporation.)
~ -- - - -- -
'PSpice er una marca regisuada de MicroSirn Carparation.
1.17 Andisis por computadora

permite un mayor nivel de flexibilidad, pero tambitn omite 10s beneficios que brindan las
numerosas pruebas y la investigacion exhaustiva que se suelen realizar para desarrollar un
paquete "confiable". El usuario debe definir cuil mCtodo satisface mejor sus necesidades
del momento. Obviamente, si existe un paquete para el anilisis o sintesis que se desea reali-
zar, debe considerarse antes de optar por las muchas horas de trabajo que se requieren para
desarrollar un programa confiable y eficiente. Ademis, es posible adquirir 10s datos que se
necesitan para un anilisis en particular de un paquete de programacidn y luego buscar un
lenguaje para definir el formato de salida. En muchos aspectos, 10s dos mttodos van de la
mano. Si alguien continuamente tiene que depender del anilisis por computadora, es necesa-
rio que conozca el uso y las limitaciones tanto de 10s lenguajes como de 10s paquetes. La
decision en cuanto a con qui lenguaje o paquete conviene familiarizarse es, basicarnente,
una funcion del irea de investigacion. Sin embargo, por fortuna, el conocimiento fluid0 de
un lenguaje o un paquete especffico ayudari a1 usuario a familiarizarse con otros lenguajes y
paquetes. Existen similitudes en propositos y procedimientos que facilitan la transicion de
un mttodo a otro.
En cada capitulo se harin algunos comentarios respecto a1 anilisis por computadora. En
algunos casos aparecera un programa BASIC y una aplicacion PSpice, mientras que en otras
situaciones solo se aplicari uno de 10s dos. Conforme surja la necesidad de entrar en detalles,
se proporcionari la infomaci6n necesaria para permitir cuando menos una comprensi6n su-
perficial del anilisis.
PSpice (version DOS)

Este capitulo aborda las caractensticas del diodo semiconductoren particular. En el capitulo 2
el diodo se investiga utilizando el paquete PSpice. Como un primer paso dirigido bacia tal
anilisis, se presenta ahora el "modelo" para el diodo semiconductor. La descripcion en el
manual PSpice incluye un total de 14 parametros para definir sus caractensticas terminales.
Estos incluyen la comente de saturation, la resistencia en sene, la capacitancia de la conexion,
DI el voltaje de ruptura inverso, la corriente de tuptura inversa, y muchos otros factores que en
2
U
caso necesario pueden especificarse para el disefio o andisis que vaya a realizarse.
0 0
La especificaci6n de un diodo en una red tiene dos componentes. El primer0 especifica la
(+I '
I (-1 ubicacion y nombre del modelo, el otro incluye 10s parimetros que se mencionan antes. El
figura 1.62 ~ t i de pspice
~ ~ ~ formato
t ~ para
~ definir la ubicacion y el nombre del modelo del diodo es el siguiente para el
para la captura de diodos en la diodo de la figura 1.62:
descripcibn de una red.
2 3 DI
w w V
+ -
nombre nodo nodo nombre
del modelo
Observe que el diodo se especifica mediante la literal D al principio del renglon seguida
por la identificacion que se asigna al diodo en el esquema. La secuencia de 10s nodos (puntos
de conexion para 10s diodos) define el potencial en cada nodo y la direction de la conducci6n
para el diodo de la figura 1.62. En otras palabras, la conducci6n se especifica a partir del nodo
positivo y hacia el nodo negativo. El nombre del modelo es el nombre que se asigna a la
descripcion del parametro que sigue. El mismo nombre de modelo puede aplicarse a cualquier
numero de diodos en la red, como D2, D3, y asi sucesivamente.
Los parametros se especifican cuando se usa una instruccibn MODEL que tiene el formato
siguiente para un diodo:
MODEL DI
Y -+- 15)
D(IS = 2E
nombre especificaciones
del modelo de parametro
La especificacion se inicia con 10s datos MODEL seguido por el nombre del modelo
segun se especificd en la descripci6n de la ubicaci6n y la literal D para especificar un diodo.

Las especificaciones del parimetro aparecen en partntesis y deben utilizar la notaci6n que se
especifica en el manual PSpice. La coniente de saturation inversa se encuentra listada como
IS y se le asigna un valor de 2 x 10-15 A . Se eligi6 este valor debido a que, por lo general,
resulta en un voltaje de diodo de cerca de 0.7 V para niveles de coniente de diodo que con
frecuencia se encuentran en las aplicaciones que se analizan en el capitulo 2. De esta manera,
del analisis manual y par computadora se obtendrin resultados relativamente cercanos en cuanto
a magnitud. Si bien en el listado anterior se especific6 un parimetro, la lista puede incluir 10s
10 parametros que aparecen en el manual. Para 10s dos enunciados anteriores, es en particular
importante seguir el formato segun se definio. La ausencia de un punto antes de MODEL o la
omision de la letra D en el mismo rengl6n invalidaran por completo el registro.
Andisis del centro de diseiio PSpice en Windows

Cuando se utiiiza el PSpice para Windows, el usuario dihuja la red en un esquema en lug% de
capturar renglon por renglon empleando 10s nodos de referencia. Por tanto, una fuente para cada
elemento debe encontrarse disponible para colocarlos en la pantalla. Primero. se debe establecer
una pantalla de esquemas (siguiendo un procedimiento de instalaci6n que se deja a criterio del
usuario), y luego se selecciona la opci6n Draw (Dibuja) desde la barra de menues. Una vez
seleccionado, aparecera una lista de opciones de las cuales se elige Get New.Part (Seleccionar
una nueva parte). Apareceri una caja de diilogo; se selecciona Browse (Hojear), lo cud lleva a
la caja de diilogo de Get Part (Traer parte). Se escoge la biblioteca evalslb del listado de libre-
rias y se recorre la lista de Panes p a r t ) hasta que se encuentra DIN4148. Cuando se hace "click,
la Description (Description) superior revelari que se trata de un diodo. Se hace "click en OK y
apareceri un simbolo de diodo en la pantalla de esquemas. Despues que se mueve el diodo a la
posicion deseada. un "click" adicional dejari el d i d o y a5adirA las etiquetas D l y DIN414S.
Cuando se haga "click" con el b o t h derecho del apuntador (mouse), se completa la secuencia de
colocacicin del diodo. Si se deben cambiar 10s parrimetros del diodo, simplemente de hace "click"
una vez (y solo una vez) a1 simbolo del diodo en el esquema y luego se hace "click" otra vez en
La opcion de Edici6n (Edit) en la b m a de mend. Se elige el Modelo (Model) y luego Edtar
Modelo Ejemplificado (Edit Instance Model) (debido a que se desea establecer parametros para
una sola aplicacion) y una caja de diilogo del Editor de Modelos (Model Editor) aparecera con
10s parhetros del diodo. Los cambios en el modelo del diodo se pueden llevar a cab0 en la caja
de diilogo para ser utilizados en la aplicaci6n real. Si no se observa la pantalla, lo anterior puede
resultar algo dificil de seguir y comprender. Lo mejor seria obtener el modelo para su evaluation,
inicializar la pantalla y realizar las operaciones en el orden indicado. En el siguiente capitulo se
presentara una red real que ayudari en el proceso de revisi6n.
5 1.2 Diodo ideal PROBLEMAS

1. Describa, con sus propias palabras, el significado de la palabra ideal cuando se aplica a un dispo-
sitivo o a un sistema.
2. Describa. con sus propias palabras, las caracte"sticas del diodo ideal y c6mo se detenninan 10s
estados "encendido" y "apagado" del dispositivo. Es decir, describa por quC son adecuados 10s equi-
valentes de circuito cerrado y circuito abieno.
3. iCuil es la diferencia m8s importante enue las caractehticas de un simple intenuptor y aquellas
de un diodo ideal?

4. Con sus propias palabras, defina semiconductor, resist!vidad, resistencia de volumen y resistencia
de contacros hhmicos.
5. a) Utilizando la tabla 1.l,determine la resistencia de una muestra de silicio que tiene un &a de
1 cm' y una longitud de 3 cm.
b) Repita el inciso a si la longitud es de 1 cm y el &ea de 4 cm'.
c) Repita el inciso a si la longitud es de 8 cm y el hea de 0.5 cm'.
d) Repita el inciso a para el cobre y compare 10s resultados.
6. Dibuje laesmcturaat6mica del cobre y analice par que es un buen conductor y como su estructura
es diferente del gemanio y del silicio.
7. Defina, con sus propias palabras. un material intnnseco, un coeficiente de temperatura negativo y
una union covalente.
8. Consulte su biblioteca de referencia y mencione Ires matenales que tengan un coeficiente de tem-
peratura negativo y Ires que tengan un coeficiente de temperatura positivo.
§ 1.4 Niveles de energia

9. ;Cu*nta energia en joules se necesita para mover una carga de 6 C a traves de una diferencia en
potencial de 3 V'?
10. Si se requieren 48 eV deenergia paramover unacarza atraves de una diferenciade potencial de 12
V, determine la carga involucrada.
11. Consulte su biblioteca de referencia y precise el nivel de Eg para Gap y ZnS, dos matenales
semiconductores de valor practice. Ademas. determine el nombre escrito para cada material.
1.5 Materiales extrinsecos: tipo n y tipo p

12. Especifique la diferencia entre 10s materiales semiconductores tipo ,I y tip0 p.
13. Explique la diferencia entre las impurezas donoras y aceptoras.
14. Describa la diferencia entre 10s portadores mayoritarios y minoritarios.
15. Dibuje la esmctura at6mica del silicio e insene una impureza de arsenic0 como se mostr6 para el
silicio en la figura 1.9.
16. Repita el problema 15, pero insene una impureza de indio.
17. Consulte su biblioteca de referencia y localice otra explicacion para el flujo de huecos contra el de
electrones. Utilizando ambas descripciones,sefiale con sus propias palabras,el pmceso de iaconduc-
cion de huecos.

18. Explique, con sus propias palabras, las condiciones establecidas por las condiciones de
polarizaci6n directa e inversa en un diodo de unionp-n, y la manera en que se afecta la corriente
resultante
19. Describa,como recordara los estados de polarizacion directa e inversa en el diodo de uni6np-n. Es
decir, jc6mo recordari c u d potencial (positivo o negativo) se aplica a c u d terminal?
20. Utilizando la ecuacion (I A), precise la comente del diodo a 20 'C para un diodo de silicio con Is
= 50 nA y una polarizaci6n directa aplicada de 0.6 V.
21. Repitaelproblema20 para T = 100 "C (punto de ebullici6n del agua). S ~ p o n g a q u ese
I ~increment0
a 5.0 M.
22. a) Utilizando la ecuacion (1.4), determine la corriente del diodo a 20 'C para un diodo de silicio
con I> = 0.1 p4 a un potencial de pola1izaci6n inversa de -10 V.
b) iEl resultado es el esperado? 'Par qut?
23. a) Grafique la funci6n y = ex para x desde 0 hasta 5.
b) cud es el valor de y = ex para x = O?
c) Basbdose en 10s resultados del inciso b, ipor qu6 es importante el factor-l en la ecuaci6n ( I A)?
24. En la region de polarizaci6n inversa la corriente de saturaci6n de un diodo de silicio es de
aproximadamente 0.1 pA (T = 20 'C). Determine su valor aproximado si la temperatura se
increments 40 OC.
25. Compare las caractensticas de un diodo de silicio y uno de germanio y determine cuil preferiria
utilizar para la mayor pane de las aplicaciones pricticas. Proporcione algunos detalles. Refierase
a caracteristicas de fabricante y compare las caracteristicas de un diodo de germanio y uno de
silicio de valores miximos similares.
26. Determine la caida de voltaje direct0 a travh del diodo cuyas caracteristicas aparecen en la figura
1.24 a temperaturas de -75 "C, 25 'C, 100 'C y 2W 'C y una coniente de 10 mA. Para cada
temperatura precise el nivel de la coniente de saturacion. Compare 10s extremos de cada una y
haga un comentario sobre la relacion de ambos.
Capftulo 1 Diodos semiconductores

27. Determine la resistencia estatica o dc del diodo disponible en el mercaao ae la figura 1.19 con una
comente directa de 2 mA.
28. Repita el problema 26 con una corriente directa de 15 mA y compare 10s resultados.
29. Determine la resistencia estitica o dc del diodo disponible en el mercado de la figura 1 .I9 con un
voltaje inverso de -10 V.;C6mo se compara con el valor determinado para un voltaje inverso de
-30 V?
30. a) Determine la resistencia dinamica (ac) del diodo de la figura 1.29 con una corriente directa de
10 mA utilizando la ecuacion ( I .6).
b) Precise la resistencia dinimica (ac) del diodo de la figura 1.29 con una corriente directa de 10
mA utilizando la ecuaci6n ( I .7).
C ) Compare las soluciones de 10s incisos n y b.
31. Calcule las resistencias dc y ac para el diodo de la figura 1.29 con una corriente directa de 10 mA
y compare sus magnitudes.
32. Utilizando la ecuacion ( I .6).determine la resistencia ?c con una corriente de 1 mA y 15 mA para
el diodo de la figura 1.29. Compare las soluciones y desarrolle una conclusi6n general respecto a
la resistencia ac y a 10s crecientes niveles de comente del diodo.
33. Utilizando la ecuaci6n (1.7). determine la resistencia ac con una corriente de 1 mA y 15 mA para
el diodo de la figura 1.19. Modifique la ecuacion cuando sea necesario para 10s niveles bajos de
corriente de diodo. Compare con las soluciones que obtuvo en el problema 32.
34. Determine la resistencia ac promedio para el diodo de la figura 1.19 para la region entre 0.6 y
0.9 V.
35. Determine la resistencia ac para el diodo de la figura 1.19 a 0.75 V y compare con la resistencia ac
promedio obtenida en el problema 34.
1.8 Circuitos equivalentes para diodos
36. Encuentre el circuito equivalente de segmentos lineales para el diodo de la figura 1.19.Utilice un
segment0 de lfnea recta que interseque el eje horizontal en 0.7 V y que mejor se aproxima a la
curva para la regi6n mayor a 0.7 V.
37. Repita el problema 36 para el diodo de la figura 1.29
5 1.9 Hojas de especificacionesde diodos
* 38. Grafique IF contra VFutilizando escalas lineales para el diodo Fairchild de la figura 1.36. Observe
que ia grifica que se presenta utiliza una escala logaritmica para el eje vertical (las escalas
logm'tmicas se cubren en las secciones 11.2 y 11.3).
39. Comente el cambio en el nivel de capacitancia con el aumento en el potencial de polarizaci6n
inversa para el diodo BAY73
40. jCambia significativamente en magnitud la coniente de saturaci6n inversa del diodo BAY73 p a n
potenciales de pola1izaci6n inversa en el rango de -25 V a -100 V?
* 41. Detennine para el diodo de la figura 1.36 el nivel de IR a temperatura ambiente (25 "C) y en el
punto de ebullici6n del agua (100 ' C ) , iEs significativo el cambio? iCasi se duplica el nivel por
cada increment0 de 10 'C en la temperatura?
42. Para el diodo de la figura 1.36 determine la resistencia en ac m&xima (dinarnica) con una coniente
diiecta de 0.1 mA, 1.5 mA y 20 mA. Compare 10s niveles y comente silos resultados respddan las
conclusiones derivadas en las primeras secciones de este capitulo.
43. Utilizando las caractensticas de la figura 1.36, determine 10s niveles mAximos de disipacidn de
potencia para el diodo a temperatura ambiente (25 'C) y 100 'C. Suponiendo que V,permanece
fijo a 0.7 V, jcomo ha cambiado el nivel miximo de I, enue 10s dos niveles de temperatura?
44. Haciendo uso de las caractensticas de la figura 1.36, determine la temperatura en la cud la co-
mente del diodo seri del50'0 de su valor a temperatura ambiente (25 'C).
Problemas
- ~-
5 1.10 Capacitancia de transicion y difusi6n
* 45.a) Con referencia a la figura 1.37, determine la capacitancia de transicion con potenciales de
pola~izacidninversa de -25 V y -10 V. iCu5l es la proporcion del cambio en la capacitancia al
cambio en el voltaje?
b) Repita el inciso a para potenciales de polarization inversa de -10 V y -1 V. Determine la
proporcicin del camhio en capacitancia al cambio en el voltaje.
c) iCdmo se comparan las proporciones detenninadasen 10s h y b? iQue le indica a usted acerca
de cud rango tendri m h heas de aplicacion practica?
46. Refiriendose a la figura 1.37. determine la capacitancia de difusih a 0 V y a 0.25 V.
47. Describa, con sus propias palabras,como difieren las capacitancias de difusion y de transicion
48. Determine la reactancia ofrecida por un diodo descrito con las caracteristicas de la figura 1.37, a
un potencial directo de 0 2 V y a un potencial inverso de -20 V si la frecuencia que se aplica es de
6 MHz.
5 1.1 1 Tiempo de recuperation inverso

49. Dibuje la forma de la onda para i en la red de la figura 1.63 si rI = 2rr y el tiempo total de recupera-
cion inverso es de 9 ns.
50. Las siguientescaracterisfcas estin especificadaspara un diodo Zener en particular: V Z= 29 V, V R=

16.8 V,I, = 10 mA. 1, = 20 @ y I,, = 40 mA. Dibuje la curva caracteristica de la manera que
tiene en la figura 1.50.
* 51 i A qut temperatura tendra el diodo Zener IN961 10 V Fairchild un voltaje nominal de 10.75 V?
(Sugerencia: Observe 10s datos de la tabla I A)
52. Determine el coeficiente de temperatura de un diodo Zener de 5 V (caracterizado a 25 'C) si el
voltaje nominal cae a 4.8 V a una temperatura de 100 'C
53. Utilizando las curvas de la figura 1.51a. iqui nivel de coeficiente de temperatura esperariapara un
diodo de 20 V? Repita para un diodo de 5 V. Suponga una escala lineal entre 10s niveles de voltaje
nominal y un nivel de comente de 0.1 mA.
54. Determine la impedancia d i n h i c a p a n el d i d o de 24 V a 1, = 10 mA para la figura 1.51h.
Observe que se trata de una escala logan'tmica.
* 55. Compare 10s niveles de impedancia dinarnica para el diodo de 24 V de lafigura 1.51b a 10s niveles
de comente de 0.2 m.4, 1 mA, y 10 mA. iC6mo se relacionan 10s resultados a la forma de las
caracteristicas en esta region?
5 1.15 Diodos emisores de luz

56. Refiindose a la figura 1.55e. jcua parecena ser un valor apropiado de VTpara este dispositivo?
iComo se compan con el valor de VTpara el silicio y el germanio?
57. Utilizando la informacidn que se proporciona en la figura 1.55, determine el voltaje directo a
traves del diodo si la intensidad luminica relativa es de 1.5.
* 58. a) i C u a es el porcentaje de incremento en la eficiencia relativa de la figura 1.55 si la comente
pic0 crece de 5 a 10 mA?
b) Repita el inciso a para 30 a 35 mA (el mismo increment0 en comente).
c) Compare el porcentaje de incremento de 10s incisos a y b. iEn quC punto de la curva diria
usted que se gana poco al seguir aumentando la comente pico?

* 59. a) Refiritndose a la figura 1.55h. determine la coniente pic0 tolerable mbima, si el periodo de
la duracion del pulso es de 1 ms. la frecuencia es de 300 Hz y la miximacorriente dc tolerable
es de 20 mA.
b) Repita el inciso a para una frecuencia de 100 Hz
60. a) S i la intensidad luminicaen un desplazamiento angular de 0" es de 3.0 mcd para el dispositivo
de la figura 1.55, ja qut angulo serk de 0.75 mcd?
b) LA quC angulo cae la ptrdida de intensidad luminica debajo del nivel de 50%?
* 61. Dibuje la curva de ptrdida de comente para la comente directa promedio del LED rojo de alta
eficiencia de la figura 1.55a como se detennin6 para la temperatura. (Observe 10s valores maxi-
mos promedio.)
--
'Los astenscas indican problemas m6s dificiles

Aplicaciones de
diodos 2
La construccion, caracteristicas y modelos de los diodos semiconductores se analizaron en el
capitulo 1. El objetivo principal del presente capitulo es desarrollar un amplio conocimiento
practico sobre el diodo en una variedad de configuraciones utilizando 10s modelos adecuados
para el &sea de aplicaci6n.Una vez que concluya este capitulo, se comprendera con claridad el
patron bhico de componamiento de 10s diodos en las redes de dc y ac. Los conceptos que
aprenda en este capitulo aparecerh demanera recurrente en 10s subsiguientes. Por ejemplo,
10s diodos se utilizan a menudo en la descripcion de la construcci6n bisica de 10s transistores y
en el anilisis de las redes de transistores en dc y ac.
El contenido de este capitulo revela uua face'ta interesante y muy positiva del estudio de
un campo tal como el de 10s dispositivos electr6nicos y 10s sistemas; una vez que se com-
prende con claridad el comportamiento basico de un dispositivo, se pueden determinar su
funci6n y respuesta en una variedad infinita de configuraciones. El rango de aplicaciones no
tiene fin; sin embargo, las caractensticas y 10s modelos no sufren cambio alguno. El analisis
abarcara desde el que emplea las caracteristicas reales del diodo hasta el que utiliza, casi
exclusivamente, modelos aproximados. Es importante que la funci6n y respuesta de varios
elementos dentro de un sistema electr6nico se comprendan sin tener que repasar de forma
continua procedimientos matemiticos prolongados y tediosos. Por lo general, esto se lleva
a cab0 a traves del p;oceso de aproximaci6n. el cual por si mismo se puede considerar un
arte. Si bien 10s resultados que se obtienen a1 utilizar las caracteristicas reales pueden diferir
un poco de aquellos en 10s que se requiere una serie de aproximaciones, tenga en cuenta que
tambitn las caracteristicas obtenidas de la hoja de especificaciones pueden ser un poco dis-
tintas alas que se obtengan del uso real del dispositivo. En otras palabras, las caracteristicas
de un diodo semiconductor IN4001 pueden variar de un elemento a otro dentro de un mismo
lote. La variacion puede ser ligera, per0 a menudo sera suficiente para validar las
aproximaciones utilizadas en el analisis. Tambiin se deben considerar 10s otros elementos de
la red. iEs la resistencia nominal de 100 R exactamente igual a 100 R? LEI voltaje aplicado
es exactamente igual a 10 V o quiza 10.08 V? Todas estas tolerancias contribuyen a la creencia
general en cuanto a que una respuesta determinada mediante un conjunto adecuado de
aproximaciones, quizi resulte tan "exacta" como una en la que se utilizan las caractensticas
en su totalidad. En este libro el enfasis se centra en el desarrollo de un conocimiento practico
de un dispositivo, mediante la utilization de las aproximaciones adecuadas, evitando asi un
nivel innecesario de complejidad matemitica. Sin embargo, tambiin se proporcionan detalles
suficientes con objeto de permitir que quien lo desee, estC en condiciones de realizar un
analisis matematico minucioso.
Punlo Q
, .
Recta dr c a r p (red)
Figurn 2.2 Dibujo de la recta de carga y la seleccion del punto de operacioo
circuito. Mediante el sencillo dibujo de una linea recta hacia abajo hasta el eje horizontal puede
determinarse el voltaje del d i d o VD ,mientras que una lhea horizontal a paRir del punto de inter-
secci6n y hasta el eje venical dax%eliivel de ID .La coniente ID es en realidad la comente a travts
de toda la config&aci6n en serie de la figura f . l a . En general, al punto de operaci6n se le llama
punto estable (abreviado "Q-pt", par las palabras en inglks de: Quiescent P o i n n y refleja sus
cualidades de "estable y sin movimiento" segdn se definio para una red de dc.
La soluci6n que se obtiene por la intersecci6n de las dos curvas es la misma que podria
conseguirse mediante la soluci6n matematica de las ecuaciones simultheas (2.1) y (1.4) [ID =
I , ( e K V a i T ~ - I)]. Puesto que la curva para un diodo tiene caracteristicas no lineales,
las matemsticas involucradas requeridan del uso de tknicas no lineales que es6n fuera de las
necesidades y objetivo de este libro. El analisis de la recta de carga descrito antes ofrece una
soluci6n con un minimo de esfuerzo, y una description "pictorica" de la razdn par la cual se
obtuvieron 10s niveles de soluci6n para VDQe IDQ . Los siguientes dos ejemplos demostrarin las
tecnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse
la recta de caqa utilizando las ecuaciones (2.2) y (2.3).
Determinar para la configuracion de diodos en serie de la figura 2.3a usando las caractensticas EJEMPLO 2.1
de diodo de la fizura 2.3b:
la) (b)
Figura 2.3 a) Circuito: b) caracteristicas.
2.2 Anslisis mediante la recta de carga

lov
a) La ecuacidn (2.2): ID = - 10 rnA
R v,=ov 1kR
La ecuaci6n (2.3): VD = Eli, = o~ = 10 V
La recta de carga resultante aparece en la figura 2.4. La interseccidn entre la recta de carga y la
curva caracteristica define el punto Q como
El nivel de VDes una estimacidn y la exactitud de 1, esti limitada par la escala elegida. Un
grado mas alto de exactitud requeriria de una grifica mucho mis grande.
b) VR = 1 8 = IDQR= (9.25 mA)(1 kR) = 9.25V

0 V,=E-VD=lOV-0.78V=932V
La diferencia en 10s resultados se debe a la exactitud con la cual se pueda leer la grafica. Es
ideal cuando 10s resultados que se obtienen de una u otra manera son 10s mismos.
f i g m 2.4 Soluci6n al ejemplo 2.1
EJEMPLO 2 2 Repetir el analisis del ejemplo 2.1 con R = 2 W2.
Solucion
.
La ecuaci6n (2.3): VD = E 1 I , o A = 10 V
La recta de carga resultante aparece en la figura 2.5. Obsirvese la pendiente reducida y 10s niveles
de corriente del diodo para las cargas crecientes. El punto Q resultante esti definido par
= 0.7 V V
DQ -
z 4.6 mA
'DQ
b) VR = IRR = I R = (4.6 mA)(2 kR) = 9 2 V
De
con VR = E - VD = 10 V - 0.7 V = 9 3 V
La diferencia en 10s niveles se debe, una vez m b , a la exactitud con la cual se pueda leer la
a-ca. Es cierto que 10s resultados ofrecen una magnitud esperada para el voltaje VR.
VDoz 0.7 V (El
Figura 2.5 Solucinn a1 ejemplo 2.2
Como se observa en 10s ejernplos anteriores, la recta de carga esta determinada solo por la
red aplicada, mientras las caractensticas estin definidas para el dispositivo elegido. Si se recurre
al modelo aproximado para el diodo y no se cambia la red, la recta de carga seri exactamente la
misma que se obtuvo en 10s ejemplos anteriores. De hecho, 10s siguientes dos ejemplos repiten
el analisis de 10s ejemplos 2.1 y 2.2 mediante el empleo del modelo aproximado para permitir
una comparaci6n de 10s resultados
Repetir el ejemplo 2.1 usando el modelo equivalente aproximado para el diodo semiconductor' EJEMPLO 2 3
de silicio.
Se dibuja de nuevo la recta de carga segdn se muestraen lafigura 2.6, con la mismainterseccion
como se defini6 en el ejemplo 2.1. Las caracterkticas del circuit0 equivalente aproximado para
el diodo tambiin se han trazado en la misma grifica. El punto Q resultante:
Figura 2.6 Soluci6n al ejemplo 2.1 usando el modelo aproximado del diodo.
2.2 Anilisis mediante la recta de carga

Los resultados que se obtienen en el ejemplo 2.3 son muy interesantes, porque el nivel de
I es exactamente el mismo que el del ejemplo 2.1 empleando una curva de caractensticas
De
que resulta mucho m h ficil dibujar que la que aparece en la figura 2.4. El nivel de VD = 0.7 V
contra 0.78 V del ejemplo 2.1 tiene una diferencia en magnitud del orden de las cent&imas,
pero es cierto que estin en la misma vecindad, si se comparan sus magnitudes con las de 10s
otros voltajes en la red.
EJEMPLO 2.4 Repetir el ejemplo 2.2 usando el modelo equivalente aproximado para el d'iodo semiconductor
de silicio.
La recta de carga se dibuja de nuevo como lo indica la figura 2.7, con la misma intersecci6n
definida en el ejemplo 2.2. Las caractedsticas del circuit0 equivalente aproximado para el
diodo tambiCn se dibujaron en la misma grrifica. El punto Q resultante:
niv
Rgura 2 7 Soluci6n al eiemplo 2.2

utilizando el modelo aproximado del
VDoz 0 . 7 V diodo.
En el ejemplo 2.4 10s resultados que se obtienen tanto para VD como para IDQ son 10s
mismos que 10s que resultaron empleando las caractensticas compfetas en el ejemplo 2.2.
Los ejemplos anteriores demuestran que 10s niveles de comente y voltaje que se obtuvieron a1
utilizar el modelo aproximado, son muy cercanos a 10s que resultaron a1 utilizar las caracteris-
ticas completas. Esto sugiere, como se verri al aplicarlo en las proximas secciones. que el uso
de las aproximaciones adecuadas puede dar como resultado la obtenci6n de soluciones que son
muy cercanas a la respuesta real con un nivel reducido de incertidumbre acerca de la reproduc-
ci6n adecuada de las caractensticas, eligiendo a su vez una escala lo suficiente grande. Los
resultados indicarh las cond'iciones que deben ser satisfechas para poder aplicar el equivalen-
te ideal de forma adecuada.
EJEMPLO 2 5 Repetir el ejemplo 2.1 usando el modelo del diodo ideal
En la figura 2.8 se mostro c6mo la recta de carga continha siendo la misma, per0 ahora las
caracterfsticas ideales se intersecan con la recta de carga en el eje vertical. Por tanto, el punto
Q estri definido por
v = 0v
I = 10 mA
,
\ Recta de carsa
v,o~ov
ngum 2.8 Soluci6n al ejernplo 2.1 usando el modelo del diodo ideal.
Los resultados son lo suficientemente diferentes para las soluciones del ejemplo 2.1 como
para causar una incertidumbre acerca de su exactitud. ES cierto que ofrecen alguna indicacidn
acerca del nivel de voltaje y comente que deben esperarse para ouos niveles de voltaje de la
red, pero el esfuerzo adicional de incluir el equivalente de 0.7 V, muestra que el metodo del
ejemplo 2.3 es mas apropiado.
Por tanto, el uso del modelo del diodo ideal debe reservarse para aquellas ocasiones cuando
la funcion de un diodo sea mas importante, que 10s niveles de voltaje que pueden variar en
dkcimas de un volt, y en las situaciones donde 10s voltajes aplicados son de manera considerable
mas grandes que el voltaje de umbral V,. En las siguientes secciones se usara en foma casi
exclusiva el modelo aproximado, ya que 10s niveles de voltaje que resulten s e r h sensibles alas
variaciones que se aproximan a V,. TambiCn en secciones posteriores se us& el modelo ideal con
mayor frecuencia debido a que 10s voltajes aplicados Serb un poco m h altos que V ,y 10s autores
desean asegurarse que la funci6n del diodo quede comprendida en forma correcta y clara.
2.3 APROXIMACIONES DE DIODOS

En la seccion 2.2 se indic6 que 10s resultados que se obtuvieron a1 emplear el modelo equivalente
de segmentos lineales fueron muy cercanos, si no iguales, a la respuesta obtenida al utilizar las
caractensticas de manera completa. De hecho, si se consideran todas las posibles variaciones
debidas alas tolerancias, temperaturas, y asi Sucesivamente, se podna considerar una solucidn
"tan exacta" como la otra. Debido a que el uso del modelo aproximado genera 10s resultados
que se desean desputs de un tiempo y esfuerzo reducidos, seri entonces el sistema empleado
en este libro, a menos que se especifique lo contraria. Recuerde lo siguiente:
Elpropbsito basic0 de este libro es desarrohr un conocimiento general acerca del
comportamiento, capacidades y areas posibles de aplicacibn de un dispositivo, de
manera que minimice [a necesidad de extensos desarrollos matemirticos.
El modelo equivalente de segmentos lineales completo se present6 en el capitulo 1, y no se
utilizo en el analisis de la recta de carga debido a que ravsuele ser mucho menor que 10s otros
elementos en serie de la red. Si ravfuera cercano en magnitud a 10s otros elementos en serie de
la red, el modelo equivalente completo podrfa aplicarse de la misma f o m a como se describio
en la secci6n 2.2.
Con la finalidad de preparar el anilisis que se presentara, se desarrollo la tabla 2.1 para
repasar las caractensticas m b importantes, 10s modelos y las con+ciones de aplicacion de 10s
modelos aproximados e ideales de los diodos. Aunque el diodo de silicio se usa en forma casi
2.3 Aproximaciones de diodos

TABLA 2.1 Modelos de diodo semiconductor aproximado e ideal
Modelo ideal iSi o Gel
exclusiva debido a sus caracteristicas de temperatura, todavfa se utiliza el diodo de germanio,

y par tanto se incluye en la figura 2.1. De la misma manera que el diodo de silicio, un diodo de
germanio se aproxima mediante un equivalente de circuit0 abierto para 10s voltajes menores
que V,. Entrari a1 estado "encendido" cuando V, 2 = V, = 0.3 V.
Tenga en cuenta que el 0.7 V y el 0.3 V en 10s circuitos equivalentes no son fuentes
independienres de energia, pero esthn ahi 610 para que recuerde que existe un "precio que
debe pagarse" par encender un diodo. Un diodo aislado en la mesa de laboratorio no indicara
0.7 V o 0.3 V si se coloca un voltimetro en sus terminales. Los fabricantes especifican la caida
de voltaje a travts de cada uno cuando el dispositivo se encuentra en "encendido", y detallan
que el voltaje del diodo debe ser par lo menos del nivel que se indica antes que la conduccion
pueda establecerse.
Capitulo 2 Aplicaciones de diodos

En las siguientes secciones se demostrari el impact0 de 10s modelos de la tabla 2.1 sobre
el analisis de las configuraciones.de 10s diodos. Para las situaciones en que se emplee el circui-
to equivalente aproximado. el simbolo del diodo apareceri como lo seriala la figura 2.93 para
10s diodos de silicio y de germanio. Si las condiciones son las que podrian usarse en el modelo
del diodo ideal. el simbolo del diodo aparecerii como lo indica la figura 2.9b.
2.4 CONHGURACIONES DE DIODOS EN SERIE Figura 2.9 a) Notacion del

CON ENTRADAS DE DC modelo aproximado: b) notacion
del modelo ideal.
En esta secci6n se usara el modelo aproximado para investigar una variedad de configuracio-
nes de diodos en serie con entradas de dc. Dicho contenido establece 10s fundamentos en el
analisis de diodos que se aplicarin en las secciones y capitulos siguientes. El procedimiento
descrito podri aplicarse a redes con cualquier numero de diodos y en una variedad de configu-
raciones.
Primero, paracada configuration debe determinarse el estado de cada diodo. iCua1es diodos
se encuentran en "encendido" y cuales en "apagado"? Una vez que esto se hace. se puede
sustituir el equivalente adecuado como se defini6 en la section 2.3 y detenninar 10s parametros
restantes de la red determinada.
En general, un diodo esta en estado "encendido" si la com'ente establecidapor las
fuentes aplicadas es tal que su direccibn concuerda con Iaflecha del simbolo del
diodo, y V D2 0.7 V p a r a el silicio y V D2 0 3 V para el germanio.
Para cada configuracidn, se reemplazarin mentalmenre 10s diodos por elementos resistivos
y se observani la direccion resultante de la corriente, de acuerdo como se establece debido a 10s
voltajes aplicados ("presion"). Si la direccion resultante es "similar" a la flecha del simbolo del Figura 2.10 Configuraci6n con
diodo. ocurrira la conduccion a traves del diodo y el dispositivo estari en estado "encendido". diodo en serie.
La descripci6n anterior depende de que la fuente suministre un voltaje mayor que el voltaje de
"encendido" (VT) de cada diodo.
Si un diodo esti en estado "encendido", se puede colocar una caida de 0.7-V a trav6s del
elemento. o dibujar de nuevo la red con el circuito equivalente VTcomo se definio en la tabla
2.1. Con el tiempo, probablemente se preferiri incluir la caida de 0.7-V a traves de cada diodo
en "encendido" y dibujar una linea a usves de cada diodo en estado "apagado" o abierto.
Inicialmente el metodo de sustitucion se utilizara con el fin de asegurar que se detenninen el
voltaje y 10s niveles de corriente adecuados.
El circuito en serie de la figura 2.10, descrito brevemente en la seccion 2.2. se necesitari
para demostrar la aproximacion descrita en 10s parrafos anteriores. Primero, el estado del diodo
se determina de forma mental a1 reemplazar el diodo con un elemento resistivo, como lo indica
la fizura 2.1 1. La direccion resultante de I coincide con la flecha en el simbolo del diodo, y Figura 2.11 Determinaciirn dei
dado que E > V, el diodo se encuentra en estado "encendido". Se dibuja de nuevo la red como estado del diodo de la figura 2.10.
lo sefiala la figura 2.12 con el modelo equivalente apropiado para el diodo de silicio con
polarizaci6n directa. Observese para una futura referencia, que la polaridad de V, es la misma
que la que resultaria si de hecho el diodo fuera un elemento resistivo. El voltaje resultante y 10s
niveles de comente son 10s siguientes:
Figura 2.12 Sustitucion del

modelo equivalente para el diodo
e n estado "encendido" d i la
figura 2.10.
2.4 Configuraciones de diodos en serie con entradas de dc

Figura 2.13 lnvirtiendo el diodo Figura 2.14 Determinacicin del Figure. 2.15 Sustituci6n del modelo
de la iigura2.10. estado del diodo de la figura 2.13. equivalente para el diodo en estado
"apagado" de la f i ~ u r a2.13.
En la figura 2.13 el diodo de la figura 2.10 se invirti6. El reernplazo mental del diodo por
un elemento resistive se$n la figura 2.14 indicari que la direccion resultante de la corriente
no coincide con la flecha del simbolo del diodo. El diodo esti en estado "apagado", lo que
genera el circuito equivalente de la figura 2.15. Debido al circuito abierto, la comente del
diodo es de 0 A y el voltaje a trav6S de la resistencia R es la siguiente:
El hecho de que VR= 0 V estableceri E volts a travis del circuito abierto, como se definio por
la ley de voltaje de Kuchhoff. Siernpre se tomari en cuenta que bajo cualesquiera circunstan-
cias,valores instantheos de dc,ac,pulsos,etc.,debera satisfacerselaley de voltaje de Kichhoff.
. .
EJEMPLO 2.6 Para la configuracion de diodos en sene de la figura 2.16, determinar VD,VRe ID.
+ "D - Debido a que el voltaje establece una comente en la direccion de las manecillas del reloj para
coincidir con la flecha del simbolo y que el diodo esti en estado "encendido",
+l'
'T
-
v: 2.2 1in
+
v,, VD = 0.7 V
VR = E - V, = 8 V - 0.7V = 7 3 V
Figura 2.16 Circuito para el

ejernplo 2.6.
EJEMPLO 2.7
Repetir el ejemplo 2.6 con el diodo invertido
Soluci6n
7 1 * = O A
+ A1 eliminar el diodo, resulta que la direcci6n de Ies opuesta a la flecha en el simbolo del diodo,
E 2.2 kn v,, y que el equivalente del diodo es el circuit0 abierto sin importar que modelo se utilice. Debido
- a1 circuito abierto, el resultado es la red de la figura 2.17, donde ID = 0 A.Esto es porque VR=
18,VR= (0)R = 0 V .Aplicando la ley de voltaje de Kircbhoff alrededor del lazo cerrado genera
I E-V..-V.=O
F i r a 2.17 Deterrninaci6n de las
cantidades desconocidas para el Y
62 Capitulo 2 Aplicaciones de diodos

ObsCwese en el ejemplo 2.7 el alto voltaje a travts del diodo a pesar de que se encuentra
en estado "apagado". La comente es cero, per0 el voltaje es significative. Con el fin de repasar,
debe recordarse el analisis siguiente:
1. Un circuito abierto puede tener cualquier voltaje a traves de sus terminales, pero la
comente siempre sera igual a 0 A.
2. Un circuito cerrado tiene una caida de 0 V a travis de sus terminales, per0 la corriente
estara limitada por la red que la rodea.
En el siguiente ejemplo es imponante la notaci6n de lafigura 2.18 para el voltaje aplicado.
Se trata de una notacion comun en la industria, con la que el lector debe familiarizarse. Dicha
notaci6n y otros niveles definidos de voltaje se trataran con mayor profundidad en el capitulo 4.
4 Figura 2.18 Notacihn d e la fuente.
Para la configuraci6nde diodo en sene de la figura 2.19, determinar V,, VRe I,. EJEMPLO 2.8
Figua 2.19 Circuito del diodo

en serie para el ejemplo 2.8.
A pesar de que la "presi6nVestablece una comente con la misma direccion que el simbolo de la
flecha, el nivel del voltaje aplicado resulta insuficiente para "encender" el diodo de silicio. El
punto de operaci6n sobre las caractensticas se seiiala en la figura 2.20, y establece el equiva-
lente del circuito abierto como la aproximacion adecuada. El voltaje resultante y 10s niveles de
coniente son por tanto 10s siguientes:
I, = OA
V, = I$ = I$ = (OA) 1.2kQ = OV
V, = E = 0 5 V
2.4 Configuraciones de diodos en serie con entradas de dc

~- ~~p
EJEMPLO29 . Determinar Voe ID para el circuit0 en sene de la figura 2.21
1
F
ejemplo 2.9.
Un enfoque similar que se aplico en la figura 2.6 revelara que la corriente resultante tiene la
misma direccion que las flechas de 10s simbolos de ambos diodos, y que la red de la figura 2.22
es el resultado, porque E = 12 V > (0.7 V + 0.3 V) = 1 V. N6tese la fuente redibujada de 12 V
y la polaridad de Vo a traves de la resistencia de 5.6 kQ. El voltaje resultante
'I""
F
5.6 kR Ve
- Rgura 2.22 Determinacihn de las
cantidades desconocidas para el
ejemplo 2.9.
EJEMPLO 2.10 Determinar ID, V D y, V , para el circuit0 de la figura 2.23.

ejemplo 2.10.
Solucion
Al eliminar 10s diodos y a1 determinar la direccion de la comente resultante I generari el
circuito de la figura 2.24. Existe una similitud en la direccion de la comente para el diodo de
silicio, pero no asi para el diodo de geqanio. La combinaci6n de un corto circuito en sene con
un circuito abierto siempre genera como resultado un circuito abierto e ID = 0 A, como lo
seriala la figura 2.25.
I=O
- i-
\,,\,,\\-,~,,~,,\~
+ +
E 25,6kC2V0 12 V 5.6 m v,,
- -
t
Figura 2.24 Determinacihn del estado Rgura 2.25 Sustitucihn del &ado
de 10s diodos d e la figura 2.23. equivaiente para el diodo abierto.
Capihllo 2 Aplicaciones de diodos

La pregunta que pemanece es: iqui sustituir en lugar del diodo de silicio? Para el anilisis
que seguiri y para 10s capitulos subsecuentes, s610 debe recordarse que para el diodo practico
real ID = 0 A, VD= 0 V (y viceversa), como se describi6 para la situacibn sin polarizaci6n en el
capitulo 1. Las condiciones descritas por I, = 0 A y V,, = 0 V se indican en la figura 2.26.
v, =0 V
i=OA
+
' 5 r,, = o A '~1
5.6 kn V-
+
_ Rgurael 2.26
paracantidades
ias circuit0
Determinaci6n
desconocidas
del ejempio 2.10.
de
La aplicaci6n de la ley de voltaje de Kirchhoff en la direcci6n de las manecillas del reloj da

E-V Dl
-V D1
-V0 = O
Y VDi = E - V D , - V , = 1 2 V - 0 -o= 1 2 ~
con Vo = OV
- -
Determinar I, V , , V2y Vopara la configuration de dc en serie de la figura 2.27. EJEMPLO 2.11
d
E, = -5 V
F w r a 2.27 Circuito para el
ejempio 2.11.
Las fuentes se dibujan de nuevc y la direction de la corriente se indica en la figura 2.28. El

diodo est6 en estado "encendido" y la notacion que aparece en la figura 2.29 esta incluida para
indicar este estado. Obsdrvese que el estado ''encendido" se anota s610 mediante V, = 0.7 V
Rgura 2.28 Determinacidn del estado del diodo Figura 2.29 DeterminaciBn de las cantidades desconocidas
para la red de la figura 2.27. para la red de la figura 2.27.
2.4 Configuraciones de diodos en sene con entradas de dc

adicional en la figura. Esto elimina la necesidad de dibujar de nuevo la red y evita cualquier
confusion que pueda generarse por la aparicion de otra fuente. Como se se1ial6 en la inuoduc-
ci6n de esta seccion, es probable que esta sea la ruta y notacion que se tomari, una vez que se
establece un nivel de confiabilidad en el anilisis de las configuraciones de 10s diodos. Con el
tiempo, el anilisis completo se desarrollari so10 refiritndose a la red original. Recuerde que
puede indicarse un diodo con polarization inversa. solo con una linea a travts del dispositivo.
La comente resultante a travts del circuit0 es.
y 10s voltajes son

Vl = IR, = (2.07 mA) (4.7 W2) = 9.73 V
V , = IR, = (2.07 mA) (2.2W2) = 455 V
La aplicacion de la ley de voltaje de Kirchhoff a la section de salida en la direccion de las
manecillas del reloj generari un resultado
Y Vo = V, - E, = 4.55 V - 5 V = -0.45 V
El signo de menos indica que Votiene una polaridad opuesta a la que aparece en la figura 2.27.
2.5 CONFIGURACIONES EN PARALELO

Y EN SERIE-PARALELO
Los mttodos aplicados en la section 2.4 se pueden extender al analisis de las configuraciones
en paralelo y en serie-paralelo. Para cada area de aplicacion, so10 se igualan las series
secuenciales de pasos aplicados a las configuraciones de diodos en sene.
EJEMPLO 2.12 Determinar V,,, I,, I D ,e I,? para la configuration de diodos en paralelo de la figura 2.30.
- - F
- 2.30 Red para el
ejemplo 2.12.
Para el voltaje aplicado, la "presion" de la fuente es para establecer una comente a travks de
cada diodo en la misma direccion que se muestra en la figura 2.31. Debido a que la direction
de la comente resultante es igual a la de la flecha en cada simbolo de diodo, y que el voltaje
aplicado es mayor que 0.7 V, ambos diodos estin en estado "encendido". El voltaje a traves de
10s elementos en paralelo es siempre el mismo y
Caplhllo 2 Aplicaciones de diodos

Figura 2.31 Determinacion de las
- 0- cantidades desconocidas para La
red del ejemplo 2.12.
La comente
Suponiendo diodos de caractensticas similares, se tiene
El ejemplo 2.12 demostr6 una razon para colocar diodos en paralelo. Si la comente nomi-
nal de 10s diodos de la figura 2.30 es s610 de 20 mA, una comente de 28.18 mA daiiaria el
dispositivo si apareciera s610 en la figura 2.30. A1 colocar dos en paralelo, la comente esta
limitada a un valor seguro de 14.09 mA con el mismo voltaje terminal.
- - ~~ -
-
Determinar la comente I para la red de la figura 2.32. EJEMPLO 2.13
SI
-
U
1 I
!
+ R Dl E, = 4 V
E , = 20 V 2.2 kn D: Figura 2.32 Red para el

R ejemplo 2.13.
Si
A1 dibujar de nuevo la red como lo indica la figura 2.33, se seiiala que la direccion de la
corriente resultante es como para encender el diodo D,y apagar el diodo D,.La comente
resultante I es entonces
,fl~{I R =2.2 LR
E,l-Tv 214V
Figura 2.33 Determinacidn de

las cantidades desconocidas para
I la red del ejemplo 2.13.
2.5 Configuracionesen paralelo y en serie-paralelo

- ~- -
EJEMPLO 2.14 Determinar el voltaje Vo para la red de la figura 2.34.
Inicialmente, pareceria que el voltaje aplicado "encenders" ambos diodos: sin embargo. si
ambos estAn en "encendido", la caida de 0.7-V a traves del diodo de silicio no seri igual a 10s
0.3 V a traves del diodo de germanio como se requiere, por el hecho de que el voltaje a traves
si de elementos paralelos debe ser el mismo. La accion resultante se puede explicar solo con
notar que cuando la fuente se enciende incrementara de 0 V a 12 V en un periodo, aunque quizri
se podria medir en milisegundos. Durante el increment0 en que se establece 0.3 V a travis del
i
diodo de germanio. Cste "prender? y mantendri un nivel de 0.3 V. El diodo de silicio nunca
tend16 la oportunidad de capturar su 0.7 V requerido, y por tanto permaneceri en su estado de
2.2 kc2 circuit0 abierto como lo indica la fizura 2.35. El resultado:
vo
1 V,, = 12V - 0.3V = 11.7V
Figura 2.34 Red para el

ejemplo 2.14.
Figura 2.35 Determination de

Va para la red de la figura 2.34.
EJEMPLO 2.15 Determinar las col~ientesI,,I, e I,, para la red de la figura 2.36.
R,
Soluci6n
El voltaje aplicado (presi6n) es como para encender ambos diodos, como se O ~ S ~ Npor @ las
direcciones de corriente resultante en la red de la figura 2.37. Notese que el uso de la notacion
abreviadapara 10s diodos "encendido" y que la solucion se obtienen a travis de una aplicacion de
tknicas aplicadas alas redes dc en serie-paralelo.
Figura 2.36 Red para el

ejemplo 2.15.
1 - ------
_ - _ _ _ _ _ _ i a Rgura 2.37 Determlnacibn de las
5.6 kn cantidades desconocidas para el
- Vi + eiemplo 2.15.

La aplicacion de la ley de voltaje de Kirchhoff alrededor de la malla indicada en la direcci6n de
las manecillas del reloj produce:
En el nodo a de la pane inferior

+ 1, = I,
ID:
Y I" = I,- - I, = 3.32 mA 0.212 mA = 3.108 mA
2.6 COMPUERTAS AND/OR

Ahora, las herramientas de anilisis estin a la disposition, y la oportunidad de investi,ear una
configuration de computadora, que demostrari el rango de aplicaciones de este dispositivo
relativamente sencillo. El analisis estari limitado a la detenninacion de 10s niveles de voltaje,
y no se incluiri un analisis detallado de ilgebra booleana o de logica positiva y negativa.
La red que se analizara en el ejemplo 2.16 es una compuerta OR para logica positiva. Esto
es, el nivel de 10-V de la figura 2.38 tiene asignado un "1" para el algebra booleana, en tanto
que una entrada de O-V tiene asignado un " 0 .Una compuena OR es tal, que el nivel de voltaje
(I)
,
E='O
ov
;;I
v+
Si
D:
" ",
de salida sera de 1 si alguna o ambas entradas son 1. La salida es de 0 si ambas entradas estan
en el nivel 0 .
El anilisis de las compuertas AND/OR se realiza con ficiles mediciones a1 utilizar el
equivalente aproximado para un diodo, en lugar del ideal, debido a que puede estipularse que
el voltaje a travts del diodo debe ser 0.7 V positivos para el diodo de silicio (0.3 V para el de
RfkQ
w
Figura 2.38 Cornpuerta lbgica

germanio) para cambiar al estado "encendido". OR positiva.
En general, el mejor metodo es el de establecer un sentido "intuitive" para el estado de 10s
diodos mediante la observaci6n de la direcci6n y la "presi6n" que establecen 10s potenciales
aplicados. El anilisis verificari o negara las suposiciones iniciales.
- -
Determlnar Vo para la red de la figura 2 38 EJEMPLO 2.1 6
Obstrvese que en principio so10 existe un potencial aplicado; 10 V en la terminal 1. La terminal

2 con una entrada de 0 V es esencialmente un potencial de tierra, como se indica en lo que se
dibuj6 de nuevo de la red de la figura 2.39. La figura 2.39 "sugiere" que D, esti prohablemente
en estado "encendido" debido a 10s 10 V aplicados, mientras que Dz con su lado "positivo" en
0 V esta quiz5 en "apagado". La suposici6n de estos estados dara por resultado la configura-
ci6n de la figura 2.40.
El siguiente paso es s610 para verificar que no existen contradicciones en las suposiciones.
Esto es. observar que la polaridad a travts de D, es tal como para encenderlo y que la polaridad
a travds de D, es tal como para apagarlo. Para D ,el estado "encendido" establece Vo en Vo = E
-V,= 1 0 ~ - 0 . 7~ = 9 3 ~ . ~ 0 n 9 . 3 e n e l l a d o d e l c & t o d o ( - ) d eenel
~ , yell ad ode la no do
(+), D, est5 definitivamente en estado "apagado". La direcci6n deia corriente y la trayectoria
continua resultante para la conducci6n reafirman la suposici6n de que D, esta conduciendo.
Las suposiciones se confirman por 10s voltajes y la comente resultante, y se puede asumir que
el anilisis inicial es correcto. El nivel de voltaje de salida no es de 10 V como se definio para
una entrada de I. pero el 9.3 V es lo suficientemente grande para ser considerado un nivel 1. F~gura2.39 Red dibujada de
Por tanto. la salida es un nivel 1 con s610 una enuada, lo c u d sugiere que se trata de una nuevo de la figura 2.38.
2.6 Compuertas AND/OR

Figura 2.40 Estados del diodo asumidos
para la figura 2.38.
compuena OR. Un anilisis de la misma red con dos entradas de 10-V dari par resultado que
ambos diodos esten en estado "encendido" y con una salida de 9.3 V. Una entrada de 0-V en am-
bas entradas, no proporcionari el 0.7 V requerido para encender 10s diodos y la salida seri de
0 debido a1 nivel de salida de 0-V. Para la red de la figura 2.40 el nivel de comente se encuentra
determinado par
-- -- - - -
EJEMPLO 2.1 7 Determinar el nivel de salida para la compuerta Iogica AND positiva de la figura 2.41
Solucian
Observese en este caso que la fuente independiente aparece en la terminal conectada a tierra de
la red. Debido a razones que pronto serin obvias, se elige el mismo nivel que el nivel logico de la
entrada. La red esti dibujada en la figura 2.42 con las suposiciones iniciales respecto a
10s estados de 10s diodos. Con 10 V del lado del catodo de Dl se asume que D, se encuentra en
estado "apagado", aunque exista una fuente de 10-V conectada a1 dnodo de D, a travts de la
resistencia. Sin embargo, recuerde que se mencion6 en la introducci6n de esta seccion que el
empleo del modelo aproximado servirh de ayuda para el analisis. Para D l ide d6nde vendri
el 0.7 V, si 10s voltajes de entrada y fuente se encuenuan en el mismo nivel y creando "presio-
nes" opuestas? Se supone que D,se encuentra en estado "encendido" debido a1 bajo voltaje del
lado del citodo y la disponibilidad de la fuente de 10-V a travts de la resistencia de 1-kR.
Para la red de la figura 2.42 el voltaje en V,, es de 0.7 V, debido a que el d i d o D, esti
Figura 2.41 Compuerta logica polarizado directameute. Con 0.7 V en el h a d o de Dl y 10 V en el citodo, D, est6 defi-
AND positiva.
nitivamente en estado "apagado". La comente I tendri la direction que se indica en la figura
2.42 y una magnitud igual a
F w 2.42 Sustituci6n de 10s

estados asumidos para 10s diodos
de la figura 2.41.

El estado de 10s diodos es,por tanto, confirmado y el anilisis anterior fue correcto.Apesar
de que no hay 0 V como se especifico antes para el nivel 0 , el voltaje de salida es lo suficiente-
mente pequeiio para poder considerarlo en un nivel 0. Para la compuerta AND, por tanto, una
unica entrada dari por resultado un nivel 0 de salida. Los estados restantes de 10s diodos para
las posibilidades de dos entradas y ninguna entrada se examinaran en 10s problemas que apare-
cen a1 final del capitulo.
2.7 ENTRADAS SENOIDALES, RECTIFICACION

DE MEDIA ONDA
Ahora, el andlisis de 10s diodos se ampliara para incluir las funciones variables en el tiempo,
tales como la forma de onda senoidal y la onda cuadrada. No existe duda de que el grado de
dificultad se complicara, pero una vez que se comprendan varios movimientos, el analisis sera
bastante directo y seguiri un procedimiento comlin.
La red mis simple que se examinari con una seiial variable en el tiempo aparece en la
figum 2.43. Por el momento se utilizara el modelo ideal (obs6rvese la ausencia de la identificacidn
Si o Ge para denotar el diodo ideal), para asegurar que el sistema no se dificulte por la comple-
jidad matematica adicional.
+ I cicio I+ - "L -
v, = V sen or
Eigura 2.43 Rectificador de media onda.
A travts de un ciclo complete, definido por el period0 T de la figura 2.43, el valor prome-
dio (la suma algebraica de las Areas aniba y abajo del eje) es cero. El circuito de la figura 2.43,
llamado recrificador de media onda, genera5 una forma de onda vo, la cual tendri un valor
promedio de uso particular en el proceso de conversi6n de ac a dc. Cuando un diodo se usa en
el proceso de rectificacidn, es comlin que se le llame rectificador. Sus valores nominales de
potencia y coniente son normalmente mucho mas altos que 10s de 10s diodos que se usan en
otras aplicaciones, como en computadoras o sistemas de comunicaci6n.
Durante el interval0 t = 0 + TI2 en la figura 2.43, la polaridad del voltaje aplicado v, es
como para establecer "presi6nn en la direccidn que se indica, y encender el diodo con la pola-
ridad indicada arriba del diodo. A1 sustituir la equivalencia de circuito cerrado por el diodo
dari por resultado el circuito equivalente de la figura 2.44, donde parece muy obvio que la
seiial de salida es una rCplica exacta de la seiial aplicada. Las dos terminales que definen el
voltaje de salida estan conectadas directamente a la setial aplicada mediante la equivalencia de
corto circuito del diodo.
ngura 2.44 Region de conducci6n (0 + 712).
2.7 Enhadas senoidales; rectificaci6n de media onda

Para el periodo TI2 + T, la polaridad de la entrada vi es como se indica en la figura 2.45,
y la polaridad resultante a travts del diodo ideal produce un estado "apagado" con un equiva-
lente de circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y
vo = iR = (0)R= 0 V para el periodo TI2 + T . La entrada vi y la salida v, se dibujaron juntas en
la figura 2.46 con el prop6sito de establecer una comparaci6n.Ahora, la seiial de salida vcJtiene un
kea neta positiva aniba del eje sabre un periodo complete, y un valor promedio detenninado por
I Vdc = 0.318vm ]medm onda
Figura 2.46 Senal rectificada de media

onda.
Al proceso de eliminaci6n de la mitad de la seiial de entrada para establecer un nivel dc se

le llama rectificacibn de media onda.
El efecto del uso de un diodo de silicio con V, = 0.7 V se seiiala en la figura 2.47 para la
regi6n de polarizaci6n duecta. La seiial aplicada debe ser ahora de por lo menos 0.7 V antes de
que el diodo pueda "encender". Para 10s niveles de vi menores que 0.7 V el diodo aun esti en
estado de circuito abierto y vo = 0 V, como lo indica la misma figura. Cuando conduce, la
diferencia entre vo y vi se encuentra en un nivel fijo de V, = 0.7 V y vo = vi - V., segun se indica
en la figura. El efecto net0 es una reduccion en el i4rea arriba del eje, la cual reduce de manera
T '
Defasamienm dcbido s Vi
ngura 2.47 Efecto d e VTsobre la sefial rectificada de media onda.

natural el nivel resultante de voltaje dc. Para las situaciones donde V, >> V,, la ecuacion 2.8
puede aplicarse para deteminar el valor promedio con un alto nivel de exactitud.
Si vm es suficientemente mas grande que VT,la ecuaci6n 2.7 es a menudo aplicada como
una primera aproximacion de V,,.
a) Dibujar la salida vo y deteminar el nivel dc de la salida de la red de la fisura 2.48 EJEMPLO 2.18
b) Repetir el inciso a si el diodo ideal es reemplazado por un diodo de silicio.
c) Repetir 10s incisos a y b si V,,, se increments a 200 V, y comparar las soluciones utilizando
las ecuaciones (2.7) y (2.8).
Solucion
a) En esta situation el diodo conducira durante la parte negativa de la entrada segfin se mues-
tra en la figura 2.49, y vo aparecera como se sefiala en la misma figura. Para el periodo
completo, el nivel dc es
El signo negativo indica que la polaridad de la salida es opuesta a la polaridad definida de la

figura 2.48.
Flgura 2.49 vn resultante para el circuit0 del ejemplo 2.18.
b) Utilizando un diodo de silicio, la salida tiene la apariencia de la figura 2.50 y
La caida resultante en el nivel dc es de 0.22 V o cerca del 3.5%.

c) Ecuacion (2.7): Vdc = -0.318Vm = -0.318(200V) = -63.6V
la que es una diferencia que, en efecto, puede ignorarse para la mayor parte de las aplicaciones.
Para el inciso c el desvio y la caida en la amplitud debido a V, no seria discernible en un 1 ' ZOV- 0 . 7 V = 1 9 3 V
osciloscopio tipico si se despliega el patron completo. figura 2.50 Efecto de V;sobre

la salida de la figura2.49.
2.7 Entmdas senoidales; rectification de media onda 73

El valor del voltaje pico inverso (PIV, por las iniciales en ingMs de: Peak Inverse Voltage) (o
PRV, par las iniciales en inglts de: Peak Reverse Voltage) del diodo es muy imponante en el
disetio de sistemas de rectification. Recuerde que se trata del valor del voltaje que no debe
excederse en la region de polarizacion inversa, pues de otra forma el diodo entrara en la region
de avalancha Zener. El valor PIV requerido para el rectificador de media onda puede determinarse
a partir de la figura 2.5 1, la cual muestra el diodo de lafigura 2:43 con polarizacion inversa con
un voltaje mAximo aplicado. Al aplicar la ley de voltaje de Kirchhoff, parece muy obvio que el
valor PIV del diodo debe ser igual o mayor a1 valor del pico del voltaje aplicado. Par tanto,
rccriiicadoi de media onda (2.9)
V(PIV) +
Figura 2.51 Deterrninaci6n del valor

+ de PIV que se requiem para el
rectificadorde media onda.
2.8 RECTIFICACION DE ONDA COMPLETA

Puepte de diodos
El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar a1 100% si se
utilizaun proceso que se llama rectijicaci6n de onda completa. La red mas familiar para llevar
a cabo tal funcion aparece en la figura 2.52 con sus cuatro diodos en una configuracion en
forma de puente. Durante el periodo t = 0 a TI2 la polaridad de la entrada se muestra en la
figura 2.53. Las polaridades resultantes a travts de 10s diodos ideales tambitn se sefialan en
la figura 2.53 para mostrar que D, y D, estin conduciendo. en tanto que D , y D, se hallan
en estado "apagado". El resultado net0 es la configuraci6n de la figura 2.54, con su coniente y
polaridad indicadas a traves de R. Debido a que 10s diodos son ideales, el voltaje de carga vo =
v ; , s e g ~ nse muestra en la misma figura.
Flgura 2.52 Puente rectlflcador de

onda completa
7 1 + T r
2
FWra 2.53 Red de la figura 2.52 /

para el periodo 0 + 712 del voltaje
de entrada v,. Figura 2.54 Trayectoria de conduccion para la region positiva de v,.

Para la region negativa de la entrada 10s diodos conductores son D, y D,,generando la
configuracion de la figura 2.55. El resultado importante es que la polaridad a travts de la resis-
tencia de carga R es la misma que en la figura 2.53, estableciendo un segundo pulso positivo,
como se indica en la figura 2.55. Despuks de un ciclo completo los voltajes de entrada y de
salida apareceran seglin la figura 2.56.
Figura 2.55 Trayectoria de conducci6n para la region negativa de v,.
Rgura 2.56 Formas de onda

- de entrada Y sal~dapara un
1 rectificadoide onda cornpleta.
Debido a que el Area arriba del eje para un ciclo completo es ahora doble, en comparacidn
con la obtenida para un sistema de media onda, el nivel de dc tarnbiin ha sido duplicado y
Si se emplea diodos de silicio en lugar de 10s ideales coma se indica en la figura 2.57, una
aplicacion de la ley de voltaje de Kirchhoff alrededor de la trayectoria de conduccidn resultaria
vI - v T- v 0
- V T -- 0
Y V" = vi - 2VT
El valor pica para el voltaje de salida vo es, par tanto,
Para las situaciones donde Vm>> 2VT,puede aplicane la ecuacion (2.1 1) para el valor promedio
con un nivel relativamente alto de precisidn.
-2
I Fwra 2.57 Determinaci6n de
Vomhpara 10s diodos de silicio en
la configuration puente.
Si Vm es lo suficiente m& grande que 2V,, entonces la ecuacion (2.10) a menudo se aplica
como una primera aproximaci6n para V,,.
2.8 Rectification de onda completa

A. ?\ PIV
El PIV que se requiere para cada diodo (ideal) puede determinarse a pmir de la figura
2.58 que se obtuvo en el pic0 de la region positiva de la sefial de entrada. Parala malla indicada
el voltaje maximo a traves de R es Vmy el valor PIV se define por
Figura 2.58 Determination dei

PIV que se requiere para ia Transformador con derivaci6n central
configuraci6n puente.
Un segundo rectificador de onda completa muy popular aparece en la figura 2.59 con solo dos
diodos, per0 requiere de un transformador con derivaci6n central (CT, por las iniciales en
ingles de: Center Tapped) para establecer la seiial de entrada a uavks de cada seccion del
secundario del uansfonnador. Durante la porcion positiva de v, aplicada a1 primario del trans-
formador. la red aparece como se muestra en la figura 2.60. D, asume el equivalente del corto
circuito y D, el equivalente del circuito abierto, segun se determino por 10s voltajes secunda-
rios y las direcciones de corriente resultantes. El voltaje de salida aparece en la figura 2.60.
Rgura 2.59 Transformadorcon

derivation central para un
D* rectificadorde onda completa.
Figura 2.60 Condiciones de la red para la regi6o positiva de v,.
Durante la porci6n negativa de la entrada, la red aparece como lo indica la figura 2.61,
invirtiendo 10s papeles d= 10s diodos, pero manteniendo la misma polaridad para el voltaje a
Figura 2.61 Condiciones de la red para la regi6n negativa de v,.

uavCs de la resistencia de carga R. El efecto neto es una salida igual a la que aparece en la
figura 2.56 con 10s mismos niveles de dc.
PIV
La red de la figura 2.62 ayudara a determim el PIV neto paracada diodo de este rectificador
de onda completa. La insertion del voltaje mhimo del voltaje secundario y el Vm de acuerdo ;: - +
con lo establecido para la red adjunta dara por resultado ".
2:
V,
-. ,
'IV = Vsecundano 8' +
Figura 2.62 Determinacidn del
= v, + vm nivel de PIV para 10s diodos del
transformador con derivacion
(2,13) central para un rectiiicador de
transformador CT.reclificador de onda cornplera onda completa.
Determinar la forma de onda de salida para la red de la figura 2.63 y calcular el nivel dc de EJEMPLO 2.19
salida y el PIV que se requiere para cada diodo.
Figura 2.63 Red puente para el ejemplo 2.19
La red aparecera como en la figura 2.64 para la regi6n positiva del voltaje de enuada. El redibujo
de la red generarfi la configuraciirn de la figura 2.65, donde vo = jvi o VOme= $Vimll= $(lo V) =
5 V, como lo indica la figura 2.65. Para la parte negativa de la enuada la funci6n de 10s diodos
seri intercambiada y vo aparecerA seglin la figura 2.66.
Figurn 2.64 Red de la figura2.63 para la regi6n Figum 2.65 Red redibujada de la figura 2.64
positiva de v,.
El efecto de remover dos diodos de la confi,waci6n puente fue, por tanto, reducir el nivel
de dc disponible a1 siguiente:
1"'
Vdc= 0.636(5 V) = 3.18V
o al disponible de un rectificador de media onda con la misma entrada. Sin embargo, el P N

- *
T T r
"I -
seglin se determino en la figura 2.58 es igual al voltaje m a i m 0 a traves de R, el cual es de 5 V i
o la mitad de lo que se requiere para un rectificador de media onda con la rnisma entrada. Rgura 2.66 Salida resultante
para el ejemplo 2.19
2.8 Reetificacibn de onda completa 77

Existe una variedad de redes de diodos que se llaman recortadores y tienen la capacidad de
"reconar" una porcidn de la serial de entrada sin distorsionar la pane restante de la forma
de onda altema. El rectificador de media onda de la secci6n 2.7 es un ejemplo de la forma mas
simple de un reconador de diodo, una resistencia y un diodo. Dependiendo de la orientation
del diodo, la region positiva o negativa de la serial de entrada es "reconadz".
Existen dos categorias generales de reconadores: en serie y enparalelo. La configuracion
en serie es donde el diodo est6 en serie con la carga, mientras que en paralelo tiene un diodo en
una trayectoria paralela a la carga.
En serie
La respuesta de la configuraci6n en serie de la figura 2.67a a una variedad de fomas de onda
altemas se ilustra en la figura 2.67b.Aunque se present6 al principio como un rectificador de
media onda (para fomas de onda senoidales), no existen limitaciones sobre el tip0 de seiiales
que pueden aplicarse a un reconador. La adicion de una fuente de dc como la que se muestra en
la figura 2.68 puede tener un efecto pronunciado sobre la salida de un reconador. El anilisis
inicial se limitari a 10s diodos ideales, y se reservara el efecto de V , a un ejemplo posterior.
(b)
Figura 2.67 Recortador en serie.
te dc.
No existe un procedimiento general para el ansisis de las redes como las del tipo que se
presenta en la figura 2.68, per0 existen cienas ideas que deberin considerme mientras se tra-
baja en la solution.
I . Hacer un dibujo mental de la respuesta de la red basandose en la direccibn del
diodo y en 10s niveles de voltaje aplicados.
Para la red de la figura 2.68, la diiecci6n del diodo sugiere que la seiial v, debe ser positiva
para encenderlo. La fuente dc requiere mas a6n que el voltaje v, sea mayor que V volts para
encender el diodo. La regi6n negativa de la serial de enuada estA "presionando" al diodo hacia
Capitulo 2 Aplicadones de diodos

el estado "apagado", soportado mas atin por la fuente dc. En general, se puede estar muy segu-
ro que el diodo esta en circuito abierto (estado "apagado") para la region negativa de la sefial de
entrada.
2. Determinar el voltaje aplicado (voltaje de transicion) que causara un cambia en el
estado del diodo.
Para el diodo ideal. latransicion entre 10s estados ocunird en el punto sobre las caracteris-
ticas donde v, = 0 V e id = 0 A. A1 aplicar la condition id = 0 y v, = 0 a la red de la figura 2.68 -, -
se genera la configuraci6n de la figura 2.69, donde se reconoce que el nivel de vi que causara
,
una transicion en el estado es -
,. ~ ..
v
Figura 2.69 Determinacibn dei nivei v
de transici6n para el circuito de la
figura 2.68. +
.
Para un voltaje de entrada mayor que V volts el diodo esta en estado de corto circuito, mientras
que para 10s voltajes de entrada menores que Vvolts esta en estado de circuito abierto o "apa-
gado".
-
.JtR;
Figura 2.70 Deterrninacion de u".
3 . Estnr consciente continuamente de las terminales definidas y la polaridad de vo.
Cuando el diodo se encuenua en estado de corto circuito, coma el que se muestra en la
figura 2.70, el voltaje de salida vo se puede determinar mediante la aplicacion de la ley de
voltaje de Kirchhoff en la direccion de las manecillas del reloj: A ",
!
vI - V - vo = 0 (direccion de las manecillas del reloj) I A".
1;;" I"/ 1 +
4 . Puede ayudar el dibujar la seiial de entrada arriba de la seiial de salida y
determinar 10s valores instantitneos de la entrada.
1, 1
1
, Y I
,
1
'
1
I
1
I , ' I
Posteriormente, es posible dibujar 10s voltajes de salida a partir de 10s puntos de datos
resultantes de vo, como se demostro en la figura 2.71. Tenga en cuenta que a un valor instanta- "1
neo de vi la entrada puede ser tratada coma una fuente dc de dicho valor y el valor de dc
correspondiente (el valor instantaneo) de la salida determinada. Par ejemplo, para el caso v, =
VnZen la figura 2.68, se analizarila red que aparece en lafigura 2.72. Para Vm> V el diodo esti - f
en estado de corto circuito y para vo = Vm- V, como en la figura 2.71.

Para vi = Vlos diodos cambian de estado y para vi = -V,, v, = OV, y la curva completa para ~ g u r a2.71 Determinacibn de 10s
vo puede dibujarse como se muestra en la figura 2.73. niveles de v,
., I u, = V(lcs diodos cambia" de ertado)
F m 2.72 Deterrninacion de % cuando v, = V,. figura 2.73 Dibujo de v,
2.9 Recortadores 79
Repetir el ejemplo 2.20 para la onda cuadrada de entrada de la figura 2.78. EJEMPLO 221
-10 Figura 2.78 Sefial que se aplica para el

ejemplo 2.21.
Para v, = 20 V (0 -+ Tl2) generara la red de la figura 2.79. El diodo esta en estado de corto
circuit0 y vo = 20 V + 5 V = 25 V. Para vl = -10 V dari como resultado la figura 2.80, colocando
el diodo en estado "apagado" y vo = i,R = (0)R= 0 V. El voltaje resultante de salida aparece en
la figura 2.81.
F w r a 2.79 v, a v , = +20 V. Figura 2.80 % a 5 = -10 V. figura 2.81 Dibujo de vo para el

ejernplo 2.21.
O b s i ~ e s een el ejemplo 2.21 que el recortador no s61o recorto unicamente 5 V de la

excursi6n total de la seiial sino que increment6 el nivel dc de la seiial por 5 V.
La red de la figura 2.82 es la mis sencilla de las configuraciones de diodos, en paralelo con la
salida para las mismas entradas de la figura 2.67. El an4lisis de las configuraciones en paralelo
es muy similar a la que se aplica a las configuracioaes en sene, como se demostrari en el
siguiente ejemplo.
Figura 2.82 Respuesta de un recortador en paralelo.
2.9 Recortadores
EJEMPLO 222 Determinar vo para la red de la figura 2.83
' 1 Figura 2.83 Ejemplo 2.22
La polaridad de la fuente dc y la diieccion del diodo sugieren que el diodo esta en estado "encen-
dido" para la regi6n negativa de la sefial de entrada. Para esta region la red aparecera como lo
sefiala la figura 2.84, donde las terminales definidas para vo requieren que vo = V = 4 V.
I
v 4v
Rgura 2.84 %para la regihn
+
.c
-
o negativa de v,.
El estado de transicion puede determinarse a partir de la figura 2.85, donde la condicion

de id = 0 A para vd = 0 V se ha impuesto. El resultado es que v; (la transicion) = V = 4 V.
Debido a que la fuente dc se encuentra obviamente "presionando" a1 diodo para permane-
cer en estado de circuito cerrado, el voltaje de entrada debe ser mayor a 4 V para que el diodo
estk en estado "apagado". Cualquier voltaje de entrada menor que 4 V genera16 un diodo en
corto circuito.
Para el estado de circuito ab'ieno la red aparecera segun se muesua en la figura 2.86,
- donde vo = vi.Completando el dibujo de vo resulta la forma de onda de la figura 2.87.
Figura 2.85 DeterminaciAn del
nivel de transicion para el
ejemplo 2.22.
",
;
4 "
v ~ 4 v z
FiguIa 2.87 Dibujo de v, para el
Figura 2.86 Determinacibn de vo ejemplo 2.22.
para el estado abierto del diodo.
Para examinar 10s efectos de V, sobre el voltaje de salida, el siguiente ejemplo especifica-
ra un diodo de silicio, en lugar del equivalente del diodo ideal.
82 Capitdo 2 Aplicaciones de diodos

-
Repetir el ejemplo 2.22 usando un diodo de silicio con V, = 0.7 V. EJEMPLO 2 2 3
El voltaje de mansicion suele determinarse en primera instancia a1 aplicar la condition de id =

0 A cuando 1~~= VD= 0.7 V, y obteniendo la red de la k u r a 2.88. Al aplicar la ley de voltaje de
Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que
VI
-
o
vTF0.7"
v -4v -
o
Figura 2.88 Determinacibn del nive~de
transicibn para la red de la figura 2.83.
Para 10s voltajes de entrada mayores que 3.3 V, el diodo estari en circuit0 abieno y vo = v,.
Para 10s voltajes de entrada menores que 3.3 V, el diodo estari en estado "encendido" y resul-
tari la red de la figura 2.89, donde
fig- 2.89 Determinaci6n de vo

-
o
- -
o
para el diodo de la fiqura 2.83 en
estado "encendido".
La forma de onda resultante de salida aparece en la figura 2.90. Notese que el hnico efecto da
VTfue disminuir el nivel de transition desde 3.3 V a 4 V.
No hay duda de que incluir 10s efec:os de VTccmplicaranel analisis un poco, per0 una vez
que el ansisis se comprende con el diodo ideal, el procedimiento, incluyendo 10s efectos de V,,
no ser4n tan dificiles.
Resumen
Una variedad de recottadores en serie y en paralelo con 10s resultados de salida para las entra-
das senoidales se presentan en la figura 2.91. Obdmese en particular la respuesta de la hltima
configuraci6n. con su capacidad de recortar una seccion positiva o negativa como se determi:ne
por la magnitud de sus fuentes de dc.
2.9 Recortadores
pKd
Recortadores en sene simples (diodos ideales)
POSlTIVO
Recortadores en sene polarizados (diodos ideales)
pu +TTT
Recortadores en paralelo simples (diodos ideales)
+.,
.?
,. .f,."
,.
-vm
-
"0
d
-
,,\"' ,a,.".
.".
-e
r
Recortadores en paralelo polarimdos (diodos ideales)
Rgwa 2.91 Circuitos de recorte.

2.10 CAMBIADORES DE NIVEL
Una red de cambiadora de nivel es la que "cambia" una serial a un nivel de dc diferente. La red
debe tener un capacitor, un diodo y un elemento resistivo; per0 tambien puede usar una fuen-
te de dc independiente para introducir un cambio de nivel de dc adicional. La magnitud de R y
C debe elegirse de tal forma que la constante de tiempo z = RC es lo suficiente grande para
asegurar que el voltaje a travCs del capacitor no se descarga de manera significativa, durante el
intervalo en que el diodo no esti conduciendo. A traves de todo el analisis se asumira que para
propositos pricticos, el capacitor se cargari o descargara totalmente en cinco constantes de
tlempo.
La red de la figura 2.92 cambiara el nivel de la sefial de entrada a cero volts (para diodos
ideales). La resistencia R puede ser una resistencia de c q a o una combination en paralelo de
la resistencia de carga y una resistencia diseiiada para ofrecer el nivel deseado de R.
-v Figura 2.92 Cambiador de nivel. F~gura2.93 Diodo en "encendido'

y el capacitor cargando a Vvolts.
Durante el intervalo 0 -t TI2 la red aparecera como lo indica la figura 2.93; con el diodo en
estado "encendido" efectivamente hace corto circuito el efecto de la resistenciaR. La constante
de tiempo RC resultante es tan pequeiia ( R se determina por la resistencia inherente de la red)
que el capacitor se cargara a V volts ripidaniente. Durante este intervalo el voltaje de salida
esta directamente a traves del "corto circuito" y vo = 0 V .
Cuando la entrada cambia a1 estado -V, la red aparecera como lo indica la figura 2.94, con
el equivalente de circuito abierto para el diodo determinado por la sefial aplicada y el voltaje
almacenado a traves del capacitor, ambos "presionando" la comente a traves del diodo desde el
citodo hacia el inodo. Ahora que R se encuentra de regreso en la red, la constante de tiempo
determinada por el producto RC es lo suficiente grande para establecer un periodo de descarga Figura 2.94 Deterrninacihn de v,
5 ~ m u c h omayor que el periodo TI2 + T, y puede asumirse sobre una base aproximada que el con el diodo en "apagado".
capacitor mantiene toda su carga y, por tanto, el voltaje (debido a que V = QIC) durante este
periodo.
Debido a que vo esti en paralelo con el diodo y la resistencia. tambitn puede dibujarse en
la posicion altema que se indica en la figura 2.94. La aplicacion de la ley de voltaje de Kirchhoff
alrededor del lazo de entrada dari por resultado
El signo negativo se debe a que la polaridad de 2Ves opuesta a la polaridad definida por v,,. La
forma de onda de salida que resulta aparece en la figura 2.95 junto con la seiial de entrada.
La seiial de salida "cambia de nivel" a 0 V durante el intervalo de 0 a Tl2, per0 mantiene la
misma excursion de voltaje total (2V) que la entrada.
Para una red de cambio de nivel:
La excursibn de voltaje total de la seiial de salida es igual a la excursibn de voltaje
total de la seiial de entrada.
Este hecho es una excelente herramienta para verificar el resultado que se obtiene.
En general, 10s siguientes pasos pueden ser iitiles cuando se analizan redes cambiadoras
de nivel.
I . Iniciar el analisis de las redes cambiadoras de nivel medianre la consideracibn de Figura 2.95 Dibujo de v, para la
la parre de la seRal de enrrada que dara polarizacibn direcra a1 diodo. red de la figura 2.92.
2.10 Cambiadores de nivel 85

La insuucci6n anterior puede requerir de saltar un intervalo de la seiial de entrada (como se
demostrara en el siguiente ejemplo), per0 el anilisis no se ampliari con una medida innecesa-
ria de investigacion.
2. Durante elperhdo en donde el diodo estir en estado "encendido", se asumirh que el
capacitor se cargarb de manera instantanea a1 nivel de voltaje que determine la red.
3. Se supondrir que duranre el periodo en que el diodo estb en estado "apagado" el
capacitor se mantendra en el nivel de voltaje que se establece.
4 . A trav&sde todo el anhlisis debe mantenerse un continuo cuidado de la posicibn y la
polaridad de referencia para vo,para asegurar que 10s niveles correctos de v, se esran
obteniendo.
5. Tener en mente la regla general de que la excursibn total de voltaje de salida debe ser
igual a la excursibn de voltaje de la serial de entrada.
EJEMPLO 2 2 4 Determinar v,, para la red de la figura 2.96 para la entrada que se indica.
Figura 2.96 Senal que se aplica y red para el ejemplo 2.24
Obstrvese que la frecuencia es de 1000 Hz,que resulta en un periodo de 1 ms y un intervalo de

0.5 ms entre niveles. El andisis comenzarh con el periodo t, -+ t2 de la seiial de entradadebido
a que el diodo estA en estado de corto circuito segbn recomendaciones del comentario 1. Para
este intervalo la red aparecerh como lo seiiala la figura 2.97. La salida es a travts de R , per0
tambitn directarnente a travts de la bateda de 5 V si se sigue la conexi6n directa entre las
terminales definidas para vo y las terminales de la bateda. El resultado es vo = 5 V para este
intervalo. La aplicaci6n de la ley de voltaje de Kuchhoff alrededor del lazo de entrada dara por
resultado
Fi* 2.97 Determinacion de vo
y Vc con el diodo en estado
"encendido".
Por tanto, el capacitor se cargari hasta 25 V, como se estableci6 en el comentario 2. En

este caso, el diodo no hace corto circuito en la resistencia R, pero un circuito equivalente
Thtvenin de la porcion de la red que incluye la batena y la resistencia generari R, = 0 Q con
E,, = V = 5 V.Para el periodo t2 + t, la red aparecerh como lo indica la figura 2.98.
El equivalente de circuito abierto para el diodo eliminari que la batena de 5 V tenga
cualquier efecto sobre vo, y la aplicaci6n de la ley de voltaje de Kuchhoff alrededor del lazo
exterior de la red dari por resultado
J
KVL
-
Firmra 2.98 Determinaci6n de v."
con el dlodo en estado "apagado". y v,, = 35 V

La constante de tiempo de la red de descarga de la figura 2.98 esti determinada por el
product0 RC y tiene la magnitud de ,
T = RC = (100 kQ)(O.l pF) = 0.01 s = 10 ms
El tiempo total de descarga es por tanto de 5 T = 5(10 ms) = 50 ms.
Debido a que el intemalo r,+ tj durara solo 0.5 ms, es cierto que resulta buena la aproximacion
de afirmar que el capacito; mantendri su voltaje durante el periodo de descarga entre 10s pul-
sos de la serial de entrada. La salida resultante aparece en la figura 2.99 junto con la sefial de
entrada. Obstmese que la excursion de voltaje de salida de 30 V iguala a la excursion del
voltaje de entrada como se observa en el paso 5.
Figura 2.99 v , y vo para el

cambiador de nivel de la figura
2.96.
Repetir el ejemplo 2.24 usando un diodo dc silicio con V , = 0.7 V. EJEMPLO 2 2 5
Para el estado de corto circuit0 la red toma ahora la apariencia de la figura 2.100, y vo puede -
determinarse por la ley de voltaje de Kirchhoff en la secci6n de salida.
+ 5 V - 0.7V - v = 0
Para la seccion de entrada la ley de voltaje de Kirchhoff dari por resultado

Figura 2.100 Determinacibn de
vo y Vccon el diodo en estado
"encendido".
Ahora, para el periodo r, + r, la red aparecerri como la figura 2.101, siendo el dnico
cambio el voltaje a travts del capacitor. La aplicacion de la ley de voltaje de Kirchhoff genera
Figura 2.101 Determinaci6n de

ve con el diodo en estado abierto.
2.10 Cambiadores de nivel

La salida resultante aparece en la figura 2.102, cornprobindose el enunciado de que las excur-
siones de voltaje de entrada y salida son iguales.
Figura 2.102 Dibujo de v, para el

cambiador de nivel d e la figura 2.96
1, I, ij i, r con un diodo de silicio.
En la figura 2.103 se rnuestran varios circuitos de cambio de nivel y su efecto en la sefial

de en&. Aunque todas las formas de onda que aparecen en la fi,wa 2.103 son ondas cuadradas,
las redes de carnbio de nivel trabajan de la misma manera para las sefiales senoidales. Un
mttodo para el anilisis de las redes de cambio de nivel con entradas senoidales es, el de reem-
plazar la sefial senoidal por una onda cuadrada con 10s mismos valores pico. La salida resultan-
te tendri una forma envolvente para la respuesta senoidal, como lo indica la figura 2.104 para
la red que aparece en la parte inferior derecha de la figura 2.103.
Redes de cambia de nivel
Figurn 2.103 Circuitos cambiadores de nivel con diodos ideales (57. 5RC> Ti2).

Figura 2.104 Red de cambio de nivel con una entrada senoidal.
2.1 1 DIODOS ZENER

El anilisis de las redes que utilizan diodos Zener es muy similar a1 que se aplica al aniilisis de
diodos semiconductores de las secciones anteriores. Primero debe determinarse el estado
del diodo seguido por una sustituci6n del modelo adecuado, y una determinacion de las otras
cantidades desconocidas de la red. A menos que se especifique lo connario, el modelo Zener
utilizado para el estado "encendido" seri como el que indica la figura 2.105a. Para el estado
"apagado" de acuerdo con su definicion para un voltaje menor que V, per0 mayor que 0 V con
la polaridad que se indica en la figura 2.105b, el equivalente Zener es el circuito abierto que
aparece en la misma figura.
"encendida" "apsgado" F w 2.105 Equivalentes de

diodo Zener para 10s estados
(a) (bl a) "encendido"y b) "apagado".
Viy R fijas
Las redes mas simples del diodo Zener aparecen en la figura 2.106. El voltaje de dc aplicado
es fijo, asi como la resistencia de carga. El anilisis puede hacerse fundamentalmente en dos
I3gura 2.106 Reguiador Zener
pasos. b8sico.
I . Determinar el estado del diodo Zener mediante su eliminaci6n de la red y
calculando el voltaje a tmvks del circuito abierto resultante.
La aplicacion del paso 1 a la red de la figura 2.106 generari la red de la figura 2.107, donde
una aplicacion de la regla del divisor del voltaje resultara
Si I/ 2 V,, el diodo Zener esta en estado "encendido" y se puede sustituir el modelo equiva-
lente de la figura 2.105a. Si V < V,, el diodo esta en "apagado" y se sustituye la equivalencia de I3gura 2.107 Determinacidn del
circuito abierto de la figura 2.105b. estado del dicdo Zener.
2.11 Diodos Zener 89

[R 2. Sustihtir el circuit0 equivalente adecuado y resolverlo para las incignitas
+ R
T I I.. J T ~ Para la red de la figura 2.106 el estado "encendido" dara por resultado la red equivalente
deseadas.
T
*
P..
1: RL v,
de la figura 2.108. Puesto que 10s voltajes a travCs de 10s elementos paralelos deben ser 10s
mismos, se encuentra que
La coniente del diodo Zener debe determinarse por la aplicacion de la ley de comente de
Figura 2.108 Sustituci6n del Kirchhoff. Esto es
equivalente Zener para la situation
"encendido". IR = Iz + IL
donde
1 ---4
v e I --=
v, v; - VL
L - R -
RL R R
La potencia disipada por el diodo Zener esta determinada pol
el c u d debe ser menor que la Pm especificada para el dispositivo.

Antes de continua, es muy importante darse cuenta de que el primer paso se utilizo s61o
para deteminar el estado del diodo Zener. Si el diodo Zener estA en estado "encendido", el
voltaje a travCs del diodo no es de V volts. Cuando el sistema se enciende, el diodo Zener se
encendera tan pronto como el voltaje a travks de el sea de V, volts. Se "atarc en este nivel y
nunca alcanzara un nivel m b alto de Vvolts.
Los d i d o s Zener se utilizan con mayor frecuencia en las redes reguladoras o como un
voltaje de referencia. La figura 2.106 es un regulador sim-pledisefiado para mantener un volta-
je fijo a travks de la carga RL. Para 10s valores de voltaje aplicado mayores que el que se
requiere para encender el diodo Zener, el voltaje a travCs de la carga se mantendrA en V, volts.
Si el d i d o Zener se emplea como un voltaje de referencia, ofrecerh un nivel para compararlo
en funci6n de otros voltajes.
EJEMPLO 2 2 6 a) Para la red de diodo Zener de la figura 2.109, determinar VL,V, IZ y PZ.
b) Repetir el inciso a con RL = 3 W2.
+
1.2 kn V'
P, = 30 m W -
- F e r a 2.109 Regulador de diodo
Zener para el ejernplo 2.26.
a) Siguiendo el procedimiento sugerido, la red se redibuja como lo indica la figura 2.1 10.
La aplicaci6n de la ecuaci6n (2.16) da

Rgura 2.110 Determinacibn de V
para el regulador de la figura 2.109.
Dado que V = 8.73 V es menor que V , = 10 V, el diodo esta en estado "apagado", como se
muestra en las caractensticas de la figura 2.1 11. Sustituyendo el equivalente de circuit0 abierto
resultara la misma red queen la figura 2.110, donde se encuentra que
VL = V = 8.73 V
8.73 V
VR = Vi - VL = 16 V - 8.73 V = 727 V
I, = O A
I3gura 2.1 11 Punto de operacibn
Y P, = vg, = V , (0 A) = 0 W resultante para la red de la figura
:1.109.
b) Aplicando la ecuacion (2.16) ahora resulta
Debido a que V = 12 V es mayor que V - 10 V, el diodo esti en estado "encendido" y la red de

2.-
la figura 2.1 12 seri el resultado. La apllcacidn de la ecuaci6n (2.17) genera
de tal forma que I, = 1, - 1, [Ec. (2.1 8)]

= 6 mA - 3.33 m.4
= 2.67 m A
La potencia disipada
P, = V g , = (10 V)(2.67 mA) = 26.7 m W
la cual es menor que la especificada P,, = 30 mW
I 1
-- Figura 2.112 Red de la figura
2.109 en estado "encendido".
2.1 1 Diodos Zener

Vifijo, R, variable
Debido a1 voltaje VZ,existe un rango de valores de resistencias (y por tanto, de corriente de
carga) que asegurari que el dispositivo Zener esti en estado "encendido". Una resistencia de car-
ga RL muy pequefia generari un voltaje VLa travCs de la resistencia de carga menor que VZy el
dispositivo Zener estari en estado "apagado".
Para determinar la resistencia de carga minima de la figura 2.106 que encenderi el diodo
Zener, simplemente se calcula el valor de R, y dara como resultado un voltaje de carga V L= Vz
Esto es,
Resolviendo R,, se tiene
Cualquier valor de resistencia de carga mayor que el RL que se obtiene de la ecuacion (2.20)
asegurari que el diodo Zener esti en estado "encendido" y que el diodo puede ser reemplazado
por su fuente equivalente V,.
a la ecuacion (2.20) establece el R, minimo, pero a su vez especifica
La condition d e f ~ d por
el I, miximo como
Una vez que el diodo estd en estado "encendido", el voltaje a travCs de R permanece cons-
tante en
e 1, permanece fija en
La coniente Zener
resultando un I, minim0 cuando I, es un miximo, y un IZ miximo cnando I, es un valor

minimo debido a que IR es constante.
Dado que I, estA limitada a I,, como se especifico en la hoja de datos, afecta el rango de
R, y por tanto de I,. Sustituyendo IZMpor IZ establece el lLminimo como
y la resistencia de carga mhima como

a) Para la red de la figura 2.113. determinar el rango de RL y de I , que resultara queVRL EJEMPLO 2 2 7
se mantenga en 10 V.
b) Determinar el valor de la disipacion mixima en watts del diodo.
Figura 2.113 Regulador devoltale

.. para el e~ernpto2.27.
Solucion
a) Para determinar el valor de R, que encenderi el diodo Zener, se aplica la ecuacion (2.20):
El voltaje a travts de la resistencia R se determina por medio de la ecuaci6n (2.22):

VR = V , - V,= 50V - IOV = 4 0 V
y la ecuacion (2.23) ofrece la magnitud de IR:
El nivel minimo de I , se determina desputs con la ecuaci6n (2.25):
IL~,"
= I, - Iz,, = 40 n1A - 32 mA = 8 mA
con la ecuacion (2.26) se determina el valor maximo de R,:
Una grifica de V, en f~ncionde R, aparece en la figura 2.1 14a y para V, en funcion de I, en la

figura 2.114b.
Fwra 2.114 VLen funcibn de R, e l , para el regulador de la figura 2.1 13
2.1 1 Diodos Zener

RLfija, Vivariable
Para 10s valores fijos de RLen la figura 2.106, el voltaje V, debe ser lo suficientemente grande
para encender el diodo Zener. El voltaje de encendido minima V )= V, mln esta determinado por
Debido a que I,,

El valor maximo de Vj est6 limitado par la coniente Zener maxima IZM.
= IR-IL,
(2.28)
Debido a que 1, esti fijo en VJRL y que I,, es el valor maxima de I,, el miximo Vi se
define par
y , --R' , + 2'
(2.29)
EJEMPLO 2.28 Determinar el rango de valores de Vj que mantendran el diodo Zener de la figura 2.1 15 en
estado "encendido".
Figura 2.115 Regulador para el

ejemplo 2.28.
Solucion
Ecuacion (2.28): IRd, = I,, + I, = 60 mA + 16.67 mA
zov - - - ---- mi Ecuacion (2.29): = IRmhR + Vz

, g; ..+r-.
. ,(<*; Z,'.'+t
$,.,,:$:$.
;.,&!~$:JI I
= (76.67 mA)(0.22 kR) + 20 V
,(.&, ?,&,*
= 16.87 V + 20 V
",
Figura61'.' funcidn de I/, Se presenta en la figura 2.116 una gikica de V, en funcion de Vj.
para el regulador de la ligura
2.115.

Los resultados del ejemplo 2.28 revelan que para la red de la figura 2.115 con una RL fija,
el voltaje de salida permanecera fijo en 20 V para un rango de voltaje de entrada que se extien-
de desde 23.67 V hasta 36.87 V.
La entrada podn'a aparecer como lo indica la figura 2.1 17 y la salida permaneceria cons-
tante en 20 V, como aparece en la figura 2.1 16. La forma de onda en la figura 2.1 17 se obtiene
alfiltrar una salida de media onda o de onda completa rectificada, proceso descrito con mayor
detalle en un capitulo postelior. Sin embargo, el efecto net0 es el de establecer un voltaje de dc
estable (para un rango definido de V;)como se sefiala en la figura 2.1 16 de una fuente senoidal
con un valor promedio de 0.
Figura 2.1 17 Forma de onda

* generada mediante una senal
0 rectificadafiltrada. + +o
Pueden establecerse dos o mas niveles de referencia a1 colocardiodos Zener en sene como
lo indica la figura 2.1 18. Mienuas Vi sea mayor que la suma deV,, y V,,, ambos diodos se
encontrarin en estado "encendido" y estarh disponibles tres voltajes de referencia.
Tambien pueden utilizarse dos diodos Zener conectados en sus citodos (espalda con es-
palda) como un regulador de ac, como lo indica la figura 2.1 19a. Para la sefial senoidal vi, el
circuito aparecera como en la figura 2.1 19b en el instante vi = 10 V. La regi6n de operaci6n de
cada diodo se indica en la figuraadjunta. Obdwese queZ, esta en una regi6n de bajaimpedancia,
mientras que la impedancia de 2, es muy grande, la que corresponde a la representacidn de Figun 2.118 Establecimiento de
circuito abierto. El resultado es vo = v, cuando vi = 10 V. La entrada y salida continuaran dupli- tres niveles de voltaje de
candose mutuamente hasta que vi alcance 20 V. Entonces Z, se encendera (como un diodo referencia.
20-v
Zener
-22 v
n g u n 2.119 Regulaci6n de ac senoidal: a) regulador ac senoidal de 4C-V de pic0 a

pico; b) operaci6n del circuito a v, = 10 V.
2.1 1 Diodos Zener

Zener), mientras que 2, estA en una region de conduccion con un nivel de resistencia lo sufi-
ciente pequeiio comparado con la resistencia de 5-W2 en serie para considerarlo como un
circuito cerrado. La salida resultante para el rango completo de vise indica en la figura 2.1 19(a).
Obsewese que la forma de onda no es purarnente senoidal, per0 su valor rms es menor que el
asociado con una seiial pico completa de 22-V. La red esti limitando en forma efectiva el valor
m s del voltaje disponible. La red de la figura 2.119a puede arnpliarse a la de un generador
simple de onda cuadrada (debido a la accion de recorte) si la serial de vi se incrementa a quiza
50-V pico con Zener de 10-V, como lo se6ala la figura 2.120 con la forma de onda de salida
resultante.
10-v
Zener +
Fwra 2.120 Generador simple de onda cuadrada.
2.12 CIRCUITOS MULTIPLICADORES DE VOLTAJE

Los circuitos multiplicadores de voltaje se utilizan para mantener el voltaje pic0 de un trans-
fonnador relativamente bajo, ya que elevan el voltaje de salida pic0 a dos, tres, cuatro o m b
veces el voltaje pico rectificado.
Doblador de voltaje
La red de la figura 2.121 es un doblador de voltaje de media onda. Durante el medio ciclo de
voltaje positivo a travCs del transformador, el diodo del secundario D lconduce (y el diodo
D, esti en corte), cargando el capacitor C , hasta el voltaje pico rectificado (V,,,). El diodo D,
es idealmente un circuito cerrado durante este medio ciclo, y el voltaje de entrada carga a1
capacitor C, hasta Vmcon la polaridad mostrada en la figura 2.122a. Durante el medio ciclo
negativo del voltaje del secundario, el diodo D lesta en corte y el diodo D, conduce carga al
capacitor C 2 .Dado que el diodo D, actlia como un corto circuito durante el medio ciclo
negativo (y el diodo D,abierto), S e d e n sumarse 10s voltajes alrededor del lazo externo
(vease la figura 2.122b):
de la cual

Durante el medio ciclo negativo (vCase la figura 2.124b) el diodo D2 conduce carga a1
capacitor C2,en tanto que el diodo D , no esta conduciendo. Si no hay consumo de comente en
la carga del circuito, el voltaje a travOs de 10s capacitores C , y C , es 2VmSi hay consumo de
coniente de carga en el circuito, el voltaje en 10s capacitores C , y C2 es el mismo que a traves
de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es la
capacitancia efectiva de C , y C? en sene, que es menor a la capacitancia de C, y C, solos. El
valor menor del capacitor ofreceri una acci6n de filtrado m h pobre que el circuito de filtrado
con un solo capacitor.
El voltaje pico inverso a travCs de cada diodo es 2Vmasi como Lo es para el circuito de
filtro con capacitor. En resumen, 10s circuitos dobladores de voltaje de media onda y de onda
completa ofrecen el doble del voltaje pico del secundario del transfonnador, y no se requiere
un transformador con derivaci6n central sino linicarnente un valor PIV de 2Vmpara 10s diodos.
Triplicador y cuadruplicador de voltaje

La figura 2.125 muestra una extensi6n del doblador de voltaje de media onda, el qne desarrolla
tres y cuatro veces el voltaje pic0 de entrada. Resultara obvio para el patr6n de la conexi6n del
circuito la fonna en que 10s d i d o s y capacitores adicionales se pueden conectar de tal fonna
que el voltaje de salidapuede ser de cinco, seis, siete, y as<sucesivamente,veces el voltaje pic0
bhico (Vm).
Triplieador @V,) +
Figura 2.125 Triplicador y cuadruplicador de voltaje.
Durante la operaci6n el capacitor C , se carga a traves del diodo Dl a un voltaje pico, V,

durante el medio ciclo positivo del voltaje del secundario del transfonnador. El capacitor C2
se carga al doble del voltaje pico 2Vmdesarrollado por la suma de 10s voltajes a travts del
capacitor C, y el transfonnador, durante el medio ciclo negativo del voltaje del secundario
del transfonnador.
Durante el medio ciclo positivo, el d i d o D3 conduce y el voltaje a traves del capacitor C ,
carga a1 capacitor C, al mismo voltaje pic0 de 2V,. En el medio ciclo negativo, 10s diodos D,
y D, conducen con el capacitor Cjrcargando C, a 2Vm.
El voltaje a travts del capacitor C2 es 2Vm,a travCs de C , y C, es de 3Vm,y a travCs de C2
y C, es de 4V, Si se utilizan secciones adicionales de diodo y capacitor, cada capacitor sera
cargado con 2Vm.La medici6n desde la parte superior del devanado del transfonnador (figura
2.125) ofreceri mdltiplos nones de Vmen la salida, mientras que si la medicion es desde la
parte inferior del transformador el voltaje de salida ofrecera mdltiplos pares del voltaje pic0 V,.
El valor del voltaje nominal de salida del transformador es unicamente V, miiximo, y
cada diodo en el circuito debe tener un valor nominal de 2V, para PIV. Si la carga es pequeiia
y 10s capacitores tienen poca fuga, pueden desarrollarse de dc voltajes dc muy altos mediante
este tip0 de circuito, utilizando muchas secciones para aumentar el voltaje de dc.
2.13 A N ~ S I POR
S COMPUTADORA
El analisis por computadora de este capitulo empezara por determinar las cantidades descono-
cidas para la red de la figura 2.27 (ejemplo 2.11) utilizando la version DOS de PSpice. El
primer paso consiste en dibujar de nuevo la red como lo indica la figura 2.126, identificar 10s
nodos y etiquetarlos en un orden lirgico. La tierra se elige como el nivel de referencia y se le
asigna la etiqueta 0. El diodo de silicio esti especificado entre 10s nodos 2 y 3. El voltaje de
salida del ejemplo 2.1 1 esta del nodo 3 a tierra. El voltaje V, se localiza entre 10s nodos 1 y 2 y
V, entre 10s nodos 3 y 4.
r' 'i+ Figura 2.126 Dibujar de nuevo la Aichivo de entrada

4 iigura 2.27 para el an&lisisPSpice.
La information de la red se captura en la compntadora en un archivo de entrada como se

muestra en bloques en la figura 2.127. La primera entrada debe ser una linea de titulos para
identificar el analisis que se desarrollara. El siguiente conjunto de entradas es una descnpcion
de la red utilizando 10s nodos elegidos y el formato que requiere PSpice para cada elemento.La
ultima entrada debe ser la instruction END exactamente en el formato que se indica. La omi-
1 Dereripi6n
1 2 1
L__1
sion del punto invalidara completamente el archivo de entrada. Insoueeioaes
para an6lisis
El archivo de entrada para la red de la figura 2.126 se presenta en la figura 2.128. La linea
del titulo especifica el circuit0 de diodo para la red de la figura 2.1 26 como el circuit0 que debe
analizarse. La primera linea de la descripci6n de la red especifica la fuente de dc de 10-V. Para
todas las fuentes dc la primera linea debe ser la literal V, seguida por el nombre de la fuente. El
E I Iastrucci6nEND
nombre es so10 una elecci6n de letras ylo numeros para identificar la fuente en la estructura de figura 2.127 componentes de
la red. Despuis se captura el nodo con el lado positivo de la fuente seguido por la polaridad un archivo de entrada.
negativa. Se captura la magnitud de la fuente como se indic6.
Diode circuit for network of Pig. 2 . 1 2 6

VEl 1 0 1 0 v
R1 1 2 4 . 7 K
Dl 2 3 DI
R2 3 4 2.2K
v s 2 o 4 sv
.MODEL DI D(IS-2E-15)
.DC VE1 1W 10V 1V
.PRINT DC V ( 3 ) I ( D 1 ) V ( 1 , 2 ) V(3!4) V(2,3)
.OPTIOIJS NOPAGB F w 2.128 Archivo d e entrada
para la red de la figura 2.126.
La siguiente entrada en el archivo es un elemento resistivo que requiere una literal R para
empezar el rengl6n seguido por el nombre elegido (en este caso so10 el ndmero 1 para referir el
subindice en la red de la figura 2.126). La "presi6nmde la fuente de 10-V sugiere que la corrien-
te resultante harri a1 nodo 1 positivo respecto al nodo 2, de ahi el orden de 10s nodos en el ar-
chive de entrada. La magnitud de la resistencia se especific6 como de 4.7 kn.
El formato para la entrada del diodo se present6 en el capitulo 1. ObsC~esela entrada en
el rengldn 3 de la descripcion de la red y la del modelo del diodo en el rengl6n 6. Recuerde que
2.13 Misis par computadora

se especific6 IS como 2 5 1 5 para obtener una cafda de 0.7-V (o lo m b cercana posible a este
nivel) a travCs de 10s diodos de silicio en estado "encendido" con 10s niveles de comente
usuales para 10s sistemas electr6nicos.
Las siguientes dos entradas son la segunda resistencia y lafuente de alimentaci6n. Obsirvese
en cada caso un intento para definir 10s nodos positivos y negativos en el orden de las entradas
de 10s nodos. Una suposicion incorrecta dare par resultado solo en un signo negativo para el
voltaje a travCs de un elemento en particular.
La entrada .DC especifica un anilisis en dc con una fuente E , a 10 V. El anilisis .DC
puede especificarse para un rango de valores, de ahi la repetici6n del nivel de IO-V en el
rengl6n de captura. Si el nivel se repite, como es el caso. el anilisis se desarrollari unicamente
al nivel que se indica. Si el segundo nivel fuera diferente, el anilisis se desarrollari desde el
primer nivel al segundo nivel y a 10s niveles definidos por el incremento que se especifica
como la siguiente entrada en el renglbn. Aunque el anilisis es solo a un nivel, se requiere una
entrada para el incremento como se indica por el 1 V utilizado generalmente para este proposi-
to. Una vez que se come el programa y el sistema de c6mputo observa una repetici6n del nivel
de 10 V, s61o llevara a cab0 el anilisis a un nivel unico (10 V) e ignora el impacto de la captura
del incremento. No es necesario incluir la segunda fuente de dc en esta instmcci6n. La entrada
.DC especifica e! tipo de anilisis a un nivel de E, = 10 V con todos 10s otros elementos segiin
se especifico en la descripci6n de la red.
La instmccion .PRINT (IMPRESION) define las cantidades que deben incluirse en 10s
datos de salida. La cantidad V(3) es el voltaje del nodo 3 a tierra, el voltaje de salida de la
figura 2.126. A continuacian se encuentra la comente a travis del diodo seguido por 10s voltajes
entre 10s nodos indicados.
La entrada .OPTIONS NOPAGE (OPCIONES NO PAGINAS) es una instmccion para
"ahorrar papel", el que limita 10s datos presentados en el archivo de salida a menos que se
soljcite especfficamente. El archivo de entrada termina con la instmcci6n .END.
Una vez que el archivo de entrada se capturo adecuadamente, el programa PSpice puede
ser "comdo" y la informaci6n deseada que se obtiene en el formato del archivo de salida que
aparece en la figura 2.129. Observese en la figura la posicion del rengl6n de titulo y la repeti-
ciSn de la descripci6n de toda la red. Se listail 10s parsmetros del modelo que se especific6
seguidos por 10s resultados deseados. VEI es s610 una repetici6n del nivel de E l (1.000E +I =
10) y lo controla la computadora para especificar la condici6n bajo la que se hicieron 10s
cilculos (recordar la instmccion .DC): mientras que V(3) = V<,= 4.455E-01 = -0.4455 V. el
que se compara de manera favorable con el -.45 V que se obtuvo en el ejemplo 2.1 1. La
comente del diodo I(D1) = I , = 2.07 mA, es una rkplica exacta del ejemplo 2.11. El voltaje
V(1.2) = V, = 9.73 V que se campara con 9.73 V para el ejemplo 2.11 y V(3,4) = V2= 4.554 V
que se compara con 4.55 V es para el mismo ejemplo. El ultimo elemento del archivo de salida
es el voltaje a traves del diodo. el cuai es para el nivel de comente IS eiegido de 0.715 V,
Rgura 2.129 Archivo de salida

Diode circuit for network of Fig. 2.126
*ttt CIRCUIT DESCRIPTION
VEl 1 0 10V
R1 124.7K
Dl 2 3 DI
R2 3 4 2.2K
.MODEL DI D(IS=2E-15)
.DC VE1 10V 10V 1V
.PRINT DC V(3) I(D1) V(1.2) V(3.4) V(2.3)
.OPTIONS NOPAGE
.EWD
tttt Diode MODEL PARAMETERS
DI
IS 2.000000E-15
I**. OC TRANSFm CURVES TEMPERATURE = 27.000 DEG C

YE1 V(3) I (Dl) v(1.2) v(3,4) V(2.3)
1.000E+O1 -4.455E-01 2.070E-03 9.730Ec00 4.554Ec00 7.1558-01

comparado con el 0.7 V y utilizado en el ejemplo 2.1 1. Del capitulo 1 recuerde que el voltaje
del diodo es una funci6n de una variedad de parametros, como la corriente de saturaci6n inver-
sa, el nivel de corriente, la temperarura. y asi sucesivamente; pero no puede especificarse solo
como 0.7 V a menos que se elimine el uso de todo el modelo.
En general, 10s resultados son exactos con 10s que se obtuvieron en el ejemplo 2.1 1. como
deben ser si se aplica el cuidado adecuado para ambos mitodos. El primer contacto con cual-
quier tecnica nueva, como el analisis PSpice que se presenta en esta secci6n. es natural que
dejarh preguntas y dudas acerca de su aplicaci6n. Sin embargo, se debe estar consciente que la
intenci6n de este libro es presentar a1 lector \,arias metoaos de computacior~,y no necesaria-
mente el detalle que se requiere para desarrollar el anilisis por su propia cuenta para una varie-
dad de configuraciones. Esto no quiere decir que la descripcion anterior no sea suficiente para
intentar varias configuraciones de diodos. sino solo que pueden surgir preguntas que requieran
un curso sobre el tema o por lo menos la disponibilidad del manual PSpice. Lo anterior es el
tipo de anilisis PSpice que se presentari a lo largo de este libro. Debe tenerse presente que
PSpice es uno de 10s paquetes aplicados con mayor frecuencia en la comunidad educational, y
que cualquier conocimienro acerca de su aplicacion sera valioso en cualquier sistema de anali-
sis por computadora que se pueda elegir.
Anaisis del centro de diseno de PSpice para Windows

Ahora, PSpice para Windows se aplicarh a la misma red de la figura 2.126 para permitir una
comparacion entre 10s metodos y las soluciones. Como se describio en el capitulo 1, la aplica-
cion de la version para Windows tiene como resultado un dibujo de la red en una pantalla
esquematica. En 10s siguientes p&afos se presentaran las bases para dibujar una red sobre la
pantalla. Sin duda se haran algunas referencias a 10s manuales cuando se intenten otras confi-
guraciones; sin embargo, esta descripcion lo llevari a Waves de las bases sin demasiada dificul-
tad. Se podri hacer referencia a la red terminada de la figura 2.130 mientras se avanza a traves
de la presentacion.
En general, es mas facil dibujar la red si la malla se encuentra sobre la pantalla y se hace el
requerimiento de que todos 10s elementos se hallan sobre dicha malla. Con mayor importancia,
se asegurara de que todas las conexiones Sean establecidas entre 10s elementos. La pantalla al
principio puede inicializarse a1 elegir Options (Opciones) en la barra de men6 seguido por
Display Options (Desplegar Opciones). La caja de dialog0 de Display Options permitira
hacer todas las elecciones necesarias respecto a1 tipo de pantalla que se desee. Para estos pro-
positos se eligira Grid On, Stay on Grid y un Grid Size de 0.1" (Malla activa, Pennanecer en
la Malla y un Tamaiio de Malla de 0.1 "). Las opciones restantes se dejan para investigar. Una
vez que se especifique con una pequeiia x en las cajas adecuadas, al dar O K se inicializari la
pantalla con las especificaciones que se desean.
Primero se coloca la resistencia R, en la posicion adecuada a1 dar "click a Draw (dibujar)

en la h a m de menu seguido por Get New Part (seleccionar una pane nueva) y Browse (ho-
jear). La caja de diilogo de Get Part apareceri, y si se recorre la biblioteca hasta que aparece
analogslb, se da "click" en la libreria analogslb y apareceri un listado de altemativas bajo el
encabezado de Part (pane). Recomendolo hasta ver R, se hace "click" en R y luego O K , y
apareceri una resistenciaen la pantalla. La secuencia entera puede reducirse con teclearR en la
caja de dialog0 de Add Part (aiiadir parte) y dando "click" en OK; sin embargo, la secuencia
superior permite un primer acercamiento a una lista importante de bihliotecas y opciones. La
resistencia aparecera en fonna horizontal. lo que es perfecto para R, . Se mueve la resistencia a
una posici6n 16gica. se le da "click" a1 bot6n izquierdo del mouse, y la resistencia R, esta en
posici6n. N6tese la forma en que se "adhiere" a la estruchira de la malla.
Ahora, se tiene que colocar R,, pero R, es vertical en la figura 2.126. Al presionar Ctrl y R
de manera simultinea_puede guar la resistencia 90°,permitiendo su colocaci6n en la forma
vertical adecuada. Puesto que no hay m h resistencias en el diagrams, s610 se hace "click al
b o t h derecho del mouse y el proceso se completa. Las etiquetas R1 y R2 e s t h de manera
correcta, per0 10s valores son incorrectos.
2.13 Anhlisis por computadora

Para cambiar un valor, se hace doble "click" en el valor sobre la pantalla (primer R1) y
apareceri una caja de diilogo Set Attribute Value (establecer valor del atributo). Se escribe el
valor correcto y aparecera en la pantalla a1 dar OK. Aparecera el 4.7k dentro de la caja, que
puede moverse s610 haciendo "click" en la pequeiia caja y mientras se mantenga oprimido el
boton, se mueve el 4.7k a la posicion que se desee. Se libera el bot6n y la etiqueta de 4.7k
permanecera donde se coloc6. Una vez ahi, un "click" adicional en cualquier lugar de la pan-
talla eliminara las cajas y terminari el proceso. Si se desea mover el 4.7k posteriormente, se da
un "click" sobre el valor y las cajas reapareceran. Se repite lo anterior para el valor de la
resistencia Rz.
Las fuentes de voltaje se encuentran en la biblioteca sourceslb de Get Party eligiendo

VSRC. Dando OK dapor resultado el simbolo de la fuente en el esquema,que puede colocarse
como sea necesario. Despuks de darle "click" para colocarlo donde se requiere, apareceri una
etiqueta V1. Para cambiar la etiqueta a E l , se hace "click" a1 V1 un par de veces y aparecera
una caja de diilogo de Edit Reference Designator (editar el designador de referencia). Se
cambia la etiqueta a E l y se la da "click" a OK y aparecera El sobre la pantalla dentro de una
caja. La caja puede moverse de lamisma manera que las etiquetas para las resistencias. Cuando
se tengan en la posici6n correcta, s610 se oprime el mouse una vez m b y E, estara en posicion.
Para establecer el valor de El se oprime el simbolo dos veces y aparecera una caja de
diilogo. E l Part Name:VSRC (nombre de la p m e El: VSRC). Se selecciona DC= y se esta-
blece el valor de 10 V. Antes de dejar la caja de dialog0 se debe estar seguro de dar Save Attr
(guardar atributos). Se hace "click" en OK y E, ha sido fijado con un valor de 10 V aunque no
aparezca en la red. Para aiiadir la etiqueta de 10 V a1 diagrams, se selecciona Draw en la barra
de men6 seguido por Text (texto). Se escribe 10 V y se hace "click" en OK; aparecera una caja
en blanco que puede moverse a la posici6n deseada. Cuando se hace "click para colocarla,los
10 V aparecerin en la pantalla. Se oprime el lado derecbo del mouse para terminar el proceso
y luego se oprime el lado izquierdo para eliminar la caja. El proceso sera el mismo para E2,
pero se debe estar seguro de incluir el signo negativo.
DIODO
El diodo esti en la biblioteca evalslb de la caja de dialog0 Get Part. Oprimiendo el diodo
DIN4148 y el OK colocara el simbolo del diodo en la pantalla. Se mueve el diodo a la posi-
ci6n correcta, y se oprime una vez. Las etiquetas D l y DIN4148 apareceran cerca del diodo.
Se oprime el lado derecho del mouse para terminar las series de colocaci6n de 10s diodos. En la
figura 2.126 la etiqueta Si aparece en lugar del D l . Al dar doble "click" el D l traer6 el Edit
Reference Designator para cambiarlo a Si. Si la etiqueta Dl no desaparece por completo, se
utiliza la instrucci6n Ctrl L para dibujar de nuevo la red y tsta eliminari cualquier linea que
persists. Si se desean ver las especificaciones de 10s diodos, se oprime una vez el simbolo del
- -
diodo y se utiliza la secuencia Edit (editar) Model (modelo) Edit Instance Model (editar
modelo ejemplo). El Model Editor aparecera y mediante un "click" puede cambiarse una
pme. Para este anilisis se camhi6 Is a 2E-15 en lugar del valor implfcito de 1 PA.
IPROBE
Puede desplegarse la comente de la red al insertar un IPROBE (ensayo) en sene con
10s elementos de la red. IPROBE esti en la librena speeialslb y aparece como una caratula
de medidor en la pantalla. El IPROBE respondera con una respuesta positiva si la comente
entra al simbolo al final con un arco que representa la escala. Debido a que se esti buscando
una respuesta positiva en esta investigacibn, el IPROBE debe ser instalado como se indica
en la figura 2.130. Donde aparece el simbolo primero, Cste esta 180" fuera de fase con la
comente deseada. Por tanto, es necesario oprimir la secuencia Ctrl R dos veces para rotar el
simbolo antes de colocarlo en posicion. Una vez en posicibn, un "click" completara el pro-
ceso. Un "click" en el bot6n derecho del mouse terminari la caracten'stica de insertion del
IPROBE.

Los elementos ahora necesitan ser conectados a1 elegir Draw y luego Wire (cable). Apa-
recera entonces un lapiz que puede dibujar las lineas deseadas de la siguiente manera. Se mue-
ve el lapiz a1 principio de la linea y se oprime el b o t h izqnierdo del mouse. Luego se dibuja la
linea y se hace "click" una vez mas a1 boton izquierdo al final de la linea. Si so10 se debe dibujar
una linea, el proceso puede teminarse al oprimir el boton derecho del mouse. Si deben dibujarse
lineas adicionales, so10 se presiona la barra espaciadora desputs de terminar una linea y se
dibuja la siguiente linea.
EGND
El sistema debe tener tierra para actuar como punto de referencia para 10s voltajes de 10s
nodos. La tiema (EGND, por las palabras en inglCs de: Earth GrouND) es parre de la biblioteca
portslb y puede colocarse de la misma manera que 10s otros elementos de la red.
VIEWPOINT
Los voltajes de 10s nodos pueden desplegarse sobre el diagrama desputs de la simulaci6n
utilizando VIEWPOINTS (puntos de vista) que estan en la biblioteca specialslb de la caja de
diilogo Get Part. So10 se coloca la flecha del simbolo VIEWPOINT en el punto donde se
desea el voltaje respecto a la tierra. Puede colocarse un VIEWPOINT en cada nodo de la red si
es necesario. Ahora, la red esta completa como lo indica la figura 2.130.
i-
EL 5 10V
E2 -- 5" Figura 2.130 Respuesta
-T T+ de Windows para la red d e
i la figura 2.126.
ASIGNACION DE NODOS
Cuando 10s elementos son capturados como en la p m e anterior, la probabilidad es que
10s nodos asociados con cada elemento no concuerden con las referencias de 10s nodos asig-
nadas de la figura 2.126. Sin embargo, esto pnede cambiarse al oprimir el Examine Netlist
(examinar la lista neta) bajo el encabezado Analysis (anilisis). El resultado es un listado de
10s elementos de la red y el valor numkrico asignado a cada nodo. Esta lista puede cambiarse
para igualar la de la figura 2.126 con una simple secuencia de inserci6niborrado para cada
referencia de 10s nodos. Para este analisis las referencias de 10s nodos se cambiaron para
igualarlas a la figura 2.126.
Ahora, la red esta lista para el anilisis. Para acelerar el proceso, se oprime Analysis (ani-
h i s ) y se elige Probe Setup (inicializacion de la prueba). Se elige Do Not Auto-Run R o b e
(no autoejecutar la pmeba) debido a que Probe no es apropiada para este analisis. Es una
opcion que se presentari en un capitulo posterior cuando se manejen las cantidades que cam-
bian con el tiempo, la frecuencia o cualquier otra variable importante. Desputs se procede con
OK-AnalysisSimulate (Ok, analisis, sirnulacion) para llevar a cab0 el anaisis. Si se desarro-
Ila correctamente, una caja de diilogo de PSpice aparecera indicando que el anaisis en dc se
termin6. Se sale de la caja y el diagrama tendra la corriente y el voltaje de 10s nodos como en la
figura 2.130. La coniente del circuit0 de 2.07 mA concuerda con la solucion en DOS, y el
voltaje de 10s nodos en -0.46 V es muy cercano a la soluci6n DOS de -0.45 V.
2.13 Anfdisis por computadora

El archivo de salida puede observarse con la secuencia Analysis-Examine Output (ana-
lisis, examinar salida). Varias de las partes importantes del archivo de salida aparecen en la
figura 2.131. Obstrvese que las asignaciones de 10s nodos del Schematics Netlist (lista esque-
mitica neta) concuerda con las referencias de 10s nodos de la fizura 2.126. Los parametros de
***' CIRCUrr DEsmPlTON

......................**......**......1....,........*.....*.....~......-
..'..
'S*Wrt~
SMALL WNAL BIAS SOLW'ION

.............
Ow** m T U R E = 2 7 . W DEG C
.....
...............*....*..*..,....*.............1..L..........."
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE

VOLTAGe
VOLTAGE SOUIlCECURRENTS
NAME CURRBNT
v-El -2-.
v-F.2 2.ossE-03
v-V6 2.ossE-cG
TOTAL~DLSSIPATION3.IQEMW
-
A '
**** O P B U W G POINT 3NR)PMATION TEMPF.RANRE 2 7 . W DEG C
NAME D-DI
MODa DlN4148-X
m 2.01~3
M 119fal
Rgura 2.131 Archivo de salida para el analisis PSpice (Windows) del circuit0 de la figura2.126
10s diodos se repiten bajo el listado Diode MODEL PARAMETERS (parametros de modelos
de diodos). La SMALL SIGNAL BIAS SOLUTION (soluci6n de pequefia seiial de polarization)
incluye todos 10s voltajes de 10s nodos con la comente listada a continuaciirn como las VOLTAGE
SOURCE CURRENTS (comentes de las fuentes de voltaje). La OPERATING POINT
INFORMATION (infonnaci6n del punto de operacidn) revela que I, es de 2.07 mA y que el
voltaje a travts del diodo es de 0.749 V en lugar de10.7 V utilizado en la solucion manual, una
posible razon para la ligera diferencia en el voltaje de 10s nodos listado aniba.

Ahora, se completb el analisis utilizando la version parawindows de PSpice. A1 principio.
puede parecer que se hace mucho mas trabajo antes d e llegar a la soluci6n para Windows en
comparacibn con la solucibn para DOS. Sin embargo, se debe dar al sistema de Windows una
oponunidad para demostrar su versatilidad mientras se empiezan a examinar sus otras caracte-
risticas. Con el tiempo, desde luezo uno se vuelve m i s adepto a la construction de la red: y
tambiin, el resultado es una red dihujada con todos 10s voltajes de 10s nodos importantes y las
comentes deseadas impresas en el diagrama.
3 2.2 Anaisis mediante la recta de carga PROBLEMAS

1. a) Utilizando las caracteristicas de la fifura 2:132b. determine I,. V, y V,. para el circuito de la
fiyura 2.132a.
b) Repita el incisc u usando el modelo aproximado para el diodo y compare 10s resultados.
c) Repita el inaso u utilizando el modelo ideal para el diodo y compare 10s resultados.
+ VD -
5,
Id)
Figura 2.132 Problemas 1, 2.
Figura 2.133 Problemas 2.3.
2. a) Usando las caracteristicas de la figura 2.132b. determine I," y V", para el circuito de la figura
2.133.
b) Repita el inciso a con R = 0.47 kQ. + V, -
c) Repita el inciso a con R = 0.18 kR.
3. Determine el valor de R para el circuito de la f i p a 2.133 que resultara para una coniente del
diodo de 10 mA si E = 7 V. Utilice las caracteristicas de la figura 2.132b para el diodo.
4. a) Usando las caractensticas aproximadas para el diodo de Si, determine el valor de V,.l, y V R ,
para el circuito de la figura 2.1?4.
b) Desarrolle el mismo analisis del inciso o utilizando el modelo ideal para el diodo.
E i c l +-
2.2 LR 1,
c) ~Sugieren10s resultados que se obtuvieron en 10s incisos a y b que el modelo ideal

puede ofrecer una buena aproximacion para la respuesta real bajo alsunas condiciones? Figura 2.134 Problema 4.
Problemas 105
5 2.4 Configuraciones de diodos en sene con entradas de dc
5. Determine la corriente I para cads una de las configuraciones de la figura 2.135 utilizando el
modelo equivalente aproximado para el diodo.
n g u m 2.135 Problema 5
6. Determine V, e ID para las redes de la figura 2.136.
-
(a) (bl Figura 2.136 Problemas 6.52.
* 7. Determine el nivel de V,, para cada una de las redes de la fizura 2.137.
Figura 2.131 Problema 7.51.
* 8. Determine Vo e ID para las redes de la figura 2.138
Figura 2.138 Problema 8.
Capihllo 2 Aplicaciones de diodos

* 9. Determine V y V para las redes de la figura 2.139
"1 ":
ngura 2.139 Problema 9.
5 2.5 Configuraciones en paralelo y en seneparalelo

10. Determine Voe ID para las redes de la figura 2.140.
C*)
Figura 2.140 Problemas 10.53
* 11. Determine Voe I para las redes de La fi,vura 2.141
(a) (b)
Figura 2.141 Problema l l .
Problemas
12. Determine V o , ,Vo2,e I para la red de la figura 2.142.
* 13. Determine Vo e I, para la red de la figura 2.143.
Figura 2.142 Problema 12. Figura 2.143 Problemas 13,54.
5 2.6 Compuertas AND/OR

14. Determine Vopara la red de la figura 2.38 con 0 V en ambas entradas.
15. Determine Vopara la red de la figura 2.38 con 10 V en ambas entradas.
16. Determine V,, para la red de la figura 2.41 con 0 V en ambas enmdas.
17. Determine Vo para la red de la figura 2.41 con 10 V en arnbas entradas.
18. Determine Vopara la compuerta Iogica OR de la figura 2.144.
* 19. Determine Ve para la compuerta Iogica AND de la figura 2.145.

20. Determine el nivel de Vopara la compuerta de la figura 2.146.
Figura 2.144 Problema 18. 21. Determine el nivel de Vopara configuraci6n de la figura 2.147.
d -5 v
Figura 2.145 Problema 19. F w r a 2.146 Problema 20. Figura 2.147 Problema 21.
5 2.7 Entradas senoidales; rectificacion de media onda

22. Suponiendo un diodo ideal, dibuje v;, v, e L para el rectificador de media onda de la figura 2.148.
La entrada tiene una forma de onda senoidal con una frecuencia de 60 Hz.
* 23. Repita el problema 22 con un diodo de silicio ( V , = 0.7 V).
* 24. Repita el problema 22 con una carga aplicada de 6.8 kQ como lo indica la fisura 2.149.
Dibuje v, e i,.
25. Para la red de la figura 2.150, dibuje vo y determine Vdc.
Figura 2.148 Problemas 22.23. 24.
F w r a 2.149 Problema 24. Figura 2.150 Problema 25.

* 26. Para la red de la figura 2.151, dibuje vo e i,
Fignra 2.151 Problema 26
* 27. a) Dado Pm_ = 14 mW para cada diodo de la figura 2.152, determine el valor mdximo de corrien-
re de cada diodo (utilizando el modelo equivalente aproximado).
b) Determine lms,para V ,msx= 160 V,
c) Determine la comente a travCs de cada diodo para V,ma,utilizando 10s resultados del inciso b.
d) iEs laconiente determinadaenel inciso c menor queel valor miximo determinadoenel inciso a?
e) Si s61o estuviera presente un diodo, determine la coniente del diodo y cornpirela con el valor
miximo.
Rgura 2.152 Problema 27.
§ 2.8 Rectificacion de onda completa

28. Un puente rectificador de onda cornpieta con una enuada senoidal de 120-V rms tiene una resis-
tencia de carga de 1 kQ.
a) Si se utilizan diodos de silicio, j c u u es el voltaje dc disponible en la carga?
b) Determine el valor PIV que se requiere de cada diodo.
c) Encuentre la corriente &ima a uavts de cada diodo durante la conducci6n.
d) iCuAl es el valor de potencia que ser requiere de cada diodo?
29. Determine vo y el valor PIV que se requiere para cada diodo de la configuraciiin de la figura 2.153

* 30. Dibuje vo para la red de la figura 2.154 y determine el voltaje de dc disponible.
-c
Flgura 2.154 Problema 30.
* 31. Dibuje vo para la red de la figura 2.155 y determine el voltaje de dc disponible.
Rgun 2.155 Problema 31
§ 2.9 Recortadores
32. Dibuje vo para cada red de la figura 2.156 para la entrada que se indica
Rgun 2.156 Problema 32.
33. Dibuje vo para cada red de la figura 2.157 para la entrada que se indica.
(a)

* 34. Dibuje v<,para cada red de la figura 2.1 58 para la entrada que se indica
Figura 2.158 Problema 34
* 35. Dibuje para cada red de la figura 2.159 para la entrada que se indica.
i.,,
Rgura 2.159 Problerna 35
36. Dibuje i, y v,, para la red de la figura 2.160 para la entrada que se indica
5 2.10 M i a d o r e s de nivel
37. Dibuje vo para cada red de la figura 2.161 para la entrada que se indica
Ideal
v' +(=
Rgura 2.161 Problema 37
Problemas
- - -- -
38. Dibuje vo para cada red de la figura 2.162 para la entrada que se indica. 'Serfa una buena aproxi-
maci6n considerar que se trata de un diodo ideal para ambas configuraciones? ~ P o que?
r
la) lb)
* 39. P a n la red de la figura 2.163:

a) Calcular 5r.
b) Comparar 5Tcon la mitad del period0 de la seiial aplicada
C) Dibujar v , ~ .
b:. .
f = 1 kHz
-10
Problema 39
* 40. Diseiiar un circuit0 cambiador de nivel para llevar a cabo la funcion que se seiiala en la figura 2.164.
2 0 v
Figura 2.164 Problema 40,
* 41. Diseiiar un cucuito cambiador de nivel para llevar a cabo la funcion que se indica en la figura 2.165.

2.1 1 Diodos Zener
* 42. a) Determinar VL.ILe I, para la red de la figura 2.166 si R, = 180 R.
b) Repita el inciso a si RL = 470 R.
C) Determine el valor de RL que establecera las condiciones miximas de potencia para el diodo
Zener.
d) Determine el valor minimo de RL para asegurar que el d i d o Zener estA en estado "encendido".
; j 1 - ngum 2.166 Problema 42.
* 43. a) DiseRe la red de la figura 2.167 para rnantener VLen 12 V para una variaci6n en la carga (I,)
desde 0 hasta 200 mA. Esto es, determine R y VZ.
b) Determine P,msLpara el diodo Zener del inciso a.
* 44. Para la red de la figura 2.168, determine el rango de V, que rnantendri VLen 8 V y no excedera el
valor mBximo de potencia del diodo Zener.
45. Disefiar un regulador de voltaje que mantendrd un voltaje de salida de 20 V a travCs de una carsa + g
de 1 kR con una entrada que tendri una variaci6n entre 30 y 50 V. Esto es. determine el valor Figura 2.167 Problema 43.
adecuado de Rsy la comente maxima IZ,.
46. Dibuje la salida de la red de la figura 2.120 si la entrada es una onda cuadrada de 50 V. Repita para
una onda cuadrada de 5-V.
9 2.12 Circuitos multiplicadores de voltaje

47. Determine el voltaje disponible del doblador de voltaje de la figura 2.121 si el voltaje del secunda-
rio del transformador es de 120 V (rmsj.
48. Determine 10s valores PIV que se requieren por 10s diodos de la tigura 2.121 en terminos del
+ +
voltaje pico del secundaxio V m . Figura 2.168 Problemas 44.55.
5 2.13 Anaisis por computadora

49. Escriba el archivo de entrada para PSpice (DOS) para determinar las comentes I,, I? e lD2de la
figura 2.36 (ejemplo 2.15).
50. Utilizando PSpice (DOS), escriba el archivo de entrada para determinar Vopara la red de la figura
2.38.
51. Escriba el archivo de entrada PSpice (DOS), para determinar Vo para la red de la figura 2.137b.
52. Desarrolle un anrilisis para la red de la figura 2.136b utilizando PSpice (Windows).
53. Desarrolle un anaisis para la red de la figura 2.140b usando PSpice (Windows).
54. Desarrolle un andisis para la red de la figura 2.143 utilizando PSpice (Windows).
55. Desarrolle un anaisis general de la red Zener de la figura 2.168 usando PSpice (Windows).
56. Repita el problema 49 utilizando BASIC.
57. Repita el problema 50 usando BASIC.
* Los asteiiscas indican problemas mas dificiles.

Transistores bipolares
de union
Durante el periodo de 1904 a 1947, el bulbo fue, sin duda, el dispositivo electr6nico miis
interesante y tambiCn el que mas se desarrollo. El diodo de bulbo fue introducido por J. A .
Fleming en 1904. Poco tiempo despues,en 1906, Lee De Forest le aiiadio un tercer elemento a1 --
diodo a1 vacio, denominado rejilla dr control, lo cual dio por resultado el rriodo, primer
amplificador de su genero. En 10s aiios subsecuentes. la radio y la television ofrecieron un gran
estimulo a la industria de 10s bulbos. La production se incrementode cerca de un millon de
bulbos en 1922 a cien millones aproximadamente en 1937. A principio de 10s aiios treinta el
tub0 de vacio de cuatro y cinco elementos cobro gran imponancia en la industria de 10s tubos
electronicos a1 vacio. En 10s aiios siguientes la industria se convinio en una de las rnis
imponantes y se lograron rapidos avances en el disefio, ticnicas de manufactura, aplicaciones
de alta potencia y alta frecuencia y la miniaturization.
Sin embargo, el 23 de diciembre de 1947, la industria de la electrdnica registr6 la apari-
cion de un nuevo campo de inter& y desarrollo. Fue esa tarde cuando Walter H. Brattain y
Joseph Bardeen demostraron la acci6n amplificadora del primer transistor en la compaiiia Bell
Telephone Laboratories. El transistor original (un transistor de punto de contacto) se muestra
en la figura 3.1. Las ventajas de este dispositivo de estado s6lido de tres terminales respecto a1
bulbo se manifestaron de inmediato: era m b pequeiio y ligero, no tenia requerimientos de
Los inventores del primer

transistor en 10s Bell Laborato-
ries: doctor William Shockley
(sentado); doctor John Bardeen
(izquierda); doctor Walter H.
Brattain. (Cortesia de 10s archivos
AT&T.)
Dr. Shockley Naci6 en: Londres.
Inslaterra. 1910
PhD Haivard. 1936
Dr. Bardeen Naci6 en: Madson.
Wisconsin. 1908
PhD Princeton. 1936
Dr. Brattain Naci4 en: Arnoy. China.
1902
PhD Universidad de
Minnesota. 1928
Todos companteron el Premio Nobel en

1956 por esra contribuci6n. Rgura 3.1 El primer transistor. (Cortesia Bell Telephone Laboratories.)
114
calentamiento o disipacion de calor, su constmccidn era resistente y era mis eficiente debi- 0.150 in.
do a que el mismo dispositivo consumia menos potencia, estaba disponible parautilizarse de 0.001 in.
inmediato, no requeria de un period0 de calentamiento y era posible utilizar voltajes de opera-

cion mis bajos. N6tese que, a partir del anilisis anterior, en este capitulo se aborda por
primera vez el anilisis de dispositivos con tres o mas terminales. El lector encontrari que
todos 10s amplificadores (dispositivos que incrementan el voltaje, la corriente o nivel de
potencia) tendran por lo menos tres terminales, donde una controla de flujo de las otras dos
terminales
3.2 CONSTRUCCI~NDE TRANSISTORES

El transistor es un dispositivo semiconductor de tres capas que consiste de dos capas de mate-
rial tipo n y una capa tipo p, o bien, de dos capas de material tip0 p y una tipo n. Al primer0 se
le llama transistor npn, en tanto que al segundo transistor pnp. Ambos se muestran en la figura
3.2 con la polarizaci6n de dc adecuada. En el capitulo 4 encontrara que la polarizacion de dc es
necesaria para establecer la region de operacion adecuada para la amplificaci6n de ac. La capa
t-,+1 0.150 in.
O.001 in.
del emisor se encuentra fuertemente dopada. la base ligeramente dopada y el colector s6lo muy
poco dopado. Las capas exteriores tienen espesores mucho mayores que el material tipop o n
a1 que circundan. Para 10s transistores que se muestran en la figura 3.2, la proporcion del
espesor total respecto al de la capa central es de 0.15010.001 = 150 : 1. El dopado de la capa
central es tambiin mucho menor que el dopado de las capas exteriores (casi siempre 10: 1 o
menos). Este nivel bajo de dopado disminuye la conductividad (aumenta la resistencia) de este
material a1 limitar el ntimero de portadores "libres".
Para la polarizacion que se muestra en la figura 3.2 las terminales se indican mediante
las literales E para el emisor, C para el colector y B para la base. Se desarrollara una aprecia-
Figura 3.2 Tipos de transistores:
cidn de la eleccion de esta notaci6n cuando se analice la operacion bisica del transistor. La a ) pnp; bl npn.
abreviatura BIT, de transistor bipolar de unibn idel inglis, Bipolar Junction Transistor),
suele aplicarse a este dispositivo de tres terminales. El termino bipolar refleja el hecho de
que 10s buecos y 10s electrones panicipan en el proceso de inyeccion hacia el material pola-
rizado de forma opuesta. Si solo se utiliza un portador (electron o hueco), entonces se consi-
dera un dispositivo unipolar. El diodo Schottky, que se considera en el capitulo 20, es uno de
estos dispositivos.
3.3 OPERACION DEL TRANSISTOR

Ahora se describirri la operaci6n bisica del transistor utilizando el transistorpnp de la figura
3.22.. La operacion del transistor npn es exactamente la misma que si se intercambiaran las
funciones que cumplen el electron y el hueco. En la figura 3.3 se dibuj6 de nuevo el transistor
pnp sin la polarizacion base-colector. ObsCrvense las similitudes entre esta situation y aquella
del diodo con polarizacibn directa del capitulo 1. El espesor de la region de asotamiento se
redujo debido a la polarizaci6n aplicada, lo qne da por resultado un flujo muy considerable de
portadores mayoritarios desde el material tip0 p hacia el tipo n.
Fwra 3.3 Uni6n con polarizaci6n

directs de un transistor pnp.
3.3 Operacion del transistor

Ahora se eliminari la polarizaci6n base-colector del transistorpnp de la figura 3.2% segun
se muestra en la figura 3.4. Es pertinente considerar las similitudes entre esta situation y la del
diodo con polarizacibn inversa de la section 1.6. Recuerde que el flujo de 10s portadores
mayoritarios es cero, y da por resultado s61o un flujo de portadores minoritarics. como indica
la figura 3.4. Por consiguiente. en resumen:
Una unibn p-n de un transistor tiene polarizacibn inversa, mientras qne la otra tiene
polnrizacibn directa.
En la figura 3.5 ambos pctenciales de polarizacion se aplicaron a un transistor pnp, con el
flujo resultante indicado de portadores mayoritarios y minoritarios. Observense, en la figura
3.5.10s espesores de las regiones de agotamiento. que indican con claridad cuil union tiene
polarizaci6n directa y cual polarizacion inversa. Como se indica en la figura 3.5, habri una
gran difusion de portadores mayoritarios a travis de la union p-n con polarizacion directa
hacia el material tip0 n. Asi, la pregunta seria si acaso estos portadores contribuiran de forma
directa a la corriente de base Is o si pasarin directamente al material tipop. Debido a que el
material tip0 n del centro es muy delgado y tiene baja conductividad. un numero muy pequeiio
de estos portadores tomar6 esta trayectoria de alta resistencia hacia la terminal de la base. La
magnitud de la comente de base casi siempre se encuentra en el orden de 10s microamperes.
comparado con miliamperes para las corrientes del emisor y del colector. La mayor cantidad
d e estos portadores mayoritarios se difundiri a travis de la union con polarizacion inversa,
bacia el material tipop conectado a la terminal del colector, segun se muestra en la figura 3.5.
La razon de esta relativa facilidad con la cual 10s portadores mayoritarios pueden atravesar la
union con polarizaci6n inversa se comprenderi con facilidad si se considera que para el diodo
con polarizacion inversa, 10s portadores mayoritarios inyectados aparecerin como portadores
minoritarios en el material tipo n. En otras palabras, tuvo lugar una inyeccibn de portado-
res minoritarios al material de la region de la base tipo n . A la combinaci6n de esto con el hecho
de que todos 10s portadores minoritarios en la region de agotamiento atravesaran la union con
polarizaci6n inversa de un diodo puede atribuirsele el flujo que se indica en la figura 3.5.
figura 3.4 Union con polarization inversa de Rgura 3.5 Flujo de portadores mayoritarios
un transistor pnp. y rninoritarios de un transistor pnp.
Al aplicar la ley de coniente de Kirchhoff al transistor de la figura 3.5, como si fuera un

solo nodo, se obtiene
(3.1)
y se observa que la comente del emisor es la suma de las comentes del colector y de la base. Sin
embargo, la comente del colector esti formada por dos componentes: 10s portadores mayorita-
nos y minoritarios, segun se indica en la f i p r a 3.5. A1 componente de comente minoritaria se le
denomina corriente defuga y se le asigna el simbolo ICo (comente Ic con la terminal del emisor
abierta). Por tanto, la comente total del colector se determina mediante la ecuacion (3.2).
Capitulo 3 Transistores bipolares de uni6n

Para 10s transistores de proposito general, I, se mide en miliamperes, mientras que Ico se
mide en microamperes o nanoamperes. lo. a1 igual que I, para un diodo con pola~izacion
inversa, es sensible a la temperatura y debe analizarse con cuidado cuando se consideren ran-
gos amplios de temperatura. Si lo anterior no se considera de manera adecuada, es susceptible
de afectar de manera severa la estabilidad de un sistemz a una temperatura alta. Las mejoras en
las tkcnicas de construccion han generado niveles significativamente mis bajos de I,, a tal
grado que casi siempre es posible omitir sus efectos.
3.4 CONFIGURACION DE BASE COMUN

La notation y 10s simbolos que se utilizan junto con el transistor en casi todos 10s textos y
manuales que se publican hoy en dia, se indican en la figura 3.6,para la configuration debase
comun con transistores pnp y npn. La terminologia de la base comdn se deriva del hecho de
que la base es comun tanto a la entrada como a la salida de la confiyuraci6n. A su vez, por lo re-
gular la base es la terminal mas cercana a, o que se encuentra en. el potencial de tierra. A lo
largo de este libro todas las direcciones de comente h a r k referencia al flujo convencional
(huecos) en luyar de hacerlo respecto a1 flujo de electrones. Esta eleccion se baso, sobre todo.
en el hecho de que en la gran cantidad de literatura disponible en instituciones educativas e
industriales se utiliza el flujo convencional. y las flechas en todos 10s simbolos electronicos
tienen una direction definida par esta convenci6n. Recuerde que la flecha en el simbolo del
diodo define la direction de la conduccion para la corriente convencional. Para el transistor:
Laflecha en el simbolo grafico define la direccion de la corriente del emisor (f2ujo
convencional) a travks del dispositivo.
Todas las direcciones de comente que aparecen en la figura 3.6 son las direcciones reales.
definidas par media de la eleccion del flujo convencional. Notese. en cada caso, que I, = I, +
I,. Observese tambiin que las polaridades aplicadas (fuentes de alimentacion) son tales que
permiten establecer una corriente en la direccion que se indica en cada rama. Es decir, se
compara la direccion de I, con la polaridad de VE,para cada configuraci6n y la direction de Ic
con la polaridad de Vcc.
Para describir en su totalidad el componamiento de un dispositivo de tres tenninales.
como 10s amplificadores de base com6n de la figura 3.6. se requiere de dos conjuntos de
caractensticas, uno para el punto de excitacihn o parametros de enrrada y el otro para el lado
de la salida. Como se muestra en la figura 3.7. el conjunto de entrada para el amplificador de
base comlin relacionara la corriente de entrada (I,) con un voltaje de entrada (V,,) para varios
n~velesde voltaje de salida (VCB).
El conjunto de salida relacionari la corriente de salida (I,) con un voltaje de salida (VcB) Figurn 3.6 Notaci6n y simbolos
. para varios niveles de comente de entrada (I,). seydn se muestra en la figura 3.8. El conjunto utilizados con la configuraciOn de
de caracteristicas de la salida o colrcror tiene tres regiones basicas de interis, como se indica base comlin: a) transistor pnp: b)
transistor npn.
Rgum 3.7 Caracteristicas del

punto de entrada o manejo para un
amplificadora transistor de silicio
3.4 Configuracion de base comun

Region activa (6rea sin sombra)
7 7_
6 - c T
6 mA
:o
0
5 - E ! ,
-z
3
5 mA
4 - o r 4 mA
-0 Y
c
; - M
; M- :o y
<
3 rnA
2
?
I
-
-
,
r
I
2m
mA
Li= I mA
A
1
ngura 3.8 Caracteristicas de
salida o colector para un
0 I
-1
I
0'
I
5
I
10
I
15
I,=OmA
20
1
T *
vvce
,, (V)
(v)
amplificador a transistor debase
comhn.
Region de cone
en la figura 3.8: las regiones activa, de corte y de saturacibn. La region activa es la que suele
utilizarse para 10s amplificadores lineales (sin distorsion). En paaicular:
En la regibn activa la unibn base-colector se pohriza inversamente, mienfras que h
unibn emisor-base se polariza directamente.
La region activa se define mediante 10s arreglos de polarizacidn de la figura 3.6. En el
extremo mas bajo de la region activa, la comente del emisor (IE) es cero; esa es la verdadera
comente del colector, y se debe a la comente de saturacion inversa I , , como lo sefiala la
figura 3.8. La comente I real es tan pequeiia (microamperes) en magnitud si se compara con
co
!a escala vertical de % (miliamperes) que aparece virtualmente sobre la misma linea horizontal
en donde Ic= 0. Las condiciones de circuit0 que existen cuando IE = 0 para la configuration de
base comlin se muestran en la figura 3.9. La notacid que con mis frecuencia se utiliza para
I,, en 10s datos y las hojas de especificaciones es, como se indica en la figura 3.9,1c,,. Debido
to---. C
lr = o a las mejoras en las tecnicas de fabrication, el nivel de I, para 10s transistores de proposito
general (en especial 10s de silicio) en 10s rangos de potencia baja y mediana, por lo regular es
'a0 = 'co
tan bajo que puede ignorarse su efecto. Sin embargo, para las unidades de mayor potenciaICBo
Y ; m s o r
B apareceri todavia en el rango de 10s microamperes. Ademb, recuerde que I,,,, asi como <,
abieno
Coiector a base para el diodo (ambas comentes de fuga inversas) son sensibles a la temperatura. A mayores
temperaturas, el efecto de I,,, puede convertirse en un factor importante debido a que aumen-
Figura 3.9 Corriente de saturacibn ta muy rapidamente con la temperatura.
inversa. Observese en la figura 3.8 que cuando la comente del emisor se incrementa por arriba de
cero, la comente del colector aumenta a una magnitud en esencia igual a aquella de la comente
del emisor, seglin se determina por las relaciones bbicas de comente en el transistor. Ndtese
asimismo el efecto casi nulo de V,, sobre la comente del colector para la regi6n activa. Las
curvas indican con claridad que una primera aproximacibn a la relacibn entre I, e Ic en la
regibn activa esth especificada por
Como se infiere por su propio nombre, la region de corte se define como la region en la que la
comente del colector es 0 A, seglin indica la figura 3.8. Asi tambiCn:
En la region de corte, tanto la unibn base-colector como la unibn emisor-base de un
transistor tienen polarizacibn inversa.
Capitulo 3 Transistores bipolares de union

La reyi6n de saturaci6n se define como la region a la izquierda de las caracteristicas de
V , = 0 V .La escala horizontal en esta region se expandi6 para mostrar con claridad el cambio
radical que sufren las caracteristicas en esta reyion. Obsirvese el increment0 exponential en la
comente del colector cuando el voltaje Va se incrementa hacia 10s 0 V.
En la regibn de saturacibn, tanto la unibn base-colector como la emisor-base estan en
polarizacion directa.
Las caracteristicas de entrada de la figura 3.7 revelan que para valores fijos del voltaje del
colector (VcB).conforme se incrementa el voltaje base-emisor. la corriente del emisor aumenta
de tal manera que es muy similar a las caracteristicas del diodo. De hecho. 10s niveles crecien-
tes de VCBtienen un efecto tan bajo sobre las caractensticas que, como una primera aproximaci6n.
se pueden ignorar 10s cambios ocasionados par V,, y sus caracteristicas pueden dibujarse
como se ilustra en la figura 3.10a. Si se aplica la aproximacion de segmentos lineales. dara por
resultado las caractensticas que se presentan en la figura 3.10b. Al avanzar un paso mas e
ignorando la pendiente de la curva, y. por tanto. la resistencia asociada con la union con
polarizacion directa. se obtendran las caracteristicas que denota la figura 3 . 1 0 ~ Para . los
propositos de anilisis de este texto, el modelo equivalente de la figura 3 . 1 0 ~se utilizari para
todos 10s analisis en dc de redes de transistores. Es decir, una vez que el transistor se encuentre
en estado "encendido", se supondri que el voltaje base-emisor es el siguiente:
n V8, = 0.7 V
(3.4)
En otras palabras. el efecto de las variaciones debidas a V,, y a la pendiente de las caracteris-
ticas de entrada se omitir6n en tanto sea posible analizar las redes de transistores de tal manera
que ofrezcan una buena aproximacion a la respuesta real. sin involucrarse demasiado en las
variaciones de 10s parametros de menor imponancia.
Figura 3.10 Desarrallo del modelo equivalente para ser utilizado para la regi6n base-emisor
de un ampliiicador en modo de dc.
Es importante apreciar en su totalidad el enunciado que establece las caracteristicas de la

figura 3 . 1 0 ~ .st as especifican que con el transistor en estado .'encendidoMo activo, el voltaje
base-emisor sera de 0.7 V a cualquier nivel de coniente del emisor controlada mediante una
red extema. Desde la primera vez que se encuentra cualquier configuraci6n de transistor en el
modo de dc, es posible especificar de inmediato que el voltaje base-emisor es de 0.7 V si
el dispositivo se encuentra en la region activa, una conclusion muy importante para el analisis
de dc que se explica a continuacion.
3.4 Configuration de base corn611

EJEMPLO 3.1 a) Utilizando las caractensticas de la figura 3.8, determine la comente resultante del colector
cuando I, = 3 mA y V, = 10 V.
b) Empleando las caractensticas de la figura 3.8, determine la comente resultante del colec-
tor si IEpermanece en 3 m.4 per0 V, se reduce a 2 V.
C) Usando las caracteristicas de la figuras 3.7 y 3.8, determine V, cuando I, = 4 mA y
v,, = 20 v.
d) Repita el inciso c utilizando las caracten'stiias de las figuras 3.8 y 3.10~.
a) Las caractensticas indican con claridad que 1,- I,= 3 mA.

b) El efecto de cambio de V, puede omitirse e 1,continia siendo 3 mA.
c) A partir de la figura 3.8,1Ez I, = 4 mA. En la figura 3.7 el nivel resultante de V,, es de
aproximadamente 0.74 V.
d) Una vez m k , a pmir de la figura 3.8, IEsI,= 4 mA. Sin embargo,en la figura 3 . 1 0 ~V,
es de 0.7 V para cualquier nivel de comente del emisor.
Alfa (a)
En el modo de dc 10s niveles de I, e 1, debidos a 10s portadores mayoritarios se encuentran
relacionados por una cantidad llamada a@ y definida por la siguiente ecuacion:
donde I, e 1, son 10s niveles de comente en el punto de operaci6n. Si bien las caractensticas de
la figura 3.8 podrfan sugerir que a = I para 10s dispositivos practicos, el nivel de alfa suele
extenderse de 0.90 a 0.998, donde la mayoria se aproxima al extremo alto del rango. Debido a
que alfa so10 puede definirse para 10s portadores mayoritarios, la ecuacion (3.2) se convierte en
Para las caractensticas de la figura 3.8 cuando I, = 0 mA, I, es por consiguiente igual a
I,,; no obstante, como se menciono antes, el nivel de I,, es con frecuencia tan pequefio que
practicamente no es posible detectarlo en la graficica de la figura 3.8. En otras palabras, cuando
I, = 0 mA, en la figura 3.8, 1, tambiin parece ser de 0 mA para el rango de valores de V,,.
Para las situaciones de ac donde el punto de operation se desplaza sobre la curva de
caractenstica, un alfa en ac se define mediante
En titminos formales, alfa de ac se denomina como de base comkn, corro circuit0 o facror de
amplification por razones que resultarb mas obvias cuando se analicen 10s circuitos equiva-
lentes para transistores en el capitulo 7. Por el momento, se debe reconocer que la ecuaci6n
(3.7) especifica que un cambio relativamente bajo en la comente del colector se divide entre el
cambio correspondiente en 1, cuando se mantiene constante el voltaje del colector a la base. En
la mayor parte de las situaciones,las magnitudes de a, y a son rnuy cercanas, lo cud permite
dC ,
utilizar la magnitud de una para la otra. El uso de una ecuaclon como la (3.7) se demostrar.4 en
la secci6n 3.6.
La polarizaci6n correcta de la configuration de base comhn en la regi6n activa se puede deter-

minar con rapidez, si se utiliza la aproximaci6n I,z I,, y suponiendo, por el momento, que I,

1 '&' "BE "cc
( figura 3.11 Establecimiento de
la polarizacib correcta para un
transistor .Dno. en base comfin en
la regi6n activa
I0 PA. El resultado es la configuracion de la figura 3.1 1 para el transistorpnp. La flecha del

simbolo define la direction del flujo convencional para IEz IC.Luego se insertan las fuentes dc
con una polaridad tal, que soportarin la direccidn resultante de la comente. Para el transistor
npn se invertiran las polaridades.
Algunos estudiantes sienten que pueden recordar si la flecha del simbolo del dispositivo
se encuentra apuntando hacia adentro o hacia afuera, camparando las literales del tipa de tran-
sistor con las literales adecuadas de las frases "apuntando hacia adentro" o "no apuntando
hacia adentro". Par ejemplo, existe una similitud enue las literales npn y las literales itilicas de
no apuntando hacia adentro y las literales pnp con apuntando hacia adentro.
3.5 ACCION AMPLIFICADORA DEL TRANSISTOR

Ahora que se ha establecido la relaci6n entre Ic e IEen la secci6n 3.4, se puede explicar la
acci6n bisica de amplificaci6n del transistor sobre un nivel superficial utilizando la red de la fi-
gura 3.12. La polaridad dc no aparece en la figura debido a que nuestro inter& se limita a la
respuesta en ac. Para la configuracion de basecomun, la resistencia ac de entrada determinada
par las caracteristicas de la figura 3.7 es muy pequefia y casi siempre varia entre 10 y 100 R.
La resistenciade salida, segun se determin6 en las curvas de la figura 3.8, es muy alta (mieutras
mas horizontales sean las curvas, mayor sera la resistencia) y suele variar entre 50 kR y 1 MR
(100 kR para el transistor de la figura 3.12). La diferencia en cuanto a resistencia se debe a la
uni6n con pola1izaci6n directa en la entrada (base-emisor) y a la uni6u con polarization inver-
sa en la salida (base-colector). Utilizando un valor comun de 20 R para la resistencia de entra-
da, se encuentra que
Si se asume por un momenta que a,,= 1 (Ic = I,),
Rgura 3.12 Acci6n bisica de amplificaci6n de voltaje de la configuracion de

base comlin.
3.5 Acei6n amplificadora del transistor

La amplificacion de voltaje es
Los valores tipicos de la amplificacion de voltaje para la configuracion de base comlin

varian entre 50 y 300. La amplificaci6n de comente (lc/lE) es siempre menor que 1 para la
configuracion de la base comun. Esta ultima caractenstica debe ser obvia debido a que I, = orl,
y a es siempre menor que 1.
La acci6n basica de amplificacion se produjo mediante la transferencia de una corriente I
desde un circuito de baja resistencia a uno de alta. La combinacion de las panes de las dos
palabras en itilicas, en la siguiente f6rmula, da como resultado el t6rmino transistor; esto es,
rransferencia + resistor -t transistor
La configuracion de transistor que se encuentra m h a menudo aparece en la figura 3.13 para

10s transistores pnp y npn. Se le denomina configuracibn de emisor comun debido a que el
emisor es comhn o bace referencia a las terminales tanto de entrada como de salida (en este
caso, es comun tanto a la terminal de base como a l a d e colector). Una vez mas, se necesitan
dos conjuntos de caractensticas para describir por completo el comportamiento de la configu-
raci6n de emisor comun: uno para el circuito de entrada o base-emisor y otro para el circuito
de salida o colecror-emisor. Ambos se muestran en la figura 3.14.
Rgura 3.13 Notaci6n y simbolos

utilizados con la conliguracidn de
emisor cornfin:a) transistor npn:
b) transistor pnp.
Las corrientes del emisor, colector y base se muestran en su direccidn convencional para
la comente. Si bien cambi6 la configuraci6n del transistor, aun se puede aplicar las relaciones
de comente que se desarrollaron antes para la configuracion de base comun. Es decir, IE= IC+
I, e I, = od;.
Para la configuraci6n de ernisor comun, las caractensticas de salida son una grifica de la
comente de salida (Ic) en funci6n del voltaje de salida (V,,) para un rango de valores de comen-
te de entrada (I,). Las caracteristicas de entrada son una grifica de la corriente de entrada (I,)
en funci6n del voltaje de entrada (V,,) para un rango de valores de voltaje de salida (V,,).
Capitulo 3 Transistoresbipolares de union

It- " , ~-* u d i L L L +
5 10 15 20 VcI(Vl G 1 . 4 0.6 0.8 L0 'JOE (V)
(Regi6n de cone)
(CEO = Jcoo
Rgura 3.14 Caracteristicas de un transistor de silicio en la configuraci6n de emisor

corniin: a) caracteristicas del colector: b) caracteristicas de la base.
Obsbvese que en las caracteristicas de la figura 3.14 la magnitud de I, se indica en

microamperes, cornparado con 10s miliamperes de Ic. Considere tarnbiCn que las curvas de I,
no son tan horizontales como las que se obtuvieron para IE en la configuracion debase cornfin,
lo cual indica que el voltaje del colector al emisor tendra influencia sobre la magnitud de la
corriente del colector.
La region activa para la configuracion del emisor comun es la parte del cuadrante superior
derecho que tiene mayor linealidad. es decir. la region en la que las curvas para I, son casi
rectas e igualmente espaciadas. En la figura 3.14a, esta region existe a la derecha de la linea
punteada en V,,~,,, y por arriba de la curva para I, igual a cero. La region a la izquierda de
V,,~,,, se denomina region de saturacion.
En la region activa de un amplificador de base comun la union del colector-base se
encuentra polarizada inversamente, mientras que la unibn base-emisor se encuentra
polarizada directamente.
Recuerde que estas son las mismas condiciones que existieron en la region activa de la
configuracion de base cornlin. La region activa de la configuracion de emisor comun se puede
ernplear tarnbitn para la arnplificaci6n de voltaje, comente o potencia.
La region de cone para la configuracion de emisor cornfin no esta tan bien definida como
para la configuraci6n de base comun. Obdmese en las caracteristicas del colector de la figura
3.14 que Ic no es igual a cero cuando I, es cero. Para la configuracion de base comlin, cuando
la comente de entrada I, fue igual a cero, la comente del colector fue igual solo a la comente
de saturacion inversa I,, de tal forma que en la curva IE = 0 y el eje de 10s voltajes fue uno
para todos 10s prop6sitos pricticos.
La raz6n de esta diferencia en las caracteristicas del colector puede obtenerse a travCs del
manejo adecuado de las ecuaciones (3.3) y (3.6). Es decir,
Ecuacion (3.6): Ic = a / , =-Ic,,
Volviendo a arreglar da: 1, =

a', +- ICE,
--- (3.8)
I - a 1 - a
3.6 Conflguraci6n de emisor comun

Si se considera el caso que reciCn se analiz6. donde I8 --.
0 A, y se sustituye un valor tipico
como de 0.996, la comente resultante del colector es la s.,>~uiente:
- I"' - 2501,,,
0.004
Si I,,, fuera 1 PA. la coniente resultante del colector con I, = 0 A sena 250(1 pA) = 0.25 mA,
segun se refleja en las caractensticas de la figura 3.14.
Como referencia futura, a la corriente del colector definida con la condicion I, = 0 pA se
le asignari la notation que indica la ecuacion (3.9).
En la figura 3.15 se demuestran las condiciones para esta comente recien definida con su
direction asignada de referencia.
Parapropbsitos de amplificacibn lineal (la menor distorsion), el corte para la
configuracibn de emisor comiin se definirir medionte Ic =.,I
En otras palabras, la region por abajo de I, =OpA debe evitarse si se requiere una sefial de
salida sin distorsion.
Cuando se utiliza como intemptor en el circuit0 logico de una computadora, un transistor
tendri dos puntos de operation interesantes: uno en la region de corte y ouo en la regi6n de
saturation. La condici6n ideal de cone debe ser 1, = 0 mA para el voltaje elegido V,. Debido
a que loosuele ser hajo en magnitud para 10s materiales de silicio, el ccrte existirh parafines
de conmutacibn cuando I, = 0 p.4 o Ic = I,,,,. per0 sblo para 10s transistores de silicio. Sin
embargo, para 10s transistores de germanio, el corre parafines de conrnuzacibn se definirh
mediante las condiciones que existan cuando Ic = IcBo.Dicha condicion se puede obtener, por
lo regular, para 10s transistores de germanio mediante la polarizaci6n inversa de la uni6n base-
emisor, con unas cuantas dCcimas de volt.
Recuerde que para la configuraci6n de base comun se hizo una aproximacion a1 conjunto
de caracteristicas de entrada mediante un equivalente de segmentos lineales, que dio como
resultado V, = 0.7 V para cualquier nivel de 1, mayor que 0 mA. Para la configuration de
emisor comun se puede recumr a1 misrno mitodo, lo cual da por resultado el equivalente
aproximado de la figura 3.16. El resultado da sustento a la conclusi6n anterior respecto a que
para un transistor "encendido" o activo, el voltaje de la hase-emisor es de 0.7 V. En este caso,
el voltaje esta fijo para cualquier nivel de comente de base.
7: = .%, c
Bsse abiena
Colector a emisor 10
,
L
1 1 1 1 I l l I i
Fwra 3.16 Equivalente de segmentos
Figurn 3.15 Condiciones de cin:uito relativos
0 0.2 0.4 0.6
1 08 1 VBs(V)
lineales para las caracteristicas del
a 'CEO' 0.7 V diodo de la figura 314b.
124 Capitulo 3 Transistores bipolares de union

a) Utilizando las caracteristicas de la figura 3.14, determine Ic cuando I8= 30 pA y VcF EJEMPLO 3 2
= 10 V.
b) Empleando las caracteristicas de la figura 3.14. determine Ic cuando V,, = 0.7 V y
V,,= 15 V.
a) En la intersection de 1, = 30 FA y V,, = 10 V .lc= 3.4 mA.

b) Usando la figura 3.14b. I, = 20 p A cuando VnE = 0.7 V. A partir de la figura 3.14a. se
encuentra que I,= 2 5 mA. en la interseccion de I, = 20 pA y V,, = 15 V.
Beta CO)
En el modo de dc, 10s niveles de Ice I8 se relacionan mediante una cantidad a la que llamare-
mas bera y se definen mediante la ecuacion siguiente:
donde I c e I8 son deterrninadas en un punto de operacion en particular de las caracteristicas.

Para 10s dispositivos prhcticos, el nivel de P suele tener un rango entre cerca de 50 y mhs de
400, con la mayoria dentro del rango medio. Como para a, P revela ciertamente la magnitud
relativa de una comente respecto a la otra. Para un dispositivo con una P d e 200. la corriente
del colector equivale a 200 veces ia magnitud de la corriente de base.
En las hojas de especificaciones, Pdcse incluye, por !o regular, como h, donde la h se
obtiene de un circuito equivalente hfhrido que se presentari en el capitulo 7 . ~ 0 subindices
s
FE se derivan de una amplificaci6n de comente directa (por las siglas en inglCs de,forward) y
la configuration de emisor comun, respectivamente.
Para las situaciones de ac, una beta ac. se define en 10s terminos siguientes:
El nombre formal para Pa, es factor de amplificacibn de corrienre directa de emisor cornin.
Debido a que, por lo general, la comente del colector es la comente de salida para una confi-
guracion de emisor comun, y la corriente de base es la corriente de entrada, el ttrmino ampli-
ficacibn se incluye en la nomenclatura anterior.
La ecuaci6n (3.1 1) es similar en cuanto a formato a la ecuaci6n para a,, en la secci6n 3.4.
El procedimiento para obtener as< a partir de las curvas de caractensticas no se explico debido
a la dificultad para medir realmente 10s cambios de % e 1, sobre las caractensticas. Sin embar-
go, la ecuacion (3.11) puede describirse con cierta claridad, y de hecho el resultado se puede
utilizar para encontrar cl,empieando una ecuacion que se obtendrd mhs adelante.
Por lo regular, en las hojas de especificaciones P,, se indica como hfe. ObsCrvese que la
finica diferencia entre la notacihn que se utiliza para la beta dc, especificamente Pdc= hFE,
radica en el tipo de literal que se emplea para cada cantidad sefialada como subindice. La literal
h continda haciendo referencia a1 circuito equivalente hfhrido que se describira en el capitulo 7
y la fe a la ganancia de corriente directa (por las sigJas en ingles de, forward) en la configura-
ci6n de emisor comun.
El uso de la ecuacion (3.11) se describe mejor rnediante un ejemplo numeric0 utilizando
un conjunto real de caractensticas. como las que aparecen en la figura 3.14a y se repiten en la
3.17. Determine P, para una region de las caractensticas definidas por un punto de operacion
de 1, = 25 PA y V,, = 7.5 V, como se indica en la figura 3.17. La restricci6n de VcE= constante
requiere que se dibuje una linea vertical a travCs del punto de operaci6n en VCE= 7.5 V . En
cualqnier lugar de esta linea vertical el voltaje Vo es 7.5 V , una constante. El cambio en I,
Figura 3.17 Determinacibn de P,, y DdCa partir de las caracteristicas del colector.
( A l , ) como aparece en la ecuaci6n (3.1 1) se define entonces a1 elegir dos puntos en cada lado
del punto Q a lo largo del eje vertical, y adistancias aproximadamente similares a cada lado del
punto Q. Para esta situacidn, las curvas de I, = 20 pA y de 30 pA cumplen el requisito sin
extenderse muy lejos del punto Q. Tambien definen 10s niveles de I, que se definen con facilidad
en lugar de tener que interpolar el nivel de 1, entre las curvas. Es pertinente mencionar que la
mejor deteminaci6n suele hacerse manteniendo la A18 que se seleccion6 tan pequeiia como
sea posible. En las dos intersecciones de I, y el eje vertical, 10s dos niveles de I, pueden
deteminarse trazando una lfnea horizontal sobre el eje vertical y leyendo 10s valores resultantes
de I,. El P,, resultante para la regidn se puede determinar mediante
La solucion anterior revela que para una entrada de ac en la base. la comente del colector seri
de aproximadamente 100 veces la magnitud de la comente base.
Si se deterrnina la beta de dc en el punto Q:

Aunque no son exactamente iguales, 10s niveles de PaCy de P,, se encuentran razonable-
mente cercanos y a menudo se pueden utilizar indistintamente. Esto es. si se conoce el nivel de
pat, se supone que es de la misma magnitud aproximadamente que pdc,y viceversa. Tome
tambien en cuenta que dentro del mismo lote. el valor de P_ variari en alguna medida entre un
transistor y el siguiente. aunque cada uno tenga el mismo nlimero de codigo. Es probable que
la variacien no sea significativa para la mayor pane de las aplicaciones: por consiguiente, es
suficiente validar el sistema aproximado anterior. Casi siempre, mientras mas bajo sea el nivel
de loo.mis cercanas seran las magnitudes de las dos betas. Debido a que la tendencia
se dirige hacia niveles mas y mis bajos de lo,, la validation de la aproximacion anterior se
sustenta aun mas.
Si las caracteristicas tuvieran la apariencia de aquellas que se encuentran en la figura 3.18,
el nivel de seria el mismo en todas las regiones de las caracteristicas. Obsirvese que el paso
o increment0 en I, se ha fijado en 10 PA, y el espaciamiento vertical entre las curvas es el
mismo en cada punto de las caractensticas. es decir. 2 mA. El cBlculo de 4, en el punto Q
indicado dari por resultado
Determinar beta de dc en el mismo punto Q darii por resultado
lo cual revela que si las caracteristicas tienen la apariencia de la figura 3.18, la magnitud de
.. y de PAP
. seru la misma en cada punto de las caracteristicas. Es importante observar que
.
I,=OfiA.
Aunque un conjunto de caracteristicas de an transistor real nunca tendrri la apariencia de
la figura 3.18. ofrecemos un conjunto de caractensticas con el objeto de compararlas con las
que se obtienen con un trazador de curvas (que se describira enseguida).
Fimra3.18 Caracteristicas en la cual Pa, es igual en cualquier lado y PaC= Pd,
Para el analisis subsecuente, el subindice correspondiente a dc o ac no se incluiri con l a p

para evitar la confusion a que dan lugar las expresiones con etiquetas innecesarias. Para las
situaciones de dc bastara con reconocerla como Pdc,y para cualquier analisis en ac serh 4,. Si
se especifica un valor de b para una configuraci6n de transistor en particular, por lo regular se
utilizars tanto para 10s cilculos de dc como para 10s de ac.
Es posible establecer una relacion entre fi y a utilizando las relaciones basicas que se han
presentado hasta ahora. Al utilizar P = Ic/lB se tiene que I, = IclP, y a partir de a = IcllE se
tiene que I, = Icla.Al sustituir en
IE = Ic + l8
se tiene
y al dividir ambos miembros de la ecuacion entre Ic se obtiene
o bien P = ap + a = (P + 1)a
en consecuencia
o bien
A su vez, recuerde que

Icso
[CEO = ---
l - a
per0 a1 utilizar una equivalencia de
- -1 - p + 1
l - a
derivado de lo anterior, se encuentra que
'CEO = (p + l)rCBO
o bien
seglin se indica en la figura 3.14a. Beta es un parametro en particular importante porque ofrece
un vinculo directo entre 10s niveles de corriente de 10s circuitos de entrada y 10s de salida
para una configuracion de emisor comun. Es decir,
y dado que
se tiene
Las dos ecuaciones anteriores desempeiian un papel muy importante en el analisis que se realiza
en el capitulo 4.
La polarizacicin adecuada de un amplificador de emisor comun puede determinarse de una

manera similar a la presentada para la configuracion debase comhn. Suponga que se le presen-
ta un transistor npn como el que se muestra en la figura 3.19a, y se pide aplicar la polaridad
comecta para colocar al dispositivo en la region activa.
El primer paso consiste en indicar la direction de IEsegdn lo establece la flecha en el
simbolo del transistor como se muestra en la figura 3.19b. DespuCs, se presentan las otras

figura 3.19 Determinaci6n del arreglo polarizaci6n apropiada para una configuracidn
de transistor npn en emisor com"n.
comentes como se indica, tomando en cuenta la relaciirn de la ley de comente de Kirchhoff: Ic

+ I,=I,. Por ultimo, se introducen las fuentes con las polaridades que soportarb las direccio-
nes resultantes de I, e Ic, segun se muestra en la figura 3.19c, para cornpletar el concepto. El
mismo sistema puede aplicarse a 10s transistores pnp. Si el transistor de la figura 3.19 tiene un
transistorpnp, se invertirgn todas las comentes y polaridades de la figura 3 . 1 9 ~ .
3.7 CONFIGURACION DE COLECTOR

COMUN
La tercera y liltima configuracion de transistor es la configuracibn de colector comun, que se
ilustra en la figura 3.20 con las direcciones adecuadas de comente y notacion de voltaje. La
configuracion de colector cornfin se utiliza sobre todo para propositos de acoplarniento
de impedancia, debido a que tiene una alta impedancia de entrada y una baja impedancia de
salida, contrariamente alas de las configuraciones debase comun y de un emisor comun.
Figura 3.20 Notaci6n y simbolos

utilizados con la configuraci6n de
c83lector comun: a) transistor pnp:
(bl b) transistor npn.
3.7 Configuracibn de colector comun

En la figura 3.21 se muestra una configuracion de circuito de colector comlin con la resis-
tencia de carga conectada del emisor a la tierra. ObsCrvese que el colector se encuentra conec-
tad0 a la tierra aunque el transistor este conectado de manera similar a la configuracion del
emisor com6n. Desde un punto de vista de disefio. no se requiere de un conjunto de caracteris-
ticas de colector comlin para elegir 10s parametros del circuito de la fisura 3.21. Puede disefiar-
se utilizando las caractensticas de emisor comun de la secci6n 3.6. Para todos 10s propositos
pricticos, las caracteristicas de salida para la confixuracih de colector comun son las mismas
que para la confi_euracionde emisor comun. Para la configuracijn de colector comun, las
caracteristicas de salida son una grifica de I, en funcion de VECpara un rango de valores de I,.
Figura 3.21 Configuraci6n de Por tanto. la coniente de entrada es la misma tanto para las caractensticas del emisor cornlin
colector comun utilizado para como para las del colector cornun. El eje horizontal del voltaje para la configuracion del colec-
propositos de acoplamiento de tor comun se obtiene con solo cambiar el signo del voltaje del colector al emisor de las caractens-
impedancia. ticas del emisor cornlin. Por ultimo, existe un cambio casi imperceptible en la escala vertical de
I , de las caracteristicas de emisor comun, si Ic se reemplaza por % para las caracteristicas
de colector comBn (debido a que a G 1). Para el circuito de entrada de la configuracion de
colector comun las caracteristicas bisicas de emisor comun son suficientes para obtener la
information que se requiere.
Para cada transistor hay una region de operacion sobre las caracteristicas. las cuales asegura-
rin que no se rebasen 10s valores mriximos y que la sefial de salida exhiba una distorsion
minima. Esta region se defini6 para las caractensticas del transistor de la figura 3.22. Todos 10s
limites de operacion para un transistor se definen en la hoja de especificaciones que se descri-
biri en la seccion 3.9.
Algunos de 10s limites de operacion se explican por sisolos, tales como la coniente mixi-
made1 colector (a la que por lo regular se hace mencion normalmente en la hoja de especifica-
ciones como coniente continua del colector) y voltaje maximo del colector al emisor (que a
menudo se abrevia como VCEoo VcBR)CEO en la hoja de especiiicaciones). Para el transistor de
la figura 3.22, Icm6,se especific6 corno 50 mA y VcE0 como 20 V.La linea vertical relativa a
Figura 3.22 Definicionde la

region lineal (sin distorsi6n) de ' "c6 ~ a L R e ~ i 6 n& cane 'CEO "cE,.,
operacion para un transistor.

las caracterist~casque se define como VCE..,especifica el VCEminim0 que puede aplicarse sin
caer en la region no lineal denominada como region de saturacibn. El nivel de Vo\,, suele
encontrarse en las proximidades de 10s 0.3 V que se especifican para este transistor.
El nivel maxim0 de disipacion se define mediante la ecuacion siguiente:
Para el dispositivo de la figura 3.22, la disipacion de potencia del colector se especific6

como 300 mW. Asi surge la presunta respecto a como graficar la curva de disipacion de poten-
cia del colector especificada por el hecho de que
o bien
En cualquier punto de las caracteristicas el producto de V e lc debe ser igual a 300 mW.
C"
Si se elige que I , tenga un valor maximo de 50 mA y se sustltuye en la relacion anterior, se
obtiene
Como resultado, se encuentra que si 1, = 50 mA, entonces VCE= 6 V sobre la curva de

disipacion de potencia, como se indica en la figura 3.22. Si ahora se elige que VcE tenga un
valor maximo de 20 V, el nivel de I , es el siguiente:
definiendo un segundo punto sobre la curva de potencia.

Si ahora se elige un nivel de Ic a la mitad del rango medio tal como 25 mA, y se despeja
cor. ohjeto de obtener el nivel resultante de V,,, se obtiene
como tambiin se indica en la figura 3.22.

Por lo regular, se puede dihujar un estimado general de la curva real utilizando 10s tres
puntos que se definieron antes. Desde luego, mientras mas puntos se tengan, mas exacta sera la
curva: sin embargo, casi siempre lo hnico que se necesita es un estimado general.
La region de corre se define como la region por abajo de I, = ICE,,,. Esta region debe
evitarse tarnbiin si la sefial de salida debe tener una distorsion minima. En algunas hojas de
especificaciones solo se incluye IcB,. Entonces, se dehe utilizar la ecuacion lCEo = PICBOpara
darse una idea del nivel de corte si no se dispone de las curvas caracteristicas. La operation en
la region resultante de la figura 3.22 asegurari una distorsion minima de la sefia! de salida, y
10s niveles de comente y de voltaje que no dafiaran a1 dispositivo.
En caso de que no se disponga de las curvas caractensticas, o que Cstas no aparezcan en la
hoja de especificaciones (cosa que suele ocumr), d l o habra que asegurar que I,, Vo. y su
producto VcJc caigan denho del rango que aparece en la ecuacion (3.17).
3.8 Limites de operaci6n

Para las caractensticas de base comhn, la curva de potencia maxima se define mediante el
siguiente product0 de cantidades de salida:
3.9 HOJA DE ESPECIFICACIONES DE TRANSISTORES

Debido a que la hoja de especificaciones es el enlace de comunicacion entre el fahricante y
el usuario, es muy importante que la informaci6n que incluye se reconozca y se entienda con
claridad. Aunque no hemos presentado todos 10s parametros, ahora conoceremos casi todos.
Los parametros restantes se presentaran en 10s capitulos siguientes. Entonces, se hara men-
ci6n a esta hoja de especificaciones con objeto de repasar la forma como se presenta el
parametro.
La infonnacion que se proporciona como figura 3.23 se tom0 directamente de la publicacion
Small-Signal Transistors, FETs, and Diodes (Transistores de pequefia serial. FET y diodos)
que prepari, la compaiiia Motorola Inc. El 2N4123 es un transistor npn de uso cuya identificaci6n
de encapsulado y texminales aparecen en la esquina superior derecha de la figura 3.23a. Casi
todas las hojas de especificaciones se desglosan en valores nominales mhrimos, caracreristi-
cas rkrmicas y caracterisricas eUcrricas. Las caractensticas electricas se desglosan despuis en
"encendido", "apagado" yen caracteristicas de pequeiia serial. Las caractensticas de "encendido"
y "apagado" se refieren a 10s limites de dc, en tanto que las de pequefia seiial incluyen 10s
parametros imponantes para la operacion en ac.
Obskrvese en la lista de valores nominales mSimos que VcEma, = VcE, = 30 V con 1
= 200 mA. La disipaci6n mzkima del colector Pcmda = P, = 625 mW. El factor de perdida de
disipacion bajo el valor maximo especifica que el valor miximo disminuye en 5 mW por el
aumento de cada 1" de temperatura por aniba de 10s 25 "C. En las caracteristicas "apagado"
IcB, se especifica como 50 nA y en las de "encendido" VcE =,0.3 V. El nivel de h , tiene un
rango entre 50 y 150 en Ic = 2 mA y VcE= 1 V,y un valor Ginlmo de 25 a la mayor coniente
de 50 mA a1 mismo voltaje.
Ahora definimos 10s limites de operacion para el dispositivo y se repiten a continuaci6n en
el formato &e la ecuaci6n (3.17) utilizando hPE= 150 (el limite superior) e IcEo z PIcso =
(150)(50 nA) = 7.5 PA. Es cieao que para muchas aplicaciones el 7.5 pA = 0.0075 mA puede
considerarse como 0 mA sobre una base aproximada.
Limites de operacibn
7.5 pA 5 Ic S 200 m.4
0.3 V S VcE 6 30 V
VcElc L 650 mW
En las caracteristicas de pequeiia sefial se proporciona el nivel de hfe (Ps,) junto con una
grifica de la forma en que vm'a con la coniente del colector en la figura 3.23f. En la figura
3.23j se demuesua el efecto de la temperatura y la corriente del colector en el nivel de h ,
(P,) A temperatura amhiente (25 "C) obskrvese que h, (PdC) tiene un valor maxim0 de I en el
irea cercana a 8 mA aproximadamente. Conforme I, se incrementa por arriba de este nivel,
h disminuye a la mitad del valor cuando Ices igual a 50 mA. TambiCn puede disminuir a este
fE
nlvel si Ic disminuye a1 nivel bajo de 0.15 mA. Como se trata de una curva normalizada, si se
tiene un transistor con pdc= hFE= 50 a temperatura ambiente, el valor miximo a 8 mA es 50.
Cuando Ic = 50 mA ha disminuido a 5012 = 25. En otras palabras, la normalizaci6n revela que
CapLtulo 3 Transistores bipolares de unibn

el nivel real de h, a cualquier nivel de Ic se dividi6 entre el valor mkximo de h, a esa
temperatura y con Ic = 8 mA. Obdrvese asimismo que la escala horizontal de la figura 3.23j es
una escala logaritmica. Las escalas logm'tmicas se analizan con todo detalle en el capitulo 11.
Es probable que el lector, cuando disponga de tiempo para revisar las primeras secciones del
capitulo 11. quiera hacer un nuevo repaso de las graficas que se incluyen en esta seccion.
2N4123
ENCAPSULADO 2944, EFTCLO I
TO-92 (TO-226A)
T!?RMICAS
C~RICTER~STICAS
Caracterirths Simbolo MPxirno Unidad TRANSISTOR DE PROPI~SITO
Rrs>sanc$rlcm#cn." n i b r cncnprulldo Rmc S? 3 OC W
GENERAL
NPX SILlClO
RcrlilcnclnI.mlci.unidn armblcnlc R. 2UO OC W I
comcn,e dc son* dri Fmlsar

(Ye. = 3 0 Vdc. lc = 0)
CARACTER~STICAS DE ENCEYDIDO
Grnancio dccorncnre DC I>
(Ii = 2 0 mAdc. Vce s 1.0 Vdi) 50
(I, = 50 mAdc.Vc, = I 0 Vdc) 25
Vollajs de umncr6n (1) soleitor-cmaor
(IC = 50 mAdc. lB= SO rnAdc)
"olcgs dc rauncldn bare-cmlror
"BE.,, 0.95
llC= 50 mXdc. ID= 5.0 mAdc)
CARACTERISTICAS DEPEQUE%.4 SESAL
(I,= 10mAdc.V..=20Vdc.f= IWMH2I
Figura 3.23 Hoja de especificaciones de transistores.
3.9 Hoja de especificacionesde transistores

Antes de concluir esta descripcidn de las caractensticas, obsewese el hecho de que no se
proporcionan las caractensticas reales del colector. De hecho, casi todas las hojas de especifi-
caciones que presentan la mayoria de 10s fabricantes omiten proporcionar las caractensticas
completas. Es de esperarse que los datos que se proporcionan sean suficientes para utilizar de
manera eficaz el dispositivo en el proceso de diseiio.
Como se observd en la introduccion de esta seccion, no todos 10s parametros que se inclu-
yen en la hoja de especificaciones se definieron en las secciones o capitulos anteriores. Sin
embargo, la hoja de especificaciones que se proporciona en la figura 3.23 se mencionara con
frecuencia en 10s capitulos que siguen, a medida que se presenten 10s parimetros. La hoja de
especificaciones puede ser una herramienta muy valiosa en el diserio o a1 utilizarla en el analisis,
per0 debe hacerse cualquier esfuerzo que sea necesario para conocer la importancia de cada
parhetro, y la forma en que puede variar con 10s niveles cambiantes de comente, temperatura
y demh.
, ,
10 ~ ~
0.1 0.2 0.3 [1.50.7 1.0 2.0 3 0 5.0 7.0 I0 20 30 40 1.0 2.0 3.0 5.0 10 20 30 50 100 200
Vultaje de polariracirjn )"versa (Vj I,. Con~enrede colector (mA)
(C)
CARACTERISTICAS DE PEOUENA SESAL PARA AUDIO

FICURA DE RUIDO
(V,,= 5 Vdc.T* = 25°C)
Ancho de banda = 1.0 Hz
Fizuia 3 - Variaclones de frecuencia
10 Resistencla de la fuente = 200 R

I, = I mA
Resistencia de la fuente = 200 Q,

8
6 Rrristencha de la fuente = I kR
0.1 0.2 0.4 1.0 2.0 4.0 10 20 40 IW

dt L'o fuente (\in)
R,. 8.csiiUe~~a
Figura 3.23 Continuacion
134 Capitulo 3 Transistores bipolares de uni6n

Flqura 5 - Ganancia de corriente Fipura 6 - Admirancia de enrradv
300 -- - I
;r 7 - q .
<= 2.0
-
1.0 -
0.1 0.2 0.5 1.0 2.0 5.0 10
I,. Carriente de solector (mA)
(g)
Fiqura 8 - Relacid" dc rerroillirnentaci6n de volr.ije

7
1 10
--
Y 1.0
2 0.1 0.2 05 1.0 2.0 5.0 10

I,. Corrlente de colector (mA)
CARACTER~STICASESTATICAS
Figura 9 - Ganancia de corriente en DC
20
-E
0
1.0
--- -
a
2
.:
,? 5
0.7
-- - 0.5
,
.-0 e
5-
z 0.3
-
q--
- 0.2
0.1
0.1 0.2 0.5 0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 20 30 50 70 100 200
lc.Corrienie de colector (mA)
ti)
Flgura 3.23 Continuacibn.
3.9 Hoja de specificaciones de transistors

3.10 PRUEBA DE TRANSISTORES
De manera semejante como ocurre con 10s diodos, existen tres "rutas" que pueden tomarse
para verificar un transistor: trazador de curvas, medidor digital y hhmerro.
Trazador de curvas
El trazador de curvas de la figura 1.45 generari una imagen igual a la pantalla de la figura 3.24
una vez que todos 10s controles se ajusten de manera adecuada. Las pantallas mas pequefias a
la derecha indican la escala que debe aplicarse a las caracterfsticas. La sensibilidad vertical es
de 2 mA Idiv, lo que da por resultado la escala que se ilustra a la izquierda del monitor. La
sensibilidad horizontal es de 1 V Idiv, lo que da por resultado la escala que se muestra abajo de
las caractensticas. La funcion de paso indica que las curvas estan separadas por una diferencia
de 10 p4,empezando en 0 pA para la curva de la pane inferior. El hltimo factor de escala que
se proporciona se puede utilizar para determinar con rapidez la para cualquier region de las
caractensticas. S610 multiplique el factor que aparece en pantalla por el nhmero de divisiones
entre las curvas I8 en la region de interis. Por ejemplo, determine Pa, para un punto Q de Ic =
7 mA y Vc, = 5 V.En esta region de la pantalla. la distancia entre las curvas I, es de& de una
division, como se indica en la figura 3.25. Si se usa el factor especificado, se encuentra que
P ac
9
= - div
10
(GI = 180
diviii6n
0
Horizanrai por
divisi6n
[Z]Por paso
D o om par
divisi6n
2M)
Figura 3.24 Respuesta del !
trazador de curvas al transistor OmAi O a
;
, ,
npn 2N3904.
Flgura 3.25 Determinacicin de la

B,, para las caracteristicas del
transistor de la figura 3.24 a Ic =
7mAyVm=5V
Capihllo 3 Transistores bipolares de union

A1 utilizar la ecuacion (3.11) se obtiene
lo cual verifica la deterrninacion anterior.
Medidores digitales avanzados

Hoy en dia, en el mercado se dispone de medidores digitales avanzados, como el que se
muestra en la figura 3.26, que son capaces de proporcionar el nivel de hFE,si se utilizan 10s
conectores que estin en la parte inferior a la irquierda del disco selector de funci6n. ObsCr-
vese la opci6n de pnp o npn y la disponibilidad de dos bornes para el emisor para manejar la
secuencia de contactos, segdn sea el encapsulado. El nivel de h, se determina a una comen-
te del colector de 2 mA para el Testmate 175A. que tambien aparece en la pantalla digital.
Observese que este versatil instrumento tambien puede verificar un diodo. Puede medir la
capacitancia y la frecuencia ademis de las funciones normales de medicidn de voltaje, co-
rriente y resistencia.
De hecho, en el modo de verificacidn de diodo se puede usar para verificar las uniones p-n
de un transistor. Con el colector ab'ieno, la union base-emisor debe dar por resultado un voltaje
bajo de aproximadamente 0.7 V, con la punta de pmeba roja (positive) conectada a la base y la
punta de pmeba negra (negativb) conectada a1 emisor. Una inversi6n de las terminales debe
dar pot resultado una indicacion O.L. para representar la union con polarization inversa. De
manera analoga, con el emisor abieno, es posible verificar 10s estados de polarizaci6n directa
e inverse de la union base-colector.
Fmra 3.26 Probador de transistores. (Cortesia de Computronics Technology, Inc.)
3.10 Prueba de tmn&tores 137

R baja
Lrrd
Un ohmetro o las escalas de resistencia de un DMM pueden utilizarse para verificar el estado
de un transistor. Recuerde que para un transistor en la region activa, la union base-emisor tiene
polarizacidn directa y la unidn base-colector polarizacion inversa. Por tanto, en esencia. la
union con polarizaci6n directa debe registrar una resistencia relativamente baja, mientras que
E
la unidn con ~olarizacioninversa muestra una resistencia mucho mayor. Para un transistor
Rgura 3.27 Verificaci6n de la npn, la union con polarizaci6n directa (pdarizada por la fuente intema en el modo de resisten-
union baseemisor con polarizacion cia) base-emisor debe verificarse como se indica en la figura 3.27, y da por resultado una
directa de un transistor npn. lectura que, por lo regular, caera en el rango de 100 Q a unos cuantos kilohms. La union con
polarizaci6n inversa base-colector (una vez mas polarizada inversamente por la fuente interna)
debe verificarse segun se muestra en la figura 3.28 con una lectura que suele exceder 10s
100 kR. Para un transistor pnp las terminales se invierten para cada uni6n. Es obvio que una
resistencia grande o pequefia en ambas direcciones (invirtiendo 10s contactos) para cada union
de un transistor npn o pnp indica un dispositivo daado.
Si ambas uniones de un transistor dan por resultado las lecturas esperadas, el tip0 de
transistor tambien puede detetminarse con s610 obsewar la polaridad de las puntas de p ~ e b a
cuando se aplican a la union base-emisor. Si la punta de pmeba positiva (+) se conecta a la base
y la negativa (-) a1 emisor, una lectura de baja resistencia indicm'a un transistor npn. A su vez,
una lectura de alta resistencia indicm'a un transistor pnp. Aunque tamhikn puede utilizarse un
ohmetro para determinar las tenninales (base, colector y emisor) de un transistor, se supone
Rgura 3.28 Verification de la que esta determinacion puede hacerse con so10 observar la orientacidn de 10s contactos en el
union base-colector con encapsulado.
polarizacion inversa de un
transistor npn.
3.1 1 ENCAPSULADO DE TRANSISTORES
E IDENTIFICACIONDE TERMINALES
Una vez que se ha fabricado el transistor utilizando una de las ticnicas que se describen en el
capitulo 12, se unen las terminales mediante pequefios alambres, que casi siempre son de oro,
aluminio o niquel, y toda la estructura se encapsula en un "contenedor" como el que se muestra
en la figura 3.29. Los que se construyen para trabajo pesado son dispositivos de alta poten-
cia, en tanto que ouos cuyo encapsulado es pequefio (tipo sombrero) o cuyo cuerpo es de
plastic0 son dispositivos de baja o mediana potencia.
Siempre que sea posible, el encapsulado del transistor tendrri algun tipo de marca para
indicar quC terminales se encuentran conectadas a1 emisor, colector o base de un transistor.
Algunos de 10s mhodos que se utilizan con mayor frecuencia se indican en la figura 3.30.
Figura 3.29 Varios tipos de transistores. a) Cortesia de General Electric Company; b) y c) cortesia
de Motorola. Inc.; d) cortesia de International Rectifier Corporation.

Figura 3.30 ldentificacibn de terminales del transistor.
En la fisura 3.31 aparece la construction interna de un encapsulado TO-92 de la linea

Fairchild. ObsQvese el tamaiio en extremo pequeiio del dispositivo semiconductor real. Exis-
ten pequeiios alambres de oro para conectar las terminales, una estructura de cobre y un
encapsulado de resina epoxica.
Inyeccibn dr campuesro de
moldeo axivl
Dado con pioceso de
paaivacibn
Es~ructurade cobrc
Encapsuiado de epbxro
Len,ouetar de cirrre
Figura 3.31 Construcciirn interna de un transistor Fairchild en un encapsulado TO-92

(Cortesia de Fairchild Camera and Instrument Corporation.)
En el encapsulado de terminales en doble linea, que aparece en la figura 3.32a. es posible

encapsular cuatro transistorespnp individuales de silicio; las conexiones internas de las termi-
nales se ilustran en la figura 3.32b. De igual manera como ocurre con el encapsulado de diodos
en IC, la identificacion en la superficie superior indica el nlimero 1 de las 14 terminales.
3.1 1 Encapsulado de transistores e identificacion de terminales

ngura 3.32 Transistores pnp de
silicio Q2T2905de Texas
Instruments: a) apariencia;
b) diagrama debase. (Cortesia de
Texas Instruments Incorporated.)
1 !p7Mm!C B E
NC - Sin conexi6n interna
N C E B C
3.12 ANALISISPOR COMPUTADORA

En el capitulo 4 se estudiari una red de transistores utilizando BASIC y PSpice (versiones
DOS y Windows). Si se utiliza BASIC, el mCtodo seri analogo a un anilisis realizado a mano,
mientras queen un anflisis mediante PSpice (versi6n DOS) se utilizad un modelo de transistor
que se introduce en 10s p h a f o s siguientes. El PSpice (versi6n Windows) utilizara'un tran-
sistor que se incluye en la biblioteca intema.
PSpice (version D O 9
El enunciado de PSpice para la introducci6n de 10s elementos de un transistor tiene el formato
siguiente:
nombre C B E nombre del modelo
La Q se requiere para identificar el dispositivo como un transistor. El nhmero 1 es el nombre

elegido para el transistor, aunque puede incluir basta siete caracteres (nhmeros y letras). Des-
pues, se capturan las terminales en el orden que aparece aniba. El hltimo registro es el nombre
del modelo, para dirigir al paquete de programaci6n (programa) hacia la localizaci6n de 10s
parimetros que definen al transistor.
El enunciado del modelo tiene el siguiente formato:
.MODEL QN NPN (BF = 140 IS = 2E - 15)

u i-J\---/
nombre tipo parimetros que seran especificados

del modelo
Como se indica, el enunciado debe comenzar con .MODEL y seguido por el nombre del mode-
lo del transistor como se especific6 en el enunciado anterior. Desputs, se indica el tipo de
transistor y 10s valores de 10s parhetros que se especificaran que se incluyen dentro del pa-
rkntesis. La lista de parimetros, coma aparece en el manual PSpice, es muy extensa y de hecho
incluye 40 terminos. Para las necesidades actuales s610 es necesario especificar dos parimetros.
Entre estos se incluyen el valor de beta, que se sefiala como BF, y la corriente de saturaci6n
inversa IS a un nivel que de por resultado un voltaje base-emisor de aproximadamente 0.7 V
cuando el dispositivo esta "encendido".
Los dos enunciados que se mencionaron antes aparecerrin en la secci6n de analisis par
computadora que se incluye en el capitulo 4. Serin 10s 6nicos enunciados diferentes de 10s que
aparecen en el anilisis de diodos del capitulo 2. En ouas palabras, 10s elementos nuevos pueden
Capltulo 3 Transistores bipolares de union

presentme en la bibliotecaPSpice sin modificar los procedimientos ya descritos. En este sentido,
el uso del paquete PSpice es una "experiencia de construcci6n" real con la posibilidad d e
analizar algunas redes muy complicadas que se encuentran a s610 unos cuantos enunciados
de distancia.
Anaisis del centro de disello de PSpice para Windows

La eleccihn de transistor bajo PSpice para Windows se encuentra a1 seleccionar D r a w en la
.
b m a d e menu de la ventana de Schematics (esauemas). Desnuts se elioe " Get New Part
(busca nuevo componente) seguido por Browse (bojear) para ver la lista disponible. Se en-
cuentra e v a l s l b en la lista d e library (biblinteca) y despues d e seleccionar la entrada se debe
mover a travis de la lista d e dispositivos disponibles. Confonne oprima el b o t h de un dispo-
sitivo a1 siguiente, una caja de Description aparecera aniba de la entrada describiendo el tipo
de dispositivo. Una vez que se elige la opcihn del transistor deseado, s610 se selecciona en el
dispositivo y OK, y aparecera en la pantalla para su colocaci6n. El capitulo 4 describira la
forma de modificar los parametros del transistor seleccionado y la forma de llevar a cabo un
analisis de la red de transistores.
§ 3.2 Construcci6n de transistores PROBLEMAS

1. jQue nombres se asignan a 10s dos tipos de transistores BJT? Dibuje la construcci6n bhica de
cada uno e identifique 10s diversos portadores minoritarios y mayoritarias en cada ono. Dibuje el
simbolo g u ~ c junto
o a cadauno. jSe altera alghn elemento de esta infomacibn a1 cambiarde una
base de silicio a una de genanio?
2. iCual es la diferencia mas importante entre un dispositivo bipolar y uno unipolar?
§ 3.3 Operation del transistor

3. iC6mo se deben polarizar las dos uniones del transistor para una operaci6n de amplificaci6n co-
necta del transistor?
4. iCuii es la fuente de La comente de fuga en un transistor?
5. Dibuje una figura similar a lafigura 3.3 para launi6n con polarizaci6n directa de un transistornpn.
Describa el movimiento resultante del ponador.
6. Dibuje una figura similar a la figura 3.4 para la uni6n con polarizaci6n inversa de un transistor
npn. Sefialeel movimiento resultante del pottador.
7. Dibuje una figura similar a la figura 3.5 para el flujo de ponadores mayoritarios y minoritatios de
un transistor npn. Describa el movimiento resultante del ponador.
8. ;Cu.il de las comentes del transistor es siempre la mayor? i C u a es siempre la menor? iCuales de
las dos corrientes son relativamente cercanas en magnitud?
9. Si la comente del emisor de un transistor es de 8 mA e IBes de Ill00 de Ic, determine 10s niveles
de I, e I,.
10. De memoria, dibuje el simbolo del transistor para un transistorpnp y npn. e insene la direcci6n
conventional del flujo para cada coniente.
11. Utilizando las caracterlsticas de la figura 3.7, especifique VBEaI, = 5 mA para VCB= 1 V, 10 V y
20 V. iEs razonable suponer, con base en una aproximaci6n, que Vc, tiene s61o un pequefio efecto
en la relaci6n entre V, e I,?
12. a) Determine la resistencia prornedio en ac para las caracteristicas de la figura 3.10b.
b) Para has redes en la$ cuales la mapitud de 10s elementos resistivos se encuentra en kiiohms,
ies vaida la aproximaci6n de la figura 3 . 1 0 ~(basbdose en 10s resultados del inciso a)?
13. a) Usando las caracteristicas de la figura 3.8, determine la corriente resultante del colector siI, =
4.5 mA V, = 4 V.
b) Repita el inciso a para IE= 4.5 mA V, = 16 V.
C) iC6rno han afectado 10s cambios de VC8 el nivel resultante de I,?
d) Respecto a una base a~roxirnada,jcbmo se relacionan I, e I, bashdose en 10s resultados
antenores?
Problemas
14. a) Empleando las caractensticas de las figuras 3.7 y 3.8, determine 1, si Vc, = 10 V V, = 800 mV.
b) Determine V, si lc= 5 mA y V, = 10 V.
c) Repita el inciso b utilizando las caractensticas de la figura 310b.
d) Repita el inciso b utilizando las caractensticas de la figura 3 . 1 0 ~ .
e) Compare las soluciones para V, para los incisos b. c . y d. jSe puede ignorx la diferencia si
normalmente se encuentran niveles de voltaje mayores a unos cuantos volts?
15. a) Dada una a,,de 0.998. determine I, si I, = 4 mA.
b) Determine ad< si I, = 2.8 mA e 1, = 20 FA.
c j Encuentre IF si I, = 40 pA y adc es 0.98.
16. Dibuje de memona la configuracihn del transistor en base comcn (para npn y pnp) e indique la
polaridad de la polarizacihn aplicada y las direcciones de corriente resultantes.
5 3.5 Acci6n amplificadora del transistor
17. Calcule la gananciade voltaje (A>= V,I V,) para la red de lafigura 3.12 si V, = 500 mV y R = 1 kR.
(Los otro5 valores del c~rcultopermanecen iguales.)
18. Calcule la ganancia de voltaje (A, = V, I V,) para la red de la figura 3.12 si la fuente tiene una
resistencia intema de I00 R en sene con V2.
5 3.6 Configuration de emisor comun
19. Definal,,, e ICE,.&Enq u t son diferentes? jC6mo estan relacionados? jPor lo regular sus magni-
tudes son cercanas?
20. Utilizando las caractensticas de la figura 3.14:
a) Encuentre el valor de I, correspondiente a V, = +750 mV y VcE = +5 V.
b) Encuentre el valor de VcE y V, correspondiente a IC= 3 mA e 1, = 30 PA.
-21. a) Para las caractensticas de emisor comun de lafigura 3.14, determine la beta en dc en un punto
de operacihn de VcE = +8 V e 1, = 2 mA.
b) Encuentre e! valor de a correspondiente a este punto de operacion.
C) A VcE = +8 V, encuentre el valor correspondiente de I.,
d) Calcule el valor aproximado deIc,, utilizando el valor de betadc que se obtuvo en el inciso a.
* 22. a) Usando las caracteristicas de la figura 3 . 1 4 ~determine I,, a VcE = 10 V.
b) Determine p,, en I, = 10 pA y VcE = 10 \'.
C) Utilizando la pdcdeterminada en el inciso b. calcule Icso.
23. a) Utilizando las caractensticas de la figura 3.14a. determine pdcen I, = 80 pA y VcE = 5 V.
b j Repita el inciso a en I, = 5 pA y Vo = 15 V.
C) Vuelva a utilizar el inciso a en 1, = 30 pA y VcE = 10 V.
d) Revisando 10s resultados de 10s incisos a a c, jcambia el valor de pdcentre punto y punto en
las caractensticas? ~ D o n d ese encuentran 10s valores m& altos? jPuede desarrollar algunas
conclusiones generales acerca del valor de D,, con base en un conjunto de caracteristicas
como las que se presentan en la dgura 3.14a?
* 24. a) Utilizando las caracteristicas de la figura 3.14a. determine Pa, en 1, = 80 pA y VcE = 5 V.
b) Repita el inciso n en 1, = 5 pA y Vc, = 15 V.
C) Vuelva a hacer el inciso a en 1, = 30 p A y VcE = 10 V.
d) A1 revisar 10s resultados de los incisos a a c, jcambia el valor de p, entre punto y punto en
las caracteristicas? iD6nde se encuentran 10s valores mas altos? jPuede determinar algunas
conclusiones generales acerca del valor de pnCcon base en un conjunto de caracteristicas de
colector?
e) Los puntos seleccionados en este ejercicio son 10s mismos que 10s que se utilizaron en el pro-
blema 23. Si se llevara acabo el problema 23, compare los niveles de p,, y p, para cada punto
y comente acerca de la tendencia en magnitud para cada cantidad.
25. Utilizando las caracteristicas de la fiema 3.14a, determine p, en 1, = 25 pA y VcE = 10 V. Despues
calcule a,, y el nivel resultante de I, (Utilice el nivel de I, determinado por I, = pd,I,.)
26. a) Dado que ad,= 0.987, especifique el valor correspondiente de pdi.
b) Una vez especificado pd, = 120, determine el valor correspondiente de a.
C) Si pdc= I80 e I, = 2.0 mA, encuenue I, e I,.
Capitulo 3 Transistores bipolares de uni6n

27. Dibuje de memoria la configuraci6n de transistor en emisor comun (para npn y pnp) e inseRe el
meglo correcto de la polarizacion con las direcciones de comente resultantes para I,, I, e I,.
§ 3.7 Configuration de colector comun

28. Se aplica un voltaje de 2 V rms (medidos de la base a tierra) a1 circuito de la figura 3.21. Suponien-
do que el voltaje del emisor siga exactamente el voltaje debase y que V,, (nns) = 0.1 V, calcnle la
amplification de voltaje del circuito (A, = V,, I V8)y la comente del emisor para RE = 1 kR.
29. Para un transistor que tenga las caractensticas de la figura 3.14. dibuje las caracteristicas de entra-
d a y de salida de la configuracion de colector comun.
9 3.8 Limites de operacion

30. Determine la region de operacion para un transistor que tenga las caracteristicas de la figura 3.14
siIc_x=7mA,VC =17V.yPCmh=40mW.
31. Especifique la region de operacih para un transistor que tenga las caracteristicas de la figura 3.8
siIc,,=6mA,V c,,, = 1 5 V . y P c m ~ x = 3 0 m W .
§ 3.9 Hoja de especificaciones de transistores

32. Refinendose a la figura 3.23. determine el rango de temperaturas para el dispositivo en grados
Farenheit.
33. Utilizando la information que se proporciona en la figura 3.23 con respecto a PD ma, VCEmlx.
ICmb.
y Vo, dibuje 10s limites de operaci6n para el dispositivo.
34. Con base en los datos de la figura 3.23, jcuil es el valor esperado de lCEO
utilizando el valor
promedio de ,7d7,,?
35. ~ C d m ose comparael rango de h,(figura 3.23j. nomalizadaapa~tirde h,= 100)con el rango de
hfi (figura 3.230 para el rango de Ic desde 0.1 mA a 10 mA?
36. Utilizando las caractedsticas de la figura 3.23b. determine si la capacitancia de entrada en la
configuracion de base comirn se increments o disminuye con 10s crecientes niveles de potencial de
polarizacion inversa. Explique por quC.
* 37. Utilizando las caractensticas de la figura 3.23f. determine cutlnto ha cambiado el nivel de he desde
su valor en 1 mA a su valor en 10 mA. ObsCrvese que la escala vertical es una escala logan'unica
que puede referirse a la seccion 11.2. jEs este cambio tal que deba considerarse en una situaci6n
de diseco?
* 38. Utilizando las caractensticas de la figura 3.23j. determine el nivel de P,, en I,= 10 mA en 10s tres
niveles de temperatura que aparecen en la figura. jEs significative el cambio para el rango de
temperatura especificado? jSe trata de un elemento que deba considerarse en el proceso de disetio?
§ 3.10 Prueba de transistores

39. a) Utilizando las caractedsticas de la figura 3.24, determine Pa,en 1, = 14 mA y VcE = 3 V.
h) Determine pat en I, = 1 mA y VcE = 8 V.
C) Especifique P, en Ic = 14 mA y VcE = 3 V.
-
d) Determine pdcen Ic = 1 mA y Vc, = 8 V.
e) ~ C o m ose comparan 10s niveles de Pa,y de Pd,en cada region?
fj iEs vilida la aproximacion P, P, para este conjunto de caractensticas?
* Los aaeriscos indican problemas m6s dificiles
Problemas
-- .- .- -
El analisis o disefio de un amplificador a transistor requiere de un conocimiento tanto para la
respuesta en dc como para la respuesta en ac del sistema. Muy a menudo se asume que un
transistor es un dispositivo magico que puede elevar el nivel de una sefial de entrada de ac, sin
la asistencia de una fuente externa de energia. En realidad, el nivel de potencia de salida de ac
mejorado es el resultado de una transferencia de energia desde las fuentes de dc aplicadas. Por
tanto, el anilisis o diseiio de cualquier amplificador electr6nico tiene dos componentes: la
porcion de dc y la porci6n de ac. Por fortuna, el teorema de la superposici6n puede aplicarse y
la investigaci6n de las condiciones de dc puede separarse por completo de la respuesta de ac.
Sin embargo, se debe tener en cuenta que durante el estado de diseiio o sfntesis, la eleccion de
10s parhetros para 10s niveles requeridos de dc afectarAn la respuesta en ac, y viceversa.
El nivel de dc de un transistor en operaci6n es controlado por diversos factores, incluyendo
el rango de puntos de operaci6n posibles sobre las caractensticas del dispositivo. En la seccion
4.2 se especifica el rango para el amplificador a BJT. Una vez definidos 10s niveles de voltaje
y de comente de dc, se debe construir una red que establecera el punto de operaci6n deseado;
en este capitulo se analizan vaxias de estas redes. Cada disefio tambiin determinara la estabilidad
del sistema, es decir, quC tan sensible es el sistema a las variaciones de temperatura. Este
aspect0 tambiCn se investigara en una secci6n posterior del presente capitulo.
Aunque en este capitulo se analiza cierta cantidad de redes, existe una similitud fundamental
entre el analisis de cada configuraci6n debido al uso recurrente de las siguientes relaciones
bbicas, que son importantes para un transistor:
Una vez que esten analizadas las primeras redes, la soluci6n de las siguientes se tomari
mas clara. En la mayoria de 10s casos la coniente base I, es la primera cantidad que debe
determinarse. Una vez qne I, se conoce, las relaciones de las ecuaciones (4.1) a (4.3) pueden
aplicarse para encontrar las cantidades de inter& restantes. Las similitudes en el analisis sedn
inmediatamente obvias segdn vaya avanzando en este capitulo. Las ecuaciones para I, son tan
familiares para una cantidad de configuraciones que una ecuaci6n puede derivarse de otra s610
con eliminar o afiadir uno o dos terminos. La principal funci6n de este capitulo es desarrollar
un nivel de familiaridad con el transistor BJT, el cual podria permitir un an&isis en dc de
cualquier sistema que pueda utilizar el amplificador a BJT.
El t&rminopolariz~cibn que aparece en el titulo de este capitulo es un tknnino que comprende ..

.~ -,.?
todo lo relacionado para la aplicacion de voltajes de dc, que ayudan a establecer un nivel fijo . .
de coniente y voltaje. Para 10s amplificadores a transistores el voltaje y comente de dc resultantes --
establecen unpuntn de operacibn sobre las caractensticas que definen una regi6n que se utilizad
para la amplification de la seiial aplicada. Debido a que el punto de operacion es un punto fijo
sobre las caractensticas, tambiCn se le llamapunro de reposo (abreviado punto Q, por la sigla
en inglbs de, quiercentpoinr). La figura 4.1 muestra una caractenstica general de salida de un
dispositivo con cuatro puntos de operation indicados. El circuit0 de pola1izaci6n puede disefiarse ../
,
para establecer la operacion del dispositivo en cualquiera de estos puntos o de otros dentro de
la regibn acriva. Los valores mAximos estAn indicados en las caractensticas de la figura 4.1 '..
mediante una linea horizontal para la comente maxima del colector IcdX,y una linea vertical
cuando sea el voltaje maximo del colector-emisor VCE,,, .La restricci6n de maxima potencia se 2
define por la curva PC_ en la misma figura. En el extremo inferior de las escalas se encuentra
la regibn de corte, definida por Ig 5 0 PA, y la regibn de saruracibn, definida por VCE5 VCE,>!.
El dispositivo BIT puede estar en polarizaci6n para operar fuera de estos lim~tesman-
mos, pero el resultado de tal operacion podna ser un recone considerable de la vida del dispo-
sitivo, o bien la destruction del dispositivo. Cuando se confina la region activa pueden
seleccionarse muchas Areas o puntos de operation diferentes. El punto Q que se elige a menudo
depende del empleo del circuito. De cualquier manera, se pueden considerar algunas diferen-
Fmra 4.1 Varios puntos de operaci6n dentro de 10s limites de operaci6n de un transistor.
cias entre 10s diversos puntos mostrados en la figura 4.1 para presentar algunas ideas bbicas
acerca del punto de operaci6n y, por tanto, del circuito de polarizacion.
Si no se utilizara la polarizaci6n, el dispositivo estaria a1 principio cornpletamente apaga-
do, dando por resultado un punto Q en A, es decir, cero comente a travCs del dispositivo (y cero
voltaje a travts de 61). Debido a que es necesario polarizar un dispositivo de forma que pueda
responder al rango completo de la sefial de entrada, el punto A no seriaprecisamente el adecua-
do. Para el punto B, si la sefial se aplica al circuito, el dispositivo tendra una variation en
comente y voltaje desde el punto de operacidn, permitiendo al dispositivo reaccionar (y posi-
blemente amplificar) tanto ante las excursiones positivas como negativas de la seiial de entra-
da. Si la seiial de entrada se elige correctamente, el voltaje y la comente del dispositivo ten-
dran variation, per0 no la suficiente como para llevar al dispositivo hacia el rorte o a la
saturacibn. El punto Cpermitiria cierta variation positiva y negativa de la seiial de salida, per0
el valor pico a pico estada limitado por la proximidad de VcE= 0 Vile = 0 mA. La operaci6n en
el punto C tambiCn acarrea inquietud acerca de las no linealidades presentadas por el hecho de
que hay un cambio rapid0 en las curvas de IBen esta regi6n. En general, es preferible operar
donde la ganancia del dispositivo es muy constante (a lineal) para asegurar que la amplifica-
ci6n a travts de la excursi6n completa de la seiial de entrada es la misrna. El punto B es una
regi6n de espaciamiento m b lineal y, por tanto, de operaci6n mis lineal, segun se muestra en
la figura 4.1. El punto D establece el sitio de operacidn del dispositivo cerca del nivel de
voltaje y potencia maxima. La excursion del voltaje de salida en la direcci6n positiva se en-
cuentra entonces limitada para no exceder el voltaje rnsimo. Por tanto, el punto B parece ser
el mejor punto de operaci6n en ttrminos de ganancia lineal y la excursion mas grande posible
de voltaje y comente. 6sta es por lo general la condici6n deseada para 10s amplificadores de
peqnefia sefial (capitulo 8),per0 no necesariamente es el caso para 10s amplificadores de poten-
cia, 10s cuales sedn considerados en el capitulo 16. En este anaisis, nos concentramos bbica-
mente en la polarizacion del transistor para la operaci6n de amplification enpequeiia seital.
Existe otro factor para la polarizacion muy importante que todavia debemos considerar.
Una vez que seleccionamos y polarizamos el BJT en un punto de operaci6n, tambien debe
tomarse en cuenta el efecto de la temperatura.Este factor ocasiona que cambien 10s parametros,
como la ganancia en comente del transistor (B,) y la corriente de fuga del transistor (IcEo).
Las mayores temperaturas dan como resultado rnayores comentes de fuga en el dispositivo,
causando un cambio en la condici6n de operaci6n establecida por la red de polarizacion. El
resultado es que el diseiio de la red debe ofrecer tambien un ggrdo de estabilidad en tempera-
tura, de tal forma que dichos cambios ocasionen la menor cantidad de modificaciones en el
punto de operation. La estabilidad del punto de operaci6n puede especificarse mediante un
factor de estabilidad S, el cual indica el grado de cambio en el punto de operaci6n debido a una
variaci6n en la temperatura. Es mejor un circuito de gran estabilidad; comparada con la estabi-
lidad de varios circuitos polarizados.
Para que el BJT estt polarizado en su region lineal o de operaci6n activa, 10s siguientes
puntos deben resultar exactos:
1. La uni6n base-emisor debe tener una polarizaci6n directa (voltaje de laregi6np mAspositivo)
con un voltaje de polarizacion directa resultante de aproximadamente 0.6 a 0.7 V.
2. La uni6n base-colector debe tener una polarizaci6n inversa (voltaje de la regi6n n mas
positive) con un voltaje de polarizaci6n inversa resultante de cualquier valor dentro de 10s
limites maximos del dispositivo.
[ObsC~eseque para la polarizaci6n diiecta el voltaje a travts de la union p-n es p-positiva,

mienhas que para la polarizaci6n inversa es opuesto (inverso) con n-positiva. Este Cnfasis sobre
la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.]
La operaci6n en las regiones de corte, saturation y lineal de las caractensticas del BJT se
ofrecen de la siguiente manera:
1. Operacibn en la regibn lineal:

Uni6n base-emisor con polarizaci6n directa
Union base-colector con polarizaci6n inversa
2. Operacibn en la region de carte:
Union base-emisor con polarization inversa
3. Operncibn en la regibn de saturacibn:
Union base-emisor con polarizaci6n directa
Union base-colector con polarizacion directa
4.3 CIRCUIT0 DE POLARIZACION FIJA

El circuito de polarizaci6n fija de la figura 4.2 ofrece una introduction relativamente directa y
simple al anilisis de la polarizacion en dc de transistores.Aunque la red utilice un transistor npn,
las ecuaciones y 10s calculos se pueden aplicar con facilidad a la configuraci6n con transistor
pnp, con el solo hecho de cambiar todas las direccionesde comente y 10s voltajes de polarizacion.
Las direccionesde comente de la figura 4.2 son las reales, y 10s voltajes estin definidos por la
notaci6n estandar de doble subindice. Para el an;ilisis en dc, la red debe aislarse de 10s niveles
de ac, reemplazando 10s capacitores por un equivalente de circuito abierto. Mas adelante, la
fuente Vc, de dc puede separarse en dos fuentes (para propdsitos de anailisis solamente), como
se muestra en la figura 4.3, para permitir una separacion de 10s circuitos de entrada y de salida.
Tambien reduce la union de las dos comente que fluyen bacia la base IB.Como se observa, la
separacion es vaida, corno lo muestra la figura 4.3, donde Vc, esta conectada directamente a
R, y R,, justo como en la figura 4.2.
i Flgura 4.2 Circuito de polarizaci6n fija.
i F w 4.3 Equivalente de dc de
ia figura 4.2.
Polarizaci6n directa base-emisor
Considere primer0 la malla del circuito base-emisor de la figura 4.4. Cuando escriba la ecuacion
de voltaje de Kirchhoff en la diieccion de las manecillas del reloj, se obtendri
+vcc - 18, - VBE= 0
Nirtese la polaridad de la caida de voltaje a travts de RE establecida por la duecci6n indicada

de I,. Cuando se resuelve la ecuaci6n para la comente IB da por resultado lo siguiente:
,fee
(4.4)
Es verdad que la ecuaci6n (4.4) no es dificil de recordar si se toma en cuenta que la

comente debase es la comente a travCs de RB :y de acuerdo con la ley de Ohm dicha comente
es el voltaje a traves de R, dividido entre la reslsteucia R,. El voltaje a travCs de R, es el voltaje
i
i-
k- 1
w
Vcc aplicado en un extremo menos la caida a travCs de la union base-emisor (VBE).Debido a I'igura 4.4 Malla base-emisor.
4.3 Circuito de polarizacibn fija 147

que el voltaje Vcc y el voltaje base-emisor son constantes RB, fija el nivel de la comente de
base para el punto de operation.
Rc
Malla colectoremisor
I*,La secci6n colector-emisorde la red aparece en la figura 4.5 con la direction de la comente 1,
indicada y la polaridad resultante a traves de R,. La magnitud de la comente del colector esta
directamente relacionada a 1, mediante
f + Es interesante observar que debido a que la comente de base esti controlada por el nivel
figurn 4.5 Malla colector-emisor. de RB y que I, esta relacionada a 1, por la constante p, la magnitud de I, no es una funci6n de
la resistencia R,. El cambio de R, hacia cualquier nivel no afectara el nivel de IB o de I,
mientras se permanezca en la region activa del dispositivo. Sin embargo, como se verh mas
adelante, el nivel de Rc determinara la magnitud de VcE,el cual es un parimetro importante.
La aplicacion de la ley de voltaje de Kuchhoff en la diuecci6n del sentido de las manecillas
del reloj alrededor de la malla cerrada indicada en la figura 4.5 dari por resultado lo siguiente:
la cual establece que el voltaje a traves de la region colector-emisor de un transistor en la

configuracion de polarizacion fija es el voltaje de alimentacion menos la caida a travCs de R,.
Como un breve repaso de la notacion de subindice sencillo y doble, recuerde que
-~
(4.7)
donde VcE es el voltaje colector-ernisor y Vc y V Eson 10s voltajes del colector y del emisor a
tierra, respectivamente. Pero en esre caso, debido a que V, = 0 V, se tiene que
(4.8)
Ademis, ya que
1-
I
4 y que vE= 0 V, entonces
(4.9)
(4.10)
Fmra 4.6 Medici6n de V , y V,
Tenga presente que 10s niveles de voltaje como VCEson determinados mediante la coloca-
cion de la punta de pmeba roja (positiva) del voltimetro en la terminal del colector y la punta
de prueba negra (negativa), a la terminal del emisor se@n se muestra en la figura 4.6. V , es el
voltaje del colector a la tierra y se mide seg6n la misma figura. En este caso las dos lecturas son
idtnticas, per0 en las redes que siguen las dos pueden ser muy diferentes. Comprender la
diferencia entre ambas medidas puede ser muy impoaante para la localizaci6n de fallas en las
redes de transistores.
EJEMPLO 4.1 Determinar lo siguiente para la configuracion de polarizacion fija de la figura 4.7.
a) I e IcQ.
BQ
b' 'cE,'
0 v, y V,.
d) VBc.
Capitulo 4 Polarization en dc-BJT

IOuF
F . i 4.7 Circuito dc de polarizacion

fija para el ejemplo 4.1.
Ecuaci6n (4.5): IcQ = P la0 = (50K47.08 PA) = 235 mA

b) Ecuacion (4.6): VcEQ= Vcc - IcRc
= 12 V - (2.35 m.4)(2.2 k!2)
= 6.83 V
C) VB = VBE= 0.7 V
Vc = V,, = 6.83 V
d) La utilization de la notaci6n del subindice doble da por resultado
V,, = V , - Vc = 0.7 V - 6.83 V
= 6.13 V
y el signo negativo revela que la union tiene polarizacion inversa. como debe ser para la
amplificacidn lineal.
Saturation del transistor

El rermino saturacion se aplica a cualquier sistema donde 10s niveles han alcanzado sus m i x i i o s
valores. Una esponja saturada es aquella que no puede contener otra gota de liquido. Para un
transistor que opera en la region de saturacion la comente es un valor miximopara el diseizo
en aarricular. El cambio en el diseiio uuede ocasionar aue el nivel de saturaci6n c o l ~ e ~ ~ o n d i e n t e
pueda llegar a incrementarse o descender. Desde luego, el nivel m h alto de saturaci6n esti
definido por la comente mixima del colector, y se proporciona en la hoja de especificaciones.
Las condiciones de saturacion se evitan normalmente porque la uni6n base-colector ya no
se encuentra con polarizaci6n inversa y la seiial de salida amplificada se distorsionara. Un
punto de operaci6n en la regi6n de saturaci6n se describe en la figura 4.8a. Notese que se uata
de una region donde las curvas caractensticas se juntan y el voltaje colector-emisor se en-
cuentra en o por debajo de VcE .Ademb, la comente del colector es relativamente alta en las
~ 8 ,
caracteristicas.
Si se aproximan las curvas de la figura 4.8a a las que aparecen en la figura 4.8b, el metodo
diuecto para determinar el nivel de satnracion se toma aparente. En la figura 4.8b la comente es
mas o menos alta y el voltaje Vase asume de 0 volts. A1 aplicar la ley de Ohm, puede calcularse
la resistencia entre las terminales del colector y las del emisor de la siguiente manera:
R,, = - --
Vc, - o v = OR
'c Ic <",
4.3 Circuito de polarizaci6n fija
Figura 4.8 Regi6n de saturacibn a) real b) aproximada.
Il. La aplicacidn de 10s resultados a1 esquerna de la red resultaria en la configuration de la

c' ,. figura 4.9.
Por tanto, y para el futuro, si existiera una necesidad inrnediata de conocer la comente
j{ R ~ ~ = O R maxima del colector (nivel de saturaci6n) para un disefio en particular, sdlo se inserta un
c V c ~ = O v . ' c = ' r ~ J x ) equivalente de corto circuito entre el colector y el emisor del transistor y se calcula la comente
resultante del colector. En resumen, solo haga Vo = 0 V. Para la configuraci6n de polarizaci6n
fija de la figura 4.10 el con0 circuito se aplic6, causando que el voltaje a travks de Rc se
conviena en el voltaje aplicado VCc La coniente de saturaci6n resultante para la configuracion
Figura 4.9 Determinacibn de ICU, de p o l ~ z a c i 6 nfija es
Ra I +
VCE= ov
-
Figura 4.10 Determinacibn de para
I la configuraci6n de polarization fija.
Una vez que I,_ se conoce puede tenerse idea de la comente maxima posible del colectorpara el
diseiio escogido, y el nivel bajo el cual debe permanecer si se espera una amplificaci6n lineal.
EJEMPLO 4 2 Determine el nivel de saturacidn para la red de la figura 4.7

El diseiio del ejemplo 4.1 dio por resultado IcQ = 2.35 mA, el cual se localiza lejos del
punto de saturation y aproximadamente a la mitad del valor miximo del diseiio.
Andisis de recta de carga

El anaisis hasta el mornento se hizo utilizando el nivel de P correspondiente con el punto Q
resultante. Ahora, se investigari la forma en que 10s parirnetros de la red definen el rango
posible de puntos Q y la rnanera en que se determina el punto Q real. La red de la figura 4.1 la
establece una ecuacion de salida que relaciona las variables Ic y VcE de la siguiente manera:
Las caracterkticas de salida del transistor tarnbikn relacionan las dos variables lc y VCEcomo
-
se muestra en la figura 4.11b.
En esencia, se tiene una ecuacion de redes y un conjunto de caracteristicas que utilizan las
mismas variables. La soluci6n cornun de las dos sucede donde se satisfacen las restricciones
establecidas por cada una de manera simultanea. Esto es similar a encontrar la soluci6n para
dos ecuaciones simuhaneas: una establecida por la red y la otra por las caracteristicas del
dispositivo.
Las caracteristicas del dispositivo de Ic en funci6n de VcE se ofrecen en la figura 4.11h.
Ahora, se debe superponer la linea recta definida pot la ecuacidn (4.12) sobre las caracteristicas.
El mCtodo mis direct0 para graficar la ecuacion (4.12) sohre las caracteristicas de salida es
rnediante el hecho de que una linea recta se encuentra definida par dos puntos. Si se elige que
lc sea 0 mA, entonces se especifica el eje horizontal como la linea sohre la cual esti localizado
un punto. A1 sustituir Ic = 0 mAen la ecuacion (4.12), se encuentra que
definiendo un punto para la linea recta de acuerdo con la figura 4.12.
Rgura 4.1 1 Anilisis de la recta de carga a) la red b) las caracteristicas el dispositivo
4.3 Circuito de polarization fija

Eigura 4.12 Recta de carga
para polarization fija.
Ahora, si se elige que VcE sea 0 V, lo que establece al eje vertical como la linea sobre la
cud estaradefinido el segundo punto, se tiene que 1,esta determinado por la siguiente ecuacion:
0 = vcc - I&
seglin aparece en la figura 4.12.

A1 unu 10s dos puntos definidos por las ecuaciones (4.13) y (4.14), se puede dibujar la linea
recta estahlecida por la ecuacion (4.12).A la linea resultante sobre la grafica de la f i p r a 4.12 se
le llama recta de carga debido a que es definida por el resistor de carga Rc. Mediante la soluci6n
para el nivel resultante de I, puede establecerse el punto Q real que se muestra en la figura 4.12.
Si el nivel de I, cambia al variarel valor de R, ,el punto Q se desplaza hacia aniba o hacia
abajo sobre la recta de carga como se indica en la figura 4.13. Si V, se conserva fijo y se
cambia Rc, la recta de carga se mover6 de acuerdo con la figura 4.14. Si IB se mantiene fijo, el
punto Q se desplaza como se indica en la misma figura. Si Rc se mantiene fijo y Vcc vm'a, la
recta de carga se mueve igual que en la figura 4.15.
I "cc "cr
Fgua 4.14 Efecto de 10s niveles crecientes de R,sobre la
Rgura 4.13 Movimiento del purlto Q con niveles crecientes de I, recta de carga y el punto Q.
Flgura 4.15 Electo de valores
pequenos de Vcc sobre la recta de
carga y el punto Q.
Dada la recta de carga de la figura 4.16 y el punto Q definido, calcule 10s valores requeridos de EJEMPLO 4 3
Vcc, R, y R, para la configuration de polarization fija.
Rgura 4.16 Ejemplo 4.3.
Soluci6n
A partir de la figura 4.16
VCE = Vcc = 2OV e Ic = 0 mA
4.3 Circuito de polarlzacion fija

4.4 CIRCUIT0 DE POLARIZACION
ESTABILIZADO EN EMISOR
La red de pola~izacidnde dc de la figura 4.17 contiene un resistor en el emisor para mejorar el
nivel de estabilidad respecto al de la configuraciirn de polarizaci6n fija. La mejor estabilidad se
demostrari a travis de un ejemplo numerico que veremos postenomente en esta seccidn. El
anilisis se llevari a cab0 cuando examinemos en primer lugar la malla base-emisor. y
posteriotmente utilizando 10s resultados para investigar la malla colector-emisor.
Figura 4.17 Circuito de polarizaci6n para

BJT con resistor de ernisor.
Malla emisor-base
La malla emisor-base de la red de la figura 4.17 puede dibujarse de nuevo igual como se indica
en la figura 4.18. La ley de voltaje de Kirchhoff alrededor de la malla indicada en el sentido de
las manecillas del reloj darh por resultado la siguiente ecuacion:
+Vc, - I#, - V,, - I$, =0 (4.15)
Recuerde del capitulo 3 que
1, = (P + 1)1, (4.16)
Sustituyendo por I, en la ecuaciou (4.15) resultari
Vcc - 1 8 , - v,, - (P + l)I#, =0
La a,mpaci6n de 10s terminos ofrecerri lo siguiente:
-I,(R, + (P + l)RE) + Vcc - VBE = 0
Multiplicando por (-1) se tiene
+ (B + l)RE) - VcC + VBE = 0
con I,(R, + (P + l)RE) = Vcc - vBE
y resolviendo para I, da
+- c
Figura 4.18 Malla baseemisor.

Notese quela unica diferencia entre esta ecuacibn para I, y la que se obtuvo parala configura-
ci6n de polaIizaci6n fija es el t6tmino (P + l)RE.
Existe un resultado interesante que puede derivarse a partir de la ecuacidn (4.17), si la
ecuacion se utiliza para dibujar una red en sene que pudiera resultar en la misma ecuacion, que
Rgum 4.19 Red derivada de la
ecuaci6n (4.13.
es el caso de la red de la figura 4.19. La solucion para la corriente I, dari por resultado la Rgura 4.20 Nivel reflejado de
misma ecuacion obtenida. Obskwese que ademis del voltaje de la base a1 emisor V, el irnpedancia de R,
resistor RE se refleja de regreso al circuito de entrada de la base por un factor ( p + 1 ) . En
otras palabras, el resistor del emisor, que forma pane de la malla colector-emisor, "aparece
como" ( p + l)REen la malla de la base a1 emisor. Debido a que Pes normalmente 50 o mis,
el resistor del emisor aparenta ser mucho mayor en el circuito de la base. Por tanto, para la
configuration de la figura 4.20,
La ecuacion 4.18 puede ser de utilidad en el anilisis que seguiri a continuaci6n. Ofrece
una forma relativamente sencilla para recordar la ecuaci6n (4.17). Utilizando la ley de Ohm, se
sabe que lacomente a traves de un sistema es el voltaje dividido entre la resistencia del circuito.
Para el circuito de la base a1 emisor, el voltaje neto es Vcc - V,,. Los niveles de resistencia son
R, mas RE reflejado por (P + 1). El resultado es la ecuacion (4.17).
Malla colector-emisor
La malla colector-emisor esti dibujada de nuevo en lafigura 4.21.La ley de voltaje de Kirchhoff
para la malla indicada en la direction de las manecillas del reloj dari por resultado
Sustituyendo IE- ICy agmpando terminos da
El voltaje de un finico subindice VE es el voltaje del emisor a la tierra y se determina por

ngura 4.21 Malla colector-
ernisor.
mientras que el volraje del colector a la tierra puede determinarse

VCE = vc - VE
Y
o (4.22)
El voltaje en la base respecto a tierra puede determinarse a partir de
(4.23)
I
v, v*, + v,
= (4.24)
4.4 Circuito de polarization estabilizado en emisor

EJEMPLO 4.4 Para la red de polarizaci6n en emisor de la figura 4.22, calcule:
a) 1,.
b) fc.
+20 v
c ) VCE.
d) Vc.
e) vE.
n v,.
9 v,,. 430 !4
v2 4
Ftgura 4.22 Circuito de polarization con

estabilizaci6n en emisor para el ejemplo 4.4.
= -1327 V (con polarizaci6n inversa como se requiere)

Estabilidad de la polarizacion mejorada
La adicion del resistor del emisor a la polarizaci6n en dc del BJT ofrece una mejor estabilidad;
esto es, 10s voltajes
. y comentes de polarizacion de dc permanecen mas cerca de donde 10s fij6
~
el circuito cuando cambian las condiciones extemas, como la temperatura y la beta del transis-
tor. Mientras que un analisis matematico se ofrece en la section 4.12, puede obtenerse una
comparaci6n de la mejona como lo demuestra el ejemplo 4.5.
Prepare una tabla y compare las comentes y voltajes de polarizaci6n de 10s circuitos de la EJEMPLO 4 5
figura 4.7 y la figura 4.22, para el valor dado de = 50 y para un nuevo valor de P = 100.
Compare tambien 10s cambios en lc y VcEpara el mismo incremento en P.
Solucion
Si se utilizan 10s resultados calculados en el ejemplo 4.1 y se repiten para un valor de P = 100,
se genera lo siguiente:
Se aprecia un cambio del 100% en la comente del colector de BIT debido a1 cambio del 100%
en el valor de p. I,es el mismo y VcEdisminuye 76%.
Utilizando 10s resultados del ejemplo 4.4 y despuCs repiti6ndolos para un valor de 0 =
100,da lo siguiente:
Ahora, la coniente del colector del BJT se increments aproximadamente 81% debido al 100%
de incremento en P. Notese como I, disminuye, y ayuda a mantener el valor de Ic, o por lo
menos reduce el cambio total en 1, debido a1 cambio en P. El cambio en VCEha caido cerca del
35%. La red de la figura 4.22 es, por tanto, m b estable que la de la figura 4.7 para el mismo
cambio en p.
Nivel de saturaci6n
El nivel de sa~raci6ndel colector o la comente m k i m a del colector para un disefio de
polarizacion en emisor puede determinarse si se utiliza el mismo mktodo aplicado para la
configuration de polarizaci6n fija: se aplica un con0 circuito enhe las terminales del colector-
emisor como se muestra en la figura 4.23, y luego se calcula la comente del colector resultan-
te. Para la figura 4.23:
Flgura 4.23 DeterminaciBn de

La adici6n del resistor de emisor reduce el nivel de saturaci6n del colector, abajo del que se Icmc para el circuito de polarizacion
obtuvo con una configuracibn de polarizaci6n fija utilizando el mismo resistor del colector. con estabilidad en m i s o r .
4.4 Circuito de polarizacion estabilizado en emisor

EJEMPLO 4.6 Determine la corriente de saturation para la red del ejemplo 4.4.
que es mis o menos el doble del nivel de IcO para el ejemplo 4.4.
Anaisis por recta de carga

El anilisis por recta de carga para la red de polarizacion en emisor es poco diferente de la que
se encontro para la configuraci6n de polarizacion fija. El nivel de I, como lo determino la
ecuacion (4.17) define el nivel de I, sobre las caractensticas de la figura 4.24 (denotado IBO).
Fmra 4.24 Recta de carga para la

configuraci6nde polarizaci6n en
ernisor
La ecuacidn de la malla colector-emisor que define la recta de carga es la siguiente:
VCE= VCC- IC(RC + RE)

La selection de I, = 0 mA da
(4.26)
segun se obtiene para la configuration de polarizaci6n fija. La elecci6n de VcE = 0 V da
como se muestra en la figura 4.24. Los diferentes niveles de I, 0 desplazarin, desde luego, el
punto Q hacia aniba o hacia abajo de la recta de carga.
4.5 POLARIZACIONPOR DMSOR DE VOLTAJE

En las configuraciones de polarizaci6n previas a la corriente de polarizaci6n I, y el voltaje
Y
VCEO de polarizacidn eran unafuncion de la ganancia en comente (P) del transistor. Sin embar-
go, debido a que pes sensible a la temperatura,especialmentepara 10s transistores de silicio, y
de que el valor real de beta por lo general, no estA bien definido, lo mejor seda desarrollar un
Rgura 4.25 Configuration de polarizacibn por divisor de voltaie. Rgura 4.26 Deiinicinn del punto Q para la coniiguraci6n
de polarizaci6n por divlsor de voltaje.
circuito que fuera menos dependiente 0, de becho, independiente de la beta del transistor. La
red a la que nos referimos es configuration de polan'zacion par divisor de voltaje de la figura
4.25. Si se analiza sobre una base exacta la sensibilidad a 10s cambios en beta, resulta ser muy
pequeiia. Si 10s parrimenos del circuito se eligen adecuadamente, 10s niveles resultantes de
ICQ y de VcEp pueden ser casi totalmenre independientes de beta. Recuerde que en anilisis
antenores el punto Q estaba definido por un nivel fijo de IcQ y de V,,. coma se muestra en la
figura 4.26.El nivel de I cambiari con el cambia en beta, pero el ?unto de operaci6n definido
Bc2
sobre las caractensticas par Icpy VcEo puede permanecer fijo si se utilizan 10s parimetros
adecuados del circuito.
Como antes se o b s e ~ 6existen
, dos mitodos que pueden aplicarse para analizar la confi-
guracion del divisor de voltaje. El motivo principal para elegir 10s nombres en esta configura-
ci6n sera mas obvio en el anilisis que sigue. El primer0 que varnos a demostrar es el m2todo
exacto que puede aplicarse en cualquier configuraci6n de divisor de voltaje. A1 segundo se le
llama mktodo aproximado y puede introducirse s61o si son satisfechas las condiciones especi-
ficas. El mktodo aproximado permite un analisis mris direct0 con un mayor a h o l ~ en
o tiempo y
en energia. Tambien es mas util en el modo de diseiio que sera descrito en una seccion poste-
rior. En conjunto, el mitodo aproximado puede aplicarse a la mayoria de las situaciones y, par
tanto, debe ser examinado con el mismo inter& que el mttodo exacto.
Anaisis exacto
El lado de entrada de la red de la figura 4.25 puede volver a dibujarse segun se muestra en la
figura 4.27 para el anilisis en dc. La red equivalente Thivenin a la izquierda de la terminal de
la base puede encontrarse de la siguiente manera:
1
Thevenin
Rgura 4.27 Redibujo de la rnalla de
entrada de la red de la figura 4.25.
4.5 Poliuizaci6n por divisor de voltaje

RTh: La fuente de voltaje se reemplaza por uri con0 circuito equivalente como se indica
en la figura 4.28.
-- ~~
(4.28)
E,,: La fuente de voltaje VCC regresa a1 circuito y el voltaje de circuito abieno Thtvenin
T
4,28 ~
figura ~de R,. de~la figura 4.29
~ se calcula ~
de la siguiente
~ manera: ~ ~ ~ ~
La aplicacion de la regla del divisor de voltaje:
DespuCs se vuelve a dibujar la red Thtvenin como se muestra en la figura 4.30 e IBQ
puede calcularse a1 aplicar primer0 la ley de voltaje de Kirchhoff en la duecci6n de las manecillas
del reloj para la malla que se indica:
- E T ~- IBRT~- "BE - I E ~ E= 0
F w r a 4.29 Deterrninacion de E,, Sustituyendo ZE = ( p + 1)Z, y resolviendo para ZB

-- -
Aunque la ecuacion (4.30) aparece al principio diferente de las que se desarrollaron antes,
obsimese que el numerador es, una vez mas, una diferencia de dos niveles de voltaje y que el
denominador es la resistencia de la base mas el resistor de emisor reflejado por ( p + 1), ciena-
mente muy similar a la ecuaci6n (4.17).
Una vez que IB se conoce, las cantidades restantes de la red pueden establecerse de la
misma manera como fueron desarrolladas para la configuracion de polarization en emisor.
Esto es,
(4.31)
I
ngura
4.30 ~ ~del circuito
~ ~que es exactamente
~ ~ la misma
i que
b la ecuaci6n
~ (4.19).Las ecuaciones restantes para VE,V , y VB
equivalente de ThCvenin. son las mismas que se obtuvieron para la configuraci6n de polarizaci6n en emisor.
EJEMPLO 4.7 Determine el voltaje de polarizaci6n de dc VcEy la corriente Ic para la siguiente configuracion
de divisor de voltaje de la figura 4.3 1.
1 -
I
F w r a 4.31 Circuito para beta estabilizada
para el ejemplo 4.7.
R,Vcc
La ecuacion (4.29): ETh = - -
R, + R?
La ecuacion (4.3 1): VcE = Vcc - Ic(Rc + RE)

= 22V - (0.85 mAj(10 kR.+ 1.5 kR)
A n x i i s aproximado
La secci6n de enuada de la configuraci6n del divisor de voltaje se representa por la red de la
figura 4.32. La resistenciaR, es la resistencia equivalente entre la base y tierra para el transistor
con un resistor de emisor RE.Recuerde que, como se vio en la secci6n 4.4 [ecuacion (4.1811, la
resistencia reflejada entre la base y el emisor esta definida par Ri = (P + I)RE. Si R i es mucho
mayor que la resistencia R2, la coniente I, seri mucho menor que I? (la coniente siempre
busca la trayectoria de menor resistencia), e I2 sera aproximadamente igual a I,. Si se acepta la
aproximacion de que 1, es esencialmente cero comparada con I , o I?, entonces I, = I 2 y R, Y R2
pueden considerarse elementos en sene. El voltaje a travts de R2, que en realidad es el voltaje
Rgura 4.32 Circuito de

polarizacidn parcial para calcular
el voltaje de base aproximado V8-
4.5 Polarization por divisor de voltaje

base, puede calcularse mediante el uso de la regla del divisor de voltaje (de ahi el nombre para
la configuracion). Esto es,
Debido a que R8= (P + ~)R,E PR,, la condicion que definir6,en caso que pueda aplicarse
a la aproximaci6n, ser6 la siguiente:
En otras palabras, si beta a veces es el valor de RE es por lo menos 10 veces el valor de R,, la
aproximacidn podri aplicarse con un alto grado de precision.
Una vez determinado VB,el nivel de VEpuede calcularse a partir de
y la coniente del emisor podri calcularse a partir de
El voltaje del colector-emisor se enCUentra detenninado por
'CE = 'CC - IC~-

C
pero dado que I, z I,,
(4.37)
N6tese en la secuencia de citlculos desde la ecuaci6n (4.33)a la ecuaci6n (4.37)que beta

no aparece y que I, no fue calculada. El punto Q (segdn se determino mediante ICY y VCEQ) es
por tanto independiente del valor de beta.
EJEMPLO 4.8 Repita el an6lisis de la figura 4.31 utilizando la ttcnica aproximada y compare las soluciones
Para ICp y Para '
Soluci6n
Probando:
Obdmese que el nivel de V , es el misrno que para EThcalculado en el ejemplo 4.7. Por
tanto, esencialmente laprincipal diferencia entre las tkcnicas aproximada y exacta es el efecto
de RThen el anilisis exacto que separa E,, y V,.
cornparada con 0.85 mA con el analisis exacto. Finalmente,
VcEQ = VCc - Ic(Rc + RE)

= 22 V - (0.867 mA)(10kQ + 1.5 kR)
= 22 v - 9.97 v
= 12.03V
contra 12.22 V obtenido en el ejemplo 4.7.

Sin duda, 10s resultados para IcO y para VcE, se encuentran cercanos, y si se toma en cuenta
la variation real en 10s valores de 10s parametros, puede considerarse tanto a uno como a1 otro.
Mientras m h grande es el nivel de Ricomparado con R2,mis cercana seri la solucion aproxi-
mada sobre la exacta. El ejemplb 4.10 hace una comparacion sobre las soluciones a nn nivel
muy por debajo de la condici6n establecida por la ecuacion (4.33).
- - ~-
-- -
Repita el analisis exacto del ejemplo 4.7 si /I se reduce a 70 y compare las soluciones para Ic, y EJEMPLO 4.9
para ' C E Q '
Este ejemplo no trata de la comparacion de 10s mktodos exactos en funci6n de uno aproxima-
do, sino de probar cuinto se moveri el punto Q si el nivel de P se corta por la mitad. R,, y ETh
son 10s mismos:
4.5 Polarizaci6n por divisor de voltaje

A1 tabular 10s resultados se obtiene:
Los resultados muestran claramente la relativa insensibilidad del circuit0 hacia el cambio en P.
Aunque fi se cone drbticamente a la mitad, de 140 a 70,los niveles de IcQy de VcEQ son en
esencia 10s mismos.
EJEMPLO 4.10 Determine 10s niveles de Ica y de VcEQpara la configuration del divisor de voltaje de la figura
4.33, utilizando las tCcnicas exacta y aproximada para comparar las soluciones. En este caso
las condiciones de la ecuaci6n (4.33) no serin satisfechas, per0 10s resultados revelarin la
diferencia de la soluci6n si se ignora el criterio de la ecuaci6n (4.33).
F m 4.33 Configuraci6n de divisor de

voltaje para el ejemplo 4.10.
Anilisis exacto:
La ecuaci6n (4.33): PRE t 10R2
(50)(1.2 kR) 2 lO(22 kR)
60 kR 2 220 kR (no sarisfecha)
R, = R , l l ~ ,= 82 kR1122 kR = 17.35 kR
IB= En - v~~ -
- 3.81 V - 0.7 V - 3.11 V
R,, + (fi + l)RE 17.35 kR + (51)(1.2 kR) 78.55 kR
Analisis aproximado:
Tabulando 10s resultados, se tiene:
I
C" "CEO
Exacta 1.98 mA 4.54 V

Aproximada 2.59 mA 3.88 V
Los resultados revelan la diferencia entre las soluciones exacta y aproximada. I es aproxima-
CQ
damente 30% mas grande con la soluci6n aproximada; mientras que VCE es mas o menos 10%
menor. Los resultados son notablemente diferentes en cuanto a magnitul, per0 aunque PREes
solo tres veces mas grande que R,,los resultados son todavia cercanos uno del otro. Sin embar-
go, para el fnturo el anilisis ser6 dictado por la ecuacion (4.33) para asegurar una similitud
entre las soluciones exacta y aproximada.
Saturation del transistor

El circuito de salida del colector-emisor para la configuracion del divisor de voltaje tiene la
misma apariencia que el circuito de polarization en emisor, que fue analizado en la secci6n
4.4. La ecnaci6n resultante para la corriente de saturaci6n (cuando VCE se hace cero volts) es,
por tanto, la misma que se obtuvo para la configuracion de polarizacibn en emisor. Esto es,
Andisis por recta de carga

Las similitudes con el circuito de salida de la configuraci6n de polarizaci6n en emisor dan
como resultado 12s mismas interseccionespara la recta de carga de la configuraci6n del divisor
de voltaje. Por tanto, la recta de carga tendrri la misma apariencia que la de la tigura 4.24, con
El nivel de I, desde luego se determina mediante una ecuaci6n diferente para las configuracio-
nes de polarizaciOn por divisor de voltaje y de polarizaci6n en emisor.
4.5 Polarizacibn por divisor de voltaje

4.6 POLARIZACION DE DC POR RETROALIMENTACION
DE VOLTAJE
Un nivel mejorado de estabilidad tambiCn se obtiene mediante la introduction de una trayecto-
ria de retroalimentaci6n desde el colector a la base, como se muesua en la figura 4.34. Aunque
el punto Q no es totalmente independiente de beta (aun bajo condiciones aproximadas), la
sensibilidad a 10s cambios en beta o alas variaciones en temperatura son normalmente meno-
res que las encontradas en la configuracion de polarizaci6n fija ode polarizaci6n en emisor. De
nuevo, el analisis se bara examinando en primer lugar la malla emisor-base y aplicando 10s
resultados a la malla colector-emisor.
Malla baseemisor
La figura 4.35 muestra la malla base-emisor para la configuracion de retroalimentacion de
voltaje. La aplicaci6n de la ley de voltaje de Kirchhoff alrededor de la malla en el sentido de las
manecillas del reloj dari por resultado
Vcc - I;Rc - I#, - V,, - I P E = 0
+ Eigura 4.35 Malla base-ernisor para la

Eigura 4.34 Circuito de polarizaci6n de dc con retroalimentaci6n de voltaje red de la figura 4.34.
- Es imponante obsewar que la comente a travis deRc no es Ic sin0 1: (donde I' - I + I )
'CC -
PIPC - - ' B E - P1$B =O
C - F, ,,'
Sin embargo, el nivel de I, e 1: supera por mucho el nivel normal de I, y la aproximaclon I
=
I, por lo general se utiliza. Sustituyendo I: 5 Ic = PI, e I, Ic resultar6
Si se arreglan 10s t&rminos,se tiene

Vcc - V,, - PIB(Rc + RE) - 1 8 , = 0
y resolviendo para I, dara
El resultado es muy interesante en cuanto a que el formato es muy similar alas ecuaciones
para I, obtenidas para configuraciones anteriores. El numerador es de nuevo la diferencia
entre 10s niveles disponibles de voltaje, mientras que el denominador es la resistencia de la
base mas 10s resistores del colector y del emisor reflejados por beta. Por tanto, la trayectoria
de retroalimentaci6n da por resultado un reflejo de la resistencia Rc de regreso a1 circuit0 de
entrada, muy similar al reflejo de RE.
En general, la ecuacion para 1, ha tenido el siguiente formato:
V'
I, =
R, + PR'
con la ausencia de R' para la configuraci6n de polarizaci6n fija, R' = RE para la configuracion
de polarization en ernisor (con (P + I ) s B), y R' = Rc + RE para la configuraci6n de retroali-
mentacion del colector. El voltaje V'es la diferencia entre 10s dos niveles de voltaje.
En general. mientras m k grande sea PR' comparado con R,, menor sera la sensibilidad de lc
a las variaciones en beta. Obviamente, si PR' *
R, y R, + PR's PR', entonces
R
e JcR es independiente al valor de beta. Debido a que R' nomalmente es mayor para la confi-
guracion de retroalimentaci6n de voltaje que para la configuraci6n de polarizaci6n en emisor,
la sensibilidad a las variaciones en beta seri menor. Desde luego, R' es cero ohms para la
configuracion de polarizacion fija y por tanto bastante sensible alas variaciones en beta.
/:I I
Malla colectoremisor
La malla colector-emisor parala red de la figura4.34 se presenta en lafigura4.36. La aplicacion
de la ley de voltaie de Kirchhoff para la malla indicada en la direcci6n de las manecillas del
reloj dara por resultado
JERE + VcE + I i R , - Vcc = 0
=
Debido a que I: E Ic y que IE IC,se tiene
la cual es exactamente la obtenida para las configuraciones de polarizaci6n en emisor y de

figura 4.36 Malla colector-emisor
polarizaci6n por divisor de voltaje. para la red de la figura 4.34.
Determinar 10s niveles de reposo de JcQ y de VmQ para la red de la figura 4.37 EJEMPLO 4.11
'CC - 'BE
Ecuacion (4.41): I, =
R, + P(Rc + RE)
10 V - 0.7 V
-
250 k.Q + (90) (4.7 k n + 1.2 kR)
rQ fl
= PI, = (90) ( 1 1.91 PA)
'c, 8 =90
= 1.07 mA
VCEp = VCC- JC(RC+ RE)

1.2kQ
= 10V - (1.07 mA)(4.7 k n + 1.2 kC2)
= 1OV - 6.31 V 1
= 3.69 V F i 4.37 Red para el ejemplo 4.11.
4.6 Polarizacion de dc por rel~oalimentaci6nde voltaje

- -
EJEMPLO 4.12 Repetir el ejemplo 4.11 utilizando una beta de 135 (50% mas que en el ejemplo 4.11).
Es importante observar en la solucion para I, en el ejemplo 4.1 I , que el segundo termino en el

denominador de la ecuaci6n es mayor que el primero. Recuerde que en uno de 10s analisis
anteriores, mientras mayor es este segundo termino comparado con el primero, menor sera la
sensibilidad a 10s cambios en beta. En este ejemplo, el nivel de beta se increments en 50%. 10
cual hara que aumente la magnitud de este segundo tCrmino aun mas comparado con el prime-
ro. Sin embargo, es m b importante observar en estos ejemplos que una vez que el segundo
termino es relativamente mas grande comparado con el primero, la sensibilidad a 10s cambios
en beta resulta ser significativamente menor.
Resolviendo para I, da
con VcEQ = Vcc - I,(R, + RE)

= 10 V - (1.2 mA)(4.7 kR + 1.2 kR)
Aunque el nivel de fi se increment6 50%, el nivel de ICpSnicamente se elev6 al 12.1%,

mieutras que el nivel de VcEQdecay6 aproximadamente 20.9%. Si la red fuera un disetio de
polarizaci6n fija, un increment0 del50% en P hubiera causado un aumento del50% en Ira.y
un cambia drhtico en la localizaci6n del punto Q.
EJEMPLO 4.13 Determine el nivel de I, y de V, para la red de la figura 4.38
+ + Figurn 4.38 Red para el ejemplo 4.13.

En este caso la resistencia de la base para el andisis en dc est4 compuesto de dos resistores con
un capacitor conectado a partir de la union con tierra. Para el modo de dc, el capacitor es
equivalente a un circnito abierto y RE = R ,+ R2.
Resolviendo para 1, se obtiene
Condiciones de saturation
Utilice la aproximaci6n de 1; = I, que es una ecuacion para la comente de saturacion, y resulta
ser la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarizacion en
emisor. Esto es
Antilisis por recta de carga

Proseguimos con la aproximaci6n I: = Ic y da par resultado la misma recta de cxga definida
para las configuraciones del divisor de voltaje y de polasizaci6n en emisor. El nivel de IBQserh
definido par la configuraci6n de polarizaci6n elegida.
4.7 DIVERSAS CONFIGURACIONES

DE POLARIZACION
Existen cienas configuraciones de polarizacion para BIT que no se asemejan a1 molde bbico
de las analizadas en las secciones previas. De hecho, existen variaciones en el disefio que
hubieran requerido mis piginas de las qne son posibles de ofrecer en nn libro de este tipo. Sin
embargo, el principal proposito en esta edici6n es el de hacer tnfasis en las caractensticas del
dispositivo que permiten un aniilisis en dc de la configuraci611, para establecer un procedi-
miento general hacia la solucion deseada. Para cada configuraci6n que hasta ahora se ha ana-
lizado, el primer paso es la derivation de una expresi6n para la comente de la base. Una vez
que se conoce la comente de la base, la comente del colector y 10s niveles de voltaje del
4.7 Diversas configuraciones de polarizaci6n

circuito de salida pueden elegirse pricticamente en forma directa. Pero esto no implica que
todas las soluciones tomar& la misma trayectoria, per0 si sugiere una ruta a seguir si se en-
cuentra una nueva configuracian.
El primer ejemplo explica c6mo el resistor de emisor se elimina de la configuraci6n de
retroalimentacian de voltaje de la figura 4.34. El anitlisis es muy similar, per0 requiere de la
eliminaci6n de RE de la ecuaci6n aplicada.
EJEMPLO 4.14 Para la red de la figura 4.39:

a) Determinar icQy Vck .
b) Encontrar VB,VC,VEy VBC.
Figura 4.39 RetroalimentaciBn en

colector con RE = 0 a.
Soluci6n
a) La ausencia de RE reduce la reflexi6n de 10s niveles resistivos s610 al de Rc y la ecnacion
para I, se reduce a
IB = Vcc - VBE
RE + BRc
- 20 V - 0.7 V 19.3 V
-
-
680 kR + (120)(4.7 kn) 1.244 MR
= 15.51 pA
IcQ = PI, = (120)(15.51 pA)
= 1.86 mA
= 'CC I$c
-
= 20 V - (1.86 mA)(4.7 W2)
= 11.26 V
V, = V,, = 0.7 V
V, = VcE = 11.26 V
V,=OV
V,, = V, - Vc = 0.7 V - 11.26 V
= -1056 V
En el siguiente ejemplo el voltaje aplicado esta conectado a la terminal del emisor y Rc

esta directamente conectada a la tierra. A1 principio,parece ser algo no ortodoxo y muy diferente
a 10s que se encontraron hasta ahora, pero una aplicaci6n de la ley de voltaje dc Kirchhoff a1
circuito base dari por resultado la coniente de base deseada.
Capihllo 4 Polarizaci6n en dc-BJT

Determinar Vc y V, para la red de la figura 4.40. EJEMPLO 4.15
Solucib
La aplicacion de la ley de voltaje de Kirchhoff en la direction de las manecillas del reloj para
la malla base-emisor darri por resultado
La sustitucion genera
El siguiente ejemplo utiliza una red denominada configuraci6n emisor-seguidor.Cumdo la

misma red se analizaen ac. se enconm6 que tanto las setiales de salida como la de entrada estAn en
fase (una siguiendo a la om) y que el voltaje de salida es ligeramente menor que la sefial aplicada.
Para el milisis en dc el colector se conecta a tiem y el voltaje se aplica en la terminal del emisor.
4.7 Diversas configuraciones de polarizadbn

EJEMPLO 4.16 Determinar VCE,e IE para la red de la figura 4.41
Rgura 4.41 Configuraci6n de colector comfin

(emisor-seguidor).
Solucib
La aplicaci6n de la ley de voltaje de Kirchhoff a1 circuito de entrada dara por resultado
-IBRB - VBE- I P E + VEE= 0

pero 1, = CB + l)IB
Y v,, - v,, - (P + lY#, - = 0
con IB = VEE- "E
RB + ( B + l)RE
Sustituyendo 10s valores queda
La aplicaci6n de la ley de voltaje de Kirchhoff al circuito de salida resultara
-VEE + IERE + VCE= 0

per0 1, = (P + 111,
Y VCEy= VEE - (B + l ) I $ E
= 20 V - (91)(45.73pA)(2 kn)
= 11.68 V
I, = 4.16 mA
Hasta ahora todos 10s ejemplos usan una configuracion de emisor comfin o de colector
comun. En el siguiente ejemplo se investiga la configuracion de base comun. En dicha situa-
cion el circuito de entrada se utilizari para determinar IE en lugar de 18. Despuks la comente
del colector queda disponible para realizar un anilisis del circuito de salida.
Determine el voltaje VcB y la corriente I B para la configuracion de base cornun de la EJEMPLO 4.17
figura 4.42.
Flgura 4.42 Configuracilrn debase cornfin.
La aplicaci6n de la ley de voltaje de Kirchhoff al circuito de entrada da
Sustituyendo 10s valores, se obtiene
La aplicacion de la ley de voltaje de Kirchhoff al circuito de salida da
-vcB + I$, - vcc = 0

vcB = Vcc - IcR, con Ic z I,
= 10 V - (2.75 mA)(2A k!2)
- -- ~ -
El ejemplo 4.18 utiliza una fuente doble y requiere de la aplicacion del teorerna de Thtvenin
para determinar las incognitas deseadas.
EJEMPLO 4.18 Especifique Vc y VB para la red de la figura 4.43
Solucian
La resistencia y voltaje Thkenin se calculan para la red a la izquierda de la terminal de la base,
como se muestra en las figuras 4.44 y 4.45.
Rgura 4.44 Determinacibn de R,,. Flgura 4.45 Determinaciirn de E,,.
R,.,,:
R,, = 8.2 kRll2.2 k R = 1.73 kR
I = v~~ + v~~ -- 20 v+ 20 v - 40 V
4 + 4 8.2 kS1 + 2.2 kR 10.4 kQ
Luego la red puede ser redibujada segiin se muestra en la figura 4.46, donde la aplicacion
de la ley de voltaje de Kirchhoff da por resultado
LI Figura 4.46 Sustitucibn del circuito
V, = -2OV equivalente de Thevenin.
Sustituyendo I, = (P+ I)/, da
4.8 OPERACIONES DE DISENO

Hasta ahora 10s analisis se enfocan al estudio de la? redes existentes. Todos 10s elementos estan
en su lugar, y s6lo es cuestion de resolver para determinar 10s niveles de comente y de voltaje
de la configuration. El proceso de diseiio es donde se especifican la comente ylo el voltaje, y
deben determinarse 10s elementos requeridos para fijar 10s niveles del diseiio. Este proceso de
sintesis requiere de una muy clara comprensi6n de las caracteristicas del dispositivo, las
ecuaciones bbicas para la red y un gran conocimiento de las leyes bbicas del anilisis de
circuitos, como la ley de Ohm, la ley de voltaje de Kirchhoff, y asi sucesivamente. En la
mayoria de las situaciones se reta a1proceso de pensamiento en un grado alto durante el proce-
so de diseiio, mucho mas que durante la secuencia de anAlisis. La trayectoria hacia la solucion
estA menos definida, y puede requerir de cierta cantidad de suposiciones bhicas que no se
tienen que hacer cuando simplemente se analiza una red.
4.8 Operaciones de diseiio

Es obvio que la secuencia de diseiio es sensible a 10s componentes que ya se han especifi-
cad0 y a 10s elementos que deben determinarse. Si se han especificado tanto el transistor como
las fuentes, el proceso de diseiio simplemente deteminara 10s resistores que se requieren para
un diseiio en particular. Una vez que se han decidido 10s valores te6ricos de 10s resistores,
normalmente se escogen 10s valores estandares comerciales mas cercanos, y se aceptan
cualesquiera de las variaciones debidas a la no utilizacibn de 10s resistores de 10s valores exactos.
Es cierto que se trata de una aproximaci6n viiida,considerandolas tolerancias que con frecuencia
se asocian a 10s elernentos resisdvos y a 10s parhetros de 10s transistores.
Si se deben determinar valores resistivos, una de las ecuaciones mas poderosas es
simplemente la ley de Ohm, de la siguiente manera:
En un diseiio particular, el voltaje a traves de un resistor a menudo puede determinarse a partir

de 10s niveles que se especificaron. Si existen especificaciones adicionales que definan el
nivel de coniente, la ecuaci6n (4.44) puede utilizarse para calcular la resistencia requerida.
Los primeros ejemplos demostraran la forma en que 10s elementos particulares pueden deter-
minaxse a parfir de los niveles especificados. Mis adelante se presenm6 un procedimiento
completo de diseiio para dos configuraciones comunes.
--- - ~ - --
EJEMPLO 4.19 Dadas las caractensticas del dispositivo de la figura 4.47a, determinar Vcc, RB y R, para la
configuraci6n de polarizaci6n fija de la figura 4.47b.
--
(a) (b) Figura 4.47 Ejemplo 4.19.
De la recta de carga
con
Los resistores de valores esthdar:
R, = 2.4 kn
R, = 470 W2
El uso de resistores de valores estindar dan
I, = 41.1 PA
la cual se encuentra dentro del 5% del valor especificado.
Dado IcQ= 2 mA y VcE, = 10 V, deteminar R, y Rc para la red de la figura 4.48. EJEMPLO 420
Flgura 4.48 Ejemplo 4.20
La ecuaci6n (4.44): -- VR, = vcc - Vc

Ic Ic
con Vc = VcE + V, = 10 V + 2.4 V = 12.4 V
Los valores esthdar comerciales m k cercanos a R, son 82 kn y 91 kR.Sin embargo, el

empleo de la combinaci6n en sene de 10s valores esthdar de 82 kQ y 4.7 kn.= 86.7 W2
resultm'a en un valor muy cercano al nivel de diseiio.
4.8 Operaciones de diseiio

EJEMPLO 4.21 La configuracion de polarizacion en emisor de la figura4.49 tiene las siguientes especificacio-
nes: IcQ = y c S s Ic,,
i =8mA,Vc=18VyP=110.DeterminarRc,REyRB.
con
Para 10s valores estindar:
El analisis que sigue presenta una tecnica para el diseiio de un circuito complete, pensado
para operar en un punto de polarizacion especifico. A menudo. las hojas de especificaciones
del fabricante ofrecen informaci6n sobre un punto de operacion sugerido (o regi6n de operaci6n)
para un transistor en particular.Ademk, 10s otros componentes del sistema conectados a una
etapa de amplificaci6n dada pueden definir tambitn la excursion de la comente, la excursion
del voltaje, el valor del voltaje de la fuente comun, y asi sucesivamente para el diseiio.
En la prictica real, muchos otros factores deben considerarse, porque pueden afectar la
selection del punto de operaci6n que se desea obtener. Sin embargo, por el momento nos
concentraremos en la determination de 10s valores de 10s componentes para encontrar un punto
de operaci6n especifico. El analisis estara limitado a las configuraciones de polarizaci6n en
emisor y a la de polarizacion por divisor de voltaje, aunque el mismo procedimiento puede
aplicarse a una variedad de otros circuitos de transistores.
Diseiio de un circuito de polarizaci6n con

retroalimentaci6n en el resistor de emisor
Considere primer0 el diseiio de 10s componentes de polarizacion de dc de un circuito
amplificador, que posee la estabilizacion mediante el resistor de emisor, igual que en la figura
4.50. El voltaje de la fuente y el punto de operacion se seleccionaron a partir de la informaci6n
que ofreci6 el fabricante sobre el transistor utilizado en el amplificador.
50 pF Figura 4.50 Circuito de poiarizacion
* * con estabilizacion en emisor

para consideration de diseho.
La selecci6n de 10s resistores de colector y emisor no pueden proceder directamente de

la information recitn especificada. La ecuacion que relaciona 10s voltajes alrededor de la malla
colector-emisor tiene dos incdgnitas, 10s resistores Rc y RE.En este momento se debe hacer un
juicio de ingenieria, como comparar el nivel del voltaje del emisor con el voltaje de la fuente.
Recnerde la necesidad de incluir un resistor del emisor a tierra para ofrecer un medio de
estabilizaci6n de la polarizaci6n de dc, de tal forma que el cambio de la comente del colector
debido a comentes de fuga del transistor y la beta del transistor no ocasionen un gran cambio
en el punto de operacion. Por 16gica, el resistor de emisor no puede ser demasiado grande,
porque su voltaje limita el rango de la excursi6n de voltaje colector-emisor (que debe obser-
varse cuando la respuesta en ac se analice). Los ejemplos examinados en este capitulo revelan
que el voltaje del emisor hacia tierra es por lo general de un cuarto a un dCcimo del voltaje de
la fuente. Elegir un caso conservador de un d6cimo permitirk calcular el resistor de emisor RE
y el resistor Rc de una manera parecida a 10s ejemplos recien completados. En el siguiente
ejemplo se desmolla un diseiio completo de la red de la figura 4.49 utilizando el criterio que
presentamos antes para el voltaje de emisor.
EJEMPLO 4-22 Determine 10s valores de 10s resistores para la red de la figura 4.50 para el punto de operacion
y el voltaje de la fuente de alimentacion.
Diseao de un circuito de ganancia de corriente estabilizada

Qndependiente de beta)
El circuito de la figura 4.51 ofrece estabilizacion tanto para 10s cambios por la coniente de
fuga como por la ganancia de comente (beta). Los cuatro valores de 10s resistores que mostra-
mos deben obtenerse para el punto de operaci6n especificado. El criterio de ingenieria para la
selection de un valor del voltaje del emisor VEse utiliza de la misma forma que las considera-
ciones previas de diseiio, porque guian hacia una soluci6n directa para todos 10s valores de 10s
resistores. Estos pasos del diseiio se muestran en el siguiente ejemplo.
F m 4.51 Circuito con ganancia en

coniente estabilizada Dara consideraciones
3
Determine 10s niveles de R,,R,,R, y RZpara la red de la figura 4.5 1 parael punto de operaci6n EJEMPLO 423
indicado.
- V, VcE - V, 20 V - 8 V - 2 V 10 V
R,=-- " R ~ -
-
- =-
Ic 'c 10 mA 10 mA
Las ecuaciones para el calculo de 10s resistores de base R , y R2 necesitarin de ciertos

anilisis. Usar el valor del voltaje de la base calculado aniba y el valor del voltaje de la fuente
proporcionara una ecuaci6n. pero existen dos incognitas,R, y R2. Se puede obtener una ecuaci6n
adicional entendiendo la operaci6n de estos dos resistores, al fijar el voltaje de base necesario.
Para que el circuito opere de manera eficiente se asume que la comente a travts de R , y R2
debe ser aproximadamente igual y mucho mayor que la comente de la base (par lo rnenos
10:l). Este hecho y la ecuaci6n del divisor de voltaje para el voltaje de base ofrecen las dos
relaciones necesarias para determinar 10s resistores de la base. Esto es,
(1.6 kR)(20 V)
V,, = 2.7 V =
R, = 1025 kR (use 10 kC2)
4.9 REDES DE CONMUTACION

DE TRANSISTORES
Aplicar 10s transistores no se limita unicamente a la amplificacion de sefiales. A traves de un
disetio adecuado pueden utilizarse como un intemptor para computadora y para aplicaciones
de control. La red de la%,it 4.52a puede emplearse como un inversor en 10s circuitos 16gicos de
las cornputadoras. Obstwese que el voltaje de salida V, es opuesto al que se aplico sobre la
base o a la terminal de entrada. Tambien obsemese la ausencia de una fuente de dc conectada
a1 circuito de la base. La ur,ica fuente de dc esti conectada a1 colector o lado de la salida, y para
las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la
setial aplicada, en este caso 5 V.
4.9 Redes de conmutaci6n de transistores

F m 4.52 Transistor inversor,
El diseiio ideal para el proceso de inversi6n requiere que el punto de operaci6n conmute
de cone a la saturation, pero a lo largo de la recta de carga descrita en la figura 4.52b. Para
estos prop6sitos se asurnid que Ic = IcEo = 0 mA cuando I, = 0 p A (una excelente aproximaci6n
de acuerdo con las mejoras de las tkcnicas de fabricaci6n1, como se muestra en la figura 4.52b.
Ademis, se asumirri que Vc, = VcEsa,= 0 V en lugar del nivel tipico de 0.1 a 0.3 V.
Cuando Vi= 5 V, el transistor se encontrari "encendido" y el diseiio debe asegurar que la
red est&saturada totalmente por un nivel de IB mayor asociado con la curva I B , que aparece
cerca del nivel de saturaci6n. La figura 4.52b requiere que IB > 50 pA. El nivel de saturaci6n
para la comente del colector y para el circuit0 de la figura 4.52a estA definido por
Los resultados del nivel de I, en la region activa justo antes de la saturation pueden aproxi-
marse mediante la siguiente ecuaci6n:
Por lo mismo, para el nivel de saturacion se debe asegurar que la siguiente condicion se
satisfaga:
Para la red de la figura 4.52b cuando Vi = 5 V, el nivel resultante de I, es el siguiente:
Comprobando la ecuaci6n (4.46) da
la cual es satisfecha. Es cierto que cualquier nivel de I, mayor que 60 pA pasara a travCs del
punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical.
Para V,= 0 V, I, = 0 pA,y dado que se esta suponiendo que Ic = lo = 0 mA.el voltaje cae
a travks de Rc como lo determino VRc = I$, = 0 V ,dando por resultado Vc = +5 V para la
respuesta indicada en la figura 4.52a.
Ademis de su contribution en 10s circuitos logicos de las computadoras, el transistor se
puede utilizar como un intemptor, si se emplean 10s extremos de la recta de carga. En la
saturacion la coniente Ic es muy alta y el voltaje VCEmuy bajo. El resultado es un nivel de
resistencia entre las dos terminales determinado por
lc,,,
y descrito en la figura 4.53.
ngura 4.53 Condiciones de

saturacion y la resistencia resultante
de la terminal.
Si se utiliza un tipico valor promedio de VCE, como 0.15 V da como resultado
el cual es un valor relativamente bajo y E 0 0 cuando se coloca en sene con resistores en el

rango de 10s kilohms.
4.9 Redes de conmutacibn de hansistores

b
f~ - - n
ngura 4.54 Condiciones de corte
y la resistencia resultante de la
I terminal
Para Vi= 0 V como lo vemos en la figura 4.54, la condici6n de corte ocasionari un nivel de
resistencia de la siguiente magnitud:
resultando en la equivalencia de circuito abierto. Para un valor tipico de IcEO = 10 p.4, la

magnitud de la resistencia de cone es
que se aproxima a la equivalencia de circuito abierto para muchas situaciones.
EJEMPLO 1 2 4 Determine RBy RCpara el transistor inversor de la figura 4.55 si Ic w, = 10 m.4.
Figura 4.55 lnversor para el ejemplo 4.24.
Solucion
En la saturaci6n:
"cc
'c,~,= -
Rc
asi que
Elija 1, = 60 p.4 para asegurar la saturaci6n. y utilizando

Seleccione R, = 150 kQ. el cual es el valor estindar. Luego
e 1, = 62 pA > ------- -
- 40 @,
4'
Por tanto. use R, = 150 kR y R, = 1 kQ.
Existen transistores que se les denomina rransisrores de conrnuracibn debido a la veloci-

dad con que cambian de un nivel de voltaje a otro. En la figura 3 . 2 3 ~10s periodos de tiempo
definidos como I,>.I,. I, y r/se proporcionan en funcion de la comente de colector. Su impact0
sobre la velocidad de respuesra de la salida del colector se define por larespuesta de la comente
de colector de la figura 4.56. El tiempo total necesario para que el transistor cambie del estado
"apagado" a1 "encenciido" esti desiznado como tencendidoy definido por
siendo r, el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de una

respuesta en la salida. El elemento de tiempo lr es el tiempo de subida del 10 al90% del valor
final.
Transistor "encendido" Transistor '%pasado"
J. J.
I
t
ngura 4.56 Deiinici6n de 10s intervalos de tiempo de una formade onda de pulso.
El tiempo total que requiere un trarsistor para cambiar del estado "encendido" a1 "apaga-
do" se le conoce como laparadoy se define asi
(4.48)
donde r, es el tiempo de alrnacenamiento y rfes el tiempo de bajada del90 a1 10% del valor
inicial.
4.9 Redes de conmutacion de transistores

Para el transistor de propdsito general de la figura 3 . 2 3 ~a Ic = 10 mA, se encuentra que
asi que rencendlda = t, + td = 13 ns + 25 ns = 38 ns

Y tapdpadad - r,
- + t l = 120 ns + 12 ns 13211s
Al comparar 10s valores anteriores con 10s siguientes parametros de un transistor de conmutacion
BSV52L, se observa una de las razones para elegir un transistor de conmutacidn cuando surge
la necesidad de este.
El arte de la localization de fallas es un tema tan amplio. que no puede ser cubieno un rango
tan lleno de posibilidades y de tecnicas en unas cuantas secciones de un libro. Sin embargo, un
practicante debe estar enterado de unas cuantas maniohras y medidas que pueden aislar el irea
de problema, y posiblemente encontrar una solucidn.
Es muy obvio que el primer paso para poder resolver un problema en una red es entender
el ~om~ortarniento de la misma y teneralguna idea de 10s niveles de voltaje y coniente esperados.
Para el transistor que esti en la regidn activa el nivel dc mesurable mas importante es el voltaje
emisor-base.
Para un transistor "encendido" el voltaje V,, debe estar en la vecindad de 0.7 V.

Las conexiones adecuadas para medir V, aparecen en la figura 4.57. ObsCrvese que
la punta de prueba roja (positiva) se encuentra conectada a La base para un transistor npn y la
negra (negativa) a1 emisor. Cualquier lectura totalmente diferente del nivel esperado de m i s o
menos 0.7 V, como 0 V, 4 V o 12 V, o si es negativo el valor se debe sospechar de 61; por lo
mismo, es mejor verificar las conexiones del dispositivo o la red. Para un transistorpnp pueden
usarse las mismas conexiones, pero debe esperarse una lectura negativa.
~07vsi Un nivel de voltaje de igual importancia es el voltaje del colector al emisor. Recuerde las
-0.3 v c;e caractensticas generales de un BJT,con 10s niveles de VcEen lavecindad de 0.3 V que sugieren
un dispositivo saturado, una condiciivn que no debe existir a menos que se este usando como
E
intemptor. Sin embargo:
Para el amplificador fpico a transistor que estir en la regibn aetiva, VCEesta por lo
general entre el 25 y el 75% de Vcc.
"lit - Para Vcc = 20 V una lectura de V, entre 1 y 2 V o entre 18 y 20 V como se mide en la
ngura 4.57 Verification dei nivei figura 4.58, es cieno que es un resultado fuera de lo comlin, y a menos que se conozca otro
dc de VBE disefio para esta respuesta, deben investigarse tanto el disefio como la operaci6n. Si VcE= 20 V
(con Vcc = 20 V) existen por lo menos dos posibilidades: o bien el dispositivo (BJT) estrl
91' ., I
0.3 V = saeraci6n
~
O V = estado de -no c i ~ u i t o
ode conexi6n ~ o b r e
o mar
u
Normalmentc unos cuanior volts
Rgura 4.58 Verificaci6n dei nivel

dc de V,.
dafiado y tiene las caracteristicas de un circuit0 abierto entre las terminales del colector y v,, = 20 v
del emisor. o bien una conexion en la malla del circuito del colector-emisor o base-emisor
esta abiena como en la figura 4.59, haciendo I, 0 mA y VRc = 0 V.En la fisura 4.59 la +
punta de p ~ e b negra
a del volmetro esta conectada a la tierra comun de la fuente y la roja a
la terminal inferior del resistor. La ausencia de una corriente del colector y de la caida de
::T
voltaje resultante a traves de Rc Clara" por resultado una lectura de 20 V. Si el medidor esti
conectado a la terminal del colector del BJT, la lectura serii de 0 V, porque V,, esta blo-
queado del dispositivo activo por un circuito abierto. Uno de 10s errores m i s comunes en
la experiencia de laboratorio es el uso del valor err6neo de la resistencia para un disefio
dado. Imagine el impact0 del uso de un resistor de 680 R para R, en lugar del valor de
disefio de 680 kR. Para Vcc = 20 V y una configuration de polarizacion fija. la corriente
de base resultante seria /
I
20 V - 0.7 V
IB = = 28.4 mA
680 R Figura 4.59 Efecto de una
conexion pobre o un dispositivo
en lugar del valor deseado de 28.4 PA, juna diferencia significativa! dailado.
Una corriente base de 28.4 mA es cierto que colocaria al disefio en una region de
saturation y es posible que se dafie el dispositivo. Ya que 10s valores reales de los resistores
a menudo son diferentes de 10s valores de 10s codigos de color nominales (recuerde que
los valores de tolerancia de 10s resistores), es una buena inversion de tiempo hacer la
medicion de un resistor antes de insertarlo en la red. El resultado serii tener valores reales
mas cercanos a 10s niveles teoricos y cierta seguridad de que el valor correcto de la resis-
tencia se utiliza.
Hahri momentos en que suigira la frustration. Se habra verificado el dispositivo en un
trazador de curvas u otro instrumento para probar BJT y parecera correcto. Todos 10s niveles
de los resistores parecen adecuados, las conexiones se ven solidas y se ha aplicado la fuente
adecuada de voltaje, iqu&sigue? Ahora, la persona encargada de resolver el problema debe
esforzarse para lograr un mayor nivel de sofisticacion. podr ria ser que la conexion interna
entre el cable y la conexion final de una punta esti daiiada? iCuantas veces el simple hecho
de tocar una punta crea una situation "correcta o incorrecta" entre las conexiones? Quiz6 la
fuente fue encendida y ajustada en el voltaje correcto, pero el control de limitation de co-
mente se dejo en cero, evitando el nivel adecuado d e corriente segfin lo demanda el disefio
de la red. Obviamente, mientras m L sofisticado es el sistema, mas extenso el rango de
posibilidades. En cualquier caso, uno de 10s mitodos mas efectivos para verificar la opera-
ci6n de una red es probando varios niveles de voltaje respecto a la tierra y a1 conectar la
punta de pmeba negra (negativa) de un volmetro a tierra y "tocando" las terminales impor-
tantes con la punta de prueba roja (positiva). En la figura 4.60, si la punta roja se conecta
directamente a Vc,, se deben leer VCc volts, porque la red tiene una tierra comun para la
fuente y 10s componentes de la red. En V, la lectura debe ser menor por la caida a travCs de
R, y V, debe ser menor que Vc por el voltaje colector emisor VcE.La falla en cualquiera "CC
de estos dos puntos siwe para registrar lo que podna parecer un nivel razonable y ser
autosuficiente para definir la falla o el elemento defectuoso. Si V R cy V R cson valores razo-
nahles pero V,, = 0 V,existe la posibilidad de que el BJT este dafiado y presente un equiva-
lente de cono circuito entre las terminales del colector y del emisor. Antes dijimos que si VcE
registra un nivel de aproximadamente 0.3 V, como seiiala VCE= VC - V E (la diferencia entre
10s dos niveles como se midi6 miba), la red puede estar saturada con un dispositivo que est6
o no defectuoso.
Pareceria obvio, a partir del analisis anterior, que la seccion de volmetro de un VOM
o DMM es muy importante en el proceso de localizaci6n de fallas. Por lo general, 10s
niveles de corriente se calculan a partir de 10s niveles de voltaje a traves de 10s resistores,
en lugar de "romper" la red para insertar la seccion de miliamperimetro de un multimetro.
En 10s diagramas grandes se ofrecen 10s niveles especificos de voltaje respecto a la tierra,
para facilitar la verification e identification de las posibles areas d e problemas. Para las Figurn4,60 Veriiicacidn de los
redes cubienas en este capitulo se deben considerar 10s niveles tipicos dentro del sistema, ,,iveies de voltale respecto a
como lo definio el potencial aplicado y la operaci6n general de la red. tierra.
4.10 Tknicas para la localization de fallas 187

El proceso de localizaci6n de fallas es una verdadera pmeba para comprender claramente
el componamiento adecuado de una red y su habilidad para aislar las &reas problemiticas
utilizando unas cuantas medidas bbicas con 10s instrumentos apropiados. La experiencia es la
clave, y esta vendra unicamente con la exposicion continua a 10s circuitos practices.
EJEMPLO 425 Es importante basarse en las lecturas ofrecidas en la figura 4.61 para detenninar si la red esti
operando adecuadamente, y si no lo esti, encontrar la posible causa.
& Rgura 4.61 Red para el

ejemplo 4.25.
Los 20 V en el colector revelan inmediatamente que Ic = 0 mA, debido a un circuito abierto o

a un transistor que no esta operando. El nivel de VR8= 19.85 V tambien revela que el transistor
esta en "apagado" porque la diferencia de Vcc - VRh= 0.15 V es menor que la necesaria para
encender el transistor y proporcionar algun voltaje para VE.Si se asume una condici6n de con0
circuito desde la base a1 emisor, se obtiene la siguiente comente a traves de R,.
la cual asemeja a la obtenida de
Si la red se encontrara operando de manera adecuada, la comente de base deherla ser
Por tanto, el resultado es que el transistor esta daiiado en una condicidn de corto circuito entre
la base y el emisor.
EJEMPLO 426 Basindose en las lecturas que aparecen en la figura 4.62, determinar si el transistor se encuen-
tra"encend'idon y si la red esta operando de manera corrects.
Si nos basamos en 10s valores de 10s resistores R , y R? y la magnitud de Vcc, el voltaje V, =
4 V parece adecuado (y de hecho lo es). Los 3.3 V en el emisor son el resultado de una caida de
0.7 V a travis de la union base-emisor del transistor lo que sugiere un transistor "encendido".
Sin embarxo. 10s 20 V en el colector revelan que lc = 0 mA. aunque la conexion a la fuente
debe ser "solida" o 10s 20 V no aparecerian en el colector del dispositivo. Existen dos posibi-
lidades: o bien puede existir una conexion pobre entre Rc y la terminal del colector del transis-
tor. o el transistor tiene abierta la union base-colector. Primero se verifica la continuidad en la
union del colector utilizando un 6hmetro. y si esti bien. debe verificarse el transistor usando
uno de 10s mitodos descritos en el capituio 3.
4.1 1 TRANSISTORES PNP lFigura 4.62 Red para el ejemplo 4.26.
Hasta ahora. el analisis se ha limitado totalmente a 10s transistores npn para asegurar que el
anilisis inicial de las configuraciones basicas sean lo mis claras posible y simplificadas para
no intercambiar entre 10s tipos de transistores. Por fortuna. el analisis de 10s transistores pnp
sigue el mismo patron que se establecio para 10s transistores npn. Primero se calcula el nivel de
I,, sexuido por la aplicacion de las relaciones adecuadas de 10s transistores para determinar la
lista de las cantidades que se ignoran. La unica diferencia entre las ecuaciones resultantes para
una red en la que se reemplazo un transistor npn por un transistor pnp es la seiial asociada con
las cantidades en particular.
Como se observa en la figura 4.63. la nolacion de doble subindice continiia de manera
normal. como ya se menciono. Sin embargo. las direcciones de las corrientes se invirtieron
para reflejar las direcciones reales de conduccion. En caso de que se utilicen las polaridades
definidas de la figura 4.63, tanto V,, como VcEseran cantidades negativas.
La aplicacion de la ley de voltaje de Kirchhoff a la malla base-emisor darli por resultado la
siguiente ecudci6n para la red de la figura 4.63:
La sustituci6n de Ic = ( p + 1)1, y soluci6n para I, da por resultado
La ecuacion resultante es la misma que la ecuacion (4.17) except0 por el signo para VBE.
Sin embargo, en este caso VBE= -0.7 V y la sustituci6n de 10s valores resultara el mismo signo Figura 4.63 Transistor pnp en
para cada termino de la ecuacion (4.49) y la ecuacion (4.17). Considere que la direction de I , una configuraci6nde
ahora se definio como opuesta para un transistor npn, segin la figura 4.63. estabilizacion en emisor.
Para Vc, la ley de voltaje de Kirchhoff se aplica a la malla colector-emisor, dando por
resultado la siguiente ecuacion:
Sustituyendo I, r Ic da
La ecuacion resultante tiene el mismo formato que la ecuacion (4.19). per0 el signo antes
de cada tennino en el miembro de la derecha ha cambiado. Debido a que Vcc sera mayor que
la magnitud dei ttrmino subsiguiente, el voltaje VcE tendra un signo negative, como se pudo
observar anteriormente.
4.1 1 Transistores pnp

-< -
EJEMPLO 427 Calcule VcE para la configuracion de polarizaci6n por divisor de voltaje de la figura 4.64.
Figura 4.64 Transistor pnp en una

configuracihn de palarizacihn por divisor
de voltaie.
Solucion
Probando la condition
PRE 2 IOR,
da pot resultado (120)(1.1 k n ) 2 lO(10 kR)
132 kR 5 100 kR (satisfecha)
Si se resuelve para V, se tiene
Obdmese la similitud en el formato de la ecuaci6n con el voltaje resultante negativo para V,.
La aplicacion de la ley de voltaje de Kirchhoff alrededor de la malla base-emisor genera
+VB - VBE - VE = 0
Y v, = v, - V,,
Sustitnyendo 10s valores, se obtiene
N6tese c6mo en la ecuacion anterior se utiliza la notacion de subindice sencillo y doble. Para
un transistor npn la ecuaci6n VE = V, - VBEseria exactamente la misma; la unica diferencia
aparece cuando se sustituyen 10s valores.
La coniente
Para la malla colector-emisor:
Sustituyendo I, - Ic y acomodando 10s t6rminos. se tiene

vcE = -vcc + Ic(Rc + RE)
Sustituyendo 10s valores, da
V, = -18 V + (2.24 mA)(2.4 kQ + 1.1 kR)

= -18 V + 7.84 V
= -10.16 V
La estabilidad de un sistema es una medida de la sensibilidad de una red bacia las vaiaciones
en sus parametros. En cualquier amplificador que utiliza un transistor, la corriente del colector
I, es sensible a cada uno de los siguientes parimetros:
p: se incrementa con el aumento en h temperatura
I V,, / :decrece aproximadamente 7.5 mVpor incremento en grado Celsius ('C) en la
temperatura
bo(corriente de saturacihn inversa): dnplica su valor par cada 10 "Cde incremento
en la temperatura
Cualquiera o todos estos factores pueden causar que el punto de polarizaci6n cambie del
punto de operacion diseiiado. La tabla 4.1 describe la forma en que ICo y VBEcambiaron con
el incremento en la temperatura para un transistor en particular. A temperatura ambiente (cerca
de 25 'C) Ice = 0.1 nA, mientras que a 100 OC (punto de ebullition del agua) ICoes aproxima-
damente 200 veces mayor a 20 nA. Para la misma variation en temperatura, P se increment6
de 50 a 80 y VBEcay6 de 0.65 a 0.48 V. Recuerde que I, es muy sensible al nivel de VHE.
especialmente para 10s niveles mas all&d d valor del umbral.
TABLA 4.1 Variacion de 10s panimetros de un transistor

de silicio con la temperatnra
El efecto de 10s cambios en la corriente de fuga (I,,) y la ganancia de comente (fg sobre el punto
de polarizacion de dc se demuestra par las caractensticasde colector para emisor-comh de las-,if
4.65a y 4.65b. La fi,wa 4.65 muestra la foima como cambian las caractensticas de colector del
transistor desde una tempetawade 25 "C a una tempetawade 100 'C. Obsirvese que el incremento
si-acativo en la comente de fuga no solamente causa que las curvas se eleven sino que tambikn
existe un incremento en la beta,s e g n se observa a travCs del mayor espaciamiento enhr: las curvas.
Se puede especificar un punto de operacion mediante el dibujo de la recta de carga de dc
del circuito sobre la grifica de las caractensticas de colector, y notando la intersection de la
recta de carsa y la comente de base de dc establecida por el circuito de entrada. Se marca un
punto de forma arbitraria en la tigura 4.6% en 1, = 30 pA. Debido a que el circuito de polarizacion
fija proporciona una comente debase cuyo valor depende aproximadamente del voltaje de la
fuente de alimentacion y el resistor de la base, ninguno se ve afectado por la temperatura o el
cambio en la comente de fuga o en la beta, pero existira la misma magnitud de la comente de
base a altas temperaturas, segun se indica en la grifica de la figura 4.65b. Como lo muestra la
figura, dari por resultado el cambio del punto de polarizacion de dc a una mayor coniente de
colector y a un menor volraje colector-emisor en el punto de operaci6n. En el extremo, el
transistor no podria llevarse a saturacion. En cualquier caso, el nuevo punto de operacion
puede no ser satisfactorio y ocasionar una distorsion considerable debido al cambio del punto
de polarizaci6n. Un mejor circuito de polarizaci6n es el que estabilizari o mantendri la polari-
4.12 Estabilizacion de la polarizacion

Frgura 4.65 Cambia en el punto de polariraci6n de dc (punto Q) debido al cambio en la
ternperatura: a) 25'C: b) 100PC.
dad de dc establecida inicialmente, de forma que el amplificador puede utilizarse en un am-

biente de temperatura variable.
Factores de estabilidad, S(Zc,), S(V& y Sm

Se definio un factor de estabilidad S para cada uno de 10s parametros que afectan la estabilidad
de la polaridad. segun se lista a continuacion:
En cada caso el simbolo delta (A) significa un cambio en dicha cantidad. El numerador de cada
ecuacion es el cambio en la corriente del colector, segun se establecio mediante el cambio de
la cantidad en el denominador. Para una configuraci6n en particular, si un cambio en lco
no puede producir un cambio significative en I,, el factor de estabilidad definido por S(l,,) =
Al, IAI,, sera muy pequeiio. En otras palabras:
Las redes que son rnuy estables y relativamente insensibles a las variaciones en la
temperatura tienen bajos factores de estabilidad.
Pareceria mas apropiado en algunas ocasiones considerar las cantidades definidas por las
ecuaciones (4.51 a 4.53) como 10s factores de sensibilidad porque:
Mientras mas alto es el factor de estabilidad, mayor sensibilidad tendrir la red a Ins
variaciones de dicho parametro.
El estuaio de 10s factores de estabilidad requiere de: conocimiento del c.dlculo diferencial.
Sin embargo, el proposito aqui es revisar 10s resultados del anilisis matemitico y realizar una
evaluaci6n total de 10s factores de estabilidad para las configuraciones de polarizaci6n m i s
comunes. Gran cantidad de literatura referente a este tema esti disponible. y si el tiempo lo
permite se le propone leer mas acerca del tema.
S(1cJ:
CONHGURACIONDE POLARIZACION EN EMISOR
En anilisis de la red para la configuraci6n de polarizacion en emisor darli por resultado
(4.54)
Para R,/ R, 9 (p+ I). la ecuacion (4.54) se reducira a la siguiente:
seghn se indica en la grafica de S(I,,) en funcion de R, /RE en la figura 4.66.
Figura 4.66 Variacien dei factor

de estabilidad S(l& con el
cociente de resistor R,/R, para la
conliguracion de polarizacion en
ernisor
Para R, / R Ee I , la ecuacion (4.54) se aproximara al siguiente nivel (segun se muestra en

la figura 4.66):
revelando que el factor de estabilidad se acercara a su nivel mas bajo mientras RE se vuelve lo
suficientemente grande. Sin embargo, considere que un buen control de la polarizaci6n nor-
malmente requiere que R B sea mayor que R,. Por tanto, el resultado es una situaci6n donde 10s
mejores niveles de estabilidad estin asociados con un criterio pobre de disefio. Obviamente,
debe existir un cornpromiso que satisfaga tanto a la estabilidad como alas especificaciones de
polarizacion. Es importante observar en la figura 4.66 que el valor mas bajo de S(l& es 1,
revelando que Ic siempre se incrementara a un ritmo igual o mayor que I,,.
Para el rango donde R,/R, fluctua entre 1 y (P + I), el factor de estabilidad se encontrar5
determinado por
4.12 Estabilizacion de la polarizacidn

segdn se muestra en la figura 4.66. Los resultados revelan que la configuration de polarizaci6n
en emisor es muy estable cuando la relaci6n de R, 1 RE es tan pequeiia como sea posible, y es
menos estable cuando dicha relaci6n se acerca a (P+ 1). 1
EJEMPLO 428 Calcular el factor de estabilidad y el cambio en Ic desde 25 "C hasta 100 % para el transistor
definido por la tabla 4.1 para los siguientes arreglos de polarizaci6n en emisor.
a) R, I RE = 250 (R, = 250RE).
b) R, I RE = 10 (R, = ]OR,).
c) R,lRE=O.Ol(RE=lOORB).
Solucion
-
1 250 25 1
51 + 250 301
4253
la cual empieza a acercarse al nivel definido par + 1 = 51
AIc = [S(l,o)l(Ncl,,) = (42.53)(19.9 nA)
E 0.85 pA
= 1.01
la cual se encuentra muy cercana al nivel de 1 del pronostico si R,IRE <I
El ejemplo 4.28 revela como 10s niveles m b bajos de Ico para el transistor BJT modemo
mejoraron el nivel de estabilidad de las confi,waciones de polarizaci6n bisicas. Aun cuando el
cambio en lces considerablementediferente en un circuit0 con una estabilidad ideal (S = l), de uno
con un factor de estabilidad de 42.53.el cambio en I, de una comente en dc que se fij6,por ejemplo,
en 2 mA, seria de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente
pequeiio como para que lo ignoren la mayoria de las aplicaciones.Alpnos transistores de potencia
exhiben mayores comentes de fuga, per0 para la mayor parie de 10s circuitos amplificadores 10s
niveles m b bajos de Icohan tenido un impact0 muy positivo sobre la cuesti6n de la estabilidad.
Para la configuraci6n de polanzaci6n fija, si se multiplican el numerador y el denomina-

dor de la ecuacion (4.54) por RE y se hace a RE = 0 R . resultara la siguiente ecuacion:
(4.58)
Obsimese que la ecuaci6n resultante asemeja el valor miximo para la configuracidn de
polarizacion en emisor. El resultado es una configuraci6n con un factor de estabilidad pobre y
una alta sensibilidad alas variaciones de Ice.
Configuracion de polarizacion por divisor de voltaje

Recuerde de la secci6n 4.5 el desarrollo de la red equivalente de Thevenin que aparece en la
figura 4.67, para la configuraci6n de polarizacion por divisor de voltaje. Para la red de la figura
4.67 la ecuaci6n para S(lco) es la siguiente:
Notense las similitudes con la ecuaci6n (4.54), donde se determino que XIm) tenia su
nivel mb bajo y la red tenia su mayor estabilidad cuando RE > R,. Para la ecuacion (4.59), la
condicion correspondiente es RE > RTho bien, R,,IRE debe ser tan pequeiio como sea posible.
Para la configuracion de polarizaci6n por divisor de voltaje_RTh
puede ser mucho menor que la
correspondiente Rg en la configuraci6n de polarizaci6n en emisor y aun asi tener un disefio
efectivo. ngura 4.67 Circuito equivalente
para la confiiguracicin de divisor
de voltaje.
Configuracion de polarizacion por retroalimentacion (RE= 0 Q)
En este caso,
Debido a que la ecuaci6n es similar en formato a la que se obtuvo para las configuraciones de
polarizaci6n en emisor y de polarizacion por divisor de voltaje_tambiin aqui pueden aplicarse
las mismas conclusiones respecto a la relacion de RB lRc.
Impacto fisico
El tipo de ecuaciones que se desarrollaron aniba, a menudo fallan en cuanto a proporcionar un
sentido fisico para el motivo, por el cual las redes se comportan de la forma en que lo hacen.
Ahora se sabe de 10s niveles relativos de estabilidad y coma la eleccion de 10s parimetros
puede afectar la sensibilidad de la red, pero sin estas ecuaciones quiza resulte dificil explicar
con palabras par qui una red es mas estable que oua. Los p k a f o s siguientes intentan llenar
este vacio auavis ciel uso de alsunas de las relaciones basicas asociadas con cada confi~uraci6n.
Para la configuracion de polarizacion fija de la figura 4.68a, la ecuaci6n para la corriente
de base es la siguiente:
con la comente del colector determinada por
Ic = PI, + (P + I)Ic, (4.61)
Si I, como se indica en la ecuacion 4.61 debe incrementarse debido a un incremento en

Ice, no existe nada en la ecuacion para I, que intente compensar este increment0 que no se
desea en el nivel de corriente (suponiendo que V, permanezca constante). En otras palabras,
el nivel de lccontinuaria elevandose con la temperaura con I,, manteniendo un valor prictica-
mente constante; por lo mismo, seria una situaci6n muy inestable.
Sin embargo, para la configuraci6n de polarizaci6n en emisor de la figura 4.68b, un au-
mentoen Ic debido a un incremento en Im causara que el voltaje V, =IER,zIcRE se incremente.
El resultado seria una caida en el nivel de I,, seghn se determina en la siguiente ecuaci6n:
Fiyra 4.68 Revisinn de las redes
ee polarizaci6n y del factor de
estabiiidad S(lca). - (a1
Una caida en I.0 tendri el efecto de reducir el nivel de I,L a travCs de la acci6n del transistor.
y por 10 rnismo compensa la tendencia de I, a incrementarse por un aurnento en la ternperatura.
En total, la configuracion es tal que existe una reaccion hacia un increment0 en I,, que tendera
a oponerse a1 carnbio en las condiciones de polarizaci6n.
La confi,waci6n de retroalirnentacion de la figura 4 . 6 8 ~opera de la misrna forma que la
confi,wci6n de polarizaci6n en emisor cuando llegaa 10s niveles de estabilidad.Si 1, se incrementa
dehido al aumento en la ternperahua, el nivel de VRcse elevarA en la siguiente ecuaci6n:
y el nivel de I, se reduciri. El resultado es un efecto estahilizador como el descrito para la

configuracion de polarizaci6n en emisor. El lector debe estar enterado de que la accion descrita
amiba no sucede en una secuencia paso por paso. En su lugar. se trata de una acci6n sirnultanea
para mantener las condiciones de polarization establecidas. En otras palabras, en el misrno
instante en que I, empiece a incrementarse, la red captara el carnbio y tendra lugar el efecto de
balance0 que se describio antes.
La rn& estable de las configuraciones es la red de polarizaci6n por divisor de voltaje de la
figura 4.68d. Si se satisface la condici6n /3RE 9 ]OR,, el voltaje V8 pennanecera rezonable-
mente constante para 10s niveles cambiantes de Ic. ~l;oltaje base-emisor de la configuraci6n
esta determinado por V, = V, - VE. Si I, se incrernenta, V, aumentara corno se rnenciona
arriba, y para un V, constante el voltaje V, caera. Una caida en V, establecera un nivel bajo
de I,, que tratara a su vez de compensar el nivel de aumento de Ic.
S(VB3:
El factor de estabilidad definido por
resultara en la siguiente ecuacion para la configuracion de polarizaci6n en ernisor:
Sustituyendo RE = 0 R, como ocume con la configuracion de polarizaci6n fija, dara por

resultado
Capitulo 4 Polarization en dc-BJT

La ecuacion (4.64) puede escribirse de la siguiente forma:
Sustituyendo la condicion (P + 1) + Rg iREresultari la sisiente ecuacion para S(V,,):

(4.67)
revela que mientras mas zrande sea la resistencia RE.menor serd el factor de estabilidad y mas
estable el sistema.
Determine el factor de estabilidad S(V,,) y el cambio en lc desde 25 "C basta 100 "C para el EJEMPLO 4 2 9
transistor seaahdo en la tabla 4.1 para 10s siguientes arreglos de polarizacion.
a) Polarizacion fija con R, = 240 kR y B = 100.
b) Polarizacion en emisor con R, = 240 kR, RE = 1 kR y P = 100.
c) Polarizacion en emisor con R, = 47 kR, RE = 4.7 kR y B= 100.
a) La ecuacion (4.65): S(VBE) = -

P
-
R*
+
b) En este caso, (p + 1) = 101 y Rg i RE = 240. La condicion (P + 1) RBiREno esti satis-
fecha. y no permite el uso de la ecuacion (4.67) y requiere del uso de la ecuacion (4.64).
La ecuacion (4.64): S(VBE) =

-B
R, + (B + 1) RE
la cual es aproximadamente 30% menor que el valor de polarizaci6n fija debido al tbrmino
adicional ( p + l)RE en el denominador de la ecuaci6n S(V,,).
C) En este caso,
(p + 1) = 101 + 2 = -= 10 (satisfecha)
RE 4.7 kR
4.12 Estabilizaci6n de la polarizacion
1
La ecuacion (4.67): S(VBE) = --
RE
En el ejemplo 4.29 el incremento de 70.9 pA tendri un impact0 en el nivel de I, . Para una

situation donde ICo= 2 mA, la corriente resultante del colector aumentara a
IcQ= 2 mA + 70.9 PA
= 2.0709 mA
un incremento de 3.5%.
Para la configuracion por divisor de voltaje el nivel de RBse cambiari aR,, en la ecuacion
(4.64) (segun se definio en la figura 4.67). En el ejemplo 4.29, a1 utilizar una de R - 47 kQ
8-
resulta ser un diseiio cuestionable. Sin embargo, sera R,, para la configuracion del dlvisor de
voltaje; sin embargo, puede ser de este nivel o uno menor y todavia mantener buenas
caractensticas de diseiio. La ecuaci6n resultante para S(VBE)para la red de retroalimentacion
serii similar a la de la ecuaci6n (4.64) con RE reemplazada por Rc.
so:
El ultimo factor de estabilidad que se investigara es el de S(P). El desarrollo matemstico
es mis complejo que el que se enconuo para S(ICO)y para S(VBE),como lo da a entender la
siguiente ecuacion para la configuracion de polanzacion en emisor:
La notacion I,, y PI se utiliza para definir sus valores bajo un conjunto de condiciones de
red, mienuas que la notaci6n p, se usa paradescribir un nuevo valor de beta como lo establecen
causas como un cambio en temperatura,la variation d e b del rnismo transistor o un cambio de
transistores.
-- - -
EJEMPLO 430 Calcule I a una temperatura de 100°C e I, = 2 mA a 25 'C. Utllice el translstor descrlto
C@
en la tabla 4.1, donde PI = 50 y P2 = 80 y un &ciente de resistencia RBIRE de 20.
En conclusion, la comente del colector cambi6 de 2 mA a una temperatura ambiente a 2.25
mA a 100 O C , representando un cambio de 12.5%.
La configuracion de polarizaci6n fija esta definida por S(P) = I,, ID, y la RE de la ecuaci6n
(4.68) puede reemplazarse par R1., para la configuracion del divisor de voltaje.
Para la configuracidn de retroalimentacion en colector con RE = 0 Q,
Resumen
Ahora que se presentaron tres factores de estabilidad imponantes, el efecto total sobre la co-
rriente del colector puede calcularse utilizando la siguiente ecuacion:
uc= S(lco)Mco + S(VBt)AllgE + S(BAP (4.70)
Al principio, la ecuacion puede parecer muy compleja, pero tome en cuenta que cada
componente so10 es un factor de estabilidad para la configuracion multiplicado por el cambio
resultante en un parimetro entre 10s limites de inter& de temperatura. Ademas, la Mc que debe
determinarse simplemente es el cambio en Ic a partir del nivel a una temperatura ambiente.
Par ejemplo. si se examina la configuracion de polarizacion fija, la ecuacidn (4.70) se
conviene en la siguiente:
despues de sustituir 10s factores de estabilidad como se derivo en esta seccibn. Ahora, se usara
la tabla 4.1 para encontrarel cambia en la comente del colector para un cambio de temperatura
desde 25 C ' (temperatura ambiente) a 100 "C (el punto de ebullici6n del agua). Para este rango
la tabla revela que
iU,, = 20 nA - 0.1 nA = 19.9 nA
AV,, = 0.48 V - 0.65 V = 4 . 1 7 V (obsirveseel signo)
Empezando con una comente de colector de 2 mA con una RE de 240 kR, el cambio
resultante en 1, debido a un increment0 en la temperatura de 75 "C es el siguiente:
el cual es un cambio significative debido principalmente al cambio en P. La comente de colector

aumento desde 2 mA a 3.236 mA, pero esto era esperado, en el sentido que se reconoce en el
contenido de esta seccion, que la configuracion de polarizacion fija es lade menor estabilidad.
Si se hubiera utilizado la configuracion mas estable del divisor de voltaje, con un cociente
de R,,lR,= 2 y RE = 4.7 Q, entonces
4.12 Estabilizacion de la polarizacion

La coniente de colector resultante es de 2.077 mA o esencialmente 2.1 mA, comparada
t
con 10s 2.0 mA a 25 "C. La red es obviamente mucho mas estable que la con 1guraci6n de
polarizaci6n fija, como se se1ial6 en anilisis anteriores. En este caso S(P) no paso por encima
de 10s otros dos factores, y 10s efectos de S(VeE)y de S(lco) fueron por igual muy importantes.
A temperaturas mayores 10s efectos de S(lco) y de S(V& seriin mayores que para S(/3j para el
dispositivo de la tabla 4.1. Para temperaturas abdjo de 10s 25 "C I , disminuirii con niveles
crecientes de temperaturas negativas.
El efecto de S(I,,) en el proceso de diseiio se convierte en una preocupacion menor,
debido a las mejores tecnicas de manufactura que continuan disminuyendo el nivel de Im =
loo. TambiCn debe mencionarse que para un transistor en particular la variacion en 10s niveles
de y VBEde un transistor a otro en un lote es casi despreciable, comparada con la variacion
en beta. Ademb. 10s resultados del anilisis anterior sustentan el hecho de que para un buen
disetio estable:
El cociente R, I RE o RTh1RE debe ser lo mas pequeiio posible con las debidas
consideraciones en todos 10s aspectos del diseiio, incluyendo la respuesta en ac.
Aunque el analisis anterior puede resultar confuso porque las ecuaciones son muy com-
plejas para algunas de las sensibilidades, el prop6sito es desarrollar un alto grado de precau-
ci6n sobre 10s factores que se involucran en un buen diseiio y para estar mas cerca de 10s
parametros de 10s transistores y el impact0 que ejercen sobre el funcionamiento de la red. El
anhlisis de las secciones anteriores fue para las situaciones idealizadas con valores invariables
de parimetros. Ahora, se debe estar consciente de c6mo puede variar la respuesta en dc del
disetio con las variaciones de 10s parimetros de un transistor.

Esta seccion contiene un anilisis de la red del divisor de voltaje del ejemplo 4.7 y se necesita
recumr tanto a BASIC como a PSpice. Ademb, proporciona una excelente oportunidad para
comparar las ventajas relativas de cada uno.

La red del ejemplo 4.7 se ha redibujado en la figurz 4.69 con 10s nodos esco,oidos para el
anilisis PSpice. El archivo de entrada aparece en la figura 4.70. Notese que todos 10s parimetros
se definieron entre 10s nodos indicados, asumiendo a1 primer nodo como el de mayor potencial.
El formato del enunciado del transistor es su entrada .MODEL como lo setialamos en el capitulo
3. Si las cantidades especificas como I ( R C ) = IRc = Ic y V(3.4) = Vc.se requieren en lugar de
un simple listado de todos 10s voltajes nodales. debe aiiadirse un enunciado de control .DC
como se indica. En el enunciado .DC se especifica la fuente a1 nivel necesario. Si se repiten 10s
22 V como en este caso, el anilisis linicamente se hari en este nivel. Si el segundo nivel es
distinto, el paquete desarrollara el anilisis a cada nivel en y entre 10s dos niveles utilizando un
F G4.69~ Red para ser increment0 definido como la entrada siguiente, en este caso 1 V. Sin embargo, debido a que 10s
analizada utilizando PSpice 22 V se repiten en este enunciado de control .DC, se requiere el 1 V para completar el formato
DC Biasing of BJT
VCC 2 0 22v
-Fig.
Rl 2 1 39K
R2 1 0 3.9K
RC 2 3 10K
RE 4 0 1.SK
CE 4 0 SOUF
Q l 3 1 4 W
.HODEL QN NPN(BF-140 IS-
.MI vcc 22 22 1
Figura 4.70 Archivo de entrada .PRINT DC I(RC) V ( 3 , 4 )
para el anQisis con PSpice de la .OPTIONS NOPAGE
red de la figura 4.69. .END
200 Capitulo 4 Polarization en dc-EWI

~. .,------ .
..--..c~~.,..':':.;.,o:
". ...
oc B i a s i n g of 87T - Pig. 4.69 . ..* . ....
.*.* c r y O~cnrpnow , .
. >,...
: _ - .,
.,.
, > .
. . ,.,..>
~
,
,
:
a
.,., ,- .- : ., .. . ,
+*+*.*w*u+****r++*r~***b***::*er*****..t*t*~t~*tltm~$u-~~,.
WX: 2 0 2 2 v
R1 2 139R
R2 1 0 3.9s
RC 2 3 10K
RE 4 0 1.S
CB 4 0 50UP
Q l 3 1 4 Q N
.UODE% QN RPII(BPs140 15-2SI5)
.DC VCC 22 22 1
.PRXWT DC I(=) V ( 3 . 4 )
.ORIMIS YOpnoE
.EIR)
I*.. BJT llODEL PMIIU1FPERG

all
Fwra 4.71 Archivo de salida para el analisis con PSpice de la red de la figura 4.69
de la instruction, pero se omite en la secuencia operational. La instrucciivn .PRINT puede

escribirse desputs para especificar las cantidades deseadas en el listado del arcbivo de salida.
El archivo de salida aparece en la figura 4.7 1 con la lista de parametros especificados del
modelo y 10s niveles que se desean de salida. Tanto para Icqcomo para V 10s resultados
CE e
obtenidos, utilizando PSpice, son una replica exacta con las soluciones del ejemplo 4.7. Esto
es,lcG = 8.512E44=0.8512 mA y Vck = 1.220Et01 = 12.2 V.
AnSisis con el centro de disefio PSpice para Windows

Con la misma tecnica descrita en el capitulo 2, la red de la figura 4.69 puede crearse sobre la
pagina esquernatica como se muestra en la figura 4.72. El transistor y el capacitor no aparecen
en redes anteriores, pero son pane de la biblioteca Get New Part. El capacitor se encuentra
listado en la bibliotecaanalogslb y el transistor Q2N2222 en la biblioteca evalslb. Observese
en evalslb que cuando se selecciona una pane, con el dispositivo apuntador (mouse), sobre el
Q2N2222, aparece uns descripcion (Description) arriba de la selecci6n en la caja de dialog0
Get Part. Recuerde que 10s VIEWPOINT (puntos de vista) se establecen a1 elegir la opciivn
vcc _tL
22v2
02h2222 1.2588
Figura 4.72 Presentacidn esquemitica

e de PSpice (Windows) de la figura 4.69.
4.13 Anidisis por computadora

desde la biblioteca specialslb. Cada VIEWPOINT se coloca con solo primir el b o t h iz-
quierdo del dispositivo apuntador. Para terminar el proceso oprima el botfon derecho del apun-
tador. La comente del colector sera recogida por la opcion IPROBE de la biblioteca specialslb,
como se muestra en la rama del colector de la red. Tome en cuenta que la comente que debe
captarse se situe en el circulo mas cercano a la curva intema. porque tsta significa la escala de
medicion.
En la figura 4.69 la beta del transistor es 140 y la coniente de saturation se ha inicializado
en 2E-15A. Una vez en el esquema, al oprimir el simbolo del transistor (solo una vez) y te-
cleando Edit, en la b m a de menli, apareceri una lista de opciones donde Model es una de
ellas. Se elige Model y apareceri una caja de dialogo Edit Model. Como hnicamente estamos
interesados en cambia la beta y establecer Is para esta red, se escoge Edit Instance Model
(elegir modelo ejemplo). Entonces se proporciona una lista para el transistor Q2N2222 y pueden
cambiarse Is (e Ise) a 2E-15 y Bf a 140. Una vez cambiados. se oprime OK y 10s parimetros de
la red han sido modificados.
Es muy probable que lamayoriade 10s usuanos de Windows coloquen primer0 10s resistores,
seguidos por el capacitor, transistor y la fuente de voltaje dc. Las lineas se captoran por lo general
al final para completar la red. Sin embargo, el resultado de dicha secuencia es que 10s nodos
tengan asignados valores numericos de acuerdo con la secuencia en que 10s elementos fueron
capturados, y las probabilidades serin que no concuerden con el valor numCrico asignado a cada
nodo en la figura 4.69. Sin embargo, las referencias de 10s nodos pueden cambiarse si se elige
Analysis y luego Examine Netlist (examinar lista). Lo mejor seria prever que la inhoducci6n de
un IPROBE requeriri de la introducci6n de un nodo adicional entre Vcc y la terminal del colector
del transistor. En este caso el nodo adicional(5) fue asignado para asegurar que las referencias de
10s nodos Sean las mismas que la figura 4.69. Los nlimcros asignados podrin cambiarse con una
secuencia insertldelete (insenariborrar) y registrar cuando se abandone la caja de dialogo.
Antes de simular el progama. debe estar seguro de que Probe Setup (inicializacion de la
prueba) bajo Analysis no esti inicializada para ejecutar automaticamente Probe aesputs de
la simulacion. Esto le ahormi tener que involucme con la respuesta de Probe antes de ver el
archivo de salida. La respuesta de Probe se examinaxi en el capitulo 8 cuando se analice un sistema
enac.lasimulac%n& lareddaraporresu1tade el archivo de salidade lafigura4.73 .El archivo de
la figum 4.73 es una version cortada y pegada para permit3 una concentraci6n de 10s elementos mas
importantes del archivo. ObsCrvese que la lista neta esquematica (Schematics Netlit) tiene las
mismas referencias de nodos que la figura 4.69 para cada elemento, y que el transistor se encuenna
hstado en la secuencia3-1-4 (colector,base,emisor) como lo requiere la version DOS. Los pwimebos
del modelo BJT (BJT MODELPARAMETERS) es un listado de 10s parimenos m& importantes
que definen a1 transistor Q2N2222. Notese que IS es 2E-15 y BF (beta) es 140.
Se puede encontrar una description de todos 10s parametros listados en THE DESIGN
CENTER Circuit Analysis Reference Manual (manual de referencia del anilisis de circuitos
del Cenno de Diseiio) de MicroSim Colporation. Los niveles dc para 10s diferentes nodos
(respecto a la tierra) son pane de la soluci6n de polarizaci6n en pequeiia seiial (Small Signal
Bias Solution). El voltaje VcEdel transistor es de 13.7580 V - 1.2588 V 12.5 V, que es casi
igual a la soluci6n DOS. El siguiente listado incluye 10s distintos niveles de comente y voltaje
de la red y sus parimetros como se definieron mediante el punto de operation resultante.
ObsCmese que Ic es 0.824 mA comparado con 0.85 1 mA para el anilisis en DOS y que VBEes
0.688 V o aproximadamente 0.7 V como se desea. La beta dc es ahora 55 en lugar del 140
capturado y la beta de ac es 65, la cual sera utilizada para la respuesta en ac. El cambio no
sucedi6 en la version DOS porque se pudo seleccionar un transistor npn sin tener que escoger
un modelo en panicular. que tuviera todos sus parsmetros de definicion. En la version de
evaluaci6n de PSpice para Windows uno debe elegir un transistor de la lista proporcionada y
simplemente modificar 10s parimetros de definicion lo mejor posible. Los cambios adicionales
se pudieron haber hecho para crear una similitud mis cercana, pero el detalle que se requiere
va m h alla de las necesidades de este texto.
Obs6mese en el esquema de la figura 4.72 como 10s VIEWPORT e IPROBE reflejan 10s
mismos resultados impresos en el arcnivo de salida. El uso adecuado de VIEWPORT e IPROBE
eliminan la necesidad de estar preocupados acerca de las referencias nodales, porque 10s voltajes
y las conientes pueden obsemarse diiectamente sobre el esquema despues de la simulaci6n.
Capitulo 4 Polarization en dc-&n

....
.........................................................................
.....
CIRCUIT DESCRIPTION
'SchmuksNltlin'
R-R? 0 Slri_OWI 3.9k
R-RI SN_OWIIN-%XU 39k
R-RC SN-0003 SSp005 IOk
R-RE 0 IN-OOW 1.5k
C-CE OIF;.OOW 5 0 S
v-vcc SN-OWZ o cc nv
QQl SN_W03 IN-0001 S N - W Q2NZ2-X
v_V2 SN-OWZ SN_W05 0
".' BJT MODU P A U M E T W
.....
...................I...........*.*.........*.,........,.*,*...*.**.......
Q2NZW-x
UDU
-~
W F 1.7
1TF 6
TR 46.91MOOE-09
XI5 1.5
SMALL SIGNAL BIAS SOLUllON TEMPUIANRE -
.........................................................................
2 7 . W DEG C
.....
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE
VOLTAGE
VOLTAGE SOURCE C U R R h m
N&* CURRWI
V-VCt -1.338E-03
"_v2 8242W
TOTU POWERDISSIPATION ZWE.02 WAITS

''"BIWLARmCTION TRANSISTORS
-
VBC -1.l8EtOl
VCE 1.25ElOl
BETADC 5.SOE41
GM 3.18E-02
RPI ZMEU))
Rx I.MEIOI
RO 1.ME45
CBE 5mE-11
C K 239E-12
CBX O.WE+OO
Rgura 4.73 Archivo de salida

para la red de la fisura 4.72.
4.13 AnZilisis por computadora 203
---
BASIC
El programa que se desarrollari con BASIC llevara a cab0 el mismo analidis que el otro lista-
do, ira un paso adelante y permitira cambia la configuracion mediante la especificacion de un
circuito abierto o un corto circuito para 10s pardmetros. Por ejemplo, si R, se hace igual a 1E30
ohms, se trata en esencia de un circuito abierto y que da por resultado una configuracion de
polarizaci6n en emisor. Si RE se queda en cero ohms con R2 en 1E30 ohms, dari por resultado
una configuracion de polarizacion fija. De esta manera. el rango de aplicaciones se expande y
limita la biblioteca de programas necesarios para hacer el analisis en un area en particular.
En la tabla 4.2 aparece un resumen de las ecuaciones utilizadas junto con un resumen de
las variables en la tabla 4.3. Un modulo de programa que empieza en la linea 10000 esta escrito
en BASIC para realizar 10s calculos necesarios para el analisis en dc de la red de la figura 4.69.
La linea 10010 calcula la resistencia de base equivalente de Thevenin de R, en paralelo con
R,. La linea 10020 calcula el voltaje equivalente de Thevenin en la base. Luego se determina I,
en la linea 10030 utilizando un voltaje base-emisor de 0.7 V. La linea 10040 pmeba para una
condicion de carte, la que ocune si el valor de VTes menor que V, = 0.7 V, en cuyo caso I,
toma el valor de cero; de otra forma, I, permanece como se calcul6 en la linea 10030. Las
lineas 10060 y 10070 calculan I, e IE.respectivamente.
TABLA 4.2 Eeuaciones y enunciados del programa para el TABLA 4.3 Variables para eeuaei6n y el
modulo de cilculos de polarization de dc programa para el m6dulo de
cAlculos de wlarizaci6n de dc
Ecuoci6n Enunciados porn el programa
Voriable en lo ecuaci6n Variable en el pmgramo
CC
ETh - 0.7
la = IB = (VT - 07)I(RT + (BETA + I) RE) VT
R, + (0 + l)R,
IB
= 61,
Ic IC = BETA * IB
BE
,=
I (0 + I)!, IE = ( B E T A + I ) ' 1B
BETA
V s = IERE VE = 1E RE
RE
V, = V , + 0.7 VB = VE + 0.7 IC
Vc = V,, - IcR, VC = CC - IC RC 1E
VcA = 'Jc - VE CE = VC - VE VE
a condicion de saturacion de un circuito, y establece Ic (e IE) con

La linea 10090 p ~ e b la
el valor de saturacion. De otra manera, los valores de % e I, permanecen como se calcularon
previamente. Por tanto las lineas 10100 a 10120 calculan VE, V, y Vc, respectivamente. La
linea 10130 calcula VcE y luego el m6dulo de programa regresa al programa principal.
El programa principal solicita la entrada de todos 10s datos adecuados del circuito, como
el modulo 10000 para hacer 10s cilculos de polarizaci6n de dc. l o s pasos del programa principal
para imprimir 10s resnltados se proporcionan en la figura 4.74. Una vez m b , obstwese la
correspondencia que esta cerca de 10s resultados obtenidos antes para lCu y para VCEo.
Capitulo 4 Polarizacion en dc-BJT

10 R M r t a . * * * % * * * * * r * * r * * s t t * * * * * * * * l * + r * * r * * * *
20 REM
30 R W DC BIAS CALCULATIONS OF STANDARD CIRCUIT
40 REM
50 REH +~***t*etr+tt*+,r+ttttt*tt*-*t*ttt**i*tt**e*********
60 REH
100 PRINT 'This program calculates the dc bias*
I l a PRINT "for a standard circuit as Shown in Eiaure 4.69."
190 INPUT 'VCC=":CC

200 PRINT
210 INPUT "Transistor beta=";BETA
220 PRINT
230 RPI Now do circuit calculations
240 GOSUa
- -. 10000
~ ~
250 PRINT "The results of ic bias calculations are:"

260 PRINT
270 PRINT "Circuit currents:"
280 PRINT "IB=";IB*1000000! ;"uA"
290 PRINT "IC=";IC~lOOO;"~h"
300 PRINT "IE=*;IE*1000;"mA"
310 PRINT
320 PRINT "Circuit voltages:"
330 PRINT "VB=";VB;"valtsn
340 PRINT "VE="-VE-", , volts"
350 PRINT "VC=";VC;"vo:tsm
360 PRINT "VCE=";CE;"voltsn
370 PRINT :PRINT
380 END
10000 R M Module to calculate dc bias of BJT circuit
10010 RT-Rl*(R2/(Rl+R2))
10020 VT;.CC'(RZ . .
- ,I (Rl hR> l ,
10030 IB-(VT-. 7) 1 ( R T + ( B ~ T A + ~+RE)
)
10040 REM Test for cutoff condition
10050 IF VTc=.7 TREN IB=O
10060 IC=BETA*IB
10070 IES(BETA+l) *IB
10080 REM Test,for saturation condition
10090 IF IC* (RC+RE)=CC ntEN IC=CC/ (RE+RC) :IE-IC
10100 VE=IE*RE
10110 VBcVEc.7
10120 vcscc-IC*RC
10130 CE-VC-VE
10140 RETURN
RUN
This prcgram calculates the dc bias
for a standard circuit as shown in Figure 4.69.
First, enter the following circuit data:
RBI=? 39E3
RB2(use 1130 if 'open']=? 3.963
RE=? 1.5E3
Re=? 10E3
vcc=7 22
Transistor betas? 140
The results of dc bias calculations are:
Circuit currents:
Ik= 6.045233 uA
ICF ,8463327 mA
Circuit voltages:
Vb= 1.978567 volts
VE= 1.278567 volts Rgura 4.74 Programa BASIC
VC= 13.53667 volts para el anilisis de la red d e la
VCE= 12.25811 volts
figura 4.69.
4.13 Anaisis por computadora

- p~
PROBLEMAS 5 4.3 Circuito de polarizacion fija

1. Para la configuraci6n de polarizaci6n fija de la figura 4.75. determine: /
Figura4.75 Problemas 1.4, 11,

47, 51, 52, 53, 56. 61.
2. Dada la informaci6n que aparece en la figura 4.76, calcule:

"1 I,.
b) R,.
C) R B .
dl VCE
3. Dada la informacihn que aparece en la figura 4.77, determine:

a) Ir
b) Vc,.
c) 0.
dl R,.
I
1
lJlE=4
I Figura 4.77 Problema 3.
4. Encuenee la corriente de saturaci6n (Icu,) para la configuration de polarizacihn fija de la figura 4.75.
* 5. Dadas las caractensticas del transistor BJT de la figura 4.78:
a) Dibuje una recta de carga sobre las caracteristicas determinada porE= 21 V y R, = 3 kRpara
una configuraci6n de polaizacion fija.
b) Escojaunpunto de operaci6n a Iamitad entre el cone y la saturation. Determine el valor deR,
para establecer el punto de operaci6n resultante.
c) iCuiles son 10s valores resultantes de Ic, y de VCEn?
d) iCuAl es el valor de 0en el punto de opeiacih?
e ) iCual es el valor de adefinido para el punto de operation?
O iCuril es la coniente de saturacion (Ir,,, ) para el disefio?
g) Dibuje la configuracihn resultante de polarizacion fija.
h) iCual es la potencia dc disipada por el dispositivo en el punto de operacihn?
i) ~ C u ies
l la potencia proporcionada por V,?
j) Determine la potencia que 10s elementos resistivos disiparon a1 tomar la diferencia enue 10s
resultados de 10s incisos h e i.
2.4 kR
510kR
v c p= loo
'$0 -
I
Figura 4.79 Problemas 6. 9. : I .

20.24. 48, 51. 54, 58. 62.
ngura 4.78 Problemas 5. 10. 19, 35.36
§
. 4.4 Circuito de polarizacion estabilizado en emisor
6 . Para el circuito de polarizacion con emisor estabilizado de la figura 4.79, determine:
a) I , ,.
b) 1,: .
Figun 4.80 Problema 7.
7. Con la informacian que proporciond ia figura 4.80, calcule:

a) R-.
L
b) R,.
C) R,.
d) vc,.
el V,.
8. Con la infomaci6n que ofrece la figura 4.81, determine: 2.7 kn
a) P.
bl vcc.
C) RB.
_" 10.
%
9. Calcule la comente de saturation para la red de la fi, ours 4.79.
pola1izaci6n
Usando las caractensticas
en emisor si sededefine
la figura
un punto
4.78,Qdetermine
en Ice= 4lomA
siguiente
y VcE, =para
10 V.
una configuration de 2 0 ! ' A ~ 1 ~ ~ 2.1 \r. p 3 v
a) RcsiVcc=24VyRE=I.2kR. 0.68 kR
b) p e n el punto de operaci6n.
c)
d)
R,.
La potencia disipada por el transistor.
-
el La potencia disipada por el resistor Rc. n g u n 4.81 Problema 8.
Problemas 207
* 11. a) Determine I, y VCEpara la red de la figura 4.75.
b) Cambie fl a 135 y calcule el nuevo valor de I, y V,,para la red de la figura 4.75.
c) Determine la magnitud del porcentaje de cambio en I, y Vcf, utilizando las siguientes ecuaciones:
d) Determine Icy VCEpara la red de la figura 4.79.

e) Cambie P a 150 y determine el nuevo valor de 1, y V, para la red de la figura 4.79.
f) Determine la magnituddel porcentaje de cambio enl, y VcEusando las siguientes ecuaciones:
g) En cada una de las ecuaciones anteriores. la mamitud de 0 se increment6 en "11 50%. Compare
el porcentaje de cambio en I, y Vo para cada configuraci6n y comente sobre cuil parece ser
menos sensible a los cambios en P.
3 4.5 Polarizacibn por divisor de voltaje

12. Para la configuraci6n de polaizaci6n par divisor de voltaje de la figura 4.82. determine:
a) 1 , ~ .
13. Con la informaci6n que ofrece la figura 4.83. determine:

a) I,.
b) V,.
14. Con la informaci6n proporcionada en la figura 4.84. determine:

a) 1,.
b) V p
F i r a 4.82 Problemas 12,15,18,

20.24, 49, 51,52,55,59,63. Figura 4.83 Problema 13 Figura 4.84 Problema 14
208 Capihdo 4 Polarizacibn en dc-BJT

15. Determine la corriente de saturaci6n (I,,., ) para la red de la figura 4.82.
* 16. Determine para la siguiente configuracih de divisor de voltaje de la figura 4.85 utilizando la
aproximacih. si se satisface la condici6n establecida por la ecuacion (4.33).
a) lc.
b) VcL.
c) I,.
d) V,.
e) v,.
* 17. Repita el problema 16 empleando el sistema exacto (ThCvenin) y compare las soluciones. B a s h -
dose en los resultados. Les el sistema aproximado una tecnica vrilida de analisis si la ecuaci6n
(4.33) esrd sarisfecha?
18. a) Determine I,<, , VcEQe I,, para la red del problema 12 (figura 4.82) con el metodo aproximado
aunque la condici6n establecida por la ecuacidn (4.33) no este satisfecha.
b) Determine I,,,. VcEee I, utilizando el metodo exacto.
c) Compare las Soluciones ;comeme sobre si la diferencia es lo suficientemente grande como
para requerir el respaldo de la ecuaci6n (4.33) cuando se determine que metodo debe utilizarse. Figura 4.85 Problemas 16.17.21
* 19. a) Con las caracterkticas de la figura 4.78. determine Rc y RE para La red del divisor de voltaje
que tiene un punto Q de Ice = 5 mA y VcEo= 8 V. Utilice Vcc = 24 V y Rc = 3R,.
b) Encuentre V,.
C) Determine VB.
d) Encuenve R? si R, = 24 kR suponiendo que PR, > IOR,.
e) Calcule P e n el punto Q.
n Pmebe la ecuacion (4.33) y observese si la suposicion del inciso d es corrects.
* 20. a) Determine lc y VcE para la red de la figura 4.82.
b) Cambie P a 120 (50% de incremento) y determine los nuevos valores de lc y Vo para la red de
la figura 4.82.
c) Determine lamag~ituddelporcentaje de cambioen lcy VcEutilizando las sigientes ecuaciones:
d) Compare la soluci6n del inciso c con las soluciones que se obtuvieron para c y f del
problema 11. Si no se llevo a cabo, observense las soluciones proporcionadas en el
apendice E.
e) Basandose en 10s resultados del inciso d, jcual configuration es menos sensible a las
vaiaciones en pl
* 21. I Repita 10s incisos a a e del problema 20 para la red de la figwa 4.85. Cambie P a 180 en el
inciso b.
I1 conclusiones generales se pueden hacer respecto alas redes en las cuales se satisface la
condici6n PRE > ]ORz y las canudades I, y VCEdeben resolverse en respuesta a un carnbio en fl
5 4.6 Polarization de dc por retroalientacion de voltaje 0.51 m
22. Para la configuraci6n de retroalimentacion del colector de la figura 4.86, determine:

a) I*.
b) I,.
ci v,.
6.2 kCL
23. Para la configuraci6n de retroalimentaci6n de voltaje de la figura 4.81, calcule:
a) 1., 470 kQ
b) V,.
ci v,.
d) v c r
p= 1w
Problemas
* 24. a) Determine 1, y VcE para l a red de la figura 4.88.
b) Cambie p a I35 (50% de incremento) y calcule 10s nuevos niveles de 1, y Vcr
C) Resuelva la magnitud del porcentaje de cambio en lc y V,, usando las siguientes ecuaciones:
!
d) Compare los resultados del inciso c con las soluciones de 10s problemas I I c. 11 f y 20 c.
iC6mo se compara la red de retroalimentaci6n del colector en funcih de las otras configura-
ciones respecto a la sensibilidad a los cambios en
25. Determine el rango de posibles valores para Vc para la red de la figura 4.89 empletndo el
potenci6metro de I-MQ.
* 26. Dado V , = 4 V para la red de la figura 4.90, resuelva:
a) v,.
b) lc.
c) vc.
d) VCr
e) 1,.
n p.
*
F W r a 4.88 Problema 24. Figura 4.89 Problema 25 Figura 4.90 Problema 26.
5 4.7 Diversas configuraciones de polarization

27. Con Vc = 8 V para la red de la figura 4.91, determine:
a) 18.
b) I,.
C) P.
d) vcc
* 28. Para la red de la figura 4.92, calcule:
a) 1,.
b) 1,. p c16V
Figura 4.91 Problema 27. d -12" Figura 4.92 Problema 28.
210 Capitulo 4 Polarization en dc-LUT

* 29. Para la red de la figura 4.93, especifique:
a) I,.
b) I,.
0 v,.
"CE'
* 30. Determine el nivel de Vc e IE para la red de la figura 4.94.
* 31. Para la red de la figura 4.95. detemline:
a) I,.
b) V,.
C) V C f .
I
-18\ b-6v d lob
Figura 4.93 Problema 29. Fxgura 4.94 Problema 30. Figura 4.95 Problema 31
5 4.8 Operaciones de diseno

32. Calcule R, y R, para una configuraci6n de polanzaci6n fija si V,, = 12 V. P = 80 e Ice = 2.5 mA
con Vo = 6 V . Utilice valores estandar.
33. Diserie una red con estabilizacion en emisor a Ice = +I,,, y V,," = iV,,. Utilice V,, = 20 V .
I<,, = 10 mA. p= 120 y R, = 4R,. Utilice 10s valores estandar.
34. Diserie una red de polarizaci6n par divisor de voltaje utilizando una fuente de 24 V, un transistor
con una beta de 110, y un punto de operacion de I,', = 4 mA y VEC,= 8 V Elija VE= $V,,. Utilice
valores estandar.
* 35. Con las caracteristicas de la fisura 4.78. diserie una configuration de divisor de voltaje que tenga
un nivel de saturacion de 10 mA.y un punto Q a la mitad entre el coney la saturacion. La fuente
que esti disponible es de 28 V y V, y debe ser un quinto de Vc,. La condicion establecida par la
ecuaci6n (4.33) tambitn debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los
valores estandar.
5 4.9 Redes de conmutacion de transistores

* 36. Con las caracteristicas de la figura 4.78, determine la apanencia de la forma de onda de salidapara
la red de la figura 4.96. Incluya 10s efectos de V,. y determine I, I#-,, e %,, cuando V, = 10 V .
Derennine la resistencia colector a emisor en saturaci6n y en cone.
1,
* 37. Diseiie el inversor a transistor de la figura 4.97 para operar con una corriente de saturacion de
8 mA empleando un transistor con una beta de 100. Utilice un nivel de I, igual a1 120% de I, y m,,
valores estindar de resistores.

p iov
'1t.. 2.4 kR
5v
y qv b= loo
, 1 ov . -
figurn4.96 Problema 36. F q n 4.97 Problema 37.
Problemas
38. a) Con las caracteristicas de la figura 3 . 2 3 ~determine
. t y bnpadO para una comente de
2 rnA. ObsCrvese c6mo se utilizan las escalas logaritmicas y la posible necesidad de referir-
se a la secci6n 11.2.
b) Repita el inciso a para una comente de 10 mA. iC6mo han cambiado fcnCcndidoy fapapado con
el increment0 de comente del colector?
C) Dibuje para 10s incisos a y b la forma de onda del pulso de la figura 4.56 y c&pare 10s
resultados.
§ 4.10 Tecnicas para la localization de fallas

* 39. Todas las mediciones de lafigura4.98 revelan que la red no est* funcionando de manera adecuada.
Enliste las posibles razones para las mediciones que se obtuvieron.
+
(a)
. .
* 40. Las rnediciones que aparecen en la figura 4.99 revelan que las redes no e s t h operando adecuada-
mente. Sea especifico al describir por q u t 10s niveles reflejan un problema en el comportamiento
esperado de la red. En otras palabras, 10s niveles obtenidos seiialan un problema muy especifico en
cada caso.
Figma 4.99 Problerna 40.
figura 4.100
b=5kR
-
Problerna 41.
41. Para el circuit0 de la figura 4.100:
a)
b)
C)
d)
e)
iSe incrernenta o disminuye V c si R, aumentb?
iSe incrernenta o disminuye Ic si P se incrernenta?
i Q u t sucede con la comente de saturaci6n si paumenta?
iSe incrernenta o disminuye la comente del colector si Vcc se disminuye?
iQue sucede a VcE si el transistor se reemplaza con uno con una P rn8s pequefia?
42. Conteste las siguientes preguntas acerca del circuito de la figura4.101.
a) iQuC le sucede a1 voltaje Vc si el transistor se reemplazacon unoque tenpaun mayor valor de p
b) iQu6 le pasa al voltaje VCEsi la terminal de tierra del resistor R se abre (no se conecta a la
8:
tierra)?
c) ;Que le sucede a Ic si el voltaje de la fuente es bajo?
d) ~ Q u voltaje
e VcEdebe ocumr si launion del msistorbase-emisorfallaal convelfirseen abiera?
e) i Q u t voltaje VcE debe resultar si la union del transistor base-emisor falla al convenirse en
cono circuito?
4 1I Figura 4.101 Problema 42.
43. Conteste las siguientes preguntas acerca del circuito de la tigura 4.102.
a) iQu6 le sucede al voltaje Vc si el resistor R, se abre?
e pasa al voltaje Vo si p se increments debido a la temperatura?
b) ~ Q u le
c) iC6mo se vetd afectado V, cuando se reemplace el resistor de colector con uno cuya resistencia
esta en el extrerno inferior del ranpo de tolerancia?
d) Si !a conexion del colector del transistor se abre, iquC le pasara a VE?
+
e) iQuC puede rnotivar que VcE tome el valor de cerca de 18 V? Figun 4.102 Problema 43.
3 4.11 Transistorespnp
44. Calcule Vc, VcE e Ic para la red de la figurn 4.103

45. Determine Vc e I , para la red de la figura 4.104.
46. Determine It y Vc para la red de la figura 4.105.
i- "c
Flgura4.103 Problema44. F i n 4.104 Problema 45. F i 4.105 Problema 46.
Problemas
3 4.12 Estabilizacion de la polarization
47. Determine lo siguiente para la red de la figura 4.75.
a) S(lc0).
b) SW,,).
C) S(B) utilizando T, como la temperatura en la que 10s valores de 10s parimetros &tin especifi-
cados y P(T,) como el 25% mayor que P(T,).
d) Determine eicambio neto en I, si resulta un cambio en las condiciones de operation con un incre-
mento de ic0de 0 2 &A a 10 &A, una caida de VBEde 0.7 V a 0.5 V y un incremento de Pdel25%.
* 48. Para la red de la figura 4.79, determine:
a) SU,,).
b) S(VBE).
c) S(P) utilizando TI como la temperatura en la cual 10s valores de 10s parimetros estan especifi-
cados y P(T2)como el 25% mayor que P(T,).
d) Determine el cambio net0 en 1, si resulta un cambio en las condiciones de operaci6n con un
incremento del,, de 0.2 pA a 10 pA, una caida de V, de 0.7 V a 0.5 V y un incremento de P
del25%.
* 49. Para la red de la figura 4.82. determine:
a) S(lco).
b) S(VBE):
c) S(P) utlllzando TI como la temperatura en la que 10s valores de 10s parametros estin especifi-
cados y P(T2) como el 25% mayor que P(T,).
d) Determine el cambio neto en I, si resulta un cambio en las condiciones de operaci6n con un
incremento de I, de 0.2 pA a 10 pA, una caida de V, de 0.7 V a 0.5 V y un incremento de P
del25%.
* 50. Para la red de la figura 4.9 I , determine:
a) S(Ico).
b) s(VBE); ;
C) S(P) ut~llzandoTI como la temperatura en la cual 10s valores de los paramenos estan especifi-
cados y KT2) como el 25% mayor que P(T,).
d) Determine el cambio neto en I , si resulta un cambio en las condiciones de operaci6n con un
incremento de I,, de 0.2 pA a 10 MA,una caida de VnEde 0.7 V a 0.5 V y un incremento de
Pdel25%.
* 51. Compare 10s valores relatives de la estabilidad para 10s problemas 47 a1 50. LC: resultados para 10s
ejercicios 47 y 49 pueden encontrarse en el ap4ndice E. iSe pueden derivar algunas conclusiones
generales a partir de 10s resultados?
* 52. a) Compare 10s niveles de estabilidad para la configuration de polarizaci6n fija del problema 47
b) Compare 10s niveles de estabilidad para la configuraci6n de divisor de voltaje del problema 49.
c) ~ C u a l e factores
s de 10s inciso a y b parecen tener mayor influencia sobre la estabilidad del
sistema, o no existe un patr6n general sobre 10s resultados?
§ 4.13 Anidisis por computadora

. es, determine lc.VcE e I,.
53. Lleve a cabo un d s i s PSpice (veni6n DOS) de la red de la f i f i ~ 4 . 7 5Esto
54. Repita el problema 53 para la red de la figura 4.79.
57. Repita un anilisis PSpice (versi6n Windows) para la red de la figura 4.75.
61. Desarrolle un anilisis de la red de la figura 4.75 utilizando BASIC. Es decir, determine I,, VcE e I,.
'Los asteriscos indican uroblemas mas dificiles.

Transistores
de efecto de campo 5
El transistor de efecto de campo (FET) (por las siglas en inglb de Field Effect Transistor) es
un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en
una gran proporcion. a las del transistor BJT descrito en 10s capitulos 3 y 4. Aunque enisten
importantes diferencias entre los dos tipos de dispositivos, tarnbiines cierto que tienen muchas
similitudes que se presentaran a continuacion.
La diferencia bisica entre los dos tipos de transistores es el hecho de que el transistor BJT
es un dispositivo controlado por corrienre como se describe en la figura 5.1 a. mientras que el
transistor JFET es un dispositivo controladopor voltaje como se muestra en la figura 5 .lb. En
otras palabras. la coniente lc de la figura 5.la es una funcion directa del nivel de 1,. Para el
FET la comente I,, sera una funcih del voltaje VG, aplicado al circuito de entrada corno se
muestra en la figura 5.lb. En cada caso, la coniente del circuito de salida esta controlado par
un parametro del circuito de entrada, en un caso se trata de un nivel de comente y en el otro
de un voltaje aplicado.
! -1 F i n 5.1 Amplificadores
controlados por a) corriente y
(a) (b) b) voltaje.
De la misma manera que existen transistores bipolares npn y pnp, hay transistores de
efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor
BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccion es una funcian de
dos ponadores de carga, 10s electrones y 10s huecos. El FET es un dispositivo unipolar que
depende linicamente de la conduccion o bien, de electrones (canal-n) o de huecos (canal-p).
El tinnino "efecto de campo" en el nornbre seleccionado merece cierta explicacian. Toda
la gente conoce la capacidad de un iman permanente para atraer limaduras de metal hacia el
iman sin la necesidad de un contact0 real. El campo magnitico del iman permanente envuelve
las limaduras y las atrae a1 imin por media de un esfuerzo par p m e de las lineas de flujo
magnetic0 con objeto de que sean lo mas conas posibles. Para el FET un campo el2ctrico se
establece mediante las cargas presentes que controlarin la trayectoria de conducci6n del cir-
cuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y
controladas.
Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango de
aplicaciones similar a uno que se dio a conocer previamente, para comparar algunas . de las
caractensticas generales de cada uno. Uno de 10s rasgos mas importantes del FET es una gran
impedancia de entrada. A un nivel desde 1 a varios cientos de megaohms e x c e e por mucho
10s niveles tipicos de resistencia de entrada de las configuraciones con transistor BJT, un punto
muy importante en el disefio de amplificadores lineales de ac. Por otro lado, el transistor BIT
tiene una sensibilidad mucho m i s alta a 10s cambios en la seiial aplicada; es decir, la variation
en la comente de salida es obviamente mucho mayor para el BJT, que la que produce en el FET
para el mismo cambio de voltaje aplicado. Poresta razon, las ganancias normales de voltaje en
ac para 10s amplificadores a BIT son mucho mayores que para 10s FET. En general, 10s FET
son m h estables a la temperatura que 10s BIT, y 10s primeros son por lo general mas pequeiios
en constmcci6n que 10s BJT,lo cuallos hace mucho mas utiles en 10s circuitos inzegrados (IC)
(por las siglas en inglis de, Integrated Circuits). Sin embargo, las caractensticas de consuuc-
ci6n de algunos FET 10s pueden hacer miis sensibles a1 manejo que 10s BJT.
En este capitulo se presentaran dos tipos de FET: el transistor de efecto de campo de unibn
(JFET) (por las siglas en ingles de, Junction Field Effecr Transistor) y el transistor de efecto de
campo metal-bxido-semiconductor(MOSFET) (por las siglas en inglks de Meral-Oxide-
Los doctores Ian Munro Ross y G.C. emi icon duct or Field Effect Transistor). La categoria MOS%T se desglosa despues en 10s
Dacey desarrollaron juntos en 1955 tipos decremental e incremental, 10s mismos que describiremos. El transistor MOSFET se ha
un procedimiento experimental para convertido en uno de 10s dispositivos m b importantes en el diseiio y consuuccion de 10s cir-
medir las caracteristicas de un cuitos integrados paralas computadoras digitales. Su estabilidad termica y otras caractensticas
transistor de efecto de campo.
(Cortesia de AT&T Archives.) generales lo hacen rnuy popular en el diseiio de circuitos para computadoras. Sin embargo,
como elemento discreto en un encapsulado tipico de sombrero alto, se debe manipular con
I a n Munro Ross cuidado (tema que se analizara en una seccion posterior).
El doctor Ross naci6 en Una vez que se hayan presentado la construcci6n y las caractensticas del FET. 10s arreglos
Southport,lnglaterra de polarizaci6n se cubriran en el capitulo 6. El analisis que se desarroll6 en el capitulo 4
PhD Gonville and
Caius College, utilizandotransistores BJT sera muy 6til para derivar las ecuaciones importantes y para el
Cambridge University entendimiento de 10s resultados obtenidos para 10s circuitos a FET.
Presidente ernerito de
AT&T Bell Labs
Socio de IEEE.
Miembro de la
National Science Board
Presidente del National
Advisory Committee Como se indic6 anterionnente, el JFET es un dispositivo de tres terminales, con una terminal
on Semiconductors
capaz de controlar la comente de las otras dos. En el analisis del transistor BJT se utilizo el
G. C. Dacey transistor npn a traves de la mayor parte de las secciones de anilisis y disefio; tambien se
El doctor Dacey nacio en dedicd so10 una secci6n al impacto del uso del transistorpnp. Para el transistor J E T , el dispo-
Chicago, Illinois sitivo de canal-n apareceri como el dispositivo importante y se dedican p h a f o s y secciones a1
PhD CaliforniaInstitute of imoacto del uso de un JFET de canal-o.
Technology
Director de Solid State La consuuccion bisica del JFET de canal-n se muestra en la figura 5.2. Observese que la
Elertronncs
-~........~~ Research d?
~ --
~~~~~~
mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interio-
Bell Labs res del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por
Vicepresidente de rnedio de un contact0 dhmico a la terminal referida como el drenaje (D), mientras que el
Investigation en Sandia extremo inferior del mismo material se conecta por medio de un contacto 6hmico a una termi-
Corporation
Miembrode IRE, Tau Beta nal referida como lafuente (S)(por su sigla en ingles, Source). Los dos materiales de tipo p se
Pi. Eta Kappa Nu encuentran conectados entre si y tambikn a una terminal de compuerta (G) (por la sigla en
inglts de, Gate). Por tanto, el drenaje y la fuente se hallan conectadas a 10s extremos del canal
de tipo n y la entrada a las dos capas de material tipo p . Durante la ausencia de cualesquiera
potenciales aplicados el JFET tiene dos uniones p-n bajo condiciones sin polarizacion. El re-
sultado es una regi6n de agotamiento en cada union, como se mUeSha en la figura 5.2, la cual
se asemeja a la region de un diodo sin polarizaci6n. Recuerde tambien que la region de
agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la
conduction a travis de la region.
Capitulo 5 Transistores de efecto de campo

a Fucntc (5)
Elgum 5.2 Transistor de efecto de campo
de uninn (JFET).
En raras ocasiones son perfectas las analogias y a veces pueden causar confusiones; sin Fuente
embargo. la analofia del azua de la figura 5.3 proporciona cierto sentido sobre el control del
JFET a t18.visde la terminal de compuerta y acerca de lo adecuado de la terminologia aplicada
Compue"d
a las terminales del dispositivo. La fuente de la presion del agua se parece a1 voltaje aplicado
desde el drenaje a la fuente que estableceri un flujo de agua (electrones). a travis de la llave
(fuente). La "compuerta", mediante una seiial aplicada (potencial). controla el flujo de agua
(carga) hacia el "drenaje" . Las terminales del drenaje y de la fuente se encuentran en 10s extre-
mos opuestos del canal-n como en la figura 5.2 porque la terminologia esta definida para el
flujo de electrones. Figurn 5.3 Analogia hidreiulica
para el mecanismo de control del
V,, = 0 V, VDs algfin valor positivo JFET.
En la figura 5.3 se ha aplicado un voltaje positivo VDsa traves del canal, y la enhada se conecti,
directamente a la fuente con objeto de establecer la condici6n VGS= 0 V.El resultado es que la
compuerta y la fuente tienen el mismo potencial y una region de afotamiento en el extrerno
inferior de cada rnaterial-p similar a la distribucion de la condici6n de sin polarization de la
figura 5.2. En el instante en que se aplica el voltaje VDD (= VDJ.10s electrones serin atraidos a
ia terminal del drenaje, estableciendose la comente convencional ID con la direction definida
de la figura 5.4. La trayectoria del flujo de carga revela con claridad que las conientes de
drenaje y fuente son equivalentes ( I , = I,). Bajo las condiciones que aparecen en la figura 5.4,
e! flujo de caTa se encuentra relativamente sin ninguna restriction y so10 lo limita la resisten-
cia del canal-n entre el drenaje y la fuente.
- Eigura 5.4 JFET en V , = 0 V y

v,,>ov.
,
+
0+$
I<, = 0 .A
- I 5 V
P- I \ ! +
- 0.5 \
+
-
IV
0.5 \.
ov
,) -- - ,
ili
+
-
7
Es importante obsewar que la region de agotamiento es mas amplia cerca de la parte
superior de ambos materiales de tip0 p . La razon por el cambio de tamaiio de la re,'010n
describe mejor por medio de la ayuda de la figura 5.5. Suponiendo una resistencia uniforme en
el canal-n, la resistencia del canal se puede desglosar en las divisiones que aparecen en la
la misma figura. El resultado es que la region superior del material de tipo p estara polarizada
de manera inversa con cerca de 1.5 V, con la region inferior polarizada en forma inversa linica-
mente con 0.5 V Recuerde a partir de la discusirin de la operation del diodo. que mientras
mayor es la polarization inversa aplicada, mas ancha es la region de agotamiento. de ahi que la
distribucion de la region de agotamiento es como se muestra en la figura 5.5. El W o de que
la union p-n esti polarizada de forma inversa a traves de toda la longitud del canal ocasiona
' se
figura 5.5. La comente I, estableceri 10s niveles de voltaje a traves del canal que se indican en
una corriente en la entrada de cero amperes como se muestra en la misma figura. El hecho de
Figura 5.5 Potenciales variables
que 1, = 0 A es una caractenstica importante del JFET.
de polarizacihn inversa a traves de En cuanto el voltaje VDs se incrementa desde 0 a unos cuantos volts, la corriente aumenta
la unihn p-n de "n JFET de canal-n. como lo determina la ley de Ohm y la grafica de I, en funcion de VDs aparece de acuerdo con
la figura 5.6. La relativa rectitud de la grifica indica que para la region de valores pequerios de
VIl,, la resistencia es en esencia constante. Cuando VDs se eleva y se acerca al nivel referido
como V, en la figura 5.6, las regiones de agotamiento de la figura 5.4 se harin mas amplias,
ocasionando una reduccidn notable en el ancho del canal. La trayectoria de conduccion redu-
cida causa que se incremente la resistencia, lo que ocasiona la curva en la grifica 5.6. Mientras
m i s horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia esta alcanzan-
do un nlimero “infinite" de ohms en la region horizontal. Si VDs se eleva a un nivel donde
parece que las dos regiones de agotamiento se "tocan". como se muestra en la figura 5.7,
resultara una condition referida como esrrechamienro. A1 nivel de VDs que establece esta con-
dieion se le conoce como volraje de esrrechamienro y se denomina como Vp (por su sigh en
ingles. Pinch-om. como se muestra en la figura 5.6. En realidad. el termino "estrechamiento"
es un nombre inapropiado que sugiere que la coniente I, se detiene y que cae a 0 A. Sin
embargo, como lo muestra la figura 5.6, este dificilmente es el caso, porque IDmantiene un
nivel de saturacion definido como loss en la figura 5.6. En realidad. aun existe un pequeiio
canal con unacomente de densidad muy alta. El hecho de que /,no caiga con el estrechamiento
y mantenga el nivel de saturacion indicado en la figura 5.6 se verifica con el siguiente hecho:
la ausencia de una col~ientede drenaje eliminaria la posibilidad de niveles de potencial dife-
rentes a traves del canal del material-n con objeto de establecer 10s niveles variantes de
polarizacion inversa a lo largo de la union p-n. El resultado seria una perdida de la distribuci6n
de la region de agotamiento que motivo el estrechamiento inicial.
+
I, D
Esrrechamienro
G
0 vo3= V p
+
vGs=OV
- -
-
Rcrisrcncrn dsi c ~ r a l - i i "S -
---
Rgura 5.6 IDen iuncihn VDspara VCCC
= 0 V. Figura5.7 Estrechamiento (Vcs = OV, Vm= VJ.
218 Capihllo 5 Transistores de efecto de campo

Mientras VDsse incremente mas alli de V,. la region del encuentro cercano entre las dos
regiones de agotamiento increments su longitud a lo largo del canal, pero el nivel de IDperma-
nece esencialmente constante. Por tanto, una vez que VD,> V,, el JFET tiene ias caractensticas
de una fuente de comente. Como se muestra en la figura 5.8, la comente esta fija en ID = IDss, ID = f ~ s , 4 V o ~. +
Caiga
per0 el voltaje VDs(para aquellos niveles > V,) esta determinado por la carga aplicada.
La elecci6n de !a notacion lDssse deriva del hecho de que es la corriente del Drenaje a la
fuente (por la sigla en inglis de. Source) con una conexion de con0 circuit0 (por la sigla en
L
inglis de, %on) de la entrada a la fuente. Mientras continua la investigation de las caracteris-
ticas del dispositivo. tenemos que: Figura 5.8 Fuente de corriente
equivalente para V, = OV, V, > V ,
IDS, es la corriente maxima de drenaje para un JFET y esta definida mediante las
condicionas VGS= 0 V y VDS> 1, V P1 .
Obsemese en la figura 5.6 que V,, = 0 V para toda la curva. Los siguientes pirrafos
describen la manera en que las caractensticas de la figura 5.6 resultan afectadas por 10s cam-
bios en el nivel de VGs.
El voltaje de la compuena a la fuente denotado por VGSes el voltaje que controla a1 JFET. Asi
como se establecieron varias curvas para Ic en funcion de V,, para diferentes niveles de I, y
para el transistor BJT. se pueden desarrollar curvas de I D en funcion de Vm para varios niveles
de VGSpara el JFET. Para el dispositivo de canal-n el voltaje de control VGSse hace mas y mas
negativo a partir de su nivel VGS= 0 V . ES decir, la terminal de la compuerta se hace a niveles
de potencial m8s y mas bajos en comparacion con la fuente.
En la figura 5.9 se aplica un voltaje negativo de -I V entre las terminales de la compuerta
y la fuente para un nivel bajo de VD,. El efecto del VGs aplicado de polaridad negativa es el de
establecer regiones de agotamiento similares a !as que se obtuvieron con VGS= 0 V. per0 a
niveles menores de VD,. Por tanto, el resultado de aplicar una polarization negativa en la
compuerta es alcanzar un nivel de saturacion a un nivel menor de Vos como se muestra en la fi-
gura 5.10 para V,, = -1 V.El nivel resultante de saturacion para I, se ha reducido y de hecho
continuara reduciendose mientras V,, se hace todavfa mas negativo. O b d ~ e s tambien
e en la
figura 5.10 la manera en que el voltaje de estrechamiento continua cayendo en una trayectoria
parabolica conforme VGSse hace mas negativo. Eventualmente. cuando VGS=-Vp, V sera lo
cs
suficientemente negativo como para establecer un nivel de saturacion que sera en esencla 0 mA,
por otro lado. para todos los propositos practices el dispositivo ha sido "apagado". En resumen:
- Figura 5.9 AplicaciBn de un voltaje

negativo a la entrada de un JFET.
5.2 Construction y caracteristicas de 10s JFET

I ID (ImA)
+
Reqi6n I
,
Ubicaci"" de lor vaiorer de estrechamtenro
Regi"n de saruracidn
* - - .-. --.
. ....
"P
0 8 5 10 IS ?0 v,>,= ' V I
V , (para V,, = 0 V )
Fmm 5.10 Caracteristicas del JFET de canal-n con I, = 8 mA y V p= -4 V.
El nivel de VGSque da por resultado ID = 0 mA se encuentra dejinido por VGS= VP,

siendo V , un voltaje negefivo para 10s disposih'vos de canal-n y uu voltaje positivo
para 10s JFET de canal-p.
En la mayor pane de las hojas de especificaciones, el voltaje de estrechamiento se encuen-
tra especificado coma VGS(apagado, en vez de Vp.MBs adelante, en este capitulo se revisari una
hoja de especificaciones cuando hayan sido presentados 10s elementos hasicos mBs importan-
tes. La regidn a la derecha del estrechamiento en la figura 5.10 es la region empleada
normalmente en 10s amplificadores lineales (amplificadores con una minima distorsion de la
seiial aplicada), y se le refiere como la regidn de corriente constante, saturacibn o regibn de
amplificacibn lineal.
Resistor controlado por voltaje

La regi6n a la izquierda del estrechamiento en la figura 5.10 es conocida como la regibn bhmica
o de resistencia controlada por voltaje. En esta region al JFET se le usa en realidad como un
resistor variable (posiblemente para un sistema de control de ganancia automatics) cuya resis-
tencia se encuentra controlada par media del voltaje de la compuerta a la fuente. Observese en
la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre
el drenaje y la fuente para VDs< V p ,es una funcion del voltaje aplicado V,,. Mientras I/,, se
convierte en mas negativo, la pendiente de cada curva se hace mBs horizontal, correspondien-
do a un nivel creciente de resistencia. La siguiente ecuacidn ofrecera una buena y primera
aproximaci6n del nivel de resistencia en tCrminos del voltaje aplicado V,,.
doilde re es la resistencia con VGS= 0 V y rd es la resistencia en un nivel particular de VGs.

Para un JFET de canal-n con ro igual a 10 kR (V,, = 0 V, Vp= 4V), la ecuacion (5.I) d a d
par resultado 40 kR en VGs= -3 V.
El JFET de canal-p esta constmido exactamente de la misma manera que el dispositivo de

canal-n de la figura 5.2 con una inversion de 10s matenales tipo p y tipo n. como se muestra en
la figura 5.11.

h Figura 5.1 1. JFET de canal-p.
Las direcciones de comente definidas estan invertidas, como las polaridades reales para 10s
voltajes V,, y VDs.Para el dispositivo de canal-p, Cste sera estrechado mediante voltajes cre-
cientes positivos de la compuerta a la fuente. y la notacion de doble subindice para VDS,por
tanto. dara como resultado voltajes negativos para VDs sobre las caractensticas de la figura
5.12. la cual tiene una iDss de 6 mA y un voltaje de estrechamiento de VGS= +6 V.NO se debe
confundir por el signo de menos para V,;. 6ste simplemente indica que la fuente se encuentra
a un potencial mayor que el drenaje.
Figurn 5.12 Caracteristicas del JFET de canal-p con Im = 6 mA y Vp = +6 V
Se observa en 10s niveles altos de VDsque las curvas suben repentinamente a niveles que
parecen ilimitados. El crecimiento vertical es una indication de que ha sucedido una ruptura y
que la comente a traves del canal (en la misma direcci6n en que normalmente se encuentra)
ahora esti limitada linicamente por el circuit0 extemo. Aunque no aparece en la figura 5.10
para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta
region puede evitarse si el nivel de VDS,n,,i.
de las hojas de especificaciones, y el disefio es tal,
que en nivel real de VDses menor que el valor maxim0 para todos 10s valores de Vcs.
5.2 Construction y caractensticas de 10s JFEI

Simbolos
Los simbolos graficos para 10s JFET de canal-n y de canal-p se presentan en la figura 5.13.
Obs6mese que la flecha se encuenua apuntando hacia adentro para el d i s p o v o de canal-n de
la figura 5.13a, con objeto de representar la direcci611 en la cual fluina I, si la union p-n tuviera
polarizaci6n directa. La unica diferencia en el simbolo es la direccion de la flecha para el
dispositivo de canal-p (figura 5.13b).
S
F~gura5.13 Simbolos del JFET: a)
(b) d e canal-n; b) de canal-P.
Resumen
Una cantidad importante de parimetros y relaciones se presentaron en esta seccion. Otros,
cuya referencia sera frecuente en el analisis de este capitulo, as<como en el siguiente para 10s
JFET de canal-n, se describen a coutinuacion:
La corriente mbrima se encuentra definida coma I,, y ocurre clrando Vm = 0 V y
VDs2 1 V p1 como se muestra en lafigura 5.14~.
Para 10s voltajes de la compueaa a lafuente VGSmenores que (mhs negativos que) el
nivel de estrechamiento, la corriente de drenaje es igual a 0 A (ID= 0 A), como
aparece en lafigura 5.14b.
Para todos 10s uiveles de VGSentre 0 V y el nivel de estrechamiento, la corriente ID se
enconfrarh en el rango entre I,,, y 0 A, respectivamente, como se encuentra en la
figura 5.14~.
Se puede desarrolhr una lista similar para 10s JFET de canal-p.
;, b) corte (I, =FA)

1 vGSi s
v~ menor que el nivel de
estrechamiento; c) I, se
encuentra entre 0 A efDs
cuando Vpc
"2 - a0
es menor o ieual
V y mayor que el nivel de
estrechamiento.
(C)
Capitulo 5 Transistores de efecto de c a m p

CARACTER~STICASDE TRANSFERENCIA
Para el transistor BJT la corriente de salida 1, y la corriente decontrol I, fueron relacionadas

por beta. considerada como constante para el analisis que fue desarrollado. En forma de ecuacion.
-variable de control
constante
En la ecuacidn (5.2) existe una relacion lineal entre I, e I,. Si se duplica el nivel de I, e I ( , se
incrernentara tambiin por un factor de 2
Desafonunadamente. esta relacibn lineal no existe entre las cantidades de salida y de
entrada de un JFET. La relacion entre 1, y V,, se encuenua definida por la ecuaci6tz de Shockle~:
variable de control
(5.3)
constantes
El tirmino cuadratico de la ecuacion dari por resultado una relacion no lineal entre I, y VGs. William Bradford Shockley (l910-
1989) coinvent6 el primer
produciendo una curva que crece exponencialmente con las magnitudes decrecientes de VGS.
transistor y formu16 la teoria de
Para el andlisis en dc que sera desarrollado en el capitulo 6 . un sistema grafico rnis que "efecto de campo" q u e se utiliz6
maternatico serfi, en general, mas direct0 y facil de aplicarse. Sin embargo. la aproximacion en el desarrollo de 10s
grafica requeririi de una grafica de la ecuacion i5.3) con objeto de representar el dispositivo. y transistores y el FET. (Cortesia de
una grifica de la ecuacion de red que relacione las misrnas variables. La solucion estd definida AT&T Archives).
por el punto de interseccion de las dos curvas. Es imponante considerar a1 aplicar la aproxima-
Shocklev naci6 en Londres
cion grafica que las caractensticas del dispositivo no seran afecradas por la red en la cual se
utilice el dispositivo. La ecuacion de la red puede cambiar con la interseccion de las dos cur-
vas, pero la curva de transferencia definida por la ecuacion (5.3) pennanece sin resultar afec- Department -Bell Laboratories
tada. Por tanto: Presidente de Shockley Transistor
Corp.
Las caracteristicas de transferencia dejinidas par la ecuacibn de Shockley no Profesor Paniatoff de Enginnering
resultan afectudaspor la red en [o cual se utiliur el dispositivo. Science en Stanford University
Premio Nobel en fisica en 1956
Se puede obtener la curva de transferencia utilizando la ecuaci6n de Shockley o a partir de junto con los doctores Brattain y
las caracteristicas de salida d e la figura 5.10. En la figura 5.15 se proporcionan dos grtficas Bardeen
F~gura5.15 Obtencion de la
curva de transferenciapara las
caracteristicas de drenaje.
5.3 Caractensticas de transferencia 223

con la escala vertical en miliamperes para cada grafica. Una es una grifica de I, en funcion
V,,, mientras que la otra es de IDen funcion VGS.Con las caracteristicas de drenaje a la derecha
del eje "y" es posible dibujar una linea horizontal desde la region de saturacion de la curva
denotada VGS= 0 V a1 eje I,. El nivel resultante de corriente para ambas graficas es I,,,. El
-~
punto de intersection en la curva IDen funcion VGSsera el que se mostro antes. ya que el eje
vertical esti definido como VGS= 0 V.
En resumen:
Cuando VGS= 0 V' ID= IDS,
Cuando VGS= VP = -4V. la comente de drenaje es de cero miliamperes, definiendo otro

punto sobre la curva de transferencia. Esto es:
Cuando VG, = Vp, 1, = 0 mA
Antes de continuar, es importante comprender que las caracteristicas de drenaje relacio-

nan una cantidad de salida (o drenaje) a otra cantidad de salida (o drenaje); ambos ejes estan
definidos por variables en la misma region de las caracteristicas del dispositivo. Las caracteris-
ticas de transferencia son una grifica de una corriente de salida (o drenaje) en funcion una
cantidad controladora de entrada. Por tanto, existe una "transferencia" directa de las variables
de entrada a las de salida, utilizando la curva a la izquierda de la figura 5.15. Si la relacion
fuera lineal, la grafica de IDen funcion VGSsend una linea recta entre I,, y V,. Sin embarzo,
la curva que resulta es parabolica, porque el espaciamiento vertical entre 10s pasos de V,
sobre las caracteristicas del drenaje de la figura 5.15 decrece notoriamente mientras VGSse
hace mas y rnh negativo. Compare el espaciamiento entre VG, = 0 V y VGS = -1 V con aquel
entce V,, = -3 V y el estrecharniento. El cambio en VGSes el mismo, pero el cambio resultantr
en I, es bastante diferente.
Si se dibuja una linea horizontal desde V, = -1 V hacia el eje IDy luego se extiende hacia
el otro eje, se puede localizar otro punto sobre la cun'a de transferencia. Observese que en V, =
-1 V la curva de transferencia tiene un valor de I, = 4.5 mA. Notese queen la definicion de ID
cuando VGS= 0 V y -1 V que se utiliza 10s niveles de saturacion de I, y la region ohmica se
ignora. Segnlmos con VGS= -2 V y -3 V se puede completar la curva de transferencia. Preci-
samente es la curva de 1, en funcion VGSla que recibir6 un amplio uso en el analisis del
capitulo 6, y no precisamente las caractensticas de drenaje de la fixura 5.15. Los siguientes
.
p h a f o s presentan un mitodo rapido y eficiente para graficar I, en funcion VGs usando unica-
mente 10s niveles de ID, y Vp y la ecuacion de Shockley.
Aplicacion de la ecuacion de Shockley

La curva de transferencia de la figura 5.15 tambitn puede obtenerse directamente a partir de la
ecuaci6n de Shockley (5.3). simplemente dando 10s valores de IDS,y V,. Los niveles de I,,, y
Vp definen 10s lirnites de la curva sobre ambos ejes y dejan la necesidad de encontrar so10 unos
cuantos puntos intermedios. La validation de la ecuacion (5.3) como una fuente de la curva de
transferencia de la figura 5.15 se demuestra mejor a1 examinar unos cuantos niveles especifi-
cos de una variable y encontrando el nivel resultante del otro de la siguiente manera:
Sustituyendo VGs = 0 V da
Capihllo 5 Transistares de efecto de campo

Sustituyendo Vcs = V, da
= IDSS(l - 1)2 = IDSS(0)
Para las caracteristicas de drenaje de la figura 5.15, si se sustituye VGs= -1 V.
como se muestra en la figura 5.15. Obsirvese el cuidado que se necesita tomar con 10s signos
negativos de V, y Vp en 10s calculos anteriores. La perdida de un signo daria un resultado
totalmente erroneo.
Debe resultar obvio a partir de lo anterior que dados V, y V, (como normalmente se
proporciona en las hojas de especificaciones) el nivel de I, se puede encontrar para cualquier
nivel de VGS.Reciprocamente, utilizando algebra bbica se puede obtener [a partir de la ecuacion
(5.3)] una ecuacion para el nive1,resultante de VGSpara un nivel dado de I,. La derivation es
bastante directa y dari como resultado
(5.6)
Puede probarse la ecuacion (5.6) si se localiza el nivel de V, que dara por resultado una
comente de drenaje de 4.5 mA para el dispositivo con las caracteristicas de la figura 5.15.
como se sustituyo en el calculo anterior y siendo verificado por la figura 5.15.
Metodo manual nipido

Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podria resultar
muy ventajoso tener un mttodo manual rapido, con objeto de graficar la curva de la manera
mas eficiente mientras se mantenga un grado aceptable de precision. El formato de la ecuacion
(5.3) es tal, que 10s niveles especificos de VGSdaran niveles de I, que podran ser memorizados
para proporcionar 10s puntos necesarios con objeto de graficar la curva de transferencia. Si se
especifica que VGSsea la mitad del valor de estrechamiento V,, el nivel resultante de I, sera el
siguiente, de acuerdo con la deteminacion de la ecuacion de Shockley:
5.3 Caractensticas de Transferencia

Ahora es importante estar consciente de que la ecuaci6n (5.7) noes para un &el de V , en
particular, sino es una ecuacion general para cualquier nivel de V pmientras que VGS= V p / 2 .El
resultado especifica que la comente de drenaje siempre sera de una cuarta parte del valor de
saturaci6n IDss,mientras el voltaje-fuente sea de la mitad del valor de estrechamiento. Obser-
vese el nivel de I, para V,, = V , 12 = -4 V12 = -2 V en la figura 5.15.
Si se elige I, = I,,/2 y se sustituye en la ecuaci6n (5.6), se encuentra que
-
= Vp(l -?!0.5) = Vp(0.293)
DSS
Pueden determinarse puntos adicionales, pero la curva de transferencia puede trazarse

con un nivel satisfactorio de precision utilizando simplemente 10s cuatro puntos definidos
arriba y revisados en la tabla 5 .l.De hecho, en el analisis del capitulo 6 se utiliza un maximo
de cnatro puntos con objeto de trazar las curvas de transferencia. En la mayoria de las
ocasiones, utilizando solo el punto de la grifica definido por V,, = V , 12 y las intersecciones
de 10s ejes en iDssy V,, se obtiene una curva lo suficientemente precisa para la mayoria de
10s calculos.
- --
TABLA 5.1 V,, en funcibn I, utilizando

la eenacibn de Shocklw
EJEMPLO 5.1 Trazar la curva definida por loss= 12 mA y Vp = 4V .
Solucib
Los dos puntos de la grafica estin definidos por
En V,, = V , 12 = -6 V l 2 = -3 V la comente de drenaje estA dada por I, = IDss14 = 12 mAl4 =

3 mA. En I, = IDSS12= 12 mAR = 6 mA el voltaje de la compuena a la fuente se encuentra
determinado por VGS 0.3 Vp = 0.3 (-6 V ) = -1.8 V . LOScuatro puntos estan bien definidos
sobre la figura 5.16 -on la curva de transferencia completa.

12 I D = I D S S = 1 2 m A
-
-6 -5 - 4 -3 - 2 -1 0
-
V,
Figura 5.16 Curva de transierencia
Para 10s dispositivos de canal-p, la ecuacion (5.3) de Shockley puede todavia aplicarse
exactamente como aparece. En este caso, tanto Vp como VGSserin positivos, y la curva tendrii
la imasen en espejo de la curva de transferencia que se obtuvo para un dispositivo de canal-n
y 10s mismos valores limitantes.
Trazar la curva de transferencia para un dispositivo de canal-p con ID,, = 4 mA y V, = 3 V. EJEMPLO 5 2
E n VGS --V P /2=3V/2=1.5V,ID=l,ss/4=4mA/4=1mA.En1D=1D,s/2=4mA/2=2mA,

V, = 0.3 V, = 0.3 (3 V) = 0.9 V. Los dos puntos de la grafica aparecen en la figura 5.17 junto
con 10s puntos definidos por medio de lDSs y V,,.
F~gura5.17 Curva de translerencia

para el dispositivo de canal-p del
ejemplo 5.2.
5.4 HOJAS DE ESPECIFICACIONES (JFET)

Aunque el contenido general de las hojas de especificaciones puede variar desde el minimo
absoluto basta una gran cantidad de graficas y tablas, existen unos cuantos puarnetros funda-
mentales que proporcionan todos 10s fabricantes. Los mas importantes se analizan en 10s si-
guientes pirrafos. La hoja de especificaciones para el JFET de canal-n 2N5457 proporcionado
por Motorola se ofrece en la figura 5.18
5.4 Hojas de especificaciones (JFElJ

VALORES NOMINALES M ~ X I M O S
Perdlda de rl~ripaci6nm i b a d e 25 *C 2.82 mWl°C

JFETDEUSOGENERAL
T, I25 OC CA5AL.T - AGOTA\IIEKTO
del canal T,c -65 a + 150 'C
Refierare al2N1220 para grdficaa
CARACTERISTICAS ELECTRICAS (T, = 25 oca que se especifique lo conwno)
7 Cararterirtiea I Simbolo / Minimo 1 Tioo I MPximo 1 hidad /
CARACTERISTICAS "APAGADO
V8eel~ss -25
. - vdc
( I , = -10 biAdc. V,, = 0)
Comlenie de dlsnaje son voltaje de cem en la enmda'

(V,, = 15 Vdc. Vos = 0) 2N5457
1 'DSS
1 1.0 / 3 . 0 1 5.0 / mAdc I
1 Y,.. I Dmho?
. 10 50
Capaciiancir de entiada c , ~ ~ PF
! V D S= I S vdc. VGs=O.f = 1.0 MHz) - 4.5 70
C OF
figura 5.18 JFET de canal-n 2N5457 de Motorola
Valores nominales rnikimos

La lista de valores nominales maximos por lo general aparece al principio de la hoja de espe-
cificaciones, junto con 10s voltajes mhxirnos entre las terminales especificas, 10s niveles maxi-
mos de las corrientes y el nivel maxim0 de disipacion de potencia del dispositivo. Los niveles
maximos especificados para VDSy VDG no deben excederse en ningin punto del disefio de la
operation del dispositivo. La fuente aplicada V,, puede exceder estos niveles, per0 el nivel
real de voltaje entre estas terminales nunca debe exceder el nivel especificado. Todo buen
Capitulo 5 Transistores de efecto de eampo

diseiio intentara evitar estos niveles con un buen marsen de seguridad. El tCrmino inverso en
V, define el voltaje maximo con la fuente positiva respecto a la compuerta (como si estuviera
polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En
al~unashojas de especificaciones es referido BV,ss, el voltaje de ruptura con el drenaje y la
fuente en corto circuito (V,, = 0 V) se encuentran refendas como BVD,,. Normalmente esta
disefiado con objeto de operar con I, = 0 A. pero si se fuerza a aceptar una corriente de la
entrada podria soportar 10 mA antes de que suceda cualquier dafio. La disipacion total del
dispositivo a 25 OC (temperatura ambiente) es la maxima potencia que el dispositivo puede di-
sipar bajo condiciones normales de operacion y esti definida por
(5.9)
N6tese la similitud en formato con la ecuaci6n de disipacion maxima de potencia para el tran-
sistor BIT.
El factor de pirdida de disipacion se analiza con detalle en el capitulo 3, pero por el
momenta reconocemos que el valor de 2.82 mWIoC revela que el valor de disipacion decrece
en 2.82 mW por cada incremento en la temperatura de I OC arriba de 25 OC.
Caractensticas electricas
Las caracteristicas e1Cctricas incluyen el nivel de Vp en las CARACTERISTICAS DE APA-
GAD0 e I,,, en las CARACTERISTICAS DE ENCENDIDO. En este caso V, = VGS,upuzado,
tiene un rango entre 4 . 5 a -6.0 e I,,, enue 1 y 5 mA. El hecho de que ambos tengan una
variation de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabncaci6n. Las 2N2844
CAPSULA 22-03.ESTlLO I 2
otras cantidades estan definidas bajo las condiciones que aparecen entre parintesis. Las carac- TO-18 (T0~206AAI
tensticas de pequeiia sefial se discuten en el capitulo 9.
3 Drenaje
Construction del encapsulado e identificacion de terminales (encapsuladol
Este JFET en particular tiene la misma apatiencia que proporciona la hoja de especificaciones
de la figura 5 .IS. La identification de las terminales tambien se proporciona directamente de-
bajo de la figura. Ademis 10s JFET se encuentran disponibles en encapsulado de "sombrero
alto", como se muestra en la figura 5.19 con su identificacion de terminales.
,;
-I
14
Cornpuena
1 Fuenre
Region de operacion JFET DE U S 0 GENERAL

CANAL-P
La hoja de especificaciones y la curva definida par 10s niveles dgestrechamiento a cada nivel
kigura 5.19 Encapsulado de
de VGS definen la region de operation para la amplification lineal sobre las caracteristicas de asombrero alto.. identificaci6n
drenaje como se muesua en la figura 5.20. La region 6hmica define 10s valores maximos ,I, ias terminalespara un JFET de
permisibles de VDsen cada nivel de V,, y V, m,r especifica el valor miximo para este p&eWo. canal-p.
Fmra 5.20 Regi6n de operaci6n

I normal para el diseiio
";s,.," de amplificacidnlineal.
5.4 Hojas de especificaciones (JFET)

La corriente de saturaci6n losses la corriente maxima de drenaje, y el nivel maximo de
disipacion de potencia define la curva dibujada de la misma manera que para 10s transistores
BJT. La region sombreada resultante es la region de operacion normal para el diseiio de
amplificadores.
Recuerde que, como se vio en el capitulo 3, hay instmmentos disponibles para medir el nivel
de p,, para el transistor BIT. Una instrumentaci6n similar no esta disponible con objeto de
medir 10s niveles de IDS, y V p .Sin embargo, el trazador de curvas presentado para el transistor
BIT puede tambien mostrar las caractensticas de drenaje del transistor JFET a travis del ajuste
adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal (en
volts) se han ajustado para mostrar las caracteristicas completas, como se muestra en la figura
5.2 1. Para el JFET de la figura 5.21, cada division vertical (en centimetros) refleja un cambio
de l-mA en Ic , mientras que cada division horizontal tiene un valor de 1 V. El paso del voltaje
es de 500 mVlpaso (0.5 Vlpaso), lo que revela que la curva superior se encuentra definida por
V,, = 0 V, y que la siguiente curva hacia abajo -0.5 V para el dispositivo de canal-n. Con el uso
del mismo paso de voltaje la siguiente curva es -I V, luego -1.5 V, y finalmente -2 V. Al
dibujar una linea a partir de la curva superior sobre el eje I , se puede estimar el nivel de IDS, de
cerca de 9 mA. El nivel de V, se puede estimar si se o b s e ~ el a valor de V,, de la liltima curva
hacia abajo, per0 tomando en cuenta la distancia mas pequeiia entre las curvas mientras VGS
se hace todavia mas negativo. En este caso, V pes cierto que es mas negativo que -2 V y quiza
V pse encuentre cercano a -2.5 V. Sin embargo, tenga en cuenta que las curvas VGSse contraen
muy rapidamente cuando se acercan a la condici6n de corte, por lo que quiza V p= -3 V es una
15A
div
Rgum 5.21 Caracteristicasde drenaje para el transistor JFET 2N4416 como se presenta en
un trazador de curvas.

mejor election. Tambien es importante revisar que el control del paso se ajusta para una panta-
lla de cinco pasos limitando las curvas mostradas a V, = 0 V, -0.5 V, -1 V, -1.5 V y -2 V. Si
el control del paso se increments a 10. el voltaje por paso se puede reducir a 250 mV = 0.25 V,
y la curva para Vm = -2.25 V se hubiera podido incluir, asi como una curva adicional entre
cada paso de la fi,oura 5.21. La curva VGs = -2.25 V hubiera indicado la rapidez con que las
curvas se estin cerrando una sobre la otra para el mismo paso de voltaje. Por fonuna, el nivel
de V, se puede estimdr con un grado razonable de exactitud simplemente aplicando la condicion
que aparece en la tabla 5.1. Esto es, cuando I, = IDsS12.luego VGs=0.3Vp. Para las caracteris-
ticas de la fisura 5.21.1, = IDSs/2= 9 mAl2 = 4.5 mA. y es tan visible en la figura 5.21 que el
nivel correspondiente de V, es de aproximadamente -0.9 V. Con esta information se encuen-
tra que V,, = VGs/0.3 = -0.9 V10.3 = -3 V, el cual sera nuestra selection para este dispositivo.
Con este valor encontramos que en V,, = -2 V.
z lmA
como se fundamenta en la figura 5.21
En V,,= -2.5 V la ecuacion de Shockley dari par resultado ID= 0.25 mA, con V, = -3 V
lo cual revela con claridad cuan rapido las curvas se contraen cerca de V,. La importancia del
parametro gin y la f o m a en que se detemiina a panir de las caracterist~casde la figura 5.21 se
descnben en el capitulo 8 cuando se exarninen las condiciones de ac en pequefia sefial.
5.6 RELACIONES IMPORTANTES

Una cantidad de ecuaciones importantes y de caracterfsticas de operacion se presentaron en las
liltimas secciones. particulannente importantes para el analisis que sigue para las configura-
ciones de dc y ac. En un esfueno por aislar y enfatizar su importancia, se repiten a continuaci6n
en seguida de su ecuaci6n correspondiente para el transistor BJT. Las ecuaciones JFET estan
definidas para la configuration de la figura 5.22a. mientras que las ecuaciones para el BJT se
relacionan a la figura 522b.
JFET
D
S (b) E figurn 5.22 a) JFET contra b) BJT.
JFET BJT
ID = IDSS6
- +) 2
u fc = PIB
ID = Is u Ic = IE
I, r OA u V,, z 0.7 V
5.6 Relaciones importantes

Entender bien el impact0 de cada una de las ecuaciones anteriores es suficiente anteceden-
te para atacar las configuraciones de dc mis complejas. Recuerde que V, = 0.7 V a menudo se
torno como clave para inicializar un analisis de una configuracion a BIT. De forma parecida. la
condici6n Ic = 0 A es a menudo el punto de inicio para el anilisis de una configuracion a JFET.
Para la configuracion BJT, I, pqr lo general es el primer parrimetro que debe determinarse. Para
el JFET normalmente es VGS.La cantidad de similitudes entre las configuraciones de dc
para BIT y JFET se podri apreciar mejor en el capitulo 6.
5.7 MOSFET DE TIP0 DECREMENTAL

Comv se observ6 en la introducci6n del capitulo, existen dos tipos de FET: 10s J E T y 10s
MOSFET. Los MOSFET se desglosan mas adelante en ripo decremental y en ripo incremenral.
Los t6rminos agotamienro e incremental definen su modo basico de operaci~n,mientras que la
etiqueta MOSFET significa transistor de efecto de campo metal-oxido-semiconductor.Debido
a que existen diferencias en las caractensticas yen La operacion de cada tipo de MOSFET, se
han cubieno en secciones por separado. En esta seccion se examinari el MOSFET de tipo
decremental, el cual tiene las caractensticas similares a aquellas de un JFET entre el cone y la
saturation en loss:pero luego tiene el rasgo adicional de caractedsticas que se extienden hacia
la region de polandad opuesta para VGS.
La constmccion basica del MOSFET de tipo decremental de canal-n se proporciona en la

figura 5.23. Una placa de material tipo p esti formada a partir de una base de silicio y se le
conoce como subsrraro, que es la base sobre la que se constmye el dispositivo. En algunos
casos el subsuato se encuenua conectado interiormente con la terminal de la fuente. Sin em-
bargo, muchos dispositivos discretos ofrecen una terminal adicional etiquetada SS, dando por
resultado un dispositivo de cuatro terminales, como el que aparece en la figura 5.23. Las termi-
nales de fuente y compuena estin conectadas par medio de contactos metAlicos alas regiones
dopadas-n unidas par un canal-n como se muestra en la figura. La compuena se encuentra
conectada tambib a una superficie de contact0 metrilico, pero permanece aislada del canal-n
par medio de una capa muy delgada de didxido de silicio (SiO,). El SiO, es un tipa particular
S
(Fuentc)
\ Regiones
dopadar-n
Figura 5.23 MOSFET de tipo decremental de canal-n.
Capitulo 5 T m i s t o r e s de efecto d e camp

de aislante conocido como dielkctrico que ocasiona campos elktricos opuestos (como se indi-
ca por el prefijo di) dentro del dielectric0 cuando se expone a un campo extemamente aplica-
do. El hecho de que la capa SiO, es una capa aislante revela el siguiente hecho:
No existe conexibn eli!ctrica directa entre la terminal de la compuerta y el canal de
un MOSFET.
Adicionalmente:
Se debe a la capa aislnnte de SiO, del MOSFET explica la alta impedancia, muy
deseable, de entrada del dispositi;o.
De hecho. la resistencia de entrada de un MOSFET es a menudo igual a la del JFET
normal, aun cuando la impedancia de entrada de la mayoria de 10s JFET es lo suficientemente
alta para la mayoria de las aplicaciones. La muy alta impedancia de entrada continia soportan-
do totalmente el hecho de que la corriente de la entrada ( I G ) es en esencia de cero amperes para
las confiyuraciones de polarization de dc.
El motivo de la etiqueta FET de metal-6xido-semiconductores ahora mucho mas obvia:
metal por las conexiones del drenaje, fuente y compuena alas superficies adecuadas en parti-
cular. la terminal de la compuerta y el control que ofrece el area de la superficie de contacto,el
bxido por la capa aislante de dioxido de silicio y el semiconductor por la estmctura bisica
sobre la cual las regiones de tipo n y p se difunden. La capa aislante entre la compuerta y el
canal ha dado por resultado otro nombre para el dispositivo: FET de compuerra aislada o
IGFET (por las siglas en inglis de, Insulated Gate), aunque este nombre es cada vez menos
utilizado en la literatura actual.
Qperacion bkica y caractensticas

En la figura 5.24 el voltaje compuena-fuente se hace cero volts mediante la conexion directa
de una terminal a la otra, y se aplica un voltaje Vo, a travts de las terminales del drenaje y
fuente. El resultado es una atracci6n. por el potencial positivo del drenaje. para 10s electrones
libres del canal-n. y una corriente similar a aquella establecida a travis del canal del JFET. De
hecho. la corriente resultante con VGs=0 V se le sigue denominando ID,, como se muestra en
la figura 5.25.
figurn 5.24 MOSFET de tipo decremental de canal-n con V,, = 0V

Y un voltaje aplicado Vm
5.7 MOSFET de tipo decremental

Figura 5.25 Caracteristicas de drenaje y de transierencia para un MOSFET de tip0 decremental de
canal-n.
En la figura 5.26, VGStiene un voltaje negativo tal como -1 V. El potencial negativo en la

entrada tendera a presionar a 10s electrones hacia el substrato de tipo p (cargas similares se
repelen) y atrae huecos del substrato de tipo p (cargas opuestas se atraen) como se muestra en
la figura 5.26. Dependiendo de la magnitud de la polarizaci6n negativa que aplica VG,, sucede-
ra un nivel de recombination entre 10s electrones y 10s huecos que reducira el n6mero de
electrones libres disponibles para la conduction en el canal-n. Mientras mas negativa sea la
polarizaci6n. mis alta seri la tasa de recombinaci6n. El nivel resultante de comente de drenaje
es, por tanto, reducida con la polarizaci6n negativa creciente de VGScomo se muestra en la
figura 5.25 para VGS= -1 V, -2 V, y asi sucesivamente, hasta el nivel de estrechamiento de
-6 V. Los niveles resultantes de coniente de drenaje y la grrifica de la curva de transferencia se
conduce exactamente igual a la descrita para el JFET.
recombinaci6n
HU~COS arraidos a1
potencial negativo
\ F m 5.26 Reduction de
portadores libres en el canal
Electrones repelidor por
el porencial negativo en debido a un patencial negativo
la cornpuerta en la terminal de la compuerta.
Para 10s valores positivos de V,, la entrada positiva atraera electrones adicionales (porta-
dores libres) desde el substrato de tipop debido a la corriente de fuga inversa, y creara nuevos
portadores mediante la colision resultante entre las particulas en aceleracion. Mientras el vol-
taje compuerta-fuente sigue aumentando en la direcci6n positiva, la figura 5.25 indica que la
comente de drenaje se incrementari de manera acelerada debido alas razones listadas aniba.

El espaciamiento vertical entre las curvas de VGS= 0 V y V,.= +I V de la figura 5.25 es
una clara indicacibn de cuinto ha aumentado la corriente por el cambio en 1 volt en VGs.
Debido al ripido incremento, el usuario debe estar alerta del valor miximo de corriente de
drenaje porque puede excederse con un voltaje positivo en la entrada. Esto es. para el disposi-
tivo de la fiyura 5.25, la aplicacion de un voltaje VGs= +4 V podria dar por resultado una
coniente de drenaje de 22.2 mA, la cual posiblemente podria exceder el valor m6ximo (co-
rriente o potencia) para el dispositivo. Como se dijo antes, la aplicacion de un voltaje positivo
de la compuerta a la fuente ha "incrementado" el nivel de portadores libres en el canal com-
parado con aquel encontrado con VGS= 0 V .POTesta ~ a z o nla region de voltajes positives de
la entrada sobre el drenaje o las caracteristicas de transferencia es a menudo conocida como la
regibn incremental. con la region entre el nivel de corte y de saturacion de IDss denominada
como la regibn de agotamiento.
Es panicularmente interesante y util que la ecuaci6n de Shockley siga aplicindose para las
caracteristicas del MOSFET de tipo decremental tanto en la region de agotamiento como en la
incremental. Para arnbas regiones simplemente es necesario que se incluya el signo adecuado de
V,, en la ecuacion. y que el signo sea seguido con cuidado en las operaciones matematicas.
Trace las caractensticas de transferencia para un MOSFET de tip0 decremental de canal-n con EJEMPLO 53
I,= 10mAy V P = - 4 V .
En VGs = 0 V. = 10 mA
ID = lDSS
V,, = V, = 4 V . I, = 0 mA
todas las cuales aparecen en la figura 5.27.

Antes de graficar la regi6n positiva de V,, se debe tener en cuenta que ID aumenta con
mucharapidez con 10s valores mayores de V,. En otras palabras, se tiene que set conservador
11
con la seleccion de 10s valores que deben sustituirse en la ecuacion de Shockley. En este caso
se intentars +1 V de la siguiente manera:
- 15.63mA
= 10 mA(1 + 0.25)' = 10 mA(1.5625)
la cual es lo suficientemente alta como para tenninar la grAfica.

I I
I /
MOSFET de tip0 decremental de canal-p VP -

-
2
La construcci6n de un MOSFET de tip0 decremental de canal-p es exactamente el inverso del que
aparece en lafi-pra 5.23. Esto es, ahora existe un substrato de tipo n y un canal de tipop, como lo figurn 5,21 Caracteristicas de
muestra la figura 5.28a. Las terminales permanecen como se encuentran identificadas. Per0 todas transferencia para,," MOSFET de
1%polaridades de 10s voltajes y las diiecciones de las comentes estin invertidas. COmO 10 ilustra la tipo decremental de canal-n con
misma figura. Las caractetisticas de drenaje w a n apmcer i s a l e s que en la figura 5.25, per0 I,,s = I0 mA y V, = -4 V
5.7 MOSFET de tipo decremental 235

V,,=+? v
v, = +3 v
v, = +4 v
(b) (c)
Rgura 5.28 MOSFET de tlpo decremental de canal-p con I, = 6 mA y V, = +6 V.
con valores negativos de VDS ID positiva como se indica (debido a que la direccion definida
ahora esta invertida) y VGScon las polatidades opuestas como se muestra en la figura 5 . 2 8 ~La
.
inversion en Vcs traera como resultado una imagen de espejo (con respecto al eje I,) para las
caractensticas de uansferencia como lo muestra la figura 5.28b. En otras palabras, la comente
de drenaje aumenta desde el cone en Vcs = V pen la region positiva de VtiS a IDss, y despues
cont,inua su crecimiento para valores negativos mayores de VGS.La ecuacion de Shockley
todavia se aplica, pero necesita s61o colocar el signo correct0 tanto para VGScomo para V , en
la ecuaci6n.
Simbolos, hojas de especificaciones y construcci6n

del encapsulado
Los simbolos grificos para un MOSFET de tip0 decremental de canal-n y p se proporcionan cn
la figura 5.29. Observese corno 10s simbolos seleccionados intentan reflejar la construcci6n
real del dispositivo. La falta de unaconexi6n directa (debido al aislarniento de la entrada) entre
la cornpuena y el canal esti representado por un espacio entre la compuena y las otras termi-
nales del simbolo. La linea vertical que representa el canal esta conectada entre el drenaje y la
fuente y esta "soportadan por el substrato.Para cada tip0 de canal se ofrecen dos simbolos para
reflejar el hecho de que en algunos casos el substrato se encuentra disponible en forma externa;
mientras que en otros no lo esti. Para la mayona de 10s analisis que siguen en el capitulo 6, el
substrato y la fuente estaran conectados y se utilizaran 10s simbolos inferiores.
canal-n canal-p
bs Rgura 5.29 Simbolos grificos para

a) MOSFET de tip0 decremental de
canal*, y b) MOSFET de tip0
(b) decrernental de canal-p.
Capitulo 5 Traasistores de efecto de campo

El dispositivo de la figura 5.30 tiene tres t e r m i n a l e s identificadas en la misma figura. La
hoja de especificaciones para un MOSFET de tipo decremental es similar a la hoja de un JFET.
Los niveles de V pe I,, se dan junto con una lista de 10s valores maximos y de las caracteris-
1 ENCAPSCLADO 22-03. ESTILO 2

T 0 ~ 1 8(T0~206A.4)
i Drcnilc
1
yosFETEEDE
3 14 I fucnuc
BAJA
I
CANAL-N -AGOTAMIENTO
CARACTER~STICASELECTRICAS (T,= 25 "C a menoaque i e cipeclfique locontratio)

I / / 1
11-
Cararteristica Simbolo Minimo Tipo MA=-
CARACTERISTICAS "APAGADO"
Volraje de ruprura drenaje-fuente ",BRIDSX Vdc
(VGr= 7 . 0 V. ID = 5.0 @A) 2x3797 20 25
Cornenre inreria de la campuena (1) 'cis
(V', = -10 V. V,, = 0) .
(VGs=-10V.VD~=0.TA=150DC) - 2041
Voltaje de carte eompuem fuente V~~i2prgldoi
(ID=2.0fiA.YDs= 10V) 2N3797 - -5.0 -7 .O
\'olraje ~nvcriodienaje compuena (1) . . I (I
'oiio
(YDG= \QY.Is=O)
-
CARACTERiSTICAS "ENCENDIDO"
Comiente de dreniljc con voliaje de cem en la cnrrada lms
(V,= 10 V.V0$ -0)
2N3797 2.0 2.9
C m i m l s de drpnaje m el eslado mcmdido 14cnundidoi 6 . 0 j z j
(V, = 10 V. VGSC + 3 5 V)
2N3797 9.0 14 18
CARACTERISTICASEN PEQUERA S E ~ A L
Admirancia de transferencia dlrecra yLI pmhos
3$j
(V,, = 10 V. V,, r 0 . f = 1.0 kHz)
2N3797 1500 2300
(V,, = 10 \'.VGl r O.f = 1.0 kHz!
2N3797 1500
Admilancia de selida 1 Yss 1 gmhmhor
(I,, = 10 V ,V, = 0 , f = 1.0 MHz)
-
Capacimcla de ~ n t i a d a
~V,,=IO\i,V,,=O.f=l.OMHz)
Capaczrancia de rransferencla invena

(V,, = 10 V. VGS= 0, f = 1 .O MHz)
233797
2K3797
Cm,s
cr*h
:
-
27
-
6.0
0.5
60
8.0
0.8
-m
CARACTERISTICAS FUNCIONALES
I
Da~ordel w d o KF - 38
(VDi = 10 V. V,, = 0, f = 1.0 kHz. R, = 3 rnrgohmi!
1 I) EICCvalor en ir conicn~clncjvlc lacorncnsc di iunn

ilcz ET ir c~rricntedc fugr rlarlndr <on sl contasrodc prusba y susconer~oncssurnda rc mldc brjo 18s rncjores
sondlcioncr rlcanrndar.
figura 5.30 MOSFET de t i p o d e c r e m e n t a l d e c a n a l - n 2N3797 d e M o t o r o l a .

Operaci6n b&ica y caractensticas
Si V,, se hace 0 V y se aplica un voltaje entre el drenaje y la fuente del dispositivo de la figura
5.3 I. la ausencia de un canal-n (con su generoso numero de portadores libres) dari par resulta-
do una corriente de cero amperes efectivos, una diferencia grande con el MOSFET y JFET de
tip0 decremental donde ID = ID,. No es suficiente tener acumulados una gran cantidad
de ponadores (electrones) en el drenaje y la fuente (debido a las regiones dopadas n) si no
existe una trayectoria entre las dos. Si VlIses cierto voltaje positivo, VGSes 0 V, y la terminal SS
se conecta directamente a la fuente. existen de hecbo dos uniones p-n con polarization inversa
entre las regiones dopadas n y el substrata p para oponer cualquier flujo significativo entre el
drenaje y la fuente.
En la figura 5.32 tanto VDscomo VGSesdn en algun voltaje positivo mayor de cero volts,
estableciendo al drenaje y la compuerta a un potencial positivo respecto a la fuente. El potencial
positivo en la compuena presionara 10s huecos (porque las cargas iguales se repelen) del subsuato
p a lo largo del filo de la capa de SiO, con objeto de dejar esa area y entrar a regiones miis
profundas del suhstratop .como se muestra en lafigura. El resultado es una region de agotamiento
cerca de la capa aislante de SiO, sin huecos. Sin embargo, 10s electrones en el substratop (10s
ponadores minoritarios del material) seran atraidos a la entrada positiva y se acumularin en la
region cercana a la superficie de la capa de SiO,. La capa de SiO, y sus cualidades aislantes
evita que 10s ponadores nepativos sean absorbidos en la terminal de la compuerta. Mientras
VGS aumente en magnitud, la concentration de electrones cerca de la superficie de SiO, se
incrementari hasta que una region inducida de tipo n pueda eventualmente soportar un flujo
mesurable entre el drenaje y la fuente. El nivel de V,, que resulta en un increment0 significativo
de la corriente de drenaje se le llama voltaje de umbral, y se le da el simbolo de V , (por la sigla
en inglis de. Threshold). En las hojas de rspecificaciones se le conoce como VG,(,,,, aunque V ,
es mas cono y sera utilizado en el siguiente anilisis. Debido a que el canal no existe con V,, = 0
V y se forma al "incrementar" la conductividad mediante la aplicaci6n de un voltaje compuer-
ta-fuente. este tipo de MOSFET se le llama MOSFETde tip0 incremental. Tanto 10s MOSFET
de tipo decremental como incremental tienen regiones de tipo incremental, pero el nombre se
aplico al ultimo debido a que ese es su Snico modode operation.
Elrctmnes ariaidos por la cornpuenv

positlva (canal-n inducldo)
Figura 5.32 Formacibn del canal

-
I
Cdpa aislante Huecor repelidos por
la enuada posiriva
en el MOSFET de tipo incremental
de canal-n.
5.8 MOSFET de tip0 incremental

Cuando V se incrementa mis all2 del nivel de umbral, la densidad de 10s portadores
GS.
libre en el canal lnducido se incrementan, dando por resultado un nivel mayor de comente de
drenaje. Sin embargo, si se mantiene VGSconstante y s61o se aumenta el nivel de V,,, la co-
l~ientede drenaje eventualmente alcanzara un nivel de saturacivn asi como ocurri6 al JFET y
al MOSFET de tipo decremental. La saturacivn de I, se debe a un proceso de estrechamiento
descrito por un canal mas angosto a1 final del drenaje del canal inducido. como se muestw en
la figura 5.33. A1 aplicar la ley de voltaje de Kirchhoff a 10s voltajes de las terminales del
MOSFET de la figura 5.33, se encuentra que
Esrrechamiento (princlpioj
SiO, : dc a~a.orarnw.nto
Re~16n
Figura 5.33 Cambio en la region de

agotamientoy el canal con aurnento
en el nivel de Vm para un valor iijo
T de VGS.
Si V,, se mantiene fijo en un valor tal como 8 V y VDsse aumenta de 2 V a 5 V, el voltaje

V,, jdeb'ido a la ecuaci6n (5.11)] caera de -6 V a -3 \i y la entrada serh cada vez menos
positlva respecto al drenaje. Esta reduction en el voltaje de la compuerta al drenaje reduciri a
su vez la fuerza de atraccion para 10s portadores libres (electrones) en esta regi6n del canal
inducido, causando una reducci6n en el ancho efectivo del canal. Eventualmente, el canal se
reduciri a1 punto del estrechamiento y se establecera una Condici6n de saturacibn como se des-
cnbi6 antes para el JFET y el MOSFET de tipo decremental. En otras palabras, cualquier creci-
miento posterior en VDsy en el valor fijo de VGSno afectari el nivel de saturaci6n de I D hasta
que se encuentren las condiciones de ruptura.
Las caracteristicas de drenaje de la figura 5.34 revelan que para el dispositivo de la figura
5.33 con VGS= 8 V, la saturaci6n ocum6 en un nivel de VDs= 6 V . De hecho, el nivel de
saturaci6n para VDsesta relacionado con el nivel de VGSaplicado por
Por tanto. es obvio que para un valor tijo de V T ,mientras mayor sea el nivel de V,,, mayor sera
el nivel de saturaci6n para V,,, como se muestra en la figura 5.33 por la localization de 10s
niveles de saturaci6n.
Capitulo 5 Transistores de efecto de c a m p

Figura 5.34 Caracteristicas del drenaje de un MOSFET de tipo incremental
de canal-" con V , = 2 V y k = 0.278 x 10-3 Ap'.
Como se indic6 para las caractensticas de la figura 5.33, el nivel de VT es de 2 V, por el

hecho de que la comente de drenaje ha caido a 0 mA. Por tanto:
Para 10s valores de VG, menores que el nivel de umbral, la com'ente de drenaje de un
MOSFET de tipo incremental es de 0 m.4.
La figura 5.34 indica que cuando el nivel de VGS se increments de V, a 8 V,el nivel de
saturaci6n resultante para ID tambiCn aumenta desde un nivel de 0 mA a 10 mA. Ademb, es
bastante notorio que el espaciamiento entre 10s niveles de VGS aumentaron cuando subi6 la
magnitud de V,,, dando por resultado aumentos siempre crecientes en la comente del drenaje.
Para 10s niveles de VGS> VTla comente de drenaje esti relacionada al voltaje compuerta-
fuente aplicado mediante la siguiente relacion no lineal:
Una vez mas, es el ttrmino cuadritico que resulta de la relaci6n no lineal (curva) entre ID y
V,,. El tCnnino k es una constante que, a su vez, es una funci6n de la fahricaci6n del disposi-
tivo. El valor de k se puede calcular a partir de la siguiente ecuaci6n [derivada de la ecuaci6n
(5.13)] donde ID ,ncend,o, y V,,(cnccn",eu, son 10s valores de cada uno en un punto en particular
sobre las caractensticas del dispositivo.
= 10 mA donde VG,e,cc,,,,l = 8 V a partir de las caracteristicas

Sustituyendo ID(encendidol
de la figura 5.34 da
= 0278 x 10-3 AN"
y una ecuacion general para ID para las caracteristicas de la figura 5.34 da por resultado:
ID = 0.278 x 10-3(VGs- 2 V)2
5.8 MOSFET de tipo incremental

Sustituyendo VGS= 4 V, se encuentra que
como se verifica en la figura 5.34. En V,, = V,el termino al cuadrado es 0 e I, = 0 mA.

Para el anilisis en dc del MOSFET de tipo incremental que aparece en el capitulo 6. las
caractensticas de transferencia otra vez seran las que se utilizaran en la solucion grifica. En la
figura 5.35 el drenaje y las caractensticas de drenaje y de transferencia se han colocado lado a
lado para describir el proceso de transferencia tanto de una como de la otra. En esencia, proce-
de igual que en el ejemplo que antes presentamos para el IFET y el MOFET de tipo decremental.
Sin embargo, en este caso se debe recordar que la corriente de drenaje es de 0 mA para VGS<
V,. En este momento una corriente que se puede medir sera el resultado para IDy crecera como
se definio en la ecuaci6n (5.13). Obsewese que al definir 10s puntos de la caracteristica de
transferencia a partir de las caracteristicas de drenaje. sblo se utilizan 10s niveles de saturacih,
limitando de tal modo la region de operation a niveles de V,, mayores que 10s niveles de
saturation como se definio en la ecuaci6n (5.12).
Flgura 5.35 Trazo de las caracteristicas de transferenciade un MOSFET de tipo

incremental de canal-n a partir de las caracteristicas de drenaje.
La curva de transferencia de la figura 5.35 es bastante diferente de aquellas otras obteni-

das. Ahora, el dispositivo de canal-n (inducido) esta totalmente en la regi6n de VGspositiva y
no aumenta hasta que VGS= VT.Surge entonces la pregunta sobre c6mo graficar las caracteris-
ticas de transferenciadados 10s niveles de k y de V,, asicomo se incluye abajo para un MOSFET
en panicular:
I', = 0.5 x 10-j(V,, -4 V)?
Primero se dibuja una linea horizontal en I - 0 mA desde VGS= 0 mA a VGS= 4 V como

D-
se muestra en la figura 5.36a. Luego, se elige un nlvel de VGSmayor que V T ,tal como 5 V, y se
sustituye en la ecuacion (5.1 3) paradetenninar el nivel resultante de I, de la siguiente manera:

Lvcs v.,
Iigura 5.36 Grafica de las caracteristicas de transferencia de un MOSFET d e tipo

incremental de canal-" con k = 0.5 x 10-3 A/VZ y VT = 4 V.
y se obtiene un punto en el plano, corno se muestra en la figura 5.36b. Por liltimo se eligen
niveles adicionales de VG, y se obtienen 10s niveles resultantes de I,. En particular, para
VGs = 6 V, 7 V y 8 Vel nivel de I D es 2 mA, 4.5 mA y 8 rnA respectivamente, como se
muestra en el diagrama resultante de la figura 5.36 c.
MOSFET de tipo incremental de canal-p

La conswcci6n de un MOSFET de tipo incremental de canal-p es exacto al inverso que apare-
ce en la figura 5.31, corno se muestra en la figura 5.37a. Esto es, ahora existe un substrato de
tipo n y regiones dopadas-p bajo las conexiones del drenaje y de la fuente. Las terninales
permanecen tal corno se indicaron, pero estan invertidas todas las polarizaciones del voltaje y
las direcciones de comente. Las caracteristicas del drenaje apareceran igual que en la figura
5.37c, con niveles de corriente crecientes que resultan del increment0 negativo de 10s valores
de V,,. Las caracteristicas de transferencia seran una imagen de espejo (respecto a1 eje ID) de
la curva de transferencia de la figura 5.35, per0 con ID creciendo con 10s valores cada vez m h
negativos de VGSdesputs de V, corno se muestra en la figura 5.37b. Pueden aplicarse igual
que las ecuaciones (5.1 1) a la (5.14) a 10s dispositivos de canal-p.

EKCAPSULAOO 20.03. ESTILO 2
VALORES ZOMINALES M ~ X I M O S TO-72 ( T 0 ~ 2 0 h A F 1
CONMUTACION DEI. MOSFET

CANAL-N- INCREMENTAL
C.4RACTERiSTICAS ELECTRICAS (T, = 25 *C a mcnos quc se especiflque lo contrano)
Volraje de nrprurr drenrje~iuenre "(BRIUS).

(I,,= IOpA.V,,=Ol
corrienre de drenrje con vo1r;lje de cero en la compuenv
(vDS= rov.vGI= o ) T & =~ S C
T, = 1 50°C
Corrientr inversa de la compuerrv
(V,, = i IS Vdc. VDs = 0 )
'DIS
loss
2i
. k 0
pAdc
pAdc
CARACTERISTICAS"ENCENDIDO'.
ilil
71
'
Voltair de umbra1 de ir cornpuena "os~T~, 1.0
(V,= IOV.I,= lo*)
Voltvje en encendldo drenuje-compuena V~s,~nccmd,d,,,
-
(I,= 2.0 mA.VGs = IOV)
-
~ o m ~ e nde
t e drenqe
en encendido L ~ , ~ ~ ~ ~ a ~ 3.0
e ~ , ,
(V,,= 10V.VDs= IOV)
.
CARACTERISTICAS EN PEQUEfiA SEII'AL
Admltancla de transferencia direcra Y . ~ : 1000
(V,, = 10 V. I,= 2.0 mA. i = 1.0 kHz)
Caprcltnncla de enrrada c , ~ ~ .
(V,,= i0V.V,,=O.f= I40kHz)
Capacirancia dc transferencia lnversv C , ~ ~ . I.;
( V D g = O . V G I = O , f= 110 kHz)
Capac~ranc?r
drenaje-subsfraro .
(V ,,,= 10 V. f = 140 kHz)
c d ( w
Resirfencia drenajr-fuenle r~Ilrnr.nilrdDl

- 300 ohma
(V,, = I0 V. I, r 0. f = 1.0 kHz)
.
CARACTERISTICAS DE COX~IUTACION
Retardo de encendhdo (tiguru 5) Id8
Tiempo de subida (figura 6 ) I,,= 2.0 mAdc. V,, = 10 Vdc. If

.
Retardo de vpagada (tioura 7) (V,, = I0 \'dc) 'dl
.
Tiempo de bajadv (figuia 8) (Vcr iigurs 9: recei que i c determind r l c ~ i c u ~ l o l t!
- I00
Figura 5.39 MOSFET de tipo incremental de canal-" 2N4351 de Motorola.
decremental. El voltaje de umbra1 esti especificado como VGS(Th) y tiene un rango de I a 5 V

dc, dependiendo de la unidad qne se utlice. En lugar de proporcionar un rango de k en la
ecuacion (5.13), se especifica un nivel normal de (3 mA en este caso) en un nivel de
particular (10 V para el nivel especificado de I,). En otras palabras, cuando
V ~ ~ ( e n c e n d l d oen
)
V,, = 10 V. I, = 3 mA. Los niveles que se dieron de VGS(Th),ID(encendido). y vGS(encendlda) pemi-
ten determinar k a panir de la ecuacion (5.14) y escribir la ecuacion general para las caracteris-
ticas de transferencia.En la seccion 5.9 se revisan 10s requerimientos de manejo de 10s MOSFET.

EJEMPLO 5.4 Determine a partir de 10s datos proporcionados en la hoja de especificaciones de la figura 5.39
un voltaje promedio de umbra1 de VGS(Th, = 3 V:
a) El valor de k que resulte para el MOSFET.
b) Las caracteristicas de transferencia.
'~(encmdido)
a) Laecuacion (5.14): k =
(V~~(encendido)
- "GS(Th))'
- 3 mA 3mA 3xlk3
- =-- -- AIV'
(IOV-3V)' (7Vy 49
b) La ecuacion (5.13): 1, = k(VGs - V,)'

= 0.061 x 10-'(V,. - 3 V)'
Para VGS= 5 V,
Para VGS= 8 V, 10 V, 12 V y 14 V. ID sera de 1.525 mA. 3 mA (como se definio), 4.94 mA y

7.38 mA, respectivamente. En la figura 5.40 estin trazadas las caracteristicas de transferencia.
5.9 MANEJO DEL MOSFET

La delgada capa de SiO, que se encuentra situada entre la compuerta y el canal de 10s MOSFET
tiene el efecto positivo de ofrecer una caractenstica de alta impedancia de entrada para el
dispositivo. pero por esta capa extremadamente delgada se deben tener precauciones para su
manejo, que no eran necesarias en 10s transistores BJT o JFET. A menudo existe suficiente
acumulaci6n de carga estatica (la cual se capta de 16s alrededores) que establece una diferencia
de potencial a travCs de la delgada capa, de tal forma que puede romper la capa y establecer la

conducci6n a travis de ella. Por tanto, es muy importante que se deje el papel de embarque (o
anillo) de cono circuito (o condueci6n) porque interconecta las terminales hasta que el dispo-
sitivo se va a insertar en el sistema. El anillo para corto circuito evita la posibilidad de aplicar
un ptencial a t m v b de dos tenninales cualquiera del dispositivo. Con el anillo la diferencia de po-
tencial se mantiene en 0 V entre dos terminales cualquiera. POI lo menos, siempre se debe
hacer tierra para permitir la descarga de la estitica acumulada antes de manejar el dispositivo,
y siempre levantar el transistor por el encapsulado.
A menudo existen ciertos transitorios (cambios bmscos en el voltaje o la comente) en una
red cuando 10s elementos son retirados o insertados cuando se encuentra encendido. Los niveles
[qi
de transitorios con frecuencia pueden ser mayores de 10s que puede soportar el dispositivo; por
tanto, siempre se debe mantener apagado el sistema cuando se haga cualquier cambio en la red.
Normalmente se proporciona el voltaje compuena-fuente miximo en la lista de valores
nominales maximos del dispositivo. Un mitodo para asegurar que no se exceda este voltaje
(debido quiri a efectos transitorios) para cualquier polarizaciirn es mediante la introducci6n de
dos diodos Zener, como se muestra en la figura 5.41. Los diodos Zener estin situados uno
junto al otro para asegurar proteccion para cualquier polarizacion. Si ambos diodos Zener son
de 30 V y aparece un transitorio positivo de 40 V. el Zener inferior se "disparari" a 30 V y el
superior se encendera con una caida de cero volts (de forma ideal, para la region de "encendi- G I
do" positiva de un diodo semiconductor) a waves del otro diodo. El resultado es un voltaje
maxim0 de 30 V de la compuena a la fuente. Una desventaja que se presenta con la proteccion
Zener consiste en que la resistencia de "apagado" de un diodo Zener es menor que la impedancia I
de entrada'que se estableci6 por medio de la capa de SiO,. El resultado es una reduction de la I
i--- J
resistencia de entrada, per0 aun asi es lo suficientementeilta para la mayoria de las aplicacio-
S
nes. La mayor pane de 10s dispositivos discretos tienen en la actualidad la protecci6n Zener de
tal forma que 10s cuidados anteriores no resultan tan problemiticos. Sin embarso, todavia es ngura 5.41 MOSFET protegid~
mejor manejar con cautela 10s dispositivos MOSFET discretos. por un Zener.
5.10 VMOS
Una de las desventajas del MOSFET tipico consiste en 10s reducidos niveles de manejo de
potencia (por lo general, menos de 1 W) comparado con 10s transistores BIT. Se puede superar
esta carencia de un dispositivo con tantas caracteristicas positivas mediante un cambio en la
forma de construirlo de una naturaleza planar como la que se muestra en la figura 5.23, a una
con una estructura vertical como la que se seRala en la figura 5.42. Todos 10s elementos del
MOSFET planar estin presentes en el FET vertical de metal-6xido-silicio (VMOS) (por las ini-
ciales en inglis de Verrical Meral-Oxide-Silicon),la conexion de la superficie metilica a las
terminales del dispositivo, la capa de SiO, entre la compuerta y la regi6n de t i p p que se
encuentra entre el drenaje y la fuente con ei objeto de crear el canal-n inducido (operaci6n en
Terminales de la fucnte
coneciadas de forma.extemu
- Lonsiiud efecriva
dei canal
I Canal mis rncho

0
D
+ Figura 5.42 Construcci6n
de un VMOS.
modo incremental). El ttrmino vertical se debe bbsicamente a1 hecho de que el canal se en-
cuentra ahora formado en la direcci6n vertical, en vez de la direction horizontal para el dispo-
sitivo planar. Sin embargo, el canal de la figura 5.42 tambiin tiene la apariencia de un cone en
V en la base del semiconductor, que se destaca como caracteristica para la memorization
mental del nombre del dispositivo. La construccion de la fizura 5.42 es muy simple en natura-
leza al eliminar algunos de 10s niveles de transition de dopado. per0 a su vez permite una
descripci6n de las facetas mas importantes de su operacion. .
La aplicaci6n de un voltaje positivo sobre el drenaje y de un voltaje negativo sobre la
fuente con la compuena en 0 V o en algun nivel positi~ode "encendida" tfpico, como el que se
muestra en la figura 5.42, dari por resultado el canal-n inducido en la region angosta de tip0 p
del dispositivo. Por tanto, se define la longitud del canal mediante la altura vertical de la regi6n
p , que puede ser mucho menor que el de un canal de construccion plano. Sobre un plano
horizontal, la longitud del canal esta limitada de 1 a 2 micrometros (pm) (1 pm = 10-6 m). Se
pueden controlar las capas de difusi6n (de la misma forma que la regi6np de la figura 5.42) en
pequefias fracciones de un micrometro. Dado que las longitudes decrecientes de canal dan
como resultado niveles reducidos de resistencia, el nivel de disipaci6n de potencia del disposi-
tivo (potencia disipada en forma de calor) se reducira en 10s niveles de operacidn de corriente.
Ademas, el Area de contact0 entre la region n+ se incrementa mucho debido a la constmcci6n
vertical, lo que contribuye a una reduccidn mayor en el nivel de resistencia y a una Area mayor
para comente entre las capas dopadas. Tambiin existen dos trayectorias de conducci6n entre el
drenaje y la fuente para contrihuir a un mayor valor de coniente, como lo muestra la figura
5.42. El resultado net0 es un dispositivo con conientes de drenaje que pueden alcanzar niveles
de amperes con niveles de potencia que exceden 10s 10 W.
Por lo general:
Comparados con 10s MOSFETplanares disponibles en el mercado, 10s FET VMOS
tienen niveles reducidos de resistencia en el canal y mayores valores nominales, de
coniente y de potencia.
AdemAs, una caractenstica importante de la consuuccion vertical es:
Los FET VMOS tienen un coeficiente positivo de temperatura que atacara la
posibilidad de ovalancha thrmica.
Los niveles de resistencia se incrementaran si la temperatura del dispositivo aumenta de-
bido al medio que lo rodea o a sus corrientes, causando con esto una reducci6n de la corriente
de drenaje en vez de un incremento, como sucede con un dispositivo convencional. Los coefi-
cientes negativos de temperatura dan por resultado menores niveles de resistencia con un in-
crememo en la temperatura que aumenta 10s niveles de comente y genera mayor inestabilidad
de temperatura y avalancha ttnnica.
Otra caracteristica positiva de la configuraci6n VMOS es:
Los niveles reducidos de almacenamiento de cargo dun por resultado tiempos de
conmutacion mas rapidos en la construccibn VMOS comparados con 10s tiempos de
la construccibn planar convencional.
De hecho, 10s dispositivos VMOS tienen tiempos de conmutacion menores de la mitad de
10s tiempos que se encuentran en el transistor BJT normal.
5.1 1 CMOS
Puede establecerse un circuit0 16gico muy efectivo al construir un MOSFET de canal-p y de
canal-n sobre el mismo substrato, como se muestra en la figura 5.43. Se observa a la izquierda
el canal-p inducido y a la derecha el canal-n inducido, para 10s dispositivos de canal-p y de
canal-n, respectivamente. La configuration que se conoce como un arreglo complementario
de MOSFET, y se abrevia CMOS, tiene extensas aplicaciones en el disefio de 16gica de compu-
taci6n. La impedancia de entrada relativamente aka, las rapidas velocidades de conmutacion.
y 10s bajos niveles de potencia de operacion de la configuraci6n CMOS dan por resultado una
disciplina totalmente nueva que se le llama diseho lbgico CMOS.

I
MOSFET dc canal*
I MOSFET de canal-" I
Figura 5.43 CMOS can ias conexiones indicadas en la figura 5.44.
Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efec-
tivo. De la misma mailera que se present0 para 10s transistores de conmutacion, un inversor es
un elemento logic0 que "invierte" la sefial aplicada. Esto es, si 10s niveles Iogicos de operacion
son 0 V (estado 0) y 5 V (estado 11, un nivel de entrada de 0 V dari por resultado un nivel de 5 V
y viceversa. Se obsema en la figura 5.44 que ambas entradas estin conectadas a la sefial de
entrada y 10s dos drenajes a la salida Vo.La fuente del MOSFET de canal-p (Q,) esti conectada
directamente al voltaje aplicado Vss,mientras que la fuente del MOSFET de canal-n (Q,) esti
conectada a tierra. Para 10s niveles 16gicos definidos arriba, la aplicacion de 5 V en la entrada
deben dar por resultado una salida aproximada de 0 V. Con 5 V en Vi (respecto a la tierra). VGS
= V jy Q, esta "encendido", dando por resultado una resistencia muy baja entre el drenaje y la
fuente, como se muestra en la figura 5.45. Ya que V , y Vss estan en 5 V. VcS2= 0 V, lo cual es
menor que el V , necesario para el dispositivo y da poi resultado un estado "apagado". El nivel
de resistencia resultante entre el drenaje y la fuente es muy alto para Qz, como se muestra en la
figura 5 45. Una aplicacion simpie de la regla del divisor de voltaje indicari que Vo se en-
cuentra muy cerca de 0 V o en el estado 0. estableciendo el procesc de inversi6n deseado. Para
un voltaje aplicado V j de 0 V (estado 0). Vo, = 0 V y Q, estari apagado con VSS.= -5 V.
encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentad unpequeiio
nivel de resistencia y Q, una gran resistencia y Vo = Vss = 5 V (el estado 1). Debido a que la
corriente de drenaje que fluye en cada caso e s t limitada por el transistor "apagado" en el valor
de fuga. la potencia que disipa el dispositivo en cada caso es muy bajo. En el capitulo 17 se
presentan mis comentarios sobre la aplicacion de 16gica CMOS.
p{ MOSFET
de canal-p
Q2 R2 (alto)
V,, =
R , "55
---- - 0 V (estado 0)
(ertado 01
R, + R2
5 v
(estado 1 )
+ de canat-n
Figura 5.45 Niveles reiativos de resistencia para

Figura 5.44 lnversor CMOS V, = 5 \' (estado 1).
5.11 CMOS
5.12 TABLA RESUMEN
La tabla 5.2 se desmoll6 para presentar de manera clara las diferencias entre un dispositivo y
otro debido a que las curvas de transferencia y algunas caractensticas importantes vm'an de un
tip0 de FET a otro. Entender bien todas las curvas y parametros de la tabla ofrecera una forma-
ci6n suficiente para 10s anilisis en dc y ac que siguen en 10s capitulos 6 y 8. Tome un momento
para asegurar que se reconoce cada curva y que esta clara su derivacibn, y despuis establezca
una base de comparaci6n para cada dispositivo, de 10s niveles de 10s parimetros importantes
de R!y C,.
250 Capitulo 5 Transistores d e efecto de camp

El anilisis por computadora de un amplificador a FET en el modo dc utilizando BASIC nece-
sita que se utilice la ecuaci6n caracten'stica para el dispositivo que se utilizara, junto con las
ecuaciones de la red con el objeto de obtener una solucion rnatemitica. Como se mencion6
para la configuracion a BJT, el analisis procedera de la misma forma que el sistema manual. En
el capitulo 6, el BASIC se utiliza para investigar una de las configuraciones del amplificador
JFET mas comunes.

Para PSpice se debe utilizar un formato especifico para introducir 10s parimetros JFET de
rnanera adecuada. El formato para un dispositivo de canal-p o n es el siguiente:
J1 3 1 4 JN
Y Y Y Y Y
nombre D G S nombre del modelo
El formato es muy similar a1 que se usa para el transistor BJT. El nombre consiste de la
literal J, que es un designador para JFET, junto con el nlimero 1. Los nodos a 10s cuales se
conectan las terminales estan listados en el orden en que aparecen en el ejemplo anterior. Por
liltimo, se debe introducir el nombre del modelo con objeto de proporcionar una ubicacion que
definiri 10s parametros del JFET.
El siguiente es el formato para la description del modelo:
.MODEL JN - NJF(VT0 = 4 V , BETA = .5E - 3)

V -A
nombre del modelo especificaciones de parimetros
El .MODEL requerido es seguido por el nombre del modelo como se list6 en la instrucci6n
anterior. NJF especifica que se trata de un JFET de canal-n, mientras que PJF explicaria un
JFET de canal-p. Se puede especificar una selection de hasta 14 parimetros. Sin embargo,
para estos prop6sitos sera suficiente especificar VTO y BETA. VTO es el voltaje de umbra1
que se especifica normalmente como V,. BETA no es la fi definida para 10s transistores BIT
sino la que se determina en la siguiente ecuacion:
BETA = -
Par ejemplo, si V, = 4 V e IDS, = 8 mA, se generarh 10s valores ue aparecen en la instruc-

ci6n anterior del modelo. Esto es. "TO = 4 V y BETA = IDSSl/ VJ2 = 8 mA I (4°F = 8 mA!
16V2=0.5 x 10-3AIV2.
Ambas instrucciones aparecerin en un analisis de PSpice que se desmollara en el capitu-
lo 6 en una configuracion de divisor de voltaje. Se debe empezar a reconocer la similitud de las
instrucciones utilizadas para tener acceso a 10s parametros a la red. Continlian las similitudes
para una amplia variedad de dispositivos, lo cual permite un ajuste relativamente ficil a1 ana-
lisis de las redes que contienen una gran variedad de elementos.
Andisis del centro de diseiio de PSpice para Windows

Para la versi6n de PSpice para Windows, 10s JFET estin listados en la biblioteca evalslb en el
listado de Partes (Get New Part). Se utiliza el mismo procedimiento para colocar un JFET
sobre la pantalla esquemitica que el descrito para 10s transistores en 10s capitulos 3 y 4. En el
capitulo 6 se explicari la especificaci6n de VTO y de BETA para el JFET seleccionado.
5.13 AnUiis por computadora

Z D D S ~
PROBLEMAS 9 5.2 Construction y caractensticas de 10sJFET

1. a) Dibuje la construcci6n bbica de un JFET de canal-p.
b) Aplique la polarizaci6n correcta entre el drenaje y la fuente y dibuje la region de agotamiento
para VGS= 0 V .
2. Con'las caracteristicas de la figura 5 1 0 , determine I , para 10s siguientes niveles de V,.(con
VDS> V,).
a) VGs= 0 V .
b) VGj=-I V .
C) VGj= -1.5 v.
d) V,, = -1.8 V .
e) VGs= 4 V .
f) V,,=4V.
3. a) Calcule VDSpara VGs= 0 V e 1, = 6 mA utilirdndo las caracteristicas de la figura 5.10.
b) Con 10s resultados del inciso a. calcule la resistencia del J E T para la region I, = 0 mA a 6
mA para VGS= 0 V .
c) Determine VD,para V,, = -1 V e 1, = 3 mA.
d) Con 10s resultados del inciso c, calcule la resistencia dei JFET para la region ID = 0 mA a 3
mA para VGS= -1 V .
e) Determine VDspara VGS= -2 V e I, = 1.5 mA
f) Usando 10s resultados del inciso e, calcule la resistencia del JFET para la region I, = 0 mA
a 1.5 mA para V,, = -2 V .
g) Despues de definir el resultado del inciso b como ro.precise la resistencia para VGS= -1 V ,
utilizando la ecuacion (5.1) y comp&ela con 10s resultados del inciso d .
h) Repita el inciso g para V G j= -2 V utilizando la misma ecuacion, y compare 10s resultados con
el inciso f.
i) Bashdose en 10s resultados de 10s incisos g y h , japarenta la ecuacion (5.1) ser una aproxi-
maci6n vilida?
4. Utilizando las caractensticas de la figura 5.10:
a) Precise la diferencia de comente de drenaje (para VDs> V,) entre VGS= 0 V y VGS= -1 V.
b) Repita el inciso a entre VGS= -1 V y -2 V.
c) Haga o m vez el inciso a entre VGj= -2 V y -3 V.
d) Repita el inciso a entre VGs= -3 V y 4 V .
el iExiste un cambio marcado en la diferencia en 10s niveles de comente cuando VGsse aumenta
en forma negativa?
f) iEs lineal o no lineal la relacion entre el cambio en V, y el cambio que resulta en I,? Explique.
5. jCuiles son las diferencias principales entre las caractensticas del colectar de un transistor BIT y
las de drenaje de un transistor JFET? Compare las unidades de cada eje y la vanable de control.
iC6mo reacciona I, ante 10s niveles crecientes de I, contra 10s cambios en1,respecto a ios aumentos
negativos en 10s valores de V,,? iC6mo se comparan 10s espaciamientos entre 10s pasos de I, con
10s espaciamientos entre 10s pasos de VGS?Compare Vc\a,con V, a1 definir la region no lineal en 10s
niveles bajos del voltaje de salida.
6. a) Describa con sus propias palabras por qut, para un transistor J E T , lGes efectivamente igual
a cero amperes.
b) iPor quC es tan alta la impedancia de entrada a un JFET?
c) ;POI que es adecuado el ttrmino efecro de campo para este importante dispositivo de tres
terminales?
7. Dados ID, = 12 mA y lVpI = 6 V, trace una dismbucion probable de las curvas caractensticas para
el JFET (similar a la figura 5.10).
8. En general, comente acercade lapolarizaci6n de 10s varios voltajes y la direccion de las comentes
para un JFET de canal-n contra un JFET de canal-p.
9 5.3 Caracteristicas de transferencia

9. Dadas las caractedsticas de la figura 5.46:
a) Trace las caracteristicas de transferencia directamente a p m i r de las caracteristicas de drenaje.
b) Utilizando la figura 5.46 para establecer 10s valores de I, y Vp, dibuje las caracteristicas de
transferencia utilizando la ecuaci6n de Shockley.
C) Compare las caractensticas de 10s incisos a y b. jExisten algunas diferencias importantes?

Figura 5.46 Problemas 9. 17
10. a) Dados I,, = 12 mA y V , = 4 V. dibuje las caracteristicas de transferencia para el transistor

JFET.
b) trace las caracteristicas de drenaje para el dispositivo del inciso a .
11. Dados I,, = 9 mA y V p= -3.5 V .determine I, cuando:
a ) V,, = 0 V.
b) V,, = -2 V .
C) VG.= -3.5 v.
d) V,, = -5 V.
12. Dados I,, = 16 mA y V p= -5 V .dibuje las caracteristicas de transferencia utilizando 10s datos de
10s puntos de la tabla 5.1. Precise el valor de 1,apartir dela curva. cuando V,,=-3V y comp&elo
con el valor determinado al utilizar la ecuacion de Shockley. Repita lo anterior para Vo = -1 V .
13. Un JFET de canal-p tiene par;imetros del dispositivo de loss= 7.5 mA y V p = 4 V Trace las
caracteristicas de transferencia.
11. Dados I, = 6 mA y V , = 4 . 5 V :
a) Calcule I, cuando VGs= -2 V y -3.6 V.
b) Determine VG.cuando 1, = 3 mA y 5.5 mA.
15. Dado un punto Q en I,<> = 3 mA y V,, = -3 V. determine IDS, si V p= -6 V .
9 5.4 Hojas de especiflcaciones (JET)

16. Defina la region de operacion del JFET 2N5457 de la figura 5.18 utilizando el rango proporciona-
do de I,, y V,. Esto es, dibuje la curva de transferencia definida por el IusS y V p mixirnos y la
curva de transferencia definida por el IDSS y V pminimos. Sefiale despues el Brea resultante entre las
dos curvas.
17. Defina la regi6n de operacion del JFET de la figura 5.46 si V,,m,,x = 25 V y Puma"= 120 mW.
18. Con el uso de las caracteristicas de la figura 5.2 I , determine 1, cuando VGS= -0.7 V y VDS= 10 V .
19. Al referirse a la figura 5.21, jse encuentran 10s valores de estrechamiento definidos por la rexi6n
v,,< v P = 3 V ?
20. Determine V ppara las caracteristicas de la figura 5.21 utilizando I,, e I, en algrin valor de V,,.
Esto es. solo sustituya en la ecuacibn de Shockley y resuelva para V p .Compare el resultado con el
valor supuesto de -3 V de las caracteristicas.
Problemas
21. Utilizando lD,,= 9 mAy V p= -3 V para las caracte"sticas de la figura 5.21, calcule I, cuando Vo =
-1 V usando la ecuacion de Shockley y comphela con el nivel que aparece en la figura 5.21.
22. a) Calcule la resistencia asociada con el JFET de la figura 5.21a para V,, = 0 V desde 1, = 0 mA
hasta 4 mA.
b) Repita el inciso a para V,, = 4 . 5 V desde ID = 0 mA hasta 3 mA.
c) Al asignar el nombre r,, al resultado del inciso a y r,, al resultado del inciso b. utilice la
ecuacion (5.1) para determinar rd y comp&elo con el resultado del inciso b .
5 5.7 MOSFET de tipo decremental
23. a) Dibuje la construccidn basica de un MOSFET de tip0 decremental de canal-p.

b) Aplique el voltaje adecuado del drenaje a la fuente y trace el flujo de electrones para V,, = 0 V.
24. i E n quC formas es similar la consuuccion de un MOSFET de t i p decremental y un JFET? iEn
quC formas es diferente?
25. Explique con sus propias palahras por quC la aplicacion de un voltaje positivo a la entrada de
un MOSFET de tipo decremental de canal-n dara por resultado que una corriente de drenaje
exceda ID,.
26. Dado un MOSFET de tip0 decremental con ID, = 6 mA y V p= -3 V, precise la comente de drenaje
en VGs=-I V.0 V, I V y 2 V. Compare la diferencia con los niveles de comente entre -1 y 0 V con
la diferencia entre 1 y 2 V. En la region positiva. jse incrementa la comente de drenaje en una
proportion significativamente mayor que para 10s valores negativos? jSe hace la curva ID m b y
mas vertical al aumenm los valores positives de V,,? ~Existeuna relacion lineal o no lineal entre
I, y V,,? Expliquela.
27. Trace las caracte"sticas de transferencia y de drenaje de un MOSFET de tipo decremental de
canal-n con I,, = 12 mA y V , = -8 V para un rango de VGs= -Vp a VCS= I V.
28. Dado ID= 14 mA y V,,= 1 V, determine Vpsi ID,,= 9.5 mApara un MOSFETde tipo decremental.
29. Dado ID = 4 mA y V,, = -2 V, determine ID,, si V p= -5 V.
30. Utilizando un valor promedio de 2.9 mA para el lossdel MOSFET 2N3797 de la figura 5.30,
precise el nivel de V,, que dart por resuitado una corriente maxima de drenaje de 20 mA si V p
= -5 V.
31. Si la comente de drenaje para el MOSFET 2N3797 de la figura 5.30 es de 8 mA, jcuil es el valor
maximo permisible de V,, si se utiliza el valor nominal miximo de potencia?
3 5.8 MOSFET de tipo incremental
32. a) iCuAl es la diferencia principal entre la consuucci6n de un MOSFET de tipo incremental y un

MOSFET de tip0 decremental?
b) Dibuje un MOSFET de tip0 incremental de canal-p con la polarizaci6n adecuada aplicada
(V,, > 0 V, VGS> VT)e indique el canal, la direccion del flujo de electrones y la re%6n de
agotatniento que resulte.
c) Con sus propias palabras, describa brevemente la operacion bisica de un MOSFET de tipo
incremental.
33. a) Trace las caractensticas de transferencia y de drenaje de un MOSFET de tipo incremental de
canal-n con V,= 3.5 V y k = 0.4 x 10"AN'.
h) Repita el inciso a para la caracteristica de transferencia si se mantiene V , en 3.5 per0 k se
incrementa el 100% a 0.8 x lo-' AN'.
34. a) Dado VGS(n, = 4 V e ID(encensdo) = 4 mA cuando VGS(enccndido, = 6 V, determine k y escnba la
expresion general para ID en el formato de la ecuacion (5.13).
b) Dibuje las caracteristicas de transferencia para el dispositivo del inciso a.
c) Determine 1, para el dispositivo del inciso a cuando V,, = 2 V, 5 V y 10 V.
35. Dadas las caractensticas de transferencia de la figura 5.47. determine VTy k y escriba la ecuacion
general para ID.
36. Dados k = 0.4 x AIV' e ID,ncen = 3 mA con VGsfencsndldOj = 4 V , determine V,.
37. Para el MOSFET de tipo incremental de canal-n, la comente maxima de drenaje es de 30 mA.
Determine V,, en este nivel de comente cuando k = 0.06 x 10;. AIV' y V,es el valor maximo.

GI
Rgura 5.47 Problerna 35.
38. iAumenta laconiente de un MOSFET de tipo incremental en la misma proporcion que un MOSFET
de tipo decremental en la region de conduccih? Revise con cuidado el formato general de las
ecuaciones, y si sus conocimientos en matematicas abarcan el cilculo diferencial, calcule dl,/
dCiGs y compare sus magnitudes.
39. Trace las caracteristicas de transferencia de un MOSFET de tipo incremental de canal-p si VT=
-5 V y k = 0.45 x 10-3 AIV2.
40. Dibuje la curva de I,= 0.5 x 10-3 ( P C &el, = 0.5 x (VcS-4)?para VGSdesde0 a 10 V. iTiene
un impact0 significative V,.= 4 V sobre el nivel de I, en esta regibn?
5 5.10 VMOS
41. a) Describa con sus propias palabras por quC el FET VMOS resiste unos valores mayores de
comente y potencia que la ttcnica estandar de consm~cci6n.
r 10s FET VMOS tienen niveles reducidos de resistencia del canal?
b) ~ P oqut
c) iPor quC se desea un coeficiente positivo de tempaatura?
5 5.11 CMOS
* 42. a) Describa con sus propias palabras la operation de la red de la figura 5.44 con V; = 0 V.
b) Si el MOSFET "encendido" de la figura 5.44 (con V, = 0 V) tiene una comente de drenaje de
4 mA con VDs = 0.1 V, icuil es el nivel aproximado de resistencia dei dispositivo? Si I , =
0.5 &4 para el transistor "apagado", jcud es la resistencia aproximada del dispositivo? iSu-
gieren 10s niveles de resistencia que suceded el nivel deseado de voltaje de salida?
43. Investigue en su biblioteca escolar la l6gicaCMOS y describa el rango de operaciones y de venta-
jas basicas de esta tecnologia.
-- -- - --
* L Oastenscas
~ indican problemas mas dificiles.
Problemas
6 Polarizaci6n del FET
En el capitulo 5 se estudi6 que para una configuration de transistor de silicio se pueden obte-
ner 10s niveles de polarizacion al utilizar las ecuaciones caractensticas V,, = 0.7 V, I , = p,, e
I, z I,. La relacion entre las variables de entrada y de salida la proporciona p. la cual asumi6
una magnitud fija para el anilisis que se llev6 a cabo. El hecho de que beta sea una constante
establece una relacion lineal entre I c e I,. El duplicar el valor de I B duplicari el nivel de I,. y
as<sucesivamente.
Para el transistor de efecto de campo la relaci6n entre las cantidades de entrada y de salida
es no lineal, debido a1 ttrmino cuadritico en la ecuaci6n de Shockley. Las relaciones lineales
resultan en lineas rectas cuando se dibujan en una grifica de una variable en funcion de la otra,
mientras que las relaciones no lineales dan por resultado curvas como las que se obtuvieron
para las caractensticas de transferencia de un J F E T La relacion no lineal entre ID y Vm puede
complicar el mitodo matematico del milisis de dc de las configuraciones a FET. Una soluci6n
grafica limita las soluciones a una precision de dicimas. per0 resulta un metodo mBs rapido
para la mayoria de 10s amplificadores. Debido a que el sistema grBfico es por lo general el mas
comun, el analisis de este capitulo tendri una orientacion m i s grifica en vez de ticnicas mate-
maticas directas.
Otra diferencia distintiva entre el anilisis de los transistores BJT y FET es que la variable
de entrada que controla un transistor BJT es el nivel de la corriente, mientras que para el FET
la variable de control es un voltaje. Sin embargo, en ambos casos la variable de salida contro-
lada es un nivel de corriente que tambien define 10s niveles importantes de voltaje del circuit0
de salida.
Las relaciones generales que pueden aplicarse al anilisis en dc de todos los amplificadores
a FET son
La ecuacidn de Shockley se aplica con objeto de relacionar las cantidades de entrada y de

salida para 10s JFET y 10s MOSFET de tipo decremental:
El hecho de que la terminal negativa de la bateria este conectada en forma directa a1
potencial positivo definido V,,refleja bien que la polarizacidn de VGSesta colocada de manera
opuesta y directamente a lade VGG.A1 aplicar la ley de voltaje de Kirchhoff en la direccidn de
las rnanecillas del reloj en la malla indicada en la figura 6.2 se tiene
m
v,, = -v,
Debido a que VGG,?suna fuente fija de dc, el voltaje V es de una magnitud fija, lo que da por
6s
resultado la notacion "configuraci6n de polarizaci6n fija".
Ahora, el nivel resultante de coniente de drenaje I, lo controla la ecuacidn de Shockley:
Ya que VGSresulta una cantidad fija para esta configuracidn, su magnitud y signo pueden
sustituirse con facilidad en la ecuacion de Shockley, ademas de calcular el nivel resultante de
V,. Este es uno de 10s pocos casos en que una solucion matematica es muy directa para una
configuracion a FET.
En la figura 6.3 se rnuestra un anilisis grafico que huhiera requerido una grafica de la
ecuacidn de Shockley. Es importante recordar que la elecci6n de VGs = V, 12 dara por resulta-
do una coniente de drenaje de IDss 14 cuando se grafique la ecuacidn. Para el analisis de este
capitulo seran suficientes 10s tres puntos definidos por I,,, Vp y la interseccidn reciCu descrita
con objeto de graficar la curva.
"P "P
- "m Figurn 6.3 Grafica de la ecuaci6n
2 de Shockiey
En la figura 6.4 se ha sobrepuesto el nivel fijo de V,, como una linea vertical en V, =
-V,,. En cualquier punto de la linea vertical el nivel de VGSes de -VFG; el nivel de I, simple-
mente debe estar determinado en esta linea vertical. El punto donde se intersecan ambas curvas
i d \ I II i I
F~gura6.4 Bhsqueda de la solution para
"P "GS la configuration de polarizacion fija.
Capitulo 6 Polarization del FE'I

es la solucion comhn para la configuracibn, y se conoce como el punto de operaribn estable.
La literal Q sera aplicada a la comente de drenaje, y el voltaje de la compuerta a la fuente con
objeto de identificar sus niveles en el punto Q. Se observa en la figura 6.4 que el nivel estable
de I, puede determinarse a1 dibujar una linea horizontal desde el punto Q a1 eje vertical I,
igual que en la figura 6.4. Es necesario mencionar que una vez que la red de la figura 6.1 este
constmida y operando, 10s niveles de dc de 1, y de VGSque seran medidos por 10s instmmentos
de la figura 6.5 son 10s valores estables que se definen en la figura 6.4.
Figura 6.5 Medici6n de 10s valores del

punto de operacion estable 1, y V.,
El voltaje del drenaje a la fuente de la secci6n de salida puede calcularse si se aplica la ley
de voltaje de Kirchhoff de la siguiente manera:
Recuerde que 10s voltajes de un solo subindice se refieren a1 voltaje en un punto respecto a la
tierra. Para la configuration de la fipura 6.2.
Con una notaci6n de doble subindice:
Ademas, v,, = v, - v,
0 VG = VGS + Vs = VGS + 0 v
El hecho de que VD= VDSy que VG= VGSparece obvio a partir del hecho de que V - 0 V,
s,-
per0 tambiin se incluyeron las derivaciones anteriores con objeto de enfatizar la relaclon que
existe entre la notaci6n de doble subindice y de un solo subindice. Ya que la configuraci6n
necesitap dos fuentes de dc, su empleo esta limitado, y no podra incluirse en la siguiente lista
de configuhaciones FET m b comunes.
6.2 Configuracibn de polarizaci6n fija

-- - - -- -
EJEMPLO 6.1 Calcular lo sigulente para la red de la figura 6.6.
Metodo matematico:
a) VGSp= -VGG = -2 V
b) I,, o = IDssc 2)'

- = I0 mA(- G)'
Metodo grafico: La curva de Shockley resultante y la linea vertical en V,, = -2 V se propor-

cionan en la figura 6.7. Es verdad que es dificil leer m i s allh del segundo decimal sin aumentar
vp=-8v vp
- = -4 v
vcs, = -vGG 5 -2 v Figura 6.7 Soluci6n Qrdficapara
2 la red de la iigura 6.6.
Capitulo 6 Polarizaci6n del FEt

significativarnente el tamaiio de la figura, pero a partir de la grifica de la figura 6.7 es bastante
aceptable una solucion de 5.6 m.4; Por tanto, para el inciso a,
VGSy= -I/GG = -2 V
b) I, = 5.6 mA
C) V; = VDI1- IDRD= 1 6 V - ( 5 . 6 m ~ ) ( Z k R j
= 16V - 11.2V = 4 S V
dj V , = V,, = 4 S V
e) VG = VGS = -2 V
n vs = o v
Los resultados confirman con claridad el hecho de que 10s sistemas matematico y grafico
generan solucionesmuy cercanas.
~~~~ ~ ~
~ ~~~~
La configuracibn de autopolatizacion elimina la necesidad de dos fuentes de dc. El voltaje de

control de la compuerta a la fuente ahora lo determina el voltaje a travts del resistor R , que
se conccta en la tenninal de la fuente de la configuracion como se muestra en la figura 6.8.
rqs C
-
-
S c%
Flgura 6.8 Configuration de autopolarizaci6n

oara JFET.
Para el anaisis en dc 10s capacitores pueden reemplazarse una vez m8s por "circuitos
abiertos", y el resistor RG puede carnbiarse por un con0 circuit0 equivalente dado que IG = 0 A.
El resultado es la red de la figura 6.9 para el analisis en dc.
La comente a traves de Rs es la coniente de la fuente Is, pero IS = ID y
'R, =
Para el lazo cerrado que se indic6 en la figura 6.9 se iiene que

-vGS - VRS= 0
y '6s = -'RS
En este caso podemos ver que VGSes una funcion de la comente de salida ID, y no fija en Flgura 6.9 Analisis en dc de la
magnitud, como ocumo para la configuraci6n de polarization fija. configuration de autopolarizacion.
La ecuacion (6.10) esta definida por la configuracion de la red, y la ecuacion de Shockley
relaciona las cantidades de entrada y de salida del dispositivo. Ambas ecuaciones relacionan
las mismas dos variables, y permiten tanto una soluci6n matematica como una grafica.
Puede conseguirse una solucion matematica mediante la simple sustituci6n de la ecuaci6n
(6.10) en la ecuacion de Shockley como mostramos a continuacion:
A1 desarrollar el tkrmino cuadratico que se indica y al reorganizar 10s terminos, puede lograrse
una ecuaci6n de la siguiente forma:
Puede resolverse la ecuacion cuadratica para la solucion adecuada de ID.

La secuencia anterior define el metodo matematico. El metodo grafico requiere que pri-
mero se establezcan las caractensticas de transferencia del dispositivo como se muestra en la
figura 6.10. Debido a que la ecuaci6n (6.10) define una linea recta en la misma grafica, prime-
ro se identifican dos puntos sobre la grifica que se localizan sobre la linea y simplemente se
dibuja una linea recta entre ambos puntos. La condicion m b obvia de aplicaci6n es ID = 0 A,
ya.que da por resultado VGS= -IDRS = (0 A)Rs = 0 V. Por tanto, para la ecuaci6n (6.10) se
define un punto sobre la linea recta mediante ID= 0 A y VGS= 0 V, tal como aparece en la figura 6.10.
"A; -
2
- - - - -
"'s=;",l
'
G
I
D = O A (" c s = - l $ s ~
Fwra 6.10 Definicibnde un punto

sobre la recta de autopolarizacibn.
El segundo punto para la ecuaci6n (6.10) requiere de la selecci6n de un nivel de VGSo de

IDy calcular el valor cocrespondiente de la oua cantidad con la ayuda de la ecuacion (6.10).
Los niveles resultantes de IDy de Vo despues definirin otro punto sobre la linea recta y
permitiran un dibujo real de dicha linea. Se supone, por ejemplo, que se selecciona un nivel de
IDigual a la mitad del nivel de saturaci6n. esto es,
luego
El resultado es un segundo punto con el objeto de dibujar la linea recta como se muesua en la
figura 6.11. Luego se dibuja la linea recta por medio de la ecuaci6n (6.10) y se obtiene el punto
Capitulo 6 Polarizacibn del FET

' ~ ~ 8 s Figura 6.11 Trazo de la recta de
%=-I autopolarizaci6n.
estable en la interseccidn de la linea recta y la c w a caractenstica del dispositivo. Los valores esta-
bles de I, y de VcS pueden determinarse y utilizarse para encontrar las otras cantidades de
interes.
Puede calcularse el valor de Vm si aplicamos la ley de voltaje de Kirchhoff a1 circuit0 de
salida, lo que da por resultado
- --- -
Calcular lo siguiente para la red de la figura 6.12. EJEMPLO 62
1 Figura 6.12 Ejemplo 6.2

a) El voltaje compuerta-fuente se determina par
SG' = -I$s
Si se elige I, = 4 mA, se obtiene
V,, = -(4 mA)(1 kR) = -4 V
El resultado es la grafica de la figura 6.13 como se defini6 mediante la red.
-7
',. ~ p p
0 V. l o = 0 mA figura 6.13 Trazo de la recta de

P autopoiarizacion para la red de la
-8 -7 -6 -5 -4 -3 -2 -1 10 VmCV) iigura 6.12.
En caso de elegir ID = 8 mA, el valor de VGSresultante sena de -8 V. coma se muestra en

la misma grafica. En cualquier caso se obtendra la misma linea recta. demostrando que puede
seleccionarse cualquier valor adecuado de ID, siempre y cuando se utilice el valor determinado
par la ecuaci6n (6.10) para V,,. Ademb, debe tenerse en cuenta que puede seleccionarse el
valor de VGS,y calcular el valor de ID, para obtener el mismo resultado.
Si se selecciona VGs= V pI 2 = -3 V para la ecuacion de Shockley. se tiene que ID =
IDS, I 4 = 8 rnA 1 4 = 2 mA, y resultara la grafica de la figura 6.14, la cual representa las
caractensticas del dispositivo. La solucion se encuentra a1 sobreponer las caractensticas de la
red definidas mediante la figura 6.13 sobre las caracteristicas del dispositivo de la figura 6.14,
y encontrando el punto de interseccion de ambas como se indica en la figura 6.15. El punto de
operation resultante esti en un valor del voltaje compuerta-fuente estable de
F~gura6.14 Trazo de las caracteristicas del F~gura6.15 CBlculo dei punto Q para la red de
dispositivo para el JFET de la figura6.12. la iigura 6.12.
Capitulo 6 Polarization del FET

b) En el punto estable:
IDc = 2.6 mA
C) La ecuacion (6.1 1): VDS = VDD - ID(RS + R,)
= 20 V - (2.6 mA)(I k R + 3.3 ki2)
= 2 0 V - 11.18V
= 8.82 V
d) Laecuacion (6.12): Vr = l,Jis
= (2.6 mA)(1 k R )
= 2.6 V
e) La ecuacion (6.13): VG = 0 V
f) La ecuaci6n (6.11): Vo = VDs + Vs = 8.82 V + 2.6 V = 11.42 V
o 'J, = V, - I,R, = 20 V - (2.6 mA)(3.3 kR) = 11.42V
Encontrar el punto de operation para la red de la figura 6.12 si: EJEMPLO 6 3

a) R s = l O O n .
b) R, = 10 kR.
Ohsbvese la figura 6.16.
a) En el eje de I,.
De la ecuacion (6.10).
VGso = -0.64 V
h) En el eje de VGS
VGso G 4 . 6 V
De la ecuacion (6.10).
Podemos observar como 10s niveles mas bajos de R, acercan la recta de carg-a de la red
hacia el eje I,, mientras que 10s niveles m b altos de Rs acercan la recta de carga de la red hacia
el eje VGs
6.3 Configuraci611de autopolarizacion

EJEMPLO 6.4 Determine lo siguiente para la configuraci6n de entrada comun de la figura 6.17.
F i p 6.17 Ejemplo 6.4.
La terminal de la compuena conectada a tierra y la ubicacion de la entrada establecen fuertes

similitudes con el amplificador a BJT de base comSn. Aunque es diferente en apariencia, en
relaci6n con la estructura bhica de la figura 6.8, la red de dc que result6 de la figura 6.18 posee
. . misma estructura bisica que la figura 6.9. Por tanto, puede proceder el anilisis en dc de la
la
misma forma que en 10s ejemplos recientes.
a) Las caractensticas de transferencia y la recta de carga aparecen en la figura 6.19. En este
caso se determind el segundo punto para el tram de la recta de carga seleccionando (en forma
arbiuaria) ID = 6 mA y resolviendo VGSEsto es,
coma se muestra en la figura 6.19. La curva de transferencia de dispositivo se traz6 usando:
Figura 6.18 Trazo del

equivale te de dc de la red
delaarg!if 6.17.
F~gura6.19 Determinacion del

VP VcsQ' -2.6 V punto Q de la red de la figura6.17
Capitulo 6 Polarizaci6n del FET

y el valor asociado de VGS:
como se muestra en la figura 6.19. Al utilizar el punto de operacion de la figura 6. I9 se obtiene

V,, 2 -2.6 V
b) De la figura 6.19.
6.4 POLARIZACION MEDIANTE DIVISOR DE VOLTAJE

El amglo de polarizaci6n mediante divisor de voltaje que se aplico a 10s amplificadores a
transistor BIT tambiCn puede aplicarse a 10s amplificadores a FET. como lo muestra la figura
6.20. La const~ccionbasica es exactamente la misma, pero el anilisis en dc de cada una es
muy diferente. Para 10s amplificadores FET I, = 0 A, pero la magnitud de I, para 10s
amplificadores de emisor comun puede afectar 10s niveles de coniente y voltaje de dc, tanto en
10s circuitos de entrada como en 10s de salida. Recuerde que I, proporciono la relacion
entre 10s circuitos de entrada y de salidapara la configuraci6n de divisor de voltaje para el BJT,
mientras que V, hara lo mismo en la configuracion a FET.
Para el anilisis en dc se redibuja la red de la figura 6.20 como se muestra en la figura 6.21
Vemos que todos 10s capacitores, incluyendoel capacitor de desvio Cs, han sido reemplazados
por un "circuit0 abieno" equivalente. Ademas, se separo la fuente V,, en dos fuentes equiva-
Figura 6.20 Arreglo de polarizaci6n rnediante divisor de voltaje. Figura 6.21 Redibujo de la red de la figura 6.20 para el andisis en dc.
6.4 Polatizacibn mediante divisor de voltaje 267

lentes con objeto de pemitir una separation mayor de las regiones de entrada y salida de la
red. Debido a que I, = 0 A, la ley de comente de Kirchhoff requiere que IR, = IR, y que el cir-
cuito equivalente en sene que aparece a la izquierda de la figura pueda utilizarse para encon-
trar el nivel de VG. El voltaje VG, igual que el voltaje a travis de R,,puede encontrarse si se
utiliza la regla del divisor de voltaje de la siguiente manera:
Si aplicamos la ley de voltaje de Kirchhoff en el ?entido de las manecillas del reloj en el

lazo indica.10 en la figura 6.21, se obtiene
Sustituyendo VRs = ISRS= IDRS,se tiene
El resultado es una ecuacion que todavia incluye las mismas dos variables que aparecen
en la ecuacion de Shockley: VGs e I,. Las cantidades V , y Rsestan fijas par la constmcci6n de
la red. La ecuacion (6.16) es aun la ecuaci6n para una linea recta, per0 el origen ya no es un
punto de la recta. No es dificil el procedimiento para dibujar la ecuaci6n (6.16) si se procede
como se indica a continuaci6n. Debido a que cualquier linea recta requiere la definici6n de dos
puntos, primer0 esti el hecho de que en cualquier punro a lo largo del eje horizontal de la
figura 6.22 la comente ID = 0 mA. Entonces, si se selecciona ID para ser igual a 0 mA, en
esencia se est6 estableciendo en algdn lugar sobre el eje horizontal. Puede calcularse la locali-
zacion exacta mediante la simple sustitucion de ID = 0 mA en la ecuaci6n (6.16) y encantrando
el valor resultante de V,, de la siguiente manera:
El resultado especifica que siempre que se grafique la ecuacion (6.16). en caso de haber selec-
cionado ID = 0 mA, el valor de VGxpara el dibujo sera de V , volts. El punto que se acaba de
determinar aparece en la figura 6.22.
figura 6.22 Trazo de la ecuaci6n de la red para la configuration mediante divisor de voltaje

Para el otro punto se utiliza el hecho de que en cualquier punto sobre el eje vertical
VG, = 0 V, y se resuelve para el valor calculado de I,:
El resultado especifica que las veces que se grafique la ecuaci6n (6.16). siempre que VGs = 0,
el nivel de ID esti determinado por la ecuaci6n (6.18). Esta intersecci6n aparece tambitn en la
figura 6.22.
Los dos puntos definidos arriba permiten dibujar una linea recta con objeto de representar
la ecuacion (6.16). La intersecci6n de la linea recta con la curva de transferencia en la regi6n a la
izquierda del eje vertical definira el punto de operation y 10s niveles correspondientes de ID y
de VGS.
Debido a que la interseccibn sobre el eje vertical se calcula mediante I, = VG I RS y VG esta
fijo debido a la red de entrada, 10s valores mayores de R, reduciran el nivel de la intersecci6n
I , como se muestra en la figura 6.23. Parece muy obvio a partir de la figura 6.23 que:
Cuando aumentan 10s valores de R, danpor resultado valores menores estables de I,,
asi como valores mirs negativos de VGS.
Rgura 6.23 Efecto de Rssobre el punto Q obtenido.
Una vez que se han calculado 10s valores estables de % y de VGS,, el anslisis restante de
la red puede desarrollarse de la manera usual. Esto es,
6.4 Poliuizaci6n mediante divisor de voltaje

EJEMPLO 6.5 Determinar lo siguiente para la red de la figura 6.24.
a) Ly Y VGSQ.
b) V,.
c) v,.
dl VDs
el V,,. 2.4 k~
? I MQ
a) Para las caractedsticas de transferencia, si ID = Im/4 = 8 mA / 4 = 2 mA, entonces VGs=

V , I 2 = -4 V/2 = -2 V. La curva resultante que represents la ecuaci6n de Shockley aparece en
la figura 6.25. La ecuaci6n de la red est5 definida por
-4 -3 -2 -1 0 1 2 3
(VP) v,,,=-1.8v V,=I.S?V figura 6.25 CBICUIO del punto Q para la
(lD=OmA) red de la iigura 6.24.

La recta de polanzaci6n que se obtuvo aparece en la figura 6.25 con 10s valores del punto de
operacion
I,,? = 2.4 mA
Y Voc = -1.8 V
e) Aunque raras veces se solicita, el voltaje V,, puede determinarse asi
Independienternente de que la construcci6n basica de la red en el siguiente ejemplo es

muy diferente del arreglo de polarization mediante divisor de voltaje, las ecuaciones obteni-
das requieren de una solucion muy similar a la que se descnbio. Se 0 b S e ~ que
a la red utiliza
una fuente en el drenaje y en la fuente.
Determinar l o siguiente para la red de la figura 6.26 EJEMPLO 6.6
b v,=-lov Figura 6.26 Ejemplo 6.6
6.4 Polarization mediante divisor de voltaje 271

3 Solucion
a) Se obtiene una ecuaci6n para VGSen terminos de I, a1 aplicar la ley de voltaje de Kirchhoff
a la seccion de entrada de la red como esta redibujada en la figura 6.27.
-V,, Ips+ Vss = 0
-
0 v,, = c;, Ips -
R,= 1.5 kn
pero 's = ',I
i+
= El resultado es una ec,~acionmuy similar en su formato a la ecuaci6n (6.16) que puede
sobreponerse a las caracteristicas de transferencia. empleando el mismo procedimiento de la
Figura 6.27 Cilculo de la ecuaci6n ecuaci6n (6.16). Para este ejemplo.
de la red para la coniiguraci6n de la
figura 6.26. V,, = 10 V - I,>( 1.5 kQ)
Para I, = 0 mA.
V,, = V, = 1 0 v
Para VGS= 0 V,
Los puntos que se obtienen para la grAfica estin identificados en la figura 6.28.
Rgura 6.28 Determinaciirn del

punto Q para la red d e la figura
6.26.
Se graficaron las caracteristicas de transferencia utilizando el punto de la grafica estable-

cido por VGs= V d 2 = -3 VI2 = -1.5 V e 1, = ID,J4 = 9 mA 14 = 2.25 mA, que tambikn aparece
en la figura 6.28. El punto de operacih establece 10s siguientes niveles de estabilidad:
b) A1 aplicar la ley de voltaje de Kirchhoff a1 lado de la salida de la figura 6.26 se obtiene

Sustituyendo Is = IDy reorganizando se obtienc
el cual para cste ejemplo resulta
6.5 MOSFET DE TIP0 DECREMENTAL

Las similitudes que hay en la apariencia entre las curvas de transferencia de 10s JFET y de 10s
MOSFET de tipo decremental permiten un analisis similar de cada uno en el dominio de dc. La
diferencia mis importante entre 10s dos es el hecho de que el MOSFET de tip0 decremental
permite puntos de operacidn con valores positivos de VGSy niveles de IDque excedan IDssDe
hecho. para todas las configuraciones realizadas hasta ahora, el analisis es el mismo si el JFET
se reemplaza por un MOSFET de tipo decremental.
La unica parte sin definir en el anilisis consiste en la forma de graficar la ecuaci6n de
Shockley para 10s valores positivos de VGS ~ Q u C tan lejos debe extenderse la curva de transfe-
rencia en la regidn de valores positivos de V,, y valores de I, mayores que I,,,? Para la
mayona de las situaciones este rango necesario estars bien dcfinido por 10s parimetros del
MOSFET y por la recta de polarizacidn que se obtuvo de la red. Unos cuantos ejemplos indi-
carin el impact0 del cambio de dispositivo en el analisis obtenido.
Para el MOSFET de t i ~ decremental

o de canal-n de la figura 6.29. determinar: EJEMPLO 6.7
6.5 MOSFET de tip0 decremental

Solucion
a) Para las caractensticas de transferencia se define un punto de la grafica de ID = IDSS I4 = 6
m A / 4 = 1.5 mA y V, = VJ4 = -3 Vl2 = -1.5 V. A1 considerar el nivel de Vp y el hecho de que
la ecuaci6n de Shockley define una curva que se eleva con mayor rapidez a medida que V,, se
hace mis positivo, se detalla un punto de la grkfica en VGS= + I V. Sustituyendo la ecuaci6n de
Shockley
La curva de transferencia que result6 aparece en la figura 6.30. Si seguimos de acuerdo con la
manera que se describi6 para 10s JFET, se tiene:
Figura 6.30 CBlculo del punto Q

para la red de la iigura 6.29.
Haciendo I, = 0 mA, se obtiene
V,, = V, = 1.5 V
Haciendo VGS = 0 V, se obtiene
En la figura 6.30 aparecen tanto 10s puntos de la gruica como la recta de polarizaci6n obteni-
da. El punto de operaci6n resultante:

Repetir el ejemplo 6.7 con Rs = 150 0. EJEMPLO 6.8
a) Los puntos de la grifica son 10s mismos para la cuNa de transferencia como se muestra en
la figura 6.31. Para la recta de polarizacion,
Haciendo ID = 0 mA, se obtiene

VGS = 1 . 5 v
Haciendo VGS= 0 V, se obtiene
La recta de polarizacion est6 incluida en la figura 6.31. Notamos en este caso que el punto de
operaci6n estable da por resultado una comente de drenaje que excede IDss con un valor posi-
tivo para VGSEI resultado:
6.5 MOSFET de tipa decremental

- - --
EJEMPLO 6.9 . Determinar lo siguiente para la red de la figura 6.32.

"1 'DQ y v ~ ~ o
'
b) V,.
a) La configuracion de autopolarizacion da por resultado
como la que se obtuvo para la configuraci6n JFET, estableciendo el hecho que V, debe ser
menor que cero volts. Por tanto, no existe la necesidad de graficar la curva de transferencia
para 10s valores positivos de VGS, aunque en esta ocasion se hizo para completar las caractensticas
de transferencia. Un punto de la grificapara las caractensticas de transferencia de V, < 0 V es
y dado V, = -8 V, para VGS > 0 V se seleccionara

v,, = +2 v
En la figura 6.33 aparece la curva de transferencia que se obtuvo. Para la recta de polarizacidn,
-
en VGS= 0 V, ID = 0 mA. A1 elegir VGS= 6 V se obtiene
El punto Q resultante:
Capitulo 6 Polarhci6n del K T

Figura 6.33 Cilculo del punto Q
El siguiente ejemplo utiliza un diseiio que tambiin puede aplicarse a 10s transistores JFET.
A primera vista aparece algo simple, pero a menudo causa cierta confusi6n cuando se analiza
por primera vez debido a1 punto de operacion especial.
Detenninar VD,para la red de la figura 6.34.

. . EJEMPLO 6.10
La conexi611directa entre las terminales de la compuerta y la fuente requiere que

p ZOV
VGS= 0 v
/I
1.5 kn
Debido a que VGSesta fija en 0 V, la coniente de drenaje debe ser I,, (por definition). En otras
palabras.
D
'GS, = Ov
/,,=lOmA
e IDQ = 10 mA v,=-+v
Por tanto, no existe la necesidad de dibujar la curva de transferencia y "GS - s
VD = V,, - 1 8 , = 20 V - (10 mAl(1.5 kR)

= 20 V - 15V
1
= 5v
figura 6.34 Ejernplo 6.10.
6.6 MOSFET DE TIP0 INCREMENTAL

Las caractensticas de transferencia del MOSFET de tip0 incremental son muy diferentes de las
encontradas para el JFET y 10s MOSFET de tipo decremental, pero se obtiene una solucion
grafica muy diferente a las enconuadas en secciones precedentes. Lo primer0 y quiz6 mas
imponante es recordar que para el MOSFET de tipo incremental de canal-n, la comente de
drenaje es cero para aquellos niveles de voltaje compuerta-fuente, menores que el nivel del
umbra1 VGSm,.como lo muestra la figura 6.35. Para 10s niveles de VGSmayores que VGscm,.la
coniente de drenaje se define mediante

F i r a 6.35 Caracteristicas de transferencia de un MOSFET de tipa incremental
de canal-n.
Ya que las hojas de especificaciones par lo general proporcionan el voltaje del umbra1 y un
nivel de comente de drenaje (IDlencendid,),as: coma su nivel correspondiente de VGS(encendido).
pueden definirse dos puntos de inmediato como lo muestra la figura 6.35. Para completar la
curva, primer0 tiene que determinar la constante k de la ecuacion (6.25) a partir de 10s datos de
las hojas de especificaciones mediante la sustitucion en la ecuacion (6.25) y resolviendo para
k de la siguiente manera:
Una vez que k esta definida, pueden calcularse otros niveles de IDpara 10s valores selecciona-
dos de VGs. For lo general, un punto entre VGS(Th) y VGS(encendido)
y uno un POCO mayor que
VG,,ncen,idoi ofrecerh una cantidad suficiente de puntos para graficar la ecuacion (6.25) (ob-
shvense ID, e IDien la figura 6.35).
Arreglo de polarizacion por retroalimentacion

En la figura 6.36 se proporciona un arreglo comun de polarizacion para 10s MOSFET de tipo
incremental. El resistor RG proporciona un voltaje suficientementegrande a la compuena para
"encender" el MOSFET. Debido a que IG = 0 mA y VRG = 0 V, la red equivalente de dc aparece
como se muestra en la figura 6.37.
Existe ahora una conexi6n directa entre el drenaje y la compuerta, y tenemos
Capitulo 6 Polarization del FIX

Figurn 6.37 Equivalente de dc de
Rgura 6.36 Arreglo de polarizaci6n por retroalimentaci6n la red de la figura 6.36.
Para el circuit0 de salida,
"m = ""D - I$,
la cual se convierte en la siguiente ecuacion despuis de sustituir la ecuacion (6.27):
Se obtiene una ecuaci6n que relaciona las mismas dos variables como la ecuacion (6.25).
permitiendo graficar cada una en el mismo conjunto de ejes.
Debido a que la ecuacion (6.28) es lade una linea recta, puede emplearse el mismo proce-
dimiento que se describi6 con anterioridad, para calcular los dos punlos que definiran eel trazo
sobre la grafica. Sustituyendo ID = 0 mA en la ecuacion (6.28) se obtiene
Sustituyendo VGs= 0 V en la ecuacion (6.28), se tiene
LaS graficas definidas por las ecuaciones (6.25) y (6.28) aparecen en la figura 6.38 con el
punto de operation resultante.

.EJEMPLO 6.11 Determinar IDo y VDs, para el MOSFET de tip0 incremental de la figura 6.39
Graficade la curva de transferencia: Se definen de inmediato dos puntos como se muestra

en la figura 6.40. Resolviendo para k:
Para VGS= 6 V (entre 3 y 8 V):
12 - VGs= 10 V. I,= 11.76 mA

11 -
LO-
9 -
8 -
7 -
IDicnr -- 6 --
5 -
4 -
3 -
2 -
1-
0
I I - L Figura 6.40 Craica de la curva d e
1 2 ! 4 5 6 7 ? 9 1 0 transferencia para el MOSFET de la
" G S ~ v~s<<n<cnd,do, figura 6.39.
Capihllo 6 Polarizacibn del F'ET

como se muesua en la figura 6.40. Para VG.= 10 V (ligeramente mayor que VGS(Th,):
1, = 0.24 X lO-1(lO V - 3 V)' = 0.24 X 10-3(49)
= 11.76mA
como aparece tambiin en la figura 6.40. Los cuatro puntos son suficientes para graficar la
curva total para el rango de interis como se rnuestra en la figura 6.40.
Para la red de la recta de polarizaci6n:
La recta de polarizacion que result6 aparece en la figura 6.41. El punto de operaci6n:

I -- 2.75 mA
Y = 6.4 V
VGSQ
con VDSp= VGSQ= 6.4 V
t
I D = mA
Rgura 6.41 Calculo del punto Q para la red de la figura 6.39,

I * A ;
Arreglo de polarizaci6n mediante divisor de voltaje R2

En la figura 6.42 aparece un segundo meglo de polarization comdn para el MOSFET de tipo
incremental. El hecho de que IG = 0 mA da por resultado la siguiente ecuacion para VGGcomo
se deriva a partir de una aplicaci6n de la regla del divisor de voltaje:
=
Figura 6.42 Arregla de
(6.31) polarizacion mediante divisor de
voltaje para un MOSFET de tip0
int:remental de canal-n.
6.6 MOSFET de tipo incremental 28 1

Cuando se aplica la ley de voltaje de JSirchhoff alrededor de la malla indicada en la figura 6.42
resulta
+v,-vGs-v - 0
Rs -
Y vcs = v, - VR
Para la seccidn de salida:

vRs + VDS+ vRD - VDD= 0
Y . VDS= VDD- VR, - V R ~
Debido a que las caractensticas son una griifica d e l D en funcidn V,,. y que la ecuacion
(6.32)relacionalas mismas dos variables, pueden ,gaicarse las dos curvas en la misma ,&ca y
hacer el cAlculo de la soluci6n en la interseccidn de ambas. Un? vez que se conocen IDQy VGsd
pueden entonces calcularse todas las cantidades restantes de laked, tales como VDs,VDy V,.
\
EJEMPLO 6.12 Determinar IDy,VGso.asi como VDspara la red de la figura 6.43. *'
-7r--
i Fmra 6.43 Ejemplo 6.12.
SoluciBn
Red:
La ecuacidn (6.32): VGS= VG - IDRS = 18 V - ID(0.82kC2)

Cuando ID = 0 mA,
VGs = l 8 V - (OmA)(O.82kS2) = 18V
tal como aparece en la figura 6.44. Cuando VGs= 0 V,
VGs = 18 V - ID(0.82k R )
0 = I8 V -ID(0.82 k R )
tal como aparece en la figura 6.44.
Capitulo 6 Poliuizacion del FEJ

Figura 6.44 DeterminaciBn del punto Q para la red del ejemplo 6.12.
Dispositivo:
la cual se traza sobre la misma grafica (figura 6.44). De la figura 6.44,
IDuz 6.7 mA
V,, = 12.5 V
La ecuacion (6.33): VDs = V D D- ID(RS + RD)

= 40 V - (6.7 mA)(0.82 kR + 3.0 kR)
= 40 V - 25.6V
= 14.4 V
6.7 TABLA RESUMEN

Ahora que se han presentado 10s arreglos de polarization mas comunes para 10s diferentes
ET,se desarroll6la tabla 6.1 para revisar 10s resultados basicos, y para demostrarla similitud
del mCtodo para una cierta cantidad de configuraciones. Tambiin indica que el anilisis gene-
ral de las configuraciones de dc para 10s FET no es demasiado complejo. Una vez que se han
establecido las caracteristicas de transferencia, entonces puede deterrninarse la recta de
aUtOpolarizaci6n de la red y el punto Q en la intersection de la caractenstica de transferencia
del dispositivo, y la curva de la red de polarizaci6n. El anlilisis restante s61o consiste en la
aphcacion de las leyes bisicas del anilisis de circuitos.
6.7 Tabla resumen

TABLA 6.1 Configuraciones polarizacion de FIX
Tipo Configuracidn Ecuaciones pertinentes Soluci6n gr6fica
JFET
con polarization fija -d2:
VGC +
V,,
v,,, = -V
= V",
',
-I d s
4-
Punto @
IOS>
d-;,,,
1 VP VGG 0 VCI
JFET
con autopol&rilci6n
d:
8 vnrl
0 s =
v,,
D
= -I&,
I n - 3 puntoQ -r
' "'i.,
1,
vcs
JFET V,=-
R:Vm
con polaririici4n medianre R I + R2
divisor de voltaje vm = VG - 1'8s
Vn.5 = VDD - I d R , + Rs)
v~ 0 v c Vcs
Compuena comdn
JFET
d;s v c , = Vss 1'8,
VDS = VDo + Vs - ID(R,
-
+ R,) + v@
Punto
'nis
0 Vr\ Vcr
14;;
'\
',
JFET
(Van= ov,
d2 V,, =0 V
1 0 , = I, \~\ \ , \
JG=;;
JFET
(R, = 0 R)
@j: I
vr;c=
vo = vo,,
v, = !dl,
vo, = v,, - 1 8 ,
4:
Punto Q
vp ,Gs
0
vcs
$J
MOSFET
de tipo decremental punto Q
XTcdar lar confl~urrc~onea VGS, = -VGG
rmbr dc lor carol posiuvos Vos = V D -~ l d l r
dondr VGS = "ollr,cl
~olartzazi6nt i j a v~~
@
MOSFET de ripo - R:Vm
c --
-
1:;
w -
decremental R , R2
Polxizaci6n mediante V,, = V, ISRs-
vDD
divisor de volraje V,,, = V,, -
lo(R, + R,l
&
G
F v
vc Q ,
~~4:~
MOSFET de ripo VGS= VDI
incremental V ~ =s v~~- I&D
Configuiaci6n por
rerroalimentac16n
Vc.5,n, y "00 VCI
GSienccndldo,
MOSFET de ripo v, = -
R , + R2
incremental
Polarizaci6n mediante Vc, = v, - lfi,
divisor de voltaje
Capihllo 6 Polarization del FET

6.8 REDES COMBINADAS
Ahora que se establecio el analisis en dc para una variedad de configuraciones a BJT y FET, se
presenta por si misma la oportunidad de analizar las redes con ambos tipos de dispositivos. Es
fundamental entender que el analisis solo requiere que primer0 se estudie el dispositivo que
proporcionari un voltaje o un nivel de comente en la terminal. Luego, la puerta se encuentra
abierta para calcular otras cantidades y concentrarse en las incognitas restantes. Estos son, por
lo general, problemas que resultan interesantes, debido a1 reto que implica encontrar la entra-
da, y luego utilizar 10s resultados de las liltimas secciones y el capitulo 5 para hallar las canti-
dades importantes de cada dispositivo. Las ecuaciones y relaciones que se necesitan solo son
las que hasta ahora se han utilizado en mas de una ocasion, asi que no existe la necesidad de
desarrollar nuevos mttodos de analisis.
Determinar 10s niveles de V, y V , para la red de la figura 6.45. EJEMPLO 6.13
- Figura 6.45 Ejemplo 6.13.
A partir de la expe~ienciapasada, ahora se sabe que V,, es, por lo general, una cantidad im-
portante para determinar o escribi una ecuacion con objeto de analizar las redes con JFET. Debido
a que VGSes un valor para el cual no es nbvia una solucion inmediata. se d d enfasis a la confi-
guracion del transistor bipolar. La configuraci6n mediante divisor de voltaje es una donde
puede aplicarse la ticnica aproximada @RE = (180 x 1.6 kR) = 288 kR > 10Rz = 240 kR), lo
cual permite un calculo de V, utilizando la regla del divisor de voltaje en el circuit0 de entrada.
Para V,:
Con el hecho que VBE= 0.7 V se obtiene
6.8 Redes cornbinadas
-- - -
e IE = -
"RZ =%= 2.92 V = 1.825 mA
R~ RE 1.6 k 0
con I, r I, = 1.825 mA
A continuaci611, se encuenua que para esta configuration
La pregunta sobre c6mo calcular Vc no es tan obvia. Tanto VCEcomo VDSson cantidades
desconocidas que evitan que se establezca una relacion entre \ID y V , o de VEy V,. Un examen
mis cuidadoso de la figura 6.45 indica que Vc esti relacionado a V , mediante VGS(suponiendo
que VRG= 0 V). Si puede encontrarse VGS,se podri conocer V p y calcularse V , a partir de
Vc = V , - V,,
Luego surge la pregunta acerca de como encontrar el valor de &so a,partir del valor
estable de I,. Los dos valores se encueutran relacionados mediante la ec9c1on de Shockley:
y VGsCpuede determiname bajo un esquema matemhtico a1 resolver V9 y sustituir 10s valores

numericos. Sin embargo, se regresa a1 mttodo grafico para trabajar solo en el orden inverso
que se utilizo en las secciones precedentes. Primer0 se trazan ]as caractensticas de transferen-
cia del JFET como se muestra en la figura 6.46. Luego se establece el nivel de IDupor medio de
una linea horizontal como se muestra en la misma figura. Luego se determina VGsaa1 dibu-
jar una linea desde el punto de operacion hacia el eje horizontal, dando por resultado
V,, = -3.7 v
El nivel de Vc:
-6 -5 -3: -3 -2 -1 kigura 6.46 Caiculo del punto Q

"P para la red de la figura 6.45.
VGs E - 3 . 7 V
Q
Capitulo 6 Polarizacih del FET

Calcular V , para la red de la figura 6.47. EJEMPLO 6.14
i Fmra 6.47 Ejemplo 6.14.
En este caso no existe una trayectona obvia para determinar un valor de voltaje o de comente
para la configuration a uansistores. Sin embargo, a1 revisar el J E T con autopolarizaci6n.
puede derivarse una ecuaci6n para VGS y asi calcular el punto de operaci6n estable resultante
con la ayuda de tecnicas gr8ficas. Esto es,
con la cual se logra la recta de autopolarizaci6n que aparece en la figura 6.48 en
V,, = -2.6 V
IDo = I mA
Para el transistor bipolar,
IE = IC = I, = I mA
= 9.425 V Figura 6.48 Calculo del punto Q

6.8 Red- combinadas 287

El proceso de diseiio no esta limitado ~610a las condiciones de dc. En el proceso del diseiio
total entran el h e a de aplicacibn, el nivel de amplification deseado, la potencia de la seiial y
las condiciones de operaci6n como unas cuantas de las condiciones existentes. Sin embargo,
primer0 tiene que concentrarse en el establecimiento de las condiciones de dc que se eligieron.
Por ejemplo, si esen especificados 10s niveles de V , e I, para la red de la figura 6.49,
puede determinarse el nivel de VGsQmediante una curva de transferencia y tambien se puede
calcular Rs a partir de VG,= -I$,. Si esta especificado V,, puede calcularse el valor de R, a
partir de R, = (V,, - VD)lID.Desde luego, es posible que 10s valores de R, y de RD no sean
valores esthndar disponibles en el mercado, y que requieran deluso del valor comercial m b
cercano. Sin embargo, junto con las tolerancias (rangos de valores) que normalmente se espe-
cifican para 10s parametros de una red, rara vez causarh un problema real- el proceso de
Figura 6.49 Configuracion de diseiio la pequeiia variaci6n debida a la selecci6n de valores esthdares. ...
ai?topolarizaci6nque se disefiara La anterior es s610 una posibilidad durante la fase de diseiio que involucra la rid.-dda
figura 6.49. Es posible que s610 se hayan especificado VDDy R, junto con el valor de V9,. Pero
debe especificarse el dispositivo que se va a utilizar junto con el nivel de R,. Parece 16g1coque
el dispositivo deba tener un valor maxim0 de V,, mayor que el valor de diseiio especificado
con cierto margen de seguridad.
Por lo general, para 10s amplificadores lineales es una buena prictica elegir 10s puntos de
operaci6n que no alcancen 10s valores de saturaci6n (I,,), o las regiones de cone ( V p )ES
verdad que durante el diseiio son razonables unos puntos iniciales, para VGsp10s valores cerca-
nos a Vp12o de IDss12para I,,. Desde luego, en cualquier proceso de diseiio no deben exceder-
se 10s valores miximos de I, ni de V,, que aparecen en las hojas de especificaciones.
Los ejemplos que siguen a continuaci6n tienen un diseiio u orientaci6n hacia la sintesis,
de tal forma que'se proporcionan 10s valores especificos, y deben calcularse 10s parametros de
la red coma R,, R,, VDD,y asi sucesivamente. En cualquier caso, el enfoque es en muchos
casos opuesto a1 descrito en secciones anteriores. En algunos ejemplos, se trata solo de aplicar
la ley de Ohm de una forma adecuada. En particular, si se solicitan valores de resistencias, el
resultado se logra mediante la simple aplicaci6n de la ley de Ohm de la siguiente manera:
donde V Re IR a menudo son parhetros que se localizan en forma directa a partir de 10s valores
de voltaje y comente especificados.
EJEMPLO 6.15 Para la red de lafigura 6.50 estan especificados 10s niveles de V,, y de I,,. Calcularlos valores
necesarios de R, y de R,. iCu6les son 10s valores estindar mas cercanos disponibles en el
mercado?

Por la definition de la ecuacion (6.341,
Al graficar la curva de transferencia de la figura 6.51 y dibujar la linea horizontal en IDQ=

2.5 mA se obtiene V,,, = -1 V, y la aplicacion de V,, = -I$, establecera el nivel de R,.
Rgum 6.51 DeterminaciCln de Vm0

Los valores mas cercanos disponibles en el mercado son

RD = 3.2 kR * 3.3 kR
R, = 0.4 kR < 0.39 kR
Para la configuration de polarization mediante divisor de voltaje de la figura 6.52, calcnlar el EJEMPLO 6.16
valor de R, si V D= 12 V y VGSQ= -2 V.
- 016V
Soluci6n
Ei nivel de V , se determina de la siguiente forma: 1.8 k n
47 kR(16 V)
v, = = 5.44 v 0 12v
47 kR + 91 k R
"DD - VD
+
con ID =
RD
\
- 16V - 12V Rs
- = 2.22 mA
1.8 kc2
Luego se escribe la ecuacion para VGSy se sustituyen 10s valores conocidos: 1 f
El valor m b cercano que esta disponible en el mercado es de 3.3 W2.

EJEMPLO 6.17 Para la red de la figura 6.53 e s t h especificados 10s niveles de VDse ID como VDs= iVDDe ID =
,
,
,
I, ,. Determine 10s valores de VDDy de RD.
1
1
Figura 6.53 Ejemplo 6.17
SoIuci6n
Con ID = ID(encenmdo)
= 4 mA y VGS= VGS(encendido)
= 6 V, para esta configuraci611,
VDS = v,, = iVDD

Y 6 V = tVDD
de tal forma que VDD= 12 V
Con la aplicacidn de la ecuacion (6.34) se obtiene
que es un valor e s a d a r disponible en el mercado
~Cuiintasveces se ha constmido una red con cuidado so10 para encontrar que cuando se
aplica la potencia, la respuesta es totalmente inesperada y no cumple con 10s calculos te6ri-
cos? 'Cu6.l es el siguiente paso? iSe trata de una mala conexion? iSe trata de una mala
lectura en el c6digo de color de un elemento resistivo o simplemente de un error en el proce-
so constmctivo? Parece muy vasto y a menudo es fmstrante el rango de posibilidades. El
proceso de localization de fallas que se describi6 al principio del aniilisis de las configura-
ciones a BJT debe cerrar la lista de posibilidades y aislar el itrea del problema siguiendo un
plan de ataque preciso. Por lo general, el proceso se inicia mediante una verificaci6n de la
construcci6n de la red y de las conexiones de las terminales. Luego, se sigue con la verifica-
ci6n de 10s niveles de voltaje entre las terminales especificas y la tierra, o entre las termina-
les de La red. Rara vez se miden 10s niveles de comente porque estos manejos obli, an a
modificar la estructura de la red con objeto de insertar el medidor de coniente. Desde luego,
una vez obtenidos 10s niveles de voltaje, pueden calcularse 10s niveles de la corriente
empleando la ley de Ohm. En cualquier caso, debe tenerse una idea del nivel esperado del
voltaje o la corriente para que la medici6n tenga cierta importancia. Por tanto, el proceso de
localizaci6n de fallas puede iniciar con cierta esperanza de txito si se entiende la operacidn

basica de la red junto con algunos valores esperados del voltaje o la corriente. Para el
amplificador a JFET de canal-n esta entendido con claridad que el valor estable de VGSQ, esta
limitado a 0 V o a un voltaje negativo. Para la red de la figura 6.54, VGsQesta restringldo a
10s valores negativos en el rango desde 0 V hasta V,. Si se conecta un voltimetro como lo
muestra la figura 6.54, con la punta de prueba positiva (normalmente roja) a la entrada y la
punta de prueba negativa (normalmente negra) a la fuente, la lectura debe tener un sign0
negativo y una magnitud de unos cuantos volts. Cualquier otra respuesta tiene que conside-
rarse como sospechosa y debe investigarse.
El nivel de VDsnormalmente se encuentra entre el 25 y el 75% de V,,. Una lectura de 0 V
para VDsindica que o bien el circuito esti "abierto" o el JFET tiene un corto circuito intemo
entre el drenaje y la fuente. Si VD tiene VDD volts, resulta obvio que no existe una cafda a travis
de RD debido a la falta de comente a traves de RD y deben verificarse las conexiones para
rojo negio
revisar su continuidad. + "cs -
Si el nivel de VDsparece inadecuado, puede verificarse sin problemas la continuidad del
circuito de salida a1 conectar a tierra la punta de pmeba negativa del voltimetro, y tomando la
medicion de 10s niveles de voltaje desde VD, a tiel~acon la ayuda de la terminal posidva. Si VD =
V,. puede que la comente a traves de RD sea cero, pero existe continuidad entre VD y VDD.Si
Figura 6.54 Verification de la
V, = VDD,el dispositivo no esta abierto entre el drenaje y la fuente, pero tampoco "encendido". operation en dc de la
Sin embargo, se confirma la continuidad de Vs En este caso es posible que exista una conexi6n confiquraci6n del JFET con
pobre entre Rs y la tierra que puede no ser muy obvia. Tambien es posible que la conexi6n in- autopolarizaci6n.
tema entre el cable de la punta de pmeba y el conector de la terminal se encuentren separados.
Tambien existen otras posibilidades como un dispositivo en cotto del drenaje a la fuente, pero
la persona que se encuentre localizando la falla simplemente tendra que concentrar las causas
posibles del funcionamiento erroneo.
Puede verificarse la continuidad de una red midiendo s61o el voltaje a traves de cual-
quier resistencia de la red (except0 para R, en la configuration IFET). La indicaci6n de una
de 0 V revela de inmediato la falta de corriente a traves del elemento debido a un circuito
abierto en la red.
El elemento mas sensible en las configuraciones a BJT y JFET es el amplificador en sf
mismo. La aplicaci6n de un voltaje excesivo durante las fases constmctiva o de prueba, o el
uso indebido de valores incorrectos de resistores que ocasionan altos niveles de comente,
pueden destmir el dispositivo. Si se cuestiona la situaci6n del amplificador, la mejor pmeba
para el FET es el trazador de curvas, ya que no solo revela si el dispositivo es operable, sino
tambiin sus rangos de valores de comente y voltaje. Algunos probadores pueden indicarque el
dispositivo aun se encuentra bisicamente en buen estado, pero no indican que su rango de
operaci6n se ha reducido de manera severa.
El desarrollo de buenas lecnicas de localizaci6n de fallas proviene en gran medida de la
experiencia y el nivel de confianza en cuanto a qu6 esperar y por qui. Desde luego, existen
ciertas ocasiones en que parecen desaparecer misteriosamente las razones de las causas de una
respuesta extraAa cuando se verifica una red. En estos casos, lo mejor es no confiarse y conti-
nuar con la constmcci6n. Debe encontrarse la causa de tal situation "buena o mala" muy
sensible o de lo contrario puede volver a ocumr en el momento mas inoportuno.
6.1 1 FET DE CANALP L
Hasta ahora el analisis se ha limitado s61o a 10s FET de canal-n. Para 10s FET de canal-p se
necesita una imagen de espejo de las curvas de transferencia y se invierten las direcciones
definidas de comente, como se muestra en la figura 6.55 para 10s diversos tipos de FET.
Se observa en todas las configuraciones de la figura 6.55 que cada voltaje de la fuente
de alimentaci6n es un voltaje negativo que consume corriente en la direcci6n indicada. En
particular, se observa que continua la notaci6n de doble subindice para 10s voltajes tal
como se defini6 para el dispositivo de canal-n: VGS,VDS.y asi sucesivamente. Sin embar-
go, en este caso VGSes positivo (positivo o negativo para el MOSFET de tip0 decremental)
Y VDsnegativo.
6.11 FET de canal+

Flgura 6.55 Configuraciones de canal-p.
Debido a las similitudes entre el anilisis de 10s dispositivos de canal-n y de canal-p, en

realidad puede asumirse como un dispositivo de canal-n con una fuente inversa de voltaje y
desarrollar el anilisis completo. Cuando se obtienen 10s resultados, estari correcta la magni-
tud de cada cantidad, aunque la direcci6n de la comente y la polarizaci6n del voltaje tendran
que invenirse. Sin embargo, el siguiente ejemplo demostrari que con la experiencia que se ha
logrado a travCs de 10s dispositivos de canal-n es bastante directo el anilisis de 10s dispositivos
de canal-p.

Calcular I D u , Vo, y V,, para el JFET de canal-p de la figura 6.56. EJEMPLO 6.18
Con la aplicacion de la ley de voltaje de Kirchhoff se obtiene
v, - VGS + = 0
Y vm = "G + I$,
Seleccionando I , = 0 mA se tiene
tal como aparece en la figura 6.57.
Cuando se elige VGs= 0 V, se obtiene
que tambien aparece en la figura 6.57. El punto de operaci6n estable que se obtiene a partir de
la figura 6.57:
I D p= 3.4 mA
v,, = 1.4 V
Figura 6.57 Cilculo del punto Q

para la coniiguraci6n de JFET de la
v,, = 1.4v figura 6.56.
Q
6.1 1 FET de canalp

Para VDs, con la ley de voltaje de Kirchhoff se obtiene
-ISs + v,, - I#, + v,, = 0
V, = -vDD+ ID(RD+ Rsl

= -20 V + (3.4 mAI(2.7 kQ + 1.8 kQ1
Debido a que la solucion de una configuraci6n a FET necesita que se dibuje la curva de trans-
ferencia en cada anilisis, se desarrollo una curva universal util para cualquier nivel de IDss
y de
Vp. En la figura 6.58 se proporciona la curva universal de un JFET de canal-n o el MOSFET
de tip0 decremental (para 10s valores negativos de VGsQ).Se observa que el eje horizontal noes
el de VGs sin0 el de un nivel normalizado definido por Val I Vp / , con la indicaci6n 1 Vp 1 , lo
que signlfica que solo &be tomatse en cuenta su magnitud, mas no su signo. Para el eje verti-
,
cal la escala tambdn es un valor normalizado de IDIID El resultado es tal que cuando I, =
",
Imel cocientees 1,y cuando VGS=Vpelcociente VGS/f I es de-1. Se observa tambiin que
la escala para I,llDss se encuentra a la izquierda en lugar de la derecha como se encontr6 para
I, en 10s ejercicios anteriores. Las dos escalas adicionales a la derecha necesitan presentarse.
La escala vertical llamada m puede utilizarse por si misma para encontrar la solucion a las
configuracionesde polarization fija. La otra escala, llamada M, se utiliza junto con la escala rn
Figura 6.58 Curva universal de

polarizaci6n para el JET.
294 Capitulo 6 Polarizacion del FET

para encontrar la solucion para la configuration mediante divisor de voltaje. Las escalas para
m y M provienen de un desarrollo matemitico que involucra las ecuaciones de la red y la escala
normalizada recien presentada. La siguiente descripci6n no se concentra sobre el rnotivo por el
cud la escala m se extiende desde 0 a 5 cuando v,I I
Vp = -0.2, y la escala M desde 0 a 1
cuando V,, /i V, 1 = 0, sino en la forma de usar las escalas resultantes para obtener una solu-
cion para las configuraciones. Las ecuaciones de m y de M son las siguientes, con V, tal como
se definio por medio de la ecuaci6n (6.15).
Es importante tener en cuenta que la belleza de este mCtodo se debe a que ya no es necesario
trazar la curva de transferencia para cada analisis, a que la sobreposici6n de la recta de
polarizaci6n resulta mucho mas sencilla y a que son menos 10s calculos. El uso de 10s ejes m y
M se explica mejor mediante unos ejemplos que utilicen dicbas escalas. Una vez que ha queda-
do claro el procedimiento, es mucho mis ripido el analisis y mas preciso tambien.
Calcular 10s valores del punto de operaci6n estable tanto de ID como de VGspara la red de la EJEMPLO 6.19
figura 6.59.
16V
3.9 kR
005fi
It---- "0
Im=6mA
".----)I V,=-3v
0.05 pF
1 MR
1.6kR = = 4 0 f i
-
Calculando el valor de m, se obtiene
La recta de autopolarizaci6n definida por Rs se grafica al dibujar una lfnea recta desde el
origen y a travCs del punto definido por m = 0.31, asi como se muestra en la figura 6.50.
El punto Q obtenido:
6.12 Cur- universal de polarizaci6n para JFET

Flgun 6.60 Curva universal para 10sejemplos 6.19 y 6.20.
Los valores del punto de operaci6n estable de IDy de VGSpueden calcularse desputs de la
siguiente manera:
IDp = 0.181DSS = 0.18(6 mA) = 1.08 m.4
Y VGsQ = -0.575 1 V, 1 = 4.575(3 V) = -1.73 V
EJEMPLO 6.20 Calcule 10s valores en el punto de operaci6n de I, y V, para la red de la figura 6.61.
Solucion
El calculo de m da
A1 encontrar M se tiene
Ahora que se conocen m y M, puede dibujarse la recta de polarization sobre la figura 6.60.
Entonces. se observa que aunque 10s valores de IDS, y V, sou diferentes para las dos redes,
puede utilizarse la misma curva universal. Primero se encuentra M sobre el eje M como se
indica en la f i p r a 6.60. DespuCs se dibuja una linea horizontal hacia el eje m, y en el punto de
interseccion con el eje se aiiade entonces la magnitud de m, como lo muestra la figura. Con el
punto que se obtuvo sobre el eje m y la interseccion sobre M ,se dibuja una linea recta para
intersecar la curva de transferencia y asi definir el punto Q.
Esto es, = 0.53 y -- -0.26

IDS, IvpI
e IDp = O.53IDSs = 0.53(8 mA) = 4.24 mA
con VGSp = -0.26 1 VP I = -0.26(6 V) = -1.56 V

En esta secci6n se desarrolla el andisis por computadora de una conriguraci6n a JFET mediante
un divisor de voltaje usando 10s programas tanto BASIC como PSpice. El enfoque de PSpice es
m y similar cuando empleamos la configuraci6n a BJT del capitulo 4. Si se elige BASIC se
necesitara de un mktodo matemitico que incluira encontrar la soluci6n de una ecuaci6n cuaddtica.

En la figura 6.62 se redibuja la configuration mediante divisor de voltaje de la figura 6.61
usando 10s nodos y parhetros del dispositivo que se definieron de acuerdo a1 capitulo 5. Los
Figura 6.62 Red de la figura 6.61

con nodos definidospara un andlisis
mediante PSpice.
oc B i a s of J m configuration i n Pig. 6.61
tt.t CIRCUIT DESCRIPTION
J1 3 1 I JN
.noDEL JH NJF(YTO--6V BETA-.222E-31
.DC VOD 18 18 1
.PRINT DC V(1,4) I(R01
.OPTIONS NOPAGE
.t.* Junction PET HODEL P m e T E R S

JN
NJP
VTO -6
BETA 222.W0000b-06
TBPmTURE - 27.000 DFX C
Flgura 6.63 Anilisis mediante PSpice de la configuracion de la figura 6.61
parametros son capturados, segdn aparecen en lafigura 6.63, de igual formaque en 10s capitulos
previos con el JFET introducido, usando 10s formatos descritos tambikn en el capitulo 5. El
voltaje que se solicita como V(1,4) es VGS y la col~ienteI(RD) es I Se obsema como son
Q Do'
similares 10s resultados con 10s del ejemplo 6.20 con I D = 4.24 mA (ejemplo 6.20) e ID@= 4.23
0
mA (PSpice), y VGSn= -1.56 V (ejemplo 6.20) y VGSQ= -1.57 V (PSpice).
Anaisis del centro de diseiio de PSpice para Windows

La red de la figura 6.62 aparecerh como se muestra en la figura 6.64 cuando se aplique la
version para Windows de PSpice. Excepto par el J E T , se ha descrito en capitulos anteriores el
Flgura 6.64 Representation

esquemhtica de la red de la
figura 6.62.
procedimiento para inicializar la red con 10s enunciados VIEWPOINTS e IPROBE. El JFET
J2N3819 aparece dentro de la biblioteca eval.slb de la caja de diilogo Get Part, la cual se
- -
selecciono mediante la secuencia Draw Get New Part Browse. Cuando se elige en la
biblioteca, la Descnpcion (Description) que aparece sobre la lista en la caja de dialogo, se
Capitulo 6 Polarizacion del FET

indica como un JFET de tipo decremental de canal+ (n-channel jfet-depletion). Si se selec-
ciona OK, aparecera el simbolo JFET para su ubicacion en la pantalla. Se coloca el J E T sobre
la localizaci6n deseada y se oprirne el boton derecho del apuntador (mouse) para teminar el
proceso. Para 10s valores iniciales de VTO y BETA, so10 se selecciona el simbolo J E T que
esta sobre el dibujo una vez (per0 so10 una ver) y se Opts por la seleccidn Edit en la barra de
- -
menus. Siguiendo la secuencia Edit Model Edit Instance Model, el Editor de Modelo
(Model Editor) apareceri y se podri inicializar VTO en 4 V y BETA en 0.222E-3. Una vez
inicializados, se elige OK para asignar estos valores en la aplicacibn.
En este ejemplo, VIEWPOINTS e IPROBE tendran toda la informaci6n necesaria. Para
acelerar la ejecucion, se selecciona Analysis seguido por Probe Setup y se elige Do Not
- -
Auto-Run Probe. Una vez que se temina. la secuencia OK Analysis Simulation propor-
cionara 10s resultados que aparecen en la figura 6.64.
La comente de drenaje igual a 4.23 m A es una replica exacta de la solucion con DOS asi
como el voltaje VGS= V(1,4) = 3.5044 V -5.076 V = -1.57 V.
BASIC
Si se utiliza un lenyuaje como BASIC, entonces es necesario encontrar una solucidn comun
mediante el empleo de tecnicas matemiticas para ecuaciones que se definieron por la red y
el dispositivo. Para la red de la figura 6.65a, se observa que el dispositivo esti descrito por la
ecuacion de Shockley (6.65b):
mientras que la red esti definida por (figura 6.65b)
Si se inserta la ecuacidn para I, [ecuacion (6.3711 en la ecuaci6n (6.38). se obtiene
Figura 6.65 ConfiguraciBnmediante

divisor de voltale que se analizari
med~anteel empleo de BASIC.
6.13 Anilisis por cornputadom
~~ - -~ --
,/
la cual, cuando se expande, genera la siguiente ecuacion cuadritica
Las soluciones a la ecuaci6n cuadritica estin deteminadas por
siendo la solucidn real aquel valor de VGSque caiga dentro del rango entre 0 y V,. El pro,~ r a m a
probari desde luego, el valor de b' - 4ac, indicando que no existe solution en caso de tener un
valor negative. Luego, 10s voltajes del drenaje y la fuente son
En las tablas 6.2 y 6.3 se proporciona un resumen de las variables y las ecuaciones que se
utilizan en el m6dulo 11000. En la figura 6.66 aparece el listado del programa junto con una
ejecucion con 10s mismos valores utilizarios en el anz4lisis PSpice. Una vez mas es imponante
notar la col~espondenciatan cercana entre 10s resultados.
TABLA 6.2 Ecuaciones y enunciadoe TABLA 6.3 Eeuaciones y variables del programa
para el m6dulo 11000 para el m6dulo 11000
Ecuacibn Enunciado pam computadoro Variable de la ecuaci6n Variable dei pmgrama
~p

10 RE# .
'
*
.
.
'
.+
.
*
.
*
.*
.
t
*
*
**
*
.
*
a0 REn
30 REn Module for FET dc Bias Calculations
40 RE#
m *r*rr**.**.*.**r..ttt****ttt**t*t*t.*r*t.~***
50
"" .-.
100 PRINT "This program provides the dc bias calculations*
110 PRINT "for a J F m or depletion NOSPm"
.."
120 PRINT mvoltage-divider configuration."
a
. rn-7-
IPO PRINT "Enter the following circuit data:"
-160
- - -INPUT
(5" -.-..-
-I",'
"R1
(use lE30 if open)-":Rl
170 INPUT
- -~~ wR2 -'$82
180 INPUT "Rs-*;RS
190 INPUT "RDr'iRU
.
200 PRINT
.. ...-.
..
210 INPUT "Supply voltaga, mlD=";DD
220 PRINT
230 PRIRT "Enter the following device data:"
240 INPUT "Drain-source saturation current, IDSS=";SS
250 INPUT "Gate-source pinchoff voltage, VPeL;VP
260 PRINT :PRINT
270 REH Now d o bias calculatione
280 GOSUB 11000
290 PRINT 'Bias current is, ID-";ID*lOOO;"~o
300 PRINT
~~-~- 'B ias Mltaaes
---. -.- are:"
-..
310 P R I -~V G S I * ; O S ; ~ V O ~ ~ S ~
320 PRINT "VD-*;VD:"Volts"
330 PRINT .VS-*;VS;*wlts"
340 PRINT 'VDS-";DSi"voltr;"
350 EWD
11000 REll nodule for PET dc bias Calculationr
11050 D-B'2-4*A*C
11060 IF DCO THEN PRINT .NO Solutionl!!" :STOP
11070 Vl=(-B+SQR(D))/(Z*A)
11080 V2-I-B-SORID~)II2*A1
.-
.-. - .- .-
,160 RETURN
RUN
This program provides the dc bias calculations
for a JFET or depletion BIOSFET
voltage-divider configuration.
Enter the following circuit data:
R 1 (use 1E30 if open)=? 910E3
R2 =? 220E3
RS-7 1.2E3
Supply voltage, VD-? 18

Enter the following d e q c s data:
Drain-source saturation current. IDSS-? BE-3
Gate-source pinchoff voltags, VP=? -6
Bias current is. ID- 4.26821 .A

Bias voltages are:
VGS-1.617427 volts
V b 8.609939 volts
VS-
- -~---.--
5.1218f2 volts
VDS= 3.488087 volts
Figura 6.66 Programa en BASIC para el analisis de la red d e la figura 6.65

-+:
PROBLEMAS 9 6.2 Configuration de polarization fija ,/'
1. Para la configuraci6n de polarizaci6n fija de la figura 6.67:
a) Trazar las caractensticas de transferencia del dispositivo.
b) Sobre~onerla ecuacion de la red en la misma grafica.
c) Calcular IDQy VDsn.
d) Con la ecuacxon de Shockley. resuelva 1,--v y luego localice VDsn.Cornpirela con las solucio-
nes del inciso c.
1 figura 6.67 Problemas 1.35.38.41.
2. Para la configuraci6n de polarizaci6n fija de la figura 6.68, determine:

a) ID y VGsDufilizando un mttodo puramente matemitico.
b) ~ z ~ ielt lnclso
a a con un mitodo grifico y compare 10s resultados. 16V
c) Encuentre VDs,V,, VGy VSutilizando 10s resultados del inciso a.
3. Dado el valor de V , medido en la figura 6.69, calcule:
figura 6.69 Problema 3

4. Determine VDpara la configuraci6n de polarizaci6n fija de la figura 6.70.
5. Determine VD para la configuration de polarizaci6n fija de la figura 6.71.
Figura 6.70 Problema 4. Figurn 6.71 Problema 5
6 . Para la configuracidn de autopolarizaci6n de la tigura 6.72:

a) Trace la curva de transferencia para el dispositivo.
b) Sobreponga la ecuacion de la red en la rnisma grsfica.
C) Calcule IDQ y VGSp.
d) Encuentre VDS,VD, VG y Vs
* + F m 6.72 Problemas 6 , 7 , 3 6 . 3 9 , 4 2 .
* 7. Determine I, para la red de la figura 6.72 utilizando un mktodo purarnente matematico. Esto es.
C
establezca una ecuaci6n cuadratica para I, y seleccione la solucion compatible con las caracteris-
ticas de la red. Compi~elacon la soluci6n que se obtuvo en el problema 6.
8. Para la red de la tieura 6.73, calcule:
9. Dada la medicion ITs= I .7 V para la red de la figura 6.74, calcule:
Problemas
* 10. Encuentre para la red de la figura 6.75:
a) I,.
b) VDy
C) Vn.
Figura 6.73 Problema 8. Figura 6.74 Problema 9. Flgura 6.75 Problems 10.
* 11. Encuentre V, para la red de la figura 6.76
4 4 Figura 6.76 Problema 11.
§ 6.4 Polarization mediante divisor de voltaje

12. Determine para la red de la figura 6.77:
a) VG
b) ID@ Y " G s ~ .
c) VD Y v,. 20 v
d) V D S ~ .
2.2 kn
910 kR
I,,=lOmA
VG Vp=-3.5 V
IlOkR
1.1 k i l
Figurn 6.77 Problemas 12.13.43.
13. a) Repita el problema 12 con R, = 0.51 kR (aproximadamente el 50% del valor de 12). iCu& es
el efecto de un R, menor sobre ID y VGsQ?
Q
b) iCual es el menor valor posible de R, para la red de la figura 6.77?
CapituIo 6 PolarizaciSn del FET

14. Para la red de la figura 6.78, V D= 9 V. Calcular:
a) 1.,
b) Vs, VDs
c) v,. v,,.
d) V,
* 15. Especifique para la red de la figura 6.79:
Figura 6.78 Problema 14 Figura 6.79 Problemas 15.37,40.
* 16. Dado V,, = 4 V para la red de la figura 6.80, encuentre:
3 6.5 MOSFET de tipo decremental

17. Calcular para la configuration de autopolaizacion de la figura 6.81:
* 18. Calcule para la configuraci6n de la figura 6.82:

a) ID, y 'cSQ.
b) VDsY V,.
A-3 v
b-4 v
Figura 6.81 Problema 17 Figura 6.82 Problema 18.
Problemas
1,)
3 6.6 MOSFET de tipo incremental ,/'
19. Para la configuraciirn de la figura 6.83 calcule:

a1 I,.
dl VDs
20. Calcular para la configuraci6n mediante divisor de voltaje de la figura 6.84:
FIgura 6.83 Problema 19. Rgura 6.84 Problema 20
9 6.8 Redes cornbinadas

* 21. Calcular para la red de la figura 6.85:
a1 V,."
b) Vcsp
c, IE.
d) I,.
el v,.
n v,.

* 22. Determine para la red combinada de la figura 6.86:
a) V,, Vc.
b) V,.
C) IE. IC.IO.
d) I,.
Figura 6.86 Problerna 22
* 23. Disefie una red de autopolariraci6n empleando un transistor JFET con IDS, = 8 mA y V p= -6 V .
para obtener un punto Q en I - 4 mA utilizando una fuente de 14 V Asuma que AD = 3Rs y use
DQ -
10s valores estandar.
* 24. Disefie una red mediante divisor de voltaje empleando un MOSFET de tipo decremental con I,,
= 10 mA y V , = -4 V para obtener un punto Q en IDo= 2.5 mA utilizando una fuente de 24 V. -
Ademds. fije VG = 4 V y utilice R, = 2.5Rs con R, = 22 MQ. Utilice los valores estandar
25. Disefie una red como la que aparece en la figura 6.39 empleando un MOSFET de tipo incremental
con VGscn, = 4 V, k = 0.5 x 10-3 AN' para obtener un punto Q en I - 6 mA. Utilice una fuente
DP -
de 16 V y valores estbdar.
* 26. iQue sugieren las lecturas d e cada configuration d e la figura 6.87 acerca de la operaci6n de
la red?
Firs6.87 Problema 26.
Problemas
* 27. Aunque las lecturas de la figura 6.88 por principio sugieren que la redksti comportAndose de
f o m a adecuada, determine una causa probable del estado indeseable d6 la red.
* 28. La red de la figura 6.89 no esti operando de manera adecuada. ;Cuil es la causa especifica de su
falla?
F w r a 6.88 Problema 27. ngum 6.89 Problema 28.
5 6.1 1 FET de canal-p
29. Para la red de la figura 6.90, calcule:
C) VD.
30. Para la red de la figura 6.91, determine:
6.90 Problema 29.

F~gura Figura 6.91 Problema 30.
5 6.12 Curva universal de polarizacion para JFET

31. Repita el problema 1 utilizando la curva universal de pola1izaci6n para JFET.
32. Repita el problema 6 usando la curva universal de polarizacion para JFET.
33. Vuelva a hacer el problema 12 utilizando La curva universal de polarizacion para JFET
34. Repita el problema 15 ayudado con la curva universal de polarizacion para JFET.

5 6.13 Anhlisis por computadora
35. Desarrolle un analisis con PSpice (DOS) de la red del problema 1. Calcule ID, y VCSQ.
36. Desmolle un analisis con PSpice (DOS) de la red del problema 6. Calcule IDg y VGSy.
37. Desarrolle un analisis con PSpice (DOS) de la red del problema 15. Calcule ID,,Vcs, y Vm
38. Desmolle un anilisis con PSpice (Windows) de la red del problema 1.
39. Desarrolle un anilisis con PSpice (Windows) de la red del problema 6.
40. Desarrolle un anilisis con PSpice (Windows) de la red del problema 15.
41. Utilizando BASIC, calcule I y Vcs para la red del problema 1.
Do Q
42. Utilizando BASIC, calcule I,@y VcsQ para la red del problema 6.
43. Utilizando BASIC, caicu\e IDp.VCSQy VDsQF a la red del prdolema 12.
'Los asteriscas indican problemas mas dificiles
Problemas
- -
Modelaje de
transistores
bipolares
En el capitulo 3 se presentaron aspectos como la C O ~ S ~ N C basica, C ~ ~ ~ la apariencia y las

caracteristicasdel transistor. En el capitulo 4 se examin6 con detalle la polarizaciivn de dc. En
este apartado se examinara la respuesta de ac enpequeiia serial del amplificador a BJT mediante
la revision de 10s modelos que se utilizan con mas frecuencia para representar a1 transistor en el
dominio senoidal en ac.
Uno de 10s primeros intereses en el analisis senoidal en ac de las redes de transistores es la
magnitud de la serial de entrada, porque esta determinara si deben aplicarse las tCcnicas de
pequeria serial o de gran serial. No existe una linea divisoria entre ambas, pero la aplicacion y
la magnitud de las variables de interis relacionadas con las escalas de las caracteristicas del
dispositivo, por lo general, establecen con claridad cual mttodo es el adecuado. La ticnica de
pequefia sefial se presenta en este capitulo y las aplicaciones de gran sefial se examinan en el
capitulo 16.
Existen dos modelos que se utilizan con frecuencia en el anilisis en ac de pequeria seiial
4
de redes de transistores: el modelo re y el equivalente hl3rido. Este capitulo presenta no solo
ambos modelos, sino que define el papel de cada uno y la relacion que hay entre ambos.
7.2 AMPLIF'ICACION EN EL DOMINIO DE AC

En el capitulo 3 se demostr6 que se puede utilizar el transistor como un dispositivo amplificador.
Esto es, la serial senoidal de salida es mayor que la serial de entrada o, dicho de otra manera, la
potencia en ac de la salida es mayor que la potencia en ac de entrada. Luego surge la pregunta
sobre la manera en que la potencia en ac de salida puede ser mayor que la potencia en ac de en-
trada. La conservaci6n de la energia establece que a travis del tiernpo la potencia total de
-=
salida, Po, de un sistema no puede ser mayor que su potencia de entrada, Pi,y que la eficiencia
definida como q = Pipi no puede ser mayor que 1 . El factor que falta en la presentaci6n
anterior que permite que la potencia en ac de salida sea mayor que la potencia en ac de entrada
es la potencia aplicada de dc. gsta es una contribuci6n a la potencia total de salida, aunque
parte de ella se disipe por medio del dispositivo y 10s elementos resistivos. En otras palabras,
existe un "intercambio" de potencia de dc al dominio de ac que permite el establecirniento de
una mayor potencia de ac de salida. De hecho, se define una eflciencia de conversidn por I (constante)
medio de 7 = Poyc)IP,(,,), donde Po,,,)es la potencia en ac de la carga, y Pi(dc,es la potencia de
dc suministrada.
Quiza el papel de la fuente de dc pueda describirse mejor si se considera primer0 la red de
dc simple de la figura 7.1. La direcci6n de flujo resultante esti indicada en la figura junto con u I
una srafica de la corriente i en funcion del tiempo. Abora se insertari un mecanismo decontrol figurn Corriente estar,,le
como el que se muestra en la figura 7.2. El mecanismo de control es tal, que la aplicaci6n de fij;%damediante una fuente dc.
una sefial relativamente pequeiia al mecanismo de control puede ocasionar una oscilacion mucho
mayor en el circuito de salida. Para el sistema de la figura 7.2 el valor pico de la oscilacion esta
controlado por el nivel de dc establecido. Cualquier intento de exceder el limite establecido
por el nivel de dc darQpor resultado un "recone" (aplanado) de la regi6n pico de la sefial de
salida. Por tanto, yen general, el diseiio adecuado del amplificador requiere que 10s componentes
dc yen ac sean sensitivos a 10s requerimientos y limitaciones del otro.
Sin embargo, en realidad es una fortuna que 10s amplifieadores depequeria serial a
transistores puedan considerarse lineales para la m a y o h de las aplicaciones,
permitidndose el uso del teorema de la superposicidn para aislar el analisis dc del
analisis ac.
7.3 M O D E W E DE TRANSISTORES BJT

La clave para el anlilisis en pequefia sefial de 10s uansistores es el uso de circuitos equivalentes
(modelos) que se presentarb en este capitulo.
Flgura 7.2 Eiecto de un elernento Un modelo es la combinacidn de elementos del circuito, seleccionados de forma
decontrol sobre el flujo de estado adecuada, que mejor se aproximan a1 comportamiento real de un disposih'vo
estable del sistema elCctrico de la
figura 7.1. semiconductor qne esta bajo condiciones especrjSeas de operacidn.
Una vez que se determina el circuito equivalente en ac, se puede reemplazar en el esquema
el simbolo grdfico del dispositivo por este circuito y pueden, entonces, aplicarse 10s mCtodos
blisicos del anrIlisis de circuitos ac (andisis de mallas, andisis por nodos y el teorema de
Thevenin) para determinar la respuesta del circuito.
Hoy en dia, existen dos importantes corrientes de pensamiento respecto a1 circuito
equivalente que sustituira a1 transistor. Durante muchos ~ otanto s las instituciones industriales
como las educativas se apoyaban mucho sobre 10s pardmetros h~aridos(10s cuales seriin
presentados en breve). El circuito equivalente de parhetros hibridos sigue siendo muy popular,
aunque ahora debe compartir su utilizaci6n con un circuito equivalente que se deriv6
directamenteapaair de las condiciones de operaci6n del transistor: el modelo re.Los fahricantes
contindan especificando 10s parhetros hfbridos para una region de operacion en particular en
sus hojas de especificaciones. Los parhetros (o componentes) del modelo re pueden deri-
varse de manera directa a partir de 10s parhenos hibridos. Sin embargo, el circuito h%rido
equivalente se condiciona por estar limitado a un conjunto en particular de condiciones de
operaci6n si se debe considerar como preciso. Los parhetros del otro circnito equivalente
pueden determinarse para cualquier regi6n de operacion dentro de la regi6n activa y no e s t b
limitados por el conjunto h i c o de parhetros proporcionados en las hojas de especificaciones.
En contraste, el modelo re fracasa por no considerar el nivel de impedancia de salida del
dispositivo, ni en el efecto de retroalimentacion de la salida a la entrada.
Debido a que ambos modelos se emplean en forma extensiva en la actualidad, 10s dos se
examinan con detalle en este texto. En algunos anilisis y ejemplos se requeriri el modelo
hibrido, mientras que en otros se utilizarli el modelo re de manera exclusiva. Sin embargo, en el
texto se h a r h todos 10s esfuerzos para mostrar c u b relacionados estin 10s dos modelos, y
como el aprovechamiento de uno conduce al aprovechamiento natural del otro.
En un esfuerzo para demostrar el efecto que tendrli el circuito equivalente en ac sobre el
siguiente ant&sis, se debe considerar el circuito de la figura 7.3. Es importante asumir por el mo-
mento que ya estA determinado el circuito equivalente de ac en p e q u e ~ s e a . Debido a que
s610 se estQ interesado en la respuesta en ac del circuito, todas las fuentes de dc se pueden
reemplazar por un potencial equivalente de cero (corto circuito) debido a que solo aproximan
el nivel de dc (estable) del voltaje de salida y no la magnitud de la excursi6n de la salida en ac;
esto estA claramente expuesto en la figura 7.4. Los niveles de dc fueron importantes solo para
determinar el punto de operaci6n Q adecuado. Una vez que tstos se fijaron, se pueden eliminar
10s niveles de dc del andisis en ac de la red. Ademas, se seleccionaron el par de capacitores de
acoplamiento C, y C2 y el capacitor de desvio C3 para tener una pequefia reactancia a Ta
frecuencia de la aplicaci6n. Por tanto, para cualquier proposito prictico, pueden sustituirse
mediante una trayectoria de baja resistencia o por un corto circuito de polarizaci6n; pero es
Figura 7.3 Circuito de transistor
bajo examen en esta discusibn
introductoria.
figura 7.4 La red de la figura 7.3

despues de la elirninacion de la fuente de
dc y la insercion dei corto circuito ,
equivalente para ios capacitores. '
evidente que esto ocasionara un "cotto" del resistor de polarizaci6n RE. Recuerde que 10s
capacitores asumen un equivalente de "circuito abierto" bajo condiciones de estado de dc
estable, lo que permite un aislamiento entre 10s estados de 10s niveles de dc y las condicio-
nes estables.
Si se establece una tierra comun y se reorganizan 10s elementos de la figura 7.4, R, y R2
estaran en paralelo, y R, apareceri de colector a emisor como lo muestra la figura 7.5. Debido
a que 10s componentes del circuito equivalente del transistor que aparecen en la figura 7.5
I, C~rcultoequlvalente de lo
ac en pequek reilai
para el nanrlstor
+ Rc
z,
-
Figura 7.5 Redibujo de la figura 7.4 para el analisis en ac y pequeria serial.
7.3 Modelaje de transistores BJT

utilizan componentes familiares como resistores y fuentescontroladas independientes, se pueden
aplicar las ttcnicas de analisis como la superposition, el teorema de Thtvenin, y asi sucesiva-
mente, para determinar las cantidades deseadas.
Si se examinacon mayor detalle lafigura7.5, se pueden identificarlas cantidades importantes
que se elegiran para el sistema. Debido a que el transistor es un dispositivo amplificador, se
podria esperar alguna indication acerca de como se relaciona el voltaje de salida Vocon el voltaje
de entrada Vi, la ganancia en volraje. En la figura 7.5 se 0bsew.a para esta configuracion que
I, = It. y que I" = I<, las cuales definen la ganancia en corrienre Ai = Io/Ir La impedancia de entrada
Z, y la impedancia de salida Zo son particularmente importantes en el proximo analisis. En las
siguientes secciones se hablara mucho mas acerca de estos parhetros.
En resumen, el equivalente de ac de una red se obtiene:
I . Haciendo todas [as fuentes de dc cero y reemplauindolns por un corto circuito
equivalente
2. Reemplazando todos 10s capacitores por un corto circuito equivalente
3. Eliminando todos 10s elementos en paralelo con un elemento de desvio mediante
10s equivalentes de corto circuito que fueron presentados en 10s pasos I y 2
4. Redibujando [a red de manera mas conveniente y mas 16gica
En las siguientes secciones 10s circuitos re y el hibrido equivalente se presentaran para
completar el analisis en ac de la red de la figura 7.5.
7.4 LOS P A R ~ E T R O SIMPORTANTES:

Zi'Zo' A",Ai
Antes de investigar 10s circuitos equivalentes para 10s amplificadores a BJT con mayor detalle,
primer0 se estudiarh aquellos parhetros de un sistema de dos puertos que son de vital importancia
desde 10s puntos de vista de k i s i s y de disefio. Para el sistema de dos puertos (dos pares de
terminales) de la figura 7.6, el lado de la entrada (el lado en el cual se aplica normalmente la
sefial) eszi situado a la izquierda y el lado de la salida (donde esta conectada la carga) se localiza
a la derecha. De hecho, para la mayona de 10s sistemas eltcmcos y electronicos el flujo general
normalmente es de izquierda a derecha. Para ambos conjuntos de terminales, la impedancia entre
cada par de terminales bajo condiciones normales de operation es muy importante.
l$ + Sistema de dos
puertos
- - - Fmra 7.6 Sistema de dos puertos.
Impedancia de entrada, Zi
Para el lado de la entrada, la impedancia de enuada Z, estA definida par la ley de Ohm de la
siguiente forma:
Si la sefial de entrada Vres cambiada, se puede calcular la comente Iiutilizando el mismo

nivel de impedancia de entrada. En otras palabras:
Capitulo 7 Modelaje de hansistores bipolares

Para el analisis en pequeria serial, una vez que se ha determinado la impedancia de
entrada, se puede emplear el mismo valor numdrico para 10s niveles cambiantes de la
serial aplicada.
De hecho. se encontrari en las pr6ximas secciones que la impedancia de entrada de un
transistor puede calcularse de forma aproximada mediante las condiciones de polarizacion de
dc, las cuales son condiciones que no cambian s61o porque vana la magnitud de la seiial de ac
aplicada.
Es muy notable que para las frecuencias denuo del rango bajo a medio-bajo (normalmente
< 100 kHz):
-
Lo impedancia de entrada para un amplificador a transistor a BJT es pnramente
resistiva en naturaleza, y dependiendo de la manera en que se utilice el transistor,
puede variar desde unos cuantos ohms hasta 10s megaohms.
Ademds:
No se puede emplear un ohmetro para medir impedancia de entrada en pequeria
serial debido a que dste opera en el modo de dc.
La ecuacion (7.1) es particularmente util porque proporciona un mCtodo para medir la
resistencia de entrada en el dominio de ac. Por ejemplo, en la figura 7.7 se afiadio un resistor
sensor en el lado de la entrada para permitir una determinaci6n de I, mediante el empleo de la
ley de Ohm. Se puede utilizar un osciloscopio o un multimetro disital sensible (DMM) para
medir tanto el voltaje V scomo el Vi. Amhos voltajes pueden ser de pico a pico, o valores m s ,
siempre y cuando ambos valores utilicen el mismo estandar. Lueso se determina la impedancia
de entrada de la siguiente manera:
S~srernade dos
I: 2r puenos
La importancia de la impedancia de entrada de un sistema se puede demostrar mejor por

medio de la red de la figura 7.8. La fuente de la seiial tiene una resistencia intema de 600 R y el
sistema (posihlemente un amplificador a transistor) tiene una resistencia de entrada de 1.2 kQ.
Si la fuente fuera ideal (R,= 0 R), 10s 10 m V completes senan aplicados a1 sistema, per0 por la
- -- Figura 7.8 Dernostracion del

irnpacto deZ, en la respuesta
del arnplificador
7.4 Los p h e t r o s importantes Z, Z,, A,, Ai

impedancia de la fuente, sle debe calcular el voltaje de entrada utilizando la regla del divisor de
voltaje de la siguiente mhera:
De este rnodo solo el 66.7% de toda la sefial de entrada esta disponible en la entrada. Si Zi fuera
so10 de 600 R, entonces V j=JT(10 mV) = 5 mV o el 50% de la sefial disponible. Desde luego.
si Z8= 8.2 kR,Vi sera del 93.3% de la sefial aplicada. Por tanto. el nivel de la impedancia de
entradapuede tener un idpacto significative sobre el nivel de la sefial que alcance ei sistema (o
amplificador). En las sigujenres secciones y capitulos se demostrara que la resistencia de entrada
en ac es dependiente en $1 caso de que el transistor este en la contiguraci6n de base comlin,
emisor comun, o de colejtor comlin y la colocacion de 10s elernentos resistivos.
EJEMPLO 7.1 Para el sistema de la figula 7.9, calcule el valor de la impedancia de entrada.
+
-
Sistema de dos
puertos
-
?i __i
Figura 7.9 Ejemplo i 1
Impedancia de sdida, Z,
La impedancia de salida naturalmente se define en el conjunto de terminales de salida, pero
esta definicifin es un pocp diferente cuando se trata de la impedancia de entrada. Esto es:
La impedancia de s$lida se determinu en las terminales de salida viendo hacia at&
a1 sistema con la se@alaplicada igual a cero.
Por ejemplo, en la dgura 7.10 la sefial aplicada se hace cero volts. Para determinar Zo, se
aplica una sefial, Vs,a lasteminales de salida y se mide el nivel de Vocon un osciloscopio o un
DMM sensible. Luego s$ calcula la impedancia de salida de la siguiente rnanera:
Capitulo 7 Modelaje de transistores bipolares

R,,",, - R,",,",
+
Sistema de
V,=OV
dos puertos v, c
z,>
2/I v
-
--
Rgura 7.10 Deterrninacion deZ,
En particular, para las frecuencias en el rango bajo a medio (normalmente 5 100 kHz):
La impedancia de salida de un amplificodor a transistor BJT es resistiva par
naturaleza y, dependiendo de la configuracidn y la colocaci6n de 10s elementas
resistivos, Z" puede variar desde unos cuantos ohms a un valor que puede exceder 10s ':,mpt,t ,c., hr
2 MR.
Ademas:
No se puede utilimr un dhmetro para medir la impedancia de salida en pequeiia setial Para R,>> RL
debidn a que el ohmetro trnbaja en el mod0 de dc. RL IL>>I&
Para las configuraciones de amplificador donde se desea una ganancia significativa en

comente, el nivel de Z(, debe ser tan grande como sea posible. Como se demostr6 en la figura -
7.1 1. si Z<,9 RL, la mayor pane de la comente de salida pasara a la carga. En las siguientes
secciones y capitulos se demostrara que con frecuencia Z<,es tan grande respecto a RL que se F Q U ~7.11 E ~ ~ dC e~ ~O=, R,>en
puede reemplazar por un equivalente de circuit0 abieno. la corriente I, de c a r p o salida.
- - - --
Calcular el nivel de impedancia de salida para el sistema de la figura 7.12. EJEMPLO 7.2
Sisterna dc dos
puems
V" = 680 m V V= I V
I v;ov
1- Figura 7.12 Ejemplo i.2.
Ganancia en voltaje, A,
Una de las caractensticas mis imponantes de un amplificador es la sanancia en voltaje en
pequefia sefial, como se determina mediante
7.4 Los panhetros importantes Z,, 2, A , As

Para el sistema de la figura 7.13, no se ha conectado una carga a las terminales de salida y el
nivel de ganancia determinado por la ecuaci6n (7.6) se refiere como la ganancia de voltaje
de sin carga. Esto es:
Rgura 7.13 Deterrninacibn del voltaje de no carga.
En el capitulo 9 se demostrari que:

Para 10s amplijicadores a transistores, la ganancia de voltaje sin carga es mayor que
la ganancia de voltaje con carga.
Para el sistema de la figura 7.13 que tiene una resistencia de fuente Rs. el nivel de Vi
debena deterrninarse primer0 utilizando la regla del divisor de voltaje antes de calcular la
ganancia VJVT. Esto es,
de tal forma que
De manera experimental. la ganancia de voltaje A,, o A,,,L se puede calcular simplemente

al medir 10s niveles de voltaje adecuados por medio de un osciloscop~oo un DMM sensible, y
sustituyendo en la ecuacion correspondiente.
Dependiendo de la configuracibn, la magnitud de la ganancia en voltaje para un
amplijicador a transistor de una etapa normalmente esta en el rango de menos de I a
unos cuantos cientos. Sin embargo, un sistema multiefapas (mnltiunidades)puede
tener una ganancia en voltaje de varios miles.
EJEMPLO 7.3 Para el amplificador a BJT de la figura 7.14, determinar:

a) y.
b) I(
c) 2,.
d) A , , .

= 192
Ganancia en corriente, Ai
La ultima caracteristica numerica que sera tratada es la ganancia en corriente definida mediante
Aunque por lo general Csta recibe menor atencion que la ganancia en voltaje, es, sin embargo,
una cantidad importante que puede tener un impacto significativo en la eficiencia total de un
disefio. En general:
Para 10s amplifcadores a BJT, la ganancia en com'ente nonnalmente vana desde un
nivel apenas inferior a I hasta un nivel quepuede exceder 10s 100.
Para la situation con c a s a de la figura 7.15.
I cargada.
7.4 Los m e t r o s important-: ZsZ , A,, A;

con
La ecuacion (7.10) permite determinar la ganancia en comente a partir de la ganancia en

voltaje de 10s niveles de impedancia.
Relaci6n de la fase
La relaci6n de la fase entre las seaales senoidales de entrada y de salida es importante por una
variedad de razones prhcticas. Afortunadamente:
Para el transistor amplificador hpico a frecuencias quepemiten ignorar 10s efectos
de 10s elementos reactivos, los seriales de entrada y de salida estan o bien 180°fuera de
fase o en fase.
La razon de la situacion anterior se aclarari en 10s siguientes capitulos.
Resumen
Hasta aqui se han presentado 10s parametros de importancia prima'ia de un amplificador: la
impedancia de entrada Z? la impedancia de salida Zo, la ganancia de voltaje Av, la ganancia de
comenteAi y la relacion de la fase resultante. Otros factores. tales como la frecuencia aplicada
en 10s extremos bajo y alto del espectro de frecuencias. afectaran algunos de estos parametros.
per0 esto se discutirii en el capitulo 11. En las siguientes secciones y capitulos, todos 10s
parimetros se determinaran para una variedad de redes de transistores para permitir una
comparaci6n de las ventajas y de las desventajas de cada configuration.
7.5 EL MODEL0 DE TRANSISTOR re5-

El modelo r? requiere un diodo y una fuente de corriente controlada para duplicar el
comportamiento de un transistor en la regidn de inter&. Recuerde que una fuente controlada
de corriente es aquella donde 10s parimetros de la fuente de comente estdn controlados por
medio de una corriente situada en cualquier otro lugar de la red. De hecho:
Los amplificadores a transistor BJT son eonoeidos como disposiiivos de eorriente
controlada.
Configuracion de base comiin

En la figura 7.16a se ha insertado un transistorpnp dentro de la estructura de dos puertos, y es
necesario para la discusion de las dltimas secciones. En la figura 7.16b el modelo re para el
transistor se ha colocado entre las mismas cuatro terminales. Como se observ6 en la secci6n
7.3. el modelo (circuit0 equivalente) se selecciona de tal forma que se aproxime a1
comportamiento del dispositivo que esti reemplazando en la region de operaci6n de interes.
En otras palabras, 10s resultados obtenidos con el modelo en su lugar deben ser relativamente
cercanos a aquellos que se consiguen con el transistor real. En el capitulo 3 se estudi6 que una
uni6n de un transistor en operaci6n esta polarizada de manera directa, mienuas que la otra esta
polarizada inversamente. La union en polarization directa se comportari de forma similar a un
diodo (ignorando 10s efectos de 10s cambios de valores de V,) como lo veritican las curvas de
la figura 3.7. Para la uni6n de la base al emisor del transistor de la figura 7.16a, la equivalencia
del diodo de la figura 7.16b entre las mismas dos terminales parece ser muy apropiada. Tengase
presente que para el lado de la salida las curvas horizontales de la figura 3.8 revelaon que I<z
$ (como se calcul6 a partir de I< = ale)para el rango de valores de V,,. La fuente de coniente

Figura 7.16 a) Transistor BJT en base cornan: b) modelo r, para la conliguracihn
de la figura 7.16a.
de la figura 7.16b establece el hecho de que It = ale,apareciendo la corriente de control I< del
lado de la entrada del circuito equivalente como se determin6 en la figura 7.16a. POI tanto. se
ha establecido una equivalencia en las terminales de entrada y de salida con la fuente controlada
de corriente, proporcionando as<un vinculo entre las dos; una revision inicial hubiera sugerido
que el modelo de la figura 7.16b es un modelo valido del dispositivo real.
En el capitulo 1 se analiz6 como la resistencia en ac de un diodo puede determinarse por
medio de la ecuaci6n raC = 26 mV/1 , donde ID es la coniente de dc a traves del diodo en el
D.,
punto Q (estable). Esta misma ecuaclon se puede utilizar para encontrar la resistencia en ac
del diodo de la figura 7.16b si s61o se sustituye la coniente del emisor de la siguiente manera:
El subindice e de re se seleccion6 para enfatizar que es el nivel dc de la coniente del emisor

la que determina el nivel de la resistenciaen ac del diodo de la figura 7.16b. Sustituyendo el valor
obtenido de re en la figura 7.16b dari por resultado el muy dtil modelo de la figura 7.17.
Debido a1 aislamiento que existe entre 10s circuitos de entrada y de salida de la figura 7.17, es
obvio que la impedancia de entrada Zipara la configuracian debase comun de un transistor
es simplemente re.Esto es,
(7.12)
Para la configuracio'n debase comun, 10s valores hpicos de Z, varian desde unos
cuantos ohms hasta un mhimo de aproximadamente 50 Q.
Para la impedancia de salida, si se hace cero la sefial, entonces Ie = 0 A e I< = de= a

(0 A) = 0 A, obtenitndose una equivalencia de circuito abierto en las terminales de la salida.
El resultado es que para el modelo de la figura 7.17,
7.5 El modelo de transistor r,

En realidad:
Para la configuracibn de base comun, 10s valores hpicos de Zoestdn en el rango de
10s megaohms.
La resistencia de salida de la configuracion de base comun estidetetminada por la pendiente
de las lineas que forman las caractensticas de salida como se muestra en la figura
- 7.18. Supo-
niendo que las lineas estkn perfectamente horizontales (una aproximaci6n excelente), daria
por resultado la conclusi6n de la ecuaci6n (7.13). Si se tuviera cuidado para medir Zode forma
grAfica o experimental, se obtendrian niveles ubicados normalmente en el rango de 1 a 2 MR.
En general, para lo configuracibn debase carnun, la impedancia de entrada es

relativamente pequeiia y la impedancia de salida es muy grande.
Ahora se deterrnina la ganancia en voltaje para la red de la figura 7.19
V,, = -loRL = -(-1)R

c
L -
- a le~R
Vj = I<Zj = $re
asi que
Y
CB
Para la ganancia en coniente,

I -1, - d e
A . = P = - - -
Ii 'e 1,
Amplificador
v3 + BIT de base
-
-
2, comirn
Rgura 7.19 Definiclhn deAv
= V, I? para la configuracion
debase comun.
Capitulo 7 Modelaje de transidores bipolares

El hecho de que la polaxidad del voltaje Vocomo lo determino la comente Icsea el mismo
que el definido por la figura 7.19 (ks decir, el lado negativo esta en potencial de tierra) indica que
tanto V,, como Vi estan en fase para la configuracion de base comun. Para el transistor npn en la
configuracion debase comun la equivalencia podria parecerse a la mostrada en la figura 7.20.
ngura 7.20 Modelo aproximado para la configuraci6n debase comcn para un transistor npn.
Para una configuration de base comun de la figura 7.17 con 1, = 4 mA. a = 0.98, y se aplica EJEMPLO 7.4
una sefial en ac de 2 mV entre las terminales de la base y el emisor:
a) Calcular la impedancia de entrada.
b) Determinar la ganancia en voltaje si se conecta una carga de 0.56 kR a las terminales de
salida.
c) Encontrar la impedancia de salida y la ganancia en comente.
o a partir de la ecuacion (7.14).
A , = - - '0 - -a = - 0.98 coma se defini6 por medio de la ecuacion (7.15)

1,
Configuration de emisor comun

Para la configuraci6n de emisor comun de la figura 7.21a, las terminales de entrada son las
terminales de la base y el emisor, pero en este caso la salida se establece entre las terminales
del colecrar y del emisor. Ademas, la terminal del emisor ahora es comun a los puertos de
entrada y de salida del amplificador. Sustituyendo el circuit0 equivalente re para el transistor
npn se obtiene la configuraci6n de la figura 7.21b. O b s t ~ e que~ e la fuente controlada de
comente aun esth conectada entre las terminales del colector y de la base, y el diodo entre las
Figura 7.21 a) Transistor BJT en emisor comfin: b) modelo aproximado para la configuracion de la
fixura 721a.
terminales de la base y el emisor. En esta configuracion, la comente de la base es la comente

de entrada, mientras que la comente de salida aun es Ic. Segun lo estudiado en el capitulo 3, las
conientes debase y del colector estan relacionadas par media de la siguiente ecuacion:
Portanto, la comente a travis del diodo esta determinada par

Ie = I, + Ih = PIb iIb
Sin embargo, debido a que la beta en ac par lo general es mucho mayor que I, se empleara la
siguiente aproximacion en el analisis:
(7.18)
La impedancia de entrada est6 deterrninada par el siguiente cociente:
El voltaje Vbeesta a travCs de la resistencia del diodo coma se muestra en la figura 5.22. El
nivel de re aun esta determinado par la comente dc IE. Al aplicar la ley de Ohm da
-
eo
- - Flgura 7.22 DeterninaciOn de Z,
O utilizando el modelo aproximado.
Capitulo 7 Modelaje de lransistores bipolares

la ganancia de voltaje y
corriente para el amplificador
de emisor camfin.
El signo negativo simplemente refleja el hecho de que la direccion de I,, en la figura 7.26
establece~aun voltaje Vocon la polaridad opuesta. Continuando se obtiene
V , = -I,RL = -1'R -
L - - P I bR L
Y V , = 1;z;=
El signo negativo resultante para la ganancia de voltaje revela que 10s voltaje de salida y de
entrada estan fuera de fase por 180'.
La ganancia de comente para la configuration de la figura 7.26:
Ernpleando 10s hechos de que la impedancia de entrada es pre, la comente del colector es Dl,, y
la impedancia de salida es r,, el modelo equivalente de la figura 7.27 puede ser una herramienta
litil en el siguiente m&Iisis. Para 10s valores normales de 10s parhetros, la configuraci6n de emisor
comhn puede considerarse con un valor moderado de impedancia de entrada, una alta ganancia de
voltaje y de coniente, y una impedancia de salida capaz de incluirse en el milisis de la red.
Flgura 7.27 Modelo re para la

configuraci6n d e emisor comun.
e
EJEMPLO 7.5 Dados P = 120 e IE= 3.2 mA, para una configuraci6n de ernisor comhn con re =
a) Z,.
- Q, calcular:
b) Av si se aplica una carga de 2 kR.

C) A j con la carga de 2 kR.
326 Capihllo 7 Modelaje de vansistores bipolares

R~ - 2 m
b) La ecuacion (7.21j: A,, = -- - - --- = -246.15
rt, 8.125 R
Configuration de colector comun

Para la configuracion de colector comun normalmente se aplica el modelo definido para la
configuracion de emisor cornfin de la figura 7.21, en lugar de definir un modelo para
la configuracion de colector comlin. En 10s capitulos subsecuentes se investigaran una cantidad
de configuraciones de colector comdn y sera muy claro el impacto del mismo modelo.
7.6 EL MODEL0 H~BRIDOEQUIVALENTE

En la seccion 7.5 se seiial6 que el modelo re es sensible al nivel de operacion de dc del
amplificador. Para que se describa el modelo hfbrido equivalente en esta seccion, se definieron
10s parametros en un punto de operacion que puede o no reflejar las condiciones de operacion
reales del amplificador. Esto se debe a que las hojas de las especificaciones no proporcionan
parametros para un circuito equivalente en cada punto de operacion posible. Deberan
seleccionarse aquellas condiciones de operacion que reflejan las caractedsticas generales del
dispositivo. Como se muestran en la figura 7.28.10s parametros hibridos se redibujan a partir
de la hoja de especificacionesparael transistor 2N4400 descrito en el capitulo 3. Se proporcionan
10s valores a una comente de colector de dc de 1 mA y con un voltaje colector-emisor de 10 V.
Ademas, se da un rango de valores para cada parBmetro con el objero de guiar el diseiio o
analisis inicial de un sistema. Una ventaja obvia de la hoja de especificaciones consiste en el
conocimiento inmediato de 10s valores tipicos de 10s parhetros del dispositivo cornparado contra
otros transistores.
Las cantidades h,e, hre,hf. y hoe de la figura 7.28 se conocen como 10s parimetros hibridos
y consisten en 10s componentes de pequeiia seiial del circuito equivalente que se describira en
' breve. Durante afios, el modelo hibrido junto con todos sus parametros fue el modelo
seleccionado pot las comunidades educativas e industriales. Sin embargo, hoy en dia se aplica
el modelo re con mas frecuencia, pero a menudo el parhmetro hoedel modelo hibrido equivalente
Minimo Mgrimo
lmpedancia de enuada
( I , = 1 mA d c , V , = LO V dc. f = 1 kHz) 2N4400 *,#
0.5 1 7.5 ( In 1
Relaci6n de remaiimentaci6n de volwje
(Ic = 1 mA dc. V,, = 10 V dc, f = 1 H Z ) 1 / 01 / 8.0 1 ~ 1 0 4 1
Ganancia de cornenre en pequeila seEal
(1, = I m A dc. V, = 10 V dc, f = I kHz) 2N4400 20 250 -
're
A d m i m c i a de ralida
(I, = 1 mA dc. Ifci = 10V dc. f = 1 kHz) hoe 10 30 1 $s
- -- -
F%wa7.28 Paraetros hibridos para el transistor 2N4400.
7.6 El modelo hibrido equivalente

se emplea para proporcionar cierta medida de la impedancia de salida. Debido a que las hojas
de especificaciones proporcionan 10s parametros hibridos y que el modelo hibrido continua
recibiendo mayor atencibn, es muy imponante que el modelo hibrido se cubra con cierto detalle
en este lihro. Una vez desarrollado, seran muy aparentes las similitudes enue 10s modelos r<,e
hibrido. De hecho, una vez que se hayan definido 10s componentes de uno para un punto de
operation en particular, estarin disponibles de forma inmediata 10s parhetros del otro.
La descripcibn del modelo equivalente hibrido dara principio con el sistema general de
dos puertos de la figura 7.29. El siguiente conjunto de ecuaciones (7.23) es solo una de las
muchas formas en que se pueden relacionar las cuatro variables de la figura 7.29. Sin embargo,
es el que mas se utiliza en el analisis de circuitos de transistores, por lo que se tratara en forma
detallada en este capitulo.
c: v,
- ?
--..--.--
-2'
-
Figura 7.29 Sistema de dos puertos.
Los parhetros que relacionan las cuatro variables son llamados parametros h, por la
palabra "hibrido". Se eligib este termino debido a que la mezcla de variables (V e 0 en cada
ecuacion ocasionan un conjunto "hibrido" de unidades de medicion para 10s parametros h. Se
puede entender mejor lo que representan 10s diversos parhetros h y cbmo puede determinarse
su magnitud mediante el aislarniento de cada uno examinando la relacion resultante.
Si de forma arbitraria se hace Vo = 0 (poniendo en cono circuito las terminales de salida),
a1 resolver h I l en la ecuacion (7.23a), se obtendra lo siguiente:
ohms (7.24)
Esta relacion indica que el parametro h,, es un parametro de impedancia con las unidades de
ohms. Debido a que se trata del cociente del voltaje de entrada entre la comente de entrada
estando en cono circuito las terminales de salida, se llamaparametro de impedancia de entrada a
cono circuito. El subindice 11 en h , , indica el hecho de que el parimetro se calcul6 mediante
un cociente de cantidades medido en las terminales de entrada.
Si se hace Iiigual a cero abriendo las terminales de entrada, se obtendri lo siguiente para
h12:
sin unidad (7.25)
Por tanto, el parametro h12es el cociente entre el voltaje de enuada y el voltaje de salida con la
comente de entrada igual a cero. No tiene unidades, ya que se trata de un cociente entre 10s
valores de 10s voltajes, y se llamapardmetro de la relaci6n de volraje de transferencia inversa
a circuito abierto. El subindice 12 de h12revela que el parhetro es una cantidad de transferencia
calculada mediante un cociente entre rnediciones de entrada y de salida. El primer digito del
Capitulo 7 Modelaje de h*ansistoresbipolares

subindice indica la cantidad medida que aparece en el numerador; el segundo disito define la
Fuente de la cantidad que aparece en el denominador. S e incluye el termino inverso porque el
cociente es un voltaje de entrada sobre un voltaje de salida en vez del cociente inverso que por
lo general es interesante.
Si en la ecuacibn (7.23b). V,>se hace cero una vez m i s mediante el corto circuito de las
terminales de salida, se obtendrd lo si,ouienrc para h?,:
l,,
h?, = - sin unidad (7.26)
I, lf,,=0
Obsirvese que ahora se cuenta con el cociente de una cantidad de salida a una cantidad de
entrada. Ahora se utilizari el termino directo en lugar de inverso como re aplico para h,?. El
parametro h,, es la relacion de la corriente de salida a la corriente de entrada con las terminales
de salida en corto circuito. Este parimetro. asi como I?,?. no tiene unidades debido a que se
trata del cociente entre valores de comente. De manera formal se llama pardmetro de la relucidn
de transferencia directa de corrienre a corto circuito. El subindice 21 indica una vez mas que
se trata de un parimetro de transferencia estando la cantidad de salida en el numerador y la
cantidad de entrada en el denominador.
El ultimo parirnetro. h,,.
-- se puede encontrar una vez mbs a: abrir las terminales de entrada
para hacer I, = 0 y resolviendo h,,-- en la ecuacion (7.23bJ:
I<> siemens (7.27)

vo <=o
Debido a que se trata de la relacion de la corriente de salida a1 voltaje de salida. el parkmetro de

conductancia de salida se mide en siemens (S). Se llama pardmetro de admirancia de salida a
circuito abierto. El subindice 22 indica que se calcul6 mediante el cociente de cantidades de
salida.
Ya que cada termino de la ecuaci6n (7.23a) tiene la unidad volt, se aplicara la ley de
voltaje de Kirchboff "hacia atras" para encontrar un circuito que se "acomode" en la ecuacion.
Lievando a cabo estaoperacion se obtiene en circuito de la figura 7.30. Debido aque el parkmetro
h,, tiene la unidad ohm, isre se representa mediante un resistor en la figura 7.30. La cantidad
h , 2 es adimensional y por tanto aparece simplemente como un factor de multiplicacion del Figura 7.30 Circuito equivalente
termino de "retroalimentacion" en el circuito de entrada. hlbrido de entrada.
Debido a que cada termino de la ecuaci6n (7.23h) tiene las unidades de comentr, se aplicari
la iey de comente de Kirchhoff "hacia atrds" para lograr el circuito de la figura 7.3 1. Debido a
que h,,-- tiene las unidades de admitancia. las cuales representan la conductancia en el modelo
del transistor, se representa mediante un simbolo del resistor. Sin embarso, se debe c o n s i d e r ~
que la resistencia en ohms de este resistor es igual al reciproco de la conductancia (llh??).
El circuito equivalente en "ac" completo para el dispositivo lineal basico de tres terminales se
indica en la figura 7.32junto con un nuevo conjunto de silbindices para 10s padmetros h. Lanotacion
de la figura7.32 es de unanaturalezamb practicaporque relaciona 10s parkmetros h con el cociente
resultante que se obtuvo en 10s dltimos p&~afos.La eleccion de las literales es obvia a partir del
siguiente listado:
h l l + resistencia de entrada (input) + h,
h,? + relacion de voltaje de transferencia inversa (reverse) + hr Figura 7.31 Circuito equivalente
hibrido de salida.
Rgura 7.32 Circuito equivalente

hibrido completo.

h,, + relacion de coniente de transferencia directa (forward) + h,
h,, + conductancia de salida (output) -+ ha
El circuito de la figura 7.32 se puede aplicar en cualquier dispositivo o sistema electr6nico

lineal de tres terminales sin fuentes independientes internas. Por tanto, para el transistor, aun
cuando tiene tres configuraciones basicas, todas son configuraciones de tres terminales, asi
que el circuito equivalente resultante tendra el mismo formato que el que se muestra en la
figura 7.32. En cada caso, la parte inferior de las secciones de entrada y de salida de la red de
la figura 7.32 pueden conectarse como se indica en la figura 7.33, debido a que el nivel
de potencial es el mismo. Por tanto, el modelo de uansistor es un sistema de dos puertos y tres
terminales; sin embargo, 10s parhetros h cambiaran en cada configuraci6n. Para distinguir
cual parametro se ha utilizado o cual esta disponible. se aiiadio un segundo subindice a la
notacion de parametros h. Se agreg6 la literal b para la configuracion de base comun, mientras
que para las configuraciones de emisor comun y de colector comun se incorporaron las literales
e y c, respectivamente. En la figura 7.33 aparece la red hibrida equivalente, con la notaci6n
estandar, para la configuraci6n de emisor comun. Obstrvese que Ii= I,, I" = Ic, y por medio de
una aplicaci6n de la ley de comente de Kirchhoff, I< = Ib + I?. El voltaje de entrada sera ahora
Vhecon el voltaje de salida Vce.Para la configuraci6n de base comun de la figura 7.34, I, = Ie. lo
= I, con Veb= V , y Vcb= Vo. Se pueden aplicar las redes de las figuras 7.33 y 7.34 para 10s
transistores pnp 0 npn.
El hecho de que en la figura 7.32 aparezcan en el circuito tanto un circuito Thevenin como
un Norton dio origen para llamar a1 circuito resultante un circuito equivalente hl3rido. Ademis,
dos circuitos equivalentes de transistores, 10s cuales no serin tratados en este texto, llamados
Rgura 7.33 Configuracibn de emisor comcn: a) sfmbolografico; b) circuito equivalente hibrido
Fwra 7.34 Configuration de base cornan: a) simbolo grafico:b) circuito equivalente hibrido
Capitulo 7 Modelaje de hansistores bipolares

circuitos equivalentes de parametros-z y de parimetros-y, utilizan ya sea la fuente de voltaje o
la fuente de comente, pero nunca ambos en el mismo circuito equivalente. En la secci6n 7.7 se
encontraran las magnitudes de varios parametros a partir de las caractensticas de 10s transistores
dentro la region de operation que se obtenga en la red depequeiza seiial equivalente deseada
para el transistor.
Para las configuraciones de emisor comun y de base comun. la magnitud de h, y de ho a
menudo es tal que Ins resultados obtenidos para 10s parametros importantes como Zi, Z,.A, y Az
apenas se ven afectados si hr y ho no se incluyen en el modelo.
Debido a que h, por lo general es una cantidad relativamente pequeiia, su eliminacion se
aproxima mediante h r - 0 y hrV,, = 0, dando por resultado un equivalente de corto circuito para
el elemento de retroalimentacion como se muestra en la figura 7.35. La resistencia determinada
mediante llh<,a menudo es lo suficientemente grande para ser ignorada en comparacion con
una carsa paralela que permita su reemplazo por medio un circuito abierto equivalente para 10s
modelos de CE y CB, como se muestra en la fisura 7.35.
El equivalente que se obtiene en La figura 7.36 es nluy similar a la estmctura senera1 de Ins
circuitos equivalentes de base comun y de emisor comun obtenidos con el modelo re.De hecho,
10s modelos hibrido equivalente y re para cada configuration se repitieron en la figura 7.37 con
fines de comparacion. La figura 7.37 esclarece que
Figura 7.35 Efecto de la eiiminacion de h , y de ha<, Ftgura 7.36 Modeio equivalente hibrido aproximado.
dei circuitc eauivalente hibrido.
\ "
ngura 7.37 Modeio hibrido contra r,: a) configuraci6n de emisor caman; b) configuraci6n de base
Comhn.

En el apendice A se proporciona una serie de ecuaciones que relacionan 10s parimetros de
cada confiyuracion para el circuito hibrido equivalente. En la section 7.8 se demuestra que el
parametro hibrido h , (pa(,,)es, de 10s parametros hibridos, el menos sensible a un cambio en la
corriente del colector Por tanto. la suposici6n de que = Oes una constante para el rango de
interes resulta ser una muy buena aproximacion. Es iizc = prc la que tendrd una variacion
significativa con Ic y se tiene que calcular a niveles de operaci6n. porque puede tener un
impacto real sobre 10s niveles de yanancia de un transistor amplificador.
7.7 DETERMINACION G ~ F I C A
h
DE LOS P A ~ M E T R O S
Mediante el uso de derivadas parciales (cdlculo). se puede mostrar que la maynitud de 10s
parametros h para el circuito equivalente de pequefia serial del transistor en la regi6n de operacion
para la confiyuraci6n de emisor comdn puede encontrarse mediante las siyuientes ecuaciones:'
(ohms) (7.32)
(sin unidad) (7.33)
(sin unidad) (7.34)
(siemens) (7.35)
En cada caso el simbolo A se refiere a un pequefio cambio en la cantidad alrededor del

punto de operacion estable. En otras palabras, 10s parametros h estin determinados en la region
ae operacion para la serial aplicada, de tal forma que el circuito equivalente sera el mas exacto
que este disponible. Los valores constantes de VcEe I, se refieren en cada caso a Iacondicion que
se debe cumplir cuando se calculan varios parametros apartir de las caractensticas del transistor.
Para las confi~uracionesdebase comun y de colector comhn se pueden loyrar las ecuaciones
adecuadas mediante la simple sustituci6n de 10s valores adecuados de v,, v , ~ .i j e i,.
Los parimetros hie y hre estan determinados a partir de las caractensticas de entrada o de
base. mientras que 10s parametros hfe y hoe se obtienen desde la salida o de las caractensticas
del colector. Debido a que hfe es por lo general el parametro de mayor interis. se trataran
primero ]as operaciones acerca de este parimefro involucradas con las ecuaciones (7.32) a
(7.35). El primer paso para calcular cualquiera de 10s cuatro primeros parametros hibridos
consiste en encontrar el punto de operacion estable como lo indica lafigura 7.40. En la ecuacion
(7.34) la condici6n VcE = constante requiere que 10s cambios en la comente de la base y en la
coniente del colector se hagan a lo largo de una lhea recta vertical dibujada a travts del punto
Q que representa un voltaje colector-emisor fijo. DespuCs la ecuacion (7.34) necesita que se
divida un cambio pequefio en la coniente del colector entre el cambio correspondiente en la
comente de la base. Para lograr la mayor exactitud posible, estos cambios deben hacerse lo
mis pequefios posibles.
'La derlvada parcial Jqiai, proporciona una medida del cambio insrantineo en v, debido a un cambio insrantineo
en i,.
Egura 7.40 Determinacihn de h,*
En la figura 7.40 se selecciono el carnbio en i, para extenderse desde I,, hasta I,: a lo
largo de la linea recta perpendicular en V,,. El carnbio correspondiente en i se encuentra mas
adelante mediante el dibujo de lineas horizontales a partir de las intersecciones de
IBe IB2con V,, = constante respecto a1 eje vertical. Todo lo que resta consiste en la sustiruci6n
de 10s cambios resultantes de i , e it en la ecuaci6n (7.34): esto es.
En la figura 7.41 se traza una Linea recta tangente a la curva de I, a travis del punto Q para
establecer unalinea en18 = constante, como lorequiere la ecuaci6n (7.35) para h,,<.Se selecciono
un carnbio en vo y se calcula el carnbio correspondiente en ic mediante el dibujo de unas
lineas horizontales a1 eje vertical en las intersecciones sobre la lfnea en que I, = constante.
Sustituyendo en la ecuacion (7.35). se obtiene
Rgura 7.41 DeterminaciOn de h,,

AiC 1 -- (2.2 - 2.1) mA
I h,, 1 = -
Av_ / Ig = con~tanfe (10 - 7) V [#=+I5 pA
Para determinar 10s parametros hie y hre primer0 debe encontrarse el punto Q sobre la
entrada o las caractensticas de base como se indica en la figura 7.42. Para hie,se dibuja una
linea tangente a la curva en VcE= 8.4 V a travCs del punto Q, para establecer una linea en VcE
= constante como lo requiere la ecuaci6n (7.32). Luego se selecciono un ptqueiio cambio en
v,. dando por resultado un cambio correspondiente en i,. Si se sustituye en la ecuacion (7.32).
se obtiene
(733 - 718) mV
-
-
LC= c o n (20 - 10) pA v, =84 V
A iB(pA)
30 - VCE= 8.4 V (conslanle)
20 -
hinto Q
15
.
LO
-
El 6ltimo parimetro, hre, se puede encontrar: primer0 a1 dibujar una linea horizontal a
travts del punto Q en IB = 15 @. Desputs, la selecci6n natural consiste en elegir un cambio en
vcE y encontrar el cambio que resulta en vBEcomo lo muestra la figura 7.43.
Sustituyendo en la ecuaci6n (7.33), se obtiene
Para el transistor cuyas caractensticas aparecieron en las figuras 7.40 a la 7.43, el circuit0
hfbrido equivalente en pequeiia seiial es el que se muestra en la fi,ours 7.44.
G AU,, = 20 v
Figura 7.43 Determinacibn de h _
Figura 7.44 Circuito hibrido

equivalente completo para un
transistor que contiene las
caracteristicas que aparecen en las
fi~uras7.40 a i.43.
C o m o se menciono con anterioridad. pueden hallarse 10s par&metros hibridos para

las configuraciones de base comun y de colector comun empleando las mismas ecuaciones
bisicas con las variables y caracteristicas adecuadas.
La tabla 7. I lista 10s valores tipicos de 10s partimetros para cada una de las configuraciones
para el atnplio rango de transistores disponibles boy en dia. El signo negativo indica que en la
ecuaci6n (7.33) cuando una cantidad creci6 en magnitud. dentro del cambio seleccionado,
la otra disminuy6 en magnitud.
TABLA 7.1 Valores tipicos de 10s parhetros para las configuraciones de emisor
comun, colector comun y base c o m b
-
Pardmetro Emrsor comrin Colecrov comrin Base cornfin

t Ma=
onlrud relariva de lor paramenor
l C = 1 mA
,I; =5 v
T = 25' C
f = l kHz
Figura 7.47 Variaciones de 10s

parametros hibridos respecto a la
ternperatura.
7.9 ANALISI~PORCOMPUTADORA
Al aparecer de una fuente de corriente controlada por comente (CCCS, por sus siglas en inples,
Current-Controlled Current Source) en el modelo equivalente de un transistor, requiere que se
introduzca el formato de PSpicc para tal fuente. El formato se inicializa mediante la literal F,
como se muestra a continuacidn:
FBJT
-2
3 2 V E N s 0.98
-2
nombre d+'.N)(-N), nombre de magnitud del
fuente controlada la fuente de multiplicador
por comente voltaje para la fuente
controladora conuolada controlada
El nombre (hasta siete caracteres) asignado a la fuente conrrolada esta seguido por 10s nodos
positivo y negativo para la fuente. La literal V debe aparecer antes del nombre de la fuente de
voltaje de dc estableciendo la direccion de la coniente de control. La fuente de voltaje debe
estar en el mismo circuit0 en sene qne la coniente decontrol y polarizada, de tal forma que se
establezca una comente en ladirecci6n opuesta de la comente de control. Se requiere ladireccidn
opuesta porque en PSpice la corriente de una fuente independiente de voltaje esti definida para
tener una direccidn opuesta a la "presi6nXaplicada de la fuente. Su magnitud es de 0V, en caso
de que su Jnico propdsito sea el de establecer la direccidn de la corriente de control. El ultimo
factor del formato es el factor de multiplicacidn para la fuente de comente controlada. Debido a que
la definition de la fuente de voltaje debe ser pane de la red que aparece en el archivo de entrada, una
linea por separado debe definir el nombre, la polaridad y la magnitud de la fuente de dc.
Se utilizara el modelo de la figura 7.48 para la configuracion del transistor de base comun.
Para la configuracion del transistor de emisor comun se e m p l e d el modelo de la figura 7.49.
ngura 7.48 Modelo de base corntin para PSpice. figure? 7.49 Modelo de emisor comun para PSpice
re
EJEMPLO 7.7 Escriba el archivo de entrada para el amplificador de emisor comun de la figura 7.50. solicitando
la magnitud y el angulo de la fase del voltaje de salida Vo.
En la figura 7.51 aparece el archivo de entrada de la figura 7.50. Las primeras dos lineas
describen las dos fuentes de la red con un ingulo de OD que no est6 incluido en la description de
la fuente de ac, debido a que se trata del valor implicito cuando no se especifica. Se define la
impedancia de entrada pre en la tercera linea y la fuente de comente controlada en la siguiente
linea. C o m p ~ e s la
e descripci6n de la fuente de coniente controlada con la hecha anteriormente de
las fuentes CCCS. La impedancia de salida es de 40 kQ entre las terminales 3 y 0, el resistor Rc
es la resistencia de colector del disefio. La frecuencia seleccionada para el analisis en ac (se
debe especificar una frecuencia) es de 1 kHz y la siguiente linea solicita la magnitud y el
angulo de fase del voltaje de salida Vo. RecuCrdese que el comando .OPTIONS NOPAGE
elimina parte del material supetfluo en el archivo de salida.
Common-emitter amplifier of Fig. 7 . 5 0

t++* CIRCUIT DESCRIPTION
*
.
*
**
*
t*
*
*
*.
*
..
.
*
*.
*
*.
*
*
*.
.
*,
*
,
*.
*
t*
*
*
**
*
..
*
.
**
*
..
.
.
*.
.
..
.
*
**
.
**
*
**
*
*
..
V I 1 0 AC 2 W
VSENSE 1 2 0
RBRE 2 0 1 . 6 K
FEETI 3 0 VSENSE I 2 0
RO 3 0 40K
RC 3 0 4.7K
.AC L I N 1 1K 1K
. P R I N T AC VW(3.0) V P i 3 . 0 )
.OPTIONS NDPAGE
.
..*.
EWD
NODE
SHALL S I G H A L . B I A S SOLUTION
VOLTAGE NODE VOLTAGE
TEMPEPATURE =
NODE VOLTAGE
2 7 . 0 0 0 DEG C
NODE VOLTAGE
( 1) 0.0000 ( 2) 0.0000 ( 3) 0.0000
VOLTAGE SOURCE CURRENTS

NAME CURRENT
VI 0.000E+00
VSENSE O.OOOE+OO
TOTAL POWER D I S S I P A T I O N 0.00E+00 WATFS
.*** AC ANALYSIS TMPERATORE = 27.000 DEG C

FREQ m(3.0) VP0.O)
1.0OOE+03 6.309E-01 1.800ELO2
Rgura 7.51 An6lisis por rnedio de PSpice para la red de ernisor com"n de la figura 7.50

Los resultados indican que la magnitud del voltaje de salida e s de 630.9 mV, lo q u e d a por
resultado una ganancia sin cmga d e
un nivel que caera cuando se conecte una cmga. L o s resultados tambien indican un cambio d e
iase de 180' entre Vo y V jtal c o m o se esperaba para la configuraci6n d e emisor comun.
5 7.2 Amplification en el dominio de ac PROBLEMAS

1. a) ;Cuil es la amplification esperada de un amplificador a BJT si la fuente dc se hace cero
volts?
b) iQue sucederi a la seiial de salida de ac si el nivel es insuficiente?Trace el efecto sabre la
forma de onda.
c) ;Cuii es el coeficiente de eficiencia de un amplificador en el cual el valor efectivo de la
comiente a traves de una c a r p de 2.7 kR es de 5 mA y el consumo de una fuente de dc de
18V es de 3.8 mA?
2. ;Puede desarrollarse alguna analogiapara explicar la importanciadel nivel de dc sobre la panancia
en ac resultante?
5 7.3 Modelaje de transistores BST

3, ~ C u ies
l la reactancia de un capacitor de 10-pF a una frecuencia de 1 kHz? Para aquellas redes en
las cuales 10s niveles de resistencia e s t h por lo general en el rango de 10s kilohms, jes una buena
suposici6n el empleo del cotto circuit0 equivalente para las condiciones reciCn descntas? jQut tal
a 100 kHz?
4. Dada la configuraci6n de base comhn de la figura 7.52, dibuje el equivalente de ac utilizando la
notacihn para el modelo de transistor que aparece en la figura 7.5.
Flgura 7.52 Problerna 4
5. a Describa la diferencia entre los modelos re e hibrido para un transistor BIT.

b) Liste, para cada modelo, las condiciones bajo las cuales debe aplicarse.
5 7.4 Los parimetros importantes: Z,, Zo, A",A,

6. a) Calcular Z si Vs = 40 mV, R,,,,,, = 0.5 kR e 5 = 20 PA, para la configuraci6n de la figura 7.7.
b) Utilizando 10s resultados del inciso a, calcular V si se cambia la fuente aplicada a 12 mV
con una resistencia intema de 0.4 kR.
7. a) Calcular Zo si V = 600 mV, R,,,,, = 10 kR e lo= 10 PA. para la configuraci6n de la figura 7.10.
b) Utilizando la Zoobtenida en del inciso a, calcular 1, para la configuraci6n de la figura 7.7 si
R,=2.2kC2.ei,,p,~e cador = 6 p A .
Problemas
8. Dada la configuracion BIT de la figura 7.53. calcular:
a) V,
b) 2,.
C) 4,;
d) A>,
I 4
Amplificador a
5 18mV transistor BJT \=3,6V
9. Para el amplificador a BJT de la figura 7.54. calcular:

a) 5-
b) Z;
0 V".
d) 1".
e) A, usando 10s resultados de 10s incisos a y d.
f) A, utilizando la ecuacion (7.10).
3 7.5 El modelo de transistor re

10. Se aplica una se6al de 10 mV a la confi@uracionde base comlin de la figura 7.17, dando por
resultado una coniente del emisoi de 0.5 mA. Si a = 0.980. calcular:
a, 2,.
b) Vosi R, = I .2 kR.
c) A,= VJVC
d) Zoconro=mQ.
e) A, = IJIr
nI,.
11. La corriente del emisor es de 3.2 mA y a = 0.99 en la configuracion de base combn de la figura
7.17. Calcnlar lo siguiente si el voltaje aplicado es de 48 mV y la carga es de 2.2 kR.
a) re.
b) Z;
c) I<.
d) Vo.
e) A%,.
n C
12. Usando el modelo de la figura 7.27, calcular lo siguiente para un amplificador de emisor comun si
p = 80, I,(dc) = 2 mA y ro = 40 kR.
a) Zr
b) 1,.
C) Ai = I J l , = ILllasi RL = 1.2 kQ.
d) A,,si R,= 1.2 kR.

13. La impedancia de un amplificador de emisor corntin es de 1.2 kQ con P = 140, ro = 50 kR y R, =
2.7 kn. Calcular:
a) 5.
b) I, si Vj = 30 mV.
c) I<.
dl A, = Id/, = ILIIb.
e) A,= VJV.
\
§ 7.6 El modelo hibrido equivalente
14. Dados I, (dc) = 1.2 rnA, P = 120 y r, = 40 kR, dibujar 10s:

a) Modelo hibndo equivalente de emisor comun.
b) Modelo re equivalente de emisor comrin.
c) Modelo hibndo equivalente de base comcn.
d) Modelo re equivalente de base comun.
15. Dados h,<= 2.4 kR,h, = 100, h _ = 4 x lW y hoe= 25 pS, dibujar 10s:
a) Modelo hibrido equlvalente de emisor comun.
b) Modelo 5 equivalente de emisor comlin.
c) Modelo hibrido equivalente de base comrin.
d) Modelo 5 equivalente debase cornfin.
16. Redibujar la red de emisor comun de la figura 7.3 para la respuesta en ac con el modelo hibrido
equivalente aproximado sustituido entre las terminales adecuadas.
17. Redibujarla red de lafigura 7.55 paralarespuestaen ac insertando el modelo 5 entre las tenninales
adecuadas. Incluir ro.
18. Redibujar La red de lafigura 7.56 pan. larespuesta en ac insertando el modelo re entre las terninales
adecuadas. Incluir ro.
nwra 7.55 Problena I?. F i r a 7.56 Problena 18
19. Dados los valores tipicos de h,<= 1 kR, hre = 2 x lW y A" = -160 para la configuracibn de entrada
de la figura 7.57: fb
a) Determinar Vo en tenninos de V,.

b) Calcular lben ttrminos de V,. +
C) Calcular Ibsi se ignora hreVo.

d) Precisar el porcentaje de diferencia en I, con la ayuda de la siguiente ecuaci6n:
V, h,.~, 2, 2x10-4~0
% en diferencia en I, =
Ib(sin he) - Ib(con h,J
[,(sin hmj
X 100%
e) 'Es valido el mCtodo de ignorar los efectos de h,eV, para 10s valores tipicos utilizados en este
I-
o.
ejemplo? Figura 7.57 Problemas 19,21
Problemas 343
20. Dados los valores tipicos de R, r 2.2 kR y hOc= 20 pS, jresulta una buena aproximaci6n isnorar
10s efectos de lihoesobre la impedancia total de carga? iCui1 es el porcentaje de diferencia en la
c a g a total sobre el transistor utilizando la siguiente ecuacion?
21. Repetir el problema 19 empieando los valores prornedio de 10s p a r h e l l o s de la iigura 7.28 con
Av=-180.
22. Realizar otra vez el problema 20 para R, = 3.3 kR y el valor promedio de h,,?en la f i ~ u r a7.28.
5 7.7 Deterrninacion gr&fica de 10s parhetros h

23. a) Determinar hie cuando lc= 6 mA y IJCE= 5 V. utilizando las caractensticas de la figura 7.40.
b) Repetir el inciso a cuando I c = I mA y = 15 V.
24. a) Calcular itot,cuando Ic = 6 mA y VcE = 5 V. utilizando las caractensticas de la figura 7.41.
b) Realizar de nuevo el inciso a cuando lc= 1 mA y VCE= 15 V.
2 5 a) Determinar h,? cuando I8 = 20 pA y VcE= 20 V. utilizando las caractensticas de la figura 7.42.
b) Repetir el inciso a cuando lfi= 5 pA y V E = 10 V.
26. a) Detenninar h,? cuando 1, = 20 pA utilizando las caractensticas de la figura 7.43.
b) Repetir el inciso u cuando Ig = 30 pA.
* 27. Utilizando las caractensticas de las figuras 7.40 y 7.42. calcular el modelo hibndo equivalente de
emisor comun aproximado cuando 1, = 25 pA y ,V = 12.5 V.
" 28. Calcular el modelo re de emisor comun cuando Ifi = 25 p A y VcE = 12.5 V utilizando las
caractensticas de las figuras 7.40 y 7.42.
29. Con el uso de 10s resultados de lafigura 7.44, dibuje el modelo r,equi\'alente para el transistor que
tiene las caracte"sticas que aparecen en las figuras 7.40 a 7.43. Incluir ro.
Para los problemas 30 a 34, se utilizan las figuras 7.45 a 7.47.

30. a) Empleando la figura 7.45, calcular la magnitud del porcentaje de cambio en h/, cuando existe
un cambio en Ic de 0.2 mA a 1 mA utilizando la ecuaci6n
% de cambio =
h/,(0.2 m.4) - h,,(l mA)
x 100%
h,$0.2 mA)
b) Repita el inciso a para un cambio en lCde 1 mA a 5 mA.

31. Vuelva a hacer el problema 30 calculando h,, (con los mismos cambios en lc).
32. a) Si hoe= 20 pS cuando lc= 1 mA en la figura 7.45, jcuil es el valor aproximado de hOccuando
1, = 0.2 mA?
b) Calcular su valor resistivo a 0.2 mA y compararlo con una carga resistiva de 6.8 kR.iEs un
bum sistema el ignorar en este caso los efenos de lihoc?
33. a) Si ha*= 20 pS cuando 1, = 1 mA en la figura 7.45, jcuZ1 es el valor aproximado de hn*".cuando
lC="iod?
b) Calcular su valor resistivo a 10 mA y cornparat10 can una carga resistiva de 6.8 kn. iEs un
buen sistema el ignorar en este caso 10s efectos de llhoe?
34. a) Si hre = 2 x 1W cuando lc= 1 mA en la figura 7.45. jcuil es el valor aproximado de h,
cuando Ic = 0.1 mA?
b) Utilizando el valor determinado de h,? en el inciso a, ipuede ignorarse h,? como una buena
aproximacion siA>= 210?
* 35, a) A1 revisarlas caracteristicas de la figura 7.45, j c u a parimetro cambib lo menos posible para
el rango completo de coniente del colector?
b) iCuil fue el parimetro que observb mis cambios?
c) ‘Guiles son 10s valores miximo y minim0 para l l h o ? i E s una buena aproximaci6n ~ i h , > ~ l \
R, z R, mis adecuada con los valores altos o bajos de la coniente del colector?
d) iEn quC regi6n del espectro de comente es mis adecuada la aproximacion h_Vcez O?

* 36 a) Al repasar las caracteristicas de la figura 7.47, jcuil fue el parimetro que tuvo mhs cambio
debido al incremento en la temperatura?
b) iCuil tuvo menos cambio?
c) ;Cudles son los valores mdximo y minimo de h,<? ;Es significative el cambio en magnitud?
d) iComo varfa rc con respecro a1 incremento en la temperdtura? Simplemente calcule el valor en
Ires o cuatro puntos y compare sus magnitudes.
e) iDentro de que rango de temperaturas cambian menos 10s parimeuos?
§ 7.9 Anilisis por computadora ,
PSpice
37. Escriba el archivo de entrada pard la red de base comlin de la fipura 7.58 y solicite:
a) La mapnitud y la fase de V,,.
b) La magnitud de la corriente de salida I<,.
c) La magnitud de la corriente I, 0. cornpirela contra I,,).
d) La magnitud de la coniente I?.
Elgura 7.58 Problemas 37.39.
38. Escnba el archivo de entrada para la red de emisor comun de la figura 7.59 y solicite:
a) La magnitud y la fase de Vo.
b) La magnitud de I,.
c) La magnitud de la corriente I,,, (y compbela contra I,).
d) La magnitud de la corriente de entrada Ib.
BASIC
'Los asteriscos indican problemas mas dificiles.
Problemas
- ~- - ~ ~- -~ ~- - -- -- ~. - -
8 Analisis a pequena
seiial del transistor
bipolar
Los modelos de transistores que se presentaron en el capitulo 7 se utilizan ahora para llevar a cabo
un anasis en ac apequeriaseiid de Las contiguraciones esthdar de redes de transistores. Las redes
analizadas representan la mayoria de aquellas actualmente utilizadas en la practica. Las
modificaciones a las configuraciones estAndar se examinarh con relativa facilidad una vez
que se revise y entienda el contenido de este capitulo.
Debido a que el modelo re es sensible al punto real de operacion. sera el modelo primasio
para el anilisis que se desarrollara. Sin embargo, para cada configuraci6n. se examina el efecto
de la impedancia de salida como es proporcionado por el parAmetro hoedel modelo equivalente
hibrido. Para demostrar las similitudes que existen entre 10s modelos, se dedica una secci6n a1
anrilisis apequefia serial de las redes BIT que unicamente utilizan el modelo hibrido equivalente.
El anrilisis de este capitulo no incluye una resistencia de carga RL o la resistencia de la fuente
R,. Se reserva el efecto de ambos parbetros para un mitodo para sistemas en el capitulo 10.
El anrilisis por computadora incluye una breve descnpcion del modelo de transistor
empleado en el paquete de programas PSpice. Este programa demuestra el rango y profundidad
de 10s sistemas de anrilisis por computadora, 10s cuales e s t h disponibles en la actualidad y lo
relativamente facil que resulta capturar una red compleja e imprimir 10s resultados deseados.
Se incluye un programa en BASIC para permitir una comparaci6n entre el uso de un paquete
de programas y un lenguaje de computaci6n.
8.2 CONFIGURACIONDE EMISOR COMUN

CON POLARIZACION FIJA
La primera configuraci6n que se analizara con detenimiento es la red de polarizacion jija de
a la serial de entrada Vise aplica a la base del
emisor comun de la figura 8.1. Se 0 b s e ~ que
transistor mientras que la salida Voesta en el colector. Ademb, la coniente de entrada lino es
la comente de la base sino la comente de la fuente, mientras que la coniente de salida Zo
groviene del colector. El anrilisis a pequeria seiial comienza por eliminar 10s efectos de dc de
V,, y reemplazar 10s capacitoresde acoplamiento C,y C2mediante cortos circuitos equivalentes,
lo cual origina la red de la figura 8.2.
En la figura 8.2 se obsewa que la tierra comun de la fuente dc y la terminal del emisor del
transistor permite la reubicacion tanto de RB como de Rc en paralelo con las secciones de
entrada y de salida del transistor, respectivamente. Notese ademis, la colocacion de 10s
parhetros importantes de la red Zi, Z,, Ii e I, en la red que se redibuj6. La sustitucion del
modelo re para la configuracidn de emisor comun de la figura 8.2 dara por resultado la red de
la figura 8.3.
Figura 8.1 Configuracihn de Figura 8.2 Red de la figura 8.1 despuk
poiarizacihn fija de emisor cornfin de eiirninar Ins efectosde Vcc C, y Cz.
c-
Figura 8.3 Sustituci6n del modelo
re en la red de la iigura 8.2.
El siguiente paso consiste en calcularp, re y ro. La magnitud deppor lo general se obtiene

mediante una hoja de especificaciones o por medicion directa utilizando un trazador de curvas
o mediante un instrumento para probar transistores. Debe determinarse el valor de re a partir de
un aniilisis en dc del sistema; por su parte, la magnitud de ro se obtiene por lo general mediante
la hoja de especificaciones o d e las caracteristicas. Suponiendo que se hayan determinado P, re
y ro, se obtendrin las siguientes ecuaciones para las caracteristicas imponantes de dos puertos
del sistema.
Zi: La figura 8.3 revela que
ohms (8.1)
Para la mayor parte de las situaciones, R, es mayor que fire mis de 10 veces (se debe
recordara partir del anilisis de 10s elementos en paralelo que la resistencia total de dos resistores
en paralelo siempre es menor y muy cercana a la m k pequefia en caso de que una sea mucho
mayor que la otra), lo cual permite la siguiente aproximacion:
uR1. Zie fir

lo& ohms
Z,: Recuerdese que la impedancia de salida Zo se calculo cuando Vi = 0. Para la figura

8.3, cuando Vi= 0, Ii= Ib = 0, dando por resultado una equivalencia de circuit0 abieno para la
fuente de comente. El resultado es la configuraci6n de la figura 8.4.
ohms
Si ro 2 lOR,, con frecuencia se aplica la aproximaci6n R, 11 ro E R, y

(8.4) Figura 8.4 Determinaci6n de Z,
'""OR, para la red de la figura8.3.
8.2 Configuration de emisor c o m h con polarizacibn fija 347

A,: Los resistores ro y Rc estan en paralelo,
Y v0 = - P l b ( ~ cI1 r,,)
V
pero
de manera que Vu = ~(2) Oc~~r<il
Se observa la ausencia explicita de Pen las ecuaciones (8.5 y 8.6). aunque se reconoce que P
debe utilizarse para determinar re.
Ai: La ganancia de coniente se calcula de la siguiente manera:
Al aplicar la regla del divisor de coniente a 10s circuitos de entrada y de salida,
(r,,)(131,)
I, = ---- e i-- r,B
. .
+ 4 Ib ro + Re
(R,)(Ij) - -- R,
con I6 = 0
R, + Bre 1; R, + Pre
El resultado es
A =-=-
I 1, " -=
( I ) ( 1 ) doJ: I.,)
----
(RB
la cual ciertamente es una expresi6n compleja y dificil de manejar.

Sin embargo, si ro 2 10Rc y RB 2 10Pre,lo cual sucede a menudo,
La complejidad de la ecuacion (8.7) sugiere que puede desearse el retomo a una ecuacion
como la ecuaci6n (7.10)la cual empleaAo y Z? Esto es,
Relacion de la fase: El signo negativo paraA? en la ecuaci6n obtenida indica que ocurre
un cambio de fase de 180' enue las setiales de entrada y de salida, como se muestra en la figura
8.5.
Capitulo 8 Anilisis a pequeiia seiial del transistor bipolar

0
Fiyra 8.5 Demostraci6n del
cambio de lase de 180"entre las
iormas de onda de entrada y
salida.
Para la red de la figura 8.6: EJEMPLO 8.1

a) Detenninar r<,.
--
b) Encontrar 2;(cuando r,, = w Q).
C) Calcular Z,, (cuando r, = Q).
d) DeterminarAv (cuando r,, = Q).
e) Encontrar A, (cuando ro = w Q).
f) Repetir los incisos c a r incluyendo rt, = 50 kQ en todos 10s ciilculos y comparar 10s
resultados.
*-, I2 v
a) Aniilisis en DC:
e) Dado que RB 2 IOpre(470 k R > 10.71 a)

A, z p = 100
8.2 Configuration d e emisor comun con polarizacibn fija

A =--=
r 1 R 2.83 kR
= -264.24 vs. -280.11
re 10.71 R
A. = BRf0 -- (100)(470 kQ)(50 kR)

(ro + Rc)(RB + BrJ (50 k~+ 3 kn)(470 kR + 1.071 kR)
= 94.13 vs. 100
Como verification:
la cual difiere ligeramente debido so10 a la precision que se lleva a traves de 10s calculos.
8.3 POLARIZACION MEDIANTE DIVISOR DE VOLTAJE

La siguiente configuracion que se analizaraes la red de polarization mediante divisor de voltaje
de lafigura 8.7. Considerese que el nombre de la configuracion es un resultado de lapolarizacion
mediante divisor de voltaje en el lado de la entrada para calcular el nivel en dc de Vg.
Rgura 8.7 Configuraci6n de

polarizacirin mediante divisor
de voltaje.
A1 sustituir el circuito equivalente re se obtendra la red de la figura 8.8. Se observa la ausencia

de REdebido al efecto de reduction de baja impedancia del capacitor de desvio, C,. Esto es, a la
frecuencia (o frecuencias) de operation, la reactancia del capacitores tan pequeiia en comparacion
con R, que se maneja como un corto circuito para la serial a traves de RE. Cuando Vcc se
Figura 8.8 Sustituci6n del circuito equivalente r, en la red equivalente de ac de la figura 8.7
Capitulo 8 Anaisis a pequeiia sefial del transistor bipolar

iguala a cero coloca una terminal de R, y Rc a potencial de tierra, como se muestra en la
figura 8.8.Ademas, se observa que R , y R2perrnanecen como parte del circuito de entrada
rnientras que Rc forma parte del circuito de salida. La combinaci6n de R, y R 2 esti defini-
da por medio de
Zi: De la figura 8.8,
(8.11)
Z,: De la figura 8.8, cuando se hace Vz a 0 V se obtiene Ib = 0 pA y PIb = 0 mA,
(8.13)
7, > I OR,
A,,: Ya que Rc y ro e s t h en paralelo,

v, = - ( P I ~ ) (JIRro)
~
de manera que
la cual se nota que es una rkplica exacta de la ecuaci6n que se obtuvo para la configuration de
polarizaci6n fija,
Para ro 5 1ORc,
(8.15)
r 2 10RC
A; Debido a que la red de la figura 8.8 es tan similar a lade la figura 8.3,except0 por el
hecho que R'= R, 11 R2= RB,la ecuaci6n para la ganancia de comente tendra el misrno formato
que la ecuaci6n (8.7).Esto es,
Para ro 5 10Rc,
8.3 Polarization mediante divisor de voltaje

~ ~ ~ ~ ~ p p
~~ ~~
Y si R ' t IOPr,,
Como una opcibn,
Relacion de la fase: El signo negativo de la ecuaci6n (8.14) revela un cambio de fase de

180a enrre Vr,y V,.
EJEMPLO 8.2 Para la red de la figura 8.9, encukntrese:

a) re.
b) zr
C) Zo (cuando ra = Q).
d) Ar (cuando ro = Q).
--
e) A, (cuando ro = Q).
f Los parameuos de 10s incisos b a e si rcl= lihoe= 50 kQ y compare 10s resultados
a) DC: a PR, > IOR,

La p ~ e b de
(90)(1.5 kQ) > lO(8.2 kQ)
135 kQ z 82 kQ sazisfecha
Utilizando el mCtodo aproximado,
Capitulo 8 Andisis a pequefia sefial del transistor bipolar

Rgura 8.10 Configuracibn Figura 8.11 Sustitucibn del circuito equivalente re en la red
polarizacibn de emisor comhn. equivalente dc de la figura8.10.
y la impedancia de entrada viendo hacia la red a la derecha de R, es

v.
-
Zb - = p r e + ( P + l)RE
Ib
El resultado como se aprecia en la figura 8.12 indica que la impedancia de entrada de un

B transistor con un resistor RE sin desvio esti determinada por
(8.20)
4 . .
4 RE
Ya que fi por lo regular es mucho mayor que 1, la ecuacion aproximada es la siguiente
Fwra 8.12 Definicibn de la

impedancia de entrada de un Debido a que REa menudo es mucho mayor que re,la ecuacion (8.21) puede reducirse a6n
transistor con un resistor de mas a
emisor sin desvio. (8.22)
Zi: Regresando a la figura 8.1 1, se tiene
2,: A1 hacer Vicero, Ib= 0 y PIbpuede reemplazarse mediante un equivalente de circuito

abierto. El resultado es
(8.24)
A,:
con
Capitulo 8 M i s i s a pequefia sefial del transistor bipolar

y para la aproximacion Zbz PRE.
P
Observese una vez mis la ausencia de en la ecuaci6n para A".
A,: La magnitud de R, a menudo es mu9 cercana a 2, para permitir la aproximacidn Ib =
1;.Al aplicar la regla mediante la divisi6n de comente al circuit0 de entrada se obtiene
ademas,
A = & = IL 1A
de tal forma que ' I, 1, I,
Relaci6n de la fase: El signo negativo de la ecuaci6n (8.25) revela una vez mis un
cambio de fase de 180" entre Voy Vc
Efecto de ro: Las ecuaciones que aparecen abajo revelaran con mayor detalle la
complejidad adicional que resulta a1 incluir ro en el anilisis. Sin embargo, en cada caso se
observa que cuando se cumplen ciertas condiciones, las ecuaciones regresan a la forma recikn
derivada. La derivaci6n de cada ecuaci6n esti mas alla de las necesidades de este texto y se
deja como un ejercicio para el lector. Cada ecuaci6n puede derivarse mediante la aplicaci6n
cuidadosa de las leyes basicas del anflisis de circuitos como las leyes de voltaje y de comente
de Kirchhoff, las conversiones de las fuentes, el teorema de Thtvenin y otros. Se incluyeron
las ecuaciones para eliminar la molesta pregunta del efecto de $ sobre 10s parhetros importantes
de una configuracidn de transistores.
z,:
8.4 Configuraci6n de F X con polarizaci6n en emisor

Debido a que el cociente Rclr<,es siempre mucho menor que ( p + 1),
Para r,, 2 10(Rc + RE),
la cual puede compararse de manera directa con la ecuacion (8.20).

En otras palabras, si r<,2 10(Rc + RE),se poodran obtener todas las ecuaciones derivadas
con anterioridad.
Debido a que /3 + 1 E p, la siguiente ecuacion resulta excelente para la mayoria de las
aplicaciones:
Sin embargo, r, w re y
P
Z R
[
r 1+
la cual puede escribirse como
Normalmente tanto l l p como r)R, son menores que uno y suman un total que por lo
seneral es rnenor que uno. El resultado es un factor de multiplicaci6n para r,, mayor que uno.
Para p = 100. r<,= 10 Q y RE = 1 kQ:
1 - 1 =--
1
- 50
1 r. 1 ion 0.02
la cual, por supuesto es Re. Por tanto,
la cual se obtuvo con anterioridad.

A;
Capitulo 8 Anidisis a pequefia send del hansistor bipolar

Para r,, 2 I ORc.
5 . 2 1 URC
as; como se obtuvo con antes.

Aj: El c6IcuIo de A, seri a la ecuacien
utilizando las ecuaciones anteriorrs.
Con desvio
Si RE de la figura 8.10 esti en desvio mediante un capacitor CE de emisor, el modelo re
equivalente completo puede sustituirse. dando por resultado la misma red equivalente que la
figura 8.3. Por tanto, pueden aplicarse las ecuaciones (8.1) a (8.9).
- -
Para la red de la figura 8.13, sin C, (sin desvio). calcular:

a) 5-
b, 4.
c, 2".
d) A,.
e) A,.
& A-
3 Fwra 8.13 Ejemplo 8.3
vcc - VBE - 20 V - 0.7 V

a) DC: le = - = 35.89 pA
RE + ( p + l ) R E 470 kn + (121)0.56 kfl
8.4 Configuration de E X con polarizaci6n en emisor

b) La pmeba de la condici6n ro 2 10(Rc + RE).
40 kR 2 lO(2.2 kR + 0.56 kfl)
40 kR 2 lO(2.76 ka)= 27.6 ka satisfecha
For tanto.
d) ro 2 IOR, estA satisfecha. Por tanto,
=
comparado con -3.93 cuando se utiliz6 la ecuacion (8.27): A" -Rc/RE
comparado con 104.85 cuando se utilizd la ecuaci6n (8.28): A, PR,I(R, + Zb).
EJEMPLO 8.4 Repitase el anilisis del ejemplo 8.3 cuando CEestA en su lugar
a) El anilisis del dominio dc es el mismo y re = 5.99 Q.

b) RE esta "en corto" debido a CEpara el analisis ac. Por tanto,
- --2.2 kR = -367.28 (un increment0 significative)

5.99 R
EJEMPLO 8.5 Para la red de la figura 8.14, encontra (mediante las aproximaciones adecuadas):
a) re.
b) 2,.
c) z,.
d) 4.
e) A,
Capitulo 8 A n W i a pequefiasefialdel transistor bipolru

a) Probando PRE > 10R2
(210)(0.68 kfl) > IO(10 kfl)
142.8 kfl > 100 kfl sarisfecha
b) En la figura 8.15 se proporciona el circuito equivalente. Ahora, la configuraci6n que se

obtiene es diferente a la de la figura 8.11 s610 por el hecho que
R, = R' = R,IIR, = 9 kfl
FkWa 8.15 El circuito ac equivalente de la figura8.14.
Las condiciones de pmeba tanto de ro 2 10(Rc + RE) como de ro 2 10Rc se satisfacen. El

empleo de las aproximaciones adecuadas dan
8.4 Configuraci6n de EX: con polarization en emisor

EJEMPLO 8.6 Repetir el ejemplo 8.5 con CE en su lugar
2) El anilisis en dc es el mismo y re = 19.64 R

b) Zb = pre = (210)(19.64Cl) 4.12 kR--
Zi = RBIIZb= 9 kR1/4.12kR
= 2.83 kiZ
C) Zo = Rc = 2.2 kn
d) A , = - - =Rc
- 2.2 kR
= -112.02 (un crecimiento significative)
re 19.64ki2
En la figura 8.16 aparece otra variation de una configuraci6n de polarizaci6n en emisor.

Para el analisis en dc la resistencia del emisor es R E ,+ RE,. mientras que para el analisis en ac
el resistor RE en las ecuaciones anteriores es simplementeRE,con RE>en desvio por C.,
-
icE
-
F~gura8.16 Una configuration polarizacion
en emisor con una porci6n de la resistencia
de emisor en desvio en el dominio de ac.
8.5 CONFIGURACION EMISOR-SEGUIDOR

Cuando se toma la salida a partir de la terminal del emisor del transistor coma se muestra en la
figura 8.17, se conoce a la red coma emisor-seguidor. El voltaje de salida siempre es ligeramente
menor que la seiial de entrada, debido a la caida de la base al emisor. per0 la aproximacion
Capitulo 8 Anaisis a pequena seiial del bansistor bipolar

Ar z I por lo general es buena. A diferencia del voltaje del colector, el voltaje esti en fase con
la sefial V,. Esto es, tanto V,>como V , mantendran sus valores pico positivos y negativos a1
mismo tiempo. El hecho de que V,, "siea" la magnitud de V, con una relacion dentro de fase
acredita la terminologia emisor-seguidor.
En la figura 8.17 aparece la configuracibn emisor-seguidor mas comlin. De hecho. debido
a que el colector esti conectado a tierra para el anilisis en ac. en realidad es una configuraci6n
de colecror-comun. En la parte final de estd seccion apareceran otras variaciones de la figura
8.17 que tienen la salida en emisor con VoG Vr
La configuraci6n de emisor-seguidor se utiliza con frecuencia para propositos de aco-
plamiento de impedancia. Presenta una alta impedancia en la entrada y una impedancia baja en
la salida, la cual es directamente opuesta a la configuracion de polarizaci6n fija estindar. El
efecto que se obtiene es muy similar al que se logra con un transfonnador, donde se acopla una
c q a con la impedancia de la fuente para obtener una mixima transferencia de potencia a traves
del sistema.
Al sustituir el circuito equivalente re en la red de la figura 8.17 se obtiene la red de la
figura 8.18. El efecto de rc,se examinari mas adelante en la seccion.
C
4 R~ Figura 8.18. Sustitucion del
I,=lp+I)lh - circuito equivalente re en la red ac
equivalente de ac de la figura 8.17.
Zi: La impedancia de entrada se encuentra determinada de la misma manera que se

describib en la secci6n anterior:
(8.38)
8.5 Configuration emisor-seguidor

Zo: La impedancia de salida se describe rnejor a1 escribir la ecuacion para la coniente I,,:
y luego multiplicando por (P + l ) para establecer I,,. Esto es.
I,=@+ I)I,=(P+ 1)-

v,
Zb
Sustituyendo por Z, se obtiene
pero (P+ 1 ) s P
de manera que
Si ahora se construye la red definida por la ecuacion (8.41 ), se obtiene la configuracion de

la figura 8.19.
Para determinar Z,,, se hace cero Vi y
+ + Por Lo general RE es mucbo mayor que re, y a menudo se aplica la siguiente aproximacion:
Figurn 8.19 Definition de
la irnpedancia de salida para la (8.43)
configuracionernisor-seguidor
A : Se puede utilizar la figura 8.19 para determinar la ganancia de voltaje rnediante la
aplicacion de la regla del divisor de voltaje:
Con frecuencia, RE es mucho mayor que re,RE + re = R E y
Capltulo 8 Anilisis a pequena se6d del transistor bipolar

A,: De la figura 8.18,
de :a1 forrna que
y debido a que
Relacion de la fase: Como se indic6 por medio de la ecuaci6n ( 8 . 0 ) y a1,onnas discu-

siones anteriores de esta secci6n. tanto V,, corno V, Se encuentran en fase para la configuration
emisor-sepidor.
Efecto de r,,:
zj:
Si se satisface la condici6n r,, 2 IOR,.
la cua! es similar a las conclusiones anteriores con
Utilizando fi+ I z P.
y dado que r,, >> =.

Si se satisface la condition r,, 2 10REy se utiliza la aproximaci6n P+ 1 E P,
Pero
de tal forma que

- P(r, + RE)
EJEMPLO 8.7 Para la red emisor-seguidor de la figura 8.20, determinar:

a) re.
b) 2 .
c, 2".
. d) 4.
e) Ai.
f ) Repetir 10s incisos b a e cuando ro = 25 kQ y comparar 10s resultados.
Capitulo 8 Anilisis a pequeia s e a del transistor bipolar

contra
f) Al verificar la condicion ro 2 ]OR,. se tiene

25 k R 2 lO(3.3 kR) = 33 k f l
la cual no se satisface. Por tanto,
= 1.261 kR + 294.43 k 0
= 295.7 k R
con Zi = RsllZb = 220 kfill295.7 k n
= 126.15 kCl vs. 132.72 kR a la cual se llego de la manera anterior
Z,> = RE(Irp= 12.56 0. como se obtuvo anteriormente
A, =
(P + I)REIZb = (100 + 1)(3.3 kR)1295.7 k R
- $1 3.3 k R 1
[I +
= 0.996 1
lo cual es igual al resultado anterior.
Por tanto, aunque no se satisface la condici6n r,>t 10RE.10s resultados paraZ<,y Av son 10s
mismos y unicamente 2;es un poco menor. Los resultados sugieren que para la mayoria de las
aplicaciones se puede obtener una buena aproximacion de 10s resultados reales solo con el
hecho de ignorar 10s efectos de ro para esta confi,-uraci6n.
La red de la figura 8.21 es una variation de la red de la figura 8.17. la cual utiliza una
secci6n de entrada divisor de voltaje para establecer las condiciones de polarizaci6n. Las
ecuaciones (8.37) a (8.47) se pueden cambiar con solo reernplazar R, por R'= R , Ry 11
La red de la figura 8.22 tambien proporciona las caracteristicas de entraddsalida de
un emisor-seguidor. pero incluye un resistor colector Rc. En este caso R, se reemplaza una
vez rnis por la combinacion en paralelo de R , y R? La irnpedancia de entrada Zi y la impe-
dancia de salida Z,, no se afectan entre si, porque Rc no se refleja en las redes equivalentes
8.5 Configuraci6n emisor-seguidor

Figura 8.21 Configuracidn emisor- Rgura 8.22 Confiqllracibn
seguidor con un arreglo polarizacihn emisor-seguidor con un resis!or
mediante divisor de voltaje. coiector R,.
d e la base o el emisor. De hecho, el unico efecto d e R , s e r i a1 determinar el punto de

operaci6n Q.
8.6 CONFIGURACION DE BASE COMUN

La configuration de base comun se caracteriza por tener una impedancia de entrada relativamente
baja y una impedancia de salida alta y ademds una ganancia de corriente menor a uno. Sin
embargo, la ganancia de voltaje puede ser considerable. La confipuraci6n estindar aparece en
la fizura '8.23 con el modelo equivalente 5 de base cornfin sustituido en la figura 8.24. La
impedancia de salida r<,del transistor no esti incluida para la ccnfipuraci6n de base comlin
debido a que por lo general se encuentra en ei ranpo de los megaoilms y puede ignoiaise puesto
que se encuentra en paralelo con el resistor Rc.
Rgura 8.23 Configuracidn de base cornfin. Rgura 8.24 Sustitucihn dei circcito equivalente reen la red
equivalente ae ac de la figura 8.23.
Capitulo 8 Anilisis a pequeiia send del transistor bipolar

con
de tal forma que
As: A1 suponer que RE r<,se obtiene

I< = 1;
Y I = -al = -aI.
Relacion de la fase: El hecho de que A, es un numero positivo indica que tanto V,>como
V, se encuentran en fase para la confisuracion debase cornfin.
-
Efecto de ro: Para la confipuracion de base comun. ro = Ilh(,,, esti por lo peneral en el
ranpo de 10s megaohms y es m b srande que la resistencia en paralelo Rc como para permitir la
aproximaci6n r,, 11 R, Rc.
Para la red de la fipura 8.25, calcular: EJEMPLO 8.8

a) r,.
b) Z,.
c) Z,>.
d) Av.
e) A,.
8.6 Configuraci6n de base comun
- -- --
8.7 CONFIGURACION CON RETROALIMENTACION
EN COLECTOR
La red con retroalimentacion en colector de la figura 8.26 utiliza una trayectoria de
retroalimentacidn desde el colector a la base para aumentar la estabilidad del sistema como
se discuti6 en la secci6n 4.12. Sin embargo. La simple maniobra de conectar un resistor de la
base al colector enlugar de la base a la fuente de dc tiene un impact0 significativo sobre el
nivel de dificultad que se encuentra al momento de analizar la red.
-zi
Figura 8.26 Conliguracion de
retroalirnentaci6nen colector.
Algunos pasos que seran realizados a continuation son el resultado de la experiencia a1

trabajar con tales configuraciones. Nose espera que un nuevo estudiante del tema seleccione la
secuencia de 10s pasos descritos a continuaci6n sin hacer uno o dos pasos de manera erronea.
La sustituci6n del circuito equivalente y el redibujo de la red dard por resultado laconfiguracidn
de la figura 8.27. Los efectos de una resistencia de salida ro en el transistor se analizaran mas
adelante en esta seccion.
C
Rc Z, v,,
-
I
-
-
Fimra 8.27 Sustltuci6n del
circuito equivalente re en la red
F equivalente de ac de la figura 8.26.
con
e
Debido a que PIh es mucho mayor que I',
pero
Capitulo 8 Aniilisis a pequefia sefial del transistor bipolar

Por tanto,
v,-= _v,_ _v,=
I' =
RF RF RF
RcV,
SF
v,
RF '
RF [ I + ?]
V,
El resultado es
V, = I,,pr, = (I, + [')fir, = libre + I'pr,
pero Rc es por lo general mucho mayor que re y I

Rr -
+- =-
Rc
re re
de tal forma que
Z,: Si se hace Vi cero como se requiere para definir Z,,. la red apareceri como se muestra
en la figura 8.28. El efecto de Pr<,se elimina y RF aparece en paralelo con Rr y
(8.59)
R,
Rgura 8.28 Deiinicion de Z, para la

confieuracihn de retroalimentacion en
colector
A": En el nodo C de la figura 8.27,

I" = PI), + I'
=
Para 10s valores normales, 131, >> I'e lo PI,,.
V,, = -I,R, = -(PI b)RC
Sustituyendo I, = V,IPrese obtiene
8.7 Configuraci6n con retroalimentacion e n colector

Ai: La aplicacion de laley de voltaje de Kirchhoffalrededordel lazo exterior de la redgenera
v; + VRF- v,>= 0
Utilizando I(, - PIh' se tiene

l,pr, + (I, - I;)RF+ I,,Rc = 0
Sustituyendo I), = IOiPa partir de I,, E PIOI,da
Ignordndo pre y comparar con RF y BR,
Para PR, >> R,.
Relacion de la fase: El signo negativo de la ecuaci6n (8.60) indica un cambio de fase de

180' entre Vo y V,.
Efecto de r,,:
Zi: Un anilisis completo sin la aplicacion de aproximaciones dare por resultado
Al reconocer que l/RFE 0 y a1 aplicar la condition ro 2 10Rc.
per0 por lo general RclRF << 1 y
Capitulo 8 A n x i i s a pequena senal del transistor bipolar

as;. como se obtcvo anteriormente.
Z , : A; incluir i;,en pa:alelo con R , er. la f i ~ u r a8.28 se obtiene
Para L, 2 I OR,.
(, 2 10RC
isgal como se consigui6 antes. Para la condici6n comiin de R, >> R,.
Debido a que R, >> r,,.
Para ,; 2 1 ORc
y dado que R,IR, es por lo general, mucho menor que uno,
como se obtuvu con anterioridad.
"
Para la red de !a figuia 8.29. determinar:
re.
bj 2,.
EJEMPLO 8.9
c, Z,].
d) A,.
e) A,.
0 Repetir 10s incisos b a e cuando ro = 20 kQ y comparar 10s resultados.
8.7 Configuration con retroalimentacion en colector

Solucion
e ) A; = PRF = (200)( 180 kQ)

RF + PRC 180 k n + (200)(2.7 k n )
= 50
f) 2;: La condition ro t 10Rc no esti satisfecha. Por tanto,
2.38 kfl
If
-
-
180 ka 1 + 0.013
0.45 X + 0.006 X +
1.18 X = 1.64 X lo-)
= 617.7 R vs. 560.5 0 anteriomente
2":
Z,= r,[(Rc(/RF
= 20 kQ((2.7kn/(180kfl
= 2.35 kQ vs. 2.66 kQ anterionnente
Capihllo 8 Anaisis a pequefia sefial del transistor bipolar

= -209.56 1,s. -240.86 antenores
A,:
= 47.94 vs. 50 anteriores
Para la configuraci6n de la figura 8.30. las ecuaciones (8.71) a (8.74) determinaran las
variables de interis. Las derivaciones se dejan corno un ejercicio al final del capitulo.
Figura 8.30 Configuracidn de

retroalirnentaci6n en colector con
un resistor de emisor RE.
(8.74)
8.7 Configurnion con retroalimentacibn en colector

8.8 CONFIGURACION CON RETRBALIMENTACION
DE DC EN COLECTOR
La red d e la figura 8.3 1 tiene un resistor para retroaiimentaci6n d e dc con cbjeto de una mayor
estabilidad. no obstante que el capacitor C3 carllbiarli porciones d e la resistencia d e
retroalimentaci6n a las secciones d e entrada y de sa1ida de la red en el dominio ac. Lz porcioi;
de R, que se cambi6 a1 lado de entrada o de salida se caiculari rnediante los niveles de
resistencia d e ac deseados de entrada o salida.
iY
Figura 8.31 Configuracihn
de retroalimentaci6n de dc
en colector
.A la frecuencia o frecuencias de operaci6n. el capacitor asumiri un equivalente de corto

circuito a tierra debido a su bajo nivel de impedancia respecto a los otros elementos d s la red.
El circuito equivalente de pequeiia seiial apareceri entonces como se muestra en la fizura 8.32.
Figura 8.32 Sustitucihn del circuito

equivalente i en la red eqilivalente
n Zr = R,, 11 be
Para r<>2 10Rc,
A,:
CapitIIl0 8 Anilisis a pequeea seed del transistor bipolar

Y
de tal forma que
Para r, 2 1ORc
r,, 2 )ORc
A;: Para el lado de entrada
y para el lado de salida utilizando R ' = r, 1 RF I
La ganancia de comente
Debido a que RF,es por lo general mucho mayor que Pr. RF, + Prr
RF ,
de tal forma que
Relacion de la fase: El signo negativo en la ecuacion revela un cambio claro d e fase de

180' entre los voltajes de entrada y de salida.
8.8 Configuration con retroalimentacion de dc en colector

7t
EJEMPLO 8.10 Para la red de la figura 8.33, determinar:
a) re. I? Y
b) Z,. 7
c) Z".
d) Ar.
e) A,.
4 Figura 8.33 Ejernpio 8.10.
a) DC: I, = Vcc - VBE

RF + PRc
b) pr, = (140)(9.92 n) = 1.39 kfl

La red equivalente aparece en la figura 8.34.
Z; = RF,IIP~,= 120 kfl//1.39 kCl
G 1.37 k n
Figura 8.34 Sustituci6n del circuit0 equivalente reen la red equivalente de ac de la figura 8.33.
c) Probando la condicion ro 2 10Rc se encuenua
la cual, se satisface mediante el signo de igual en la condici6n. Por tanto,
Capltulo 8 -isis a pequeiia seiial del transistor bipolar

d) r,, 2 IOR,. por tanto,
e) Debido a que la condici6n R >> or,, se satisface.

Fl
8.9 CIRCUIT0 EQUIVALENTE H~BRIDOAPROXIMADO

El analisis de la configuracion de emisor comun de la figura 8.35 y de la base comun de la
figura 8.36 mediante el empleo del circuit0 equivalente hibrido aproximado es muy parecido
al realizado en el rnodelo re.Aunque el tiempo y las prioridades no permiten realizar un analisis
detallado de todas las configuraciones tratadas hasta ahora, en esta secci6n se incluira un breve
repaso de algunas de las mas importantes para demostrar las similitudes en 10s mttodos y en
las ecuaciones que se obtienen.
Ib '' 1 1 h,<lb hm
e
Figura 8.35 Circuito equivalente
hibrido de emisor comun
aproximado.
1
b
11 I
1 I oh
Rmra 8.36 Circuito eauivalente
hibridade basecom"n
aproximado.
Varios de 10s parametros del modelo hibrido estan especificados en una hoja de datos o
mediante el analisis experimental. El analisis en dc asociado con el uso del modelo re noes una
pate integral del empleo de 10s parametros hibridos. En ouas palabras, cuando se presenta el
problems. 10s parametros tales como hte, hfe, h$,, y as; sucesivamente, se especifican. Sin
embargo, debe tenerse en cuenta que 10s parametros hibridos y 10s componentes del modelo re
estan relacionados mediante las sisuientes ecuaciones tal como se discuti6 a detalle en el capitulo
7: h,<= pre, hie. = p, hoe= l / r o , hP --a y h , = re (obsewese el aptndice A).
-
ConfiguraciBn de polarization fija
Para la configuracion de polarizaci6n fija de la figura 8.37 apareceri la red equivalentc en
Pequefia serial en la figura 8.38, utilizando el modelo equivalente hibrido aproximado para
8.9 Circuito equivalente hibrido aproximado

Figura 8.37 ConfiguraciOn de
polarizaciOn fija.
Figura 8.38 SustituciBn del circuit0 equivalente hibrido aproxirnado en la red equivalente de ac de
la figura 8.37.
emisor comlin. Compirense las similitudes aparentes con la figura 8.3 y el analisis del modelo
xi,. Las semejanzas sugieren que el analisis sera muy similar y 10s resultados de uno pueden
relacionarse directamente con el otro.
Zi: A partir de la figura 8.38,
Zo: A partir de la figura 8.38,
A": Utilizando R' = l/h,>?I RC,

v, = -I,R' = -1 CR'
= -hf.IbR'
con
de tal forma que
Ai: Su~oniendoque R, >> htey l/h,,c 2 10RC entonces I, z I, e 1" = I<= hIeli, = hkI, con
Capitulo 8 Anhlisis a pequeria serial del transistor bipolar

Para la red de la figura 8.39. calcule: EJEMPLO 8.11
a) 2,.
b) Z,,.
C) Ar.
d) A,.
330 kc2
C
h,, = 120 Zo
+ h,,. = 1 . I 75 kR
' I>,,,,= 20 WMV
-t
2;
+. Figura 8.39 Ejernpio 8.11
-
a) Z, = R,Ih,, = 330 kCL(j1.175 k n
h,, = 1.171 kCl
Configuracion de divisor de voltaje

Para la configuraci6n dc polariracion mediante divisor de voltaje de la fizura 8.40. la red
equivalente en pequetia setial obtenida tendri la misma apariencia que la figura 8.38
reemplazando a R, por R'= R , 11 R,.
Figura 8.40 Configuraciirn de

poiarizaciirn mediante divisor
Zi: A panir de la figura 8.38 con R, = R'.
(8.87)
Z,,: De la figura 8.38.

(8.88)

Configuracion de polarizacion en emisor sin denvacion
Para la configuraci6n de ernisor comlin con polariracion en ernisor sin derivaci6n de la fizura
8.41. el modelo de pequefia sefial seri el rnismo que para la f i ~ u r a8.1 1. reernplazacdo prc,
mediante /zjc y PIt, por h,+ll2.El anilisis seri entonces. de la rnisma rnanera con
Figura 8.41 Configuracion de

polarizacibn en ernisor sin desvio.
zi:
z, :
A,:
Capitulo 8 Anaisis a pequena seiral del transistor bipolm

Configuracion emisorseguidor
Pzra el emisor-sepuidor de la fipura 8.42 el modelo de pequelia sefial igualari la fipura 8.18
con or = h,(, y p = h,<,.Las ecuaciones obtenidas seran, par tanto. similares.
z;:
(8.97)
Figura 8.42 Configuraci6n

de ernisorseguidor.
2 : Para Z,, la red de salida definida por las ecuaciones obtenidas aparccerz coma se
muestra en la figura 8.43. Al revisar el desarrollo dc las ecuaciones en la seccion 8.5 y
o ya que I + /t, = h,,
- - F~gura8.43 Delinici6n de Z, para la

o configuraci6n de ernisor-seguidor.
A : Para la panancia de voltaje se puede aplicar la regla del divisor d e voltaje a la figura
8.43 de la siguiente manera:
RE( V;)
v, =
RE + h,l(l + hf.)

~~~ ~ -
per0 ya que I + I?,<, =he
Configuration de base comun

La ultima configurecidn que se examinari con el circuito equivalente hibrido aproxinado seri
el amplificador de base comun de la figura 8.44. A1 sustituir el modelo equivalente hibrido
aproximado de base comun se obtiene la red de la fipura 8.45. la c~iales muy similar a la figura
8.24. A partir de la figura 8.45,
Figura 8.44 Configuracihn d e base camtin
Rgura 8.45 SustituciOn del circuito equivalente hibrido aproximado en la red equivalente d e ac d e
la figura 8.44.
z,:
Capttulo 8 Anaisis a pequefia sefial del transistor bipolar

de tal forma que
A;:
Para la red de la fipura 8.46. determine: EJEMPLO 8.12

a, 2,.
b) 5,.
C) A,.
d) A;
C) A , = - - - h ~ -R- (-0.99)(3.3
~ kQ) = 229.91
hi, 14.21
Las configuracionesrestantes de las secciones 8. I a 8.8 que no se analizaron en esta secci6n

se dejan como un ejercicio para la secci6n de problemas de este capitulo. Se supone que el
analisis anterior revela las similitudes en el mktodo utilizando 10s modelos re o el hibfldo
equivalente aproximado y eliminando, por tanto, cualquier dificultad real cuando se analicen
!as redes restantes de las secciones previas.
8.10 MODEL0 EQUIVALENTE H~BRIDOCOMPLETO

El analisis de la secci6n 8.9 se limit6 al circuito equivalente hibrido aproximado ademas de
alguna discusion acerca de la impedancia de salida. En esta secci6n se utiliza el circuito equi-
valente completo para mostrar el impacto de h, y para definir en tQminos mas especificos el
8.10 Modelo equivalente hibrido completo

impacto de h<,.Es importante entender que debido a que el modelo hibrido equi\,alente tiene la
misma apariencia para las contiguraciones de base comlin. de emisor comun y de colector
comlin. se pueden aplicar a cada confipuracion las ecuaciones desarrolladas en esta section.
Solo es necesario insenar los parametros definidos para cada confipuidcion. Esto es. para !a
confi_euracidndebase comun. se utilizan hO,,h , , y asi sucesivamente. se emplean para una con-
fipuracion de emisor comlin h,. hit. y as<sucesivamente. Se debe recordar que el apindice A
permite hacer una conversion de un conjunto de parimetros al otro si se propcrciona alpuno y
se requiere alpun otro.
Considkrese la configuration general de la figura 8.47 con 10s pariimetros de dos puertos
de interes particular. El modelo equivalente hibrido completo se sustituye m i s adelante en la
figura 8.48 empleando parimetros que no especifican el tipo de confipuracion de que se trata.
En otras palabras. las soluciones e a a i i n en terminos de h,. hr. h,y h<,.A diferencia del analisis
de las secciones previas de este capitulo. la ganancia de corriente A, se determinari en primer
lugar porque las ecuaciones que se desarrollaron para precisar 10s otros parametros.
Figura 8.47 Sistema de dos puertos
F~gura8.48 Sustitucidn del circuito equivalente hibrido completo en el sistema de dos puertos de la
figura 8.47.
Ganancia de corriente, Ai = Io/Ii

Al aplicar la ley de corriente de Kirchhoff al circuito de salida se obtiene
I" = hI1h + 1 = h,li + -= h,l, + h,V"

"0
IIh,,
Sustituyendo V,,= -I,RL se obtiene
I,, = hlli - ~,>RLI,
Al escribir la ecuacion anterior, se tiene

I, + h,R,I, = h,Ij
e I,,( 1 + h,RL) = h,li
Capitulo 8 Analisis a pequefia sefial del transistor bipolar

de manera que
Se observa que la ganancia de corriente reduciri el resultado de A, = hien caso de que el factor
h<,RLsea suficientemcnte pequeiio comparado con uno.
Ganancia de voltaje, A" = Vo/Vi

Al aplicar la ley de voltaje de Kirchhoff a1 circuito de entrada se consigue
V, = I,h, + h,Vo
Sustituyendo I, = ( 1 + /z,,Ri)l,,lh,de la ecuacivn (8.107) e I,, = -V,,IR, de arriba, se obtiene
A1 resolver la relacion l/>iVise obtiene
En este caso se obtendra la forma familiar de A , = -h,RLIIz, en caso de que el factor (h,h,>-
h,hr)RL sea lo suficientemente pequeiio comparado con hi.
lmpedancia de entrada, Zi = Villi

Para el circuito de entrada
V, = h,l, + h,V,
Sustituyendo V, = -I,RL
se tienc V, = h,l, - h,R,I,
Dado que A, = I,
1,
I" = Ail,
de manera que la ecuacion anterior se convierte en
Vi = h,l, - h,R,AiIi
Al resolver la relacion V{li. se obtiene
y sustituyendo
h,
A. =
I 1 + h,,RL
se obtiene
La forma familiar de Zi = hi se obtendra cuando el segundo factor sea lo suficientemente menor

que el primero.

lmpedancia de salida, Zo = Vo/Io
La impedancia de salida de un amplificador esti definida como el cociente del voltaje de salida a la
coniente de salida cuando la sefial V, se iguala a cero. Para el circuit0 de entrada, cuando V = 0,
Sustituyendo esta relaci6n en la siguiente ecuaci6n que se obtuvo a partir del circuito de salida
se tiene
En este caso la impedancia de salida se reduciri a la forma farniliarde Z,, = 1lh,>para el transistor
cuando el segundo factor del denominador es suficientemente m i s pequeiio que el primero.
EJEMPLO 8.13 Para la red de la figura 8.49, calcule 10s siguientes parametros empleando el modelo equivalente
hibrido cornpleto y compare 10s resultados obtenidos por media del modelo aproximado.
a) Z, y Z :.
b) Ar.
c) 'A; = /~111~y A:= 1,~II~.
d) Zo(dent10 de Rc) y
Z,: (incluido R,).
Ahora que estin derivadas las ecuaciones bbicas para cada cantidad, el orden en que se calculan
es arbitrario. Sin embargo, a menudo es una cantidad litil la impedancia de entrada y por tanto
se crlculari de manera inicial. El circuito equivalente hibrido de emisor comlin completo se
-
sustituyo y se volvio a dibujar la red como se muestra en la figura 8.50. Se obtendri un circuito
ThCvenin equivalente para la secci6n de entrada de la figura 8.50 en el equivalente de entrada
de la figura 8.51 debido a que ETh Vs y RTh I Rs = I kQ (un resultado debido a que R, =
470 kQ es mucho mayor que R = 1 kR:. En este ejemplo R, = Rc e loesti definida como la
Capitulo 8 Anilisis a pequeiia send del transistor bipolar

Bgura 8.50 Sustituci6n del circuita eqcivalente hIbrido completo en la red equiva!ente de ac de l a
fizura 8.49.
ngura 8.51 Reemplazo de la seccibn de enrrada de la ligura 8.50 mediante un circuito equivalente
Thevenin.
corriente Rc igual que en 10s ejemplos antenores de este capitulo. La impedancia de salida Z,,
que esta definida mediante la ecuaci6n (8.110) es solo paralas terninales de salida del transistor.
No incluye 10s efectos de Rc. Z,: simplemente es la combination en paralelo de Zo y R,. La
configuraci6n que se obtiene en la figura 8.5 1 es una riplica exacta de la red definida en
la figura 8.48 y pueden aplicarse las ecuaciones derivadas anteriormente.
V, hrd,=R~
a) La ecuacion (8.109): Z; = - = hie -
Ii 1 + h0,R,
(1 10)(2 X 10-~)(4.7 k R )
= 1.6 kc2 -
1 + (20 pS)(4.7 k R )
contra 1.6 k 0 utilizando so10 h,<
V" =
b) La ecuaci6n (8.108): A, = - -hfe RL
Vi hi, + (hi&,,, - hf,h,<)R,
-
- -(110)(4.? k R )
1.6 k R iL(1.6kR)(20 ,US) - (I 10)(2 X 10-")]4.7 k R
- -517 x l o 3 n
-
1.6 k R + (0.032 - 0.022)4.7 k i l
- -517 X l o 3 R
-
1.6kR t 4 7 n
= -313.9
contra -323.125 al utilizar Ay z -hieRLlh ,',.
, . que 470 k R z> Z,. I:? I,. y A ( = 100.55
contra l 10 mediante el simple empleo de I I ~ ~ Ya
tamhi&.
d ) La ecuacion (8.110): Z, = - =
v,, 1
lo hoe - ihfehrJ(h,,+ R,)1
-
- 2 0 pS - [(I IO)(2 X 10-')/(1.6 kSL + I kn)l
el cual es mayor que el valor determinado mediante llh,,<,= 50 kR.

Zi = RcllZ, = 4.7 ka1186.66 k a = 4.46 kfl
contra 4.7 k R utilizando s61o Rc.
A partir de 10s resultados anteriores se observa que las soluciones aproximadas pard A,
y Z, son muy cercanas a las calculadas con el modelo equivalente completo. De hecho. alin
A, se diferencio por menos del 10%. El valor alto de Z,, solo contribuyo a la conclusi6n an-
terior que Z,>a menudo es tan alto que puede ienorarse comparado con la carga aplicada. Sin
embarso. se debe considerar que cuando existe la necesidad de determinar el impacto de hrc,
y de h,,e, debe utilizarse el modelo equivalente como se describi6 arriba.
La hoja de especificaciones de un transistor en particular proporciona 10s par6metros de
emisor comun, tal como se observo en la figura 7.28. El siguiente ejemplo utilizara 10s mismos
parimetros de transistor que aparecen en la figura 8.49 con kina confisuraci6n pnp de base
comun para presentar el procedimiento de conversion de parametros y enfatizar el hecho de
que el modelo equivalente hibrido mantiene la misma distribucion.
EJEMPLO 8.14 Para el amplificador de base comlin de la figura 8.52. calcuiese 10s sieuientes parametros
empleando el modelo hibrido equivalente completo y compirese con 10s resultados obtenidos
utilizando el modelo aproximado.
a) Z; y ZI
b) A i y A ;
C) A ! .
d) Z(, Y zg.
h,,. = 1.6 kn I?,? = I I0
h , = 2 x 10.' h,,= 2011s
S"
R,
+
'b
-
F+~--F-$;
- ~, ",
--
,6V
12 V
z:
-
0
Capitulo 8 Antdisis a pequeaa seiial del transistor bipolar

Los parlimetros hibridos de base comun estin derivados de los parametros de emisor comlin
empleando las ecuaciones aproximadas del apendice A.
h 16 =-= h,, 1.6 kfi

-
1+h, 1+110
= 14.41 fi
Se observa lo cercano que estin ias ma~nitudescon los valo:es detenninddos por medio de
h,, 1.6 k f l
h,h=r =-= -= 14.55 n
P 110
h,,h,,, ( 1.6 kflI0.0 PSI -
hrb 3 ---- - h,,. =
1 + hje 1 + 110
= 0.883 x
h
,i
>=
- -he - -110
= -0.991
l+hJe 1+110
h<>I>=-= hoe 20PS = 0.18 ps

-
]+hi. If110
Sustituyendo el circuito hibrido equivalente de base comlin de la fisura 8.52, se tendri la

red equivalente de pequeiia seiial de la figura 8.53. La red Tbivenin para el circuito de entrada
dari R,, = 3 kR ( 1 1 kQ = 0.75 kR para R en La ecuaci6n para Zo.
Figurn 8.53 Equivalente a Dequefia seilal para la red de la figura 8.52.
= 14.41 R + 0.19 0
= 14.60 n
contra 14.41 R al utilizar Zi r h,b.
Z; = 3 k12/Zi -- Zi = 14.60
1, hfi
b) La ecuacion (8.107): A; = - =
Ii I + hObRL
Debido a que 3 kR >> Zt. I(z tiy A,!= I,, 1 I,'5 -1 tambien.

contra 151.3 utilizando A, 2 -hfl,RL/h,,.
contra 5.56 MR utilizando Z<,z Ifhob.Para Z(: como se definio mediante la figura 8.53:
2: = R,IIZ, = 2.2 k0113.39 Mn = 2.199 kCl

contra 2.2 kR utilizando 2: z Rc.
8.1 1 TABLA RESUMEN

Una vez expuestas las configuraciones mas comunes de 10s amplificadores de pequeira seiial a
transistor, se pueden resumir sus caracteristicas generales en la tabla 8.1. Debe quedar
absolutamente claro que 10s valores que se lisran son solo valores tipicos con objeto de
establecer una base de comparacion. Par lo general. 10s niveles que se adquieren en un
analisis real son diferentes y seguramente no son iguales entre una configuracion y otra.
Poder repetir la mayoria de la informacion en la tabla constituye un imponante primer paso
para familiarizarse con la materia tratada. Pot ejemplo. el lector debe set capaz de establecer
con cierta seguridad que la configuraci6n emisor-sesuidor casi siempre tiene una impedancia
de entrada alta. baja impedancia de salida y una ganancia de voltaje ligeramente menor a
uno. No debe exisrir una gran variedad de cilculos para recordar 10s hechos sobresalientes
coma los anteriores. Para el futuro, esto permitiri realizar el estudio de una red o sistema sin
involucrarse en la parte matematica. La funcion de cada componente de un diseiro se hard
cada vez mAs familiar cuando 10s hechos generales tales como 10s anteriores se convierran
en parte de la experiencia personal.
Una ventaja obvia de recordar las propiedades generaies como las anteriores consiste en la
capacidad de verificar 10s resultados de un anilisis matematico. Si la impedancia de entrada de
una configuracion de base comun se encuentra en el rango de 10s kilohms, existe un buen
motivo para volver a verificar el anilisis. Por otro lado. un resultado de 22 R sugiere que el
anilisis puede estar carrecto.
8.12 S O L U C I ~ NDE PROBLEMAS

Aunque la terminologia de solucidn de problemas sugiere que 10s procedimientos que se
describirdn estan ddisefiados solo para aislar una funci6n ma1 realizada. es imponante observar
que pueden aplicarse las mismas tecnicas para asegurarque un sistema esti operando de manera
apropiada. En cualquier caso, 10s procedimientos para probar. verificar o aislar requieren de En
entendimiento de lo que debe esperarse en varios lugares de la red tanto en 10s dominios de
Capitulo 8 Anhlisis a pequeiia send del transistor bipolar

TABLA 8.1 Niveles relativos para 10spardmetros importantes de 10samplificadores de emisor comun, base comiin
y colector comun.
Conjiguraei"n zi 2" A ,, II A:
Polariraci6n fijn: Llrdio (1 kn) Mrdio (2 k n ) All" (-2001

j 000,
=
15, + R,l(R,, + P,;)
+-
(R, 2 10 P r , J (r,,2 10 RcJ
1 5 . 2 1 ORc.
(r,, 2 1 0 K c ) R,+> lOBr, I
Pold"raciOn me- Mediu I1 k n ) Medio (? k R ) Alto (-2001 Alto (50)

diante divisor
de voltajc :
;
o
(r,, t iORcl
:E R, IR, + PT~.
(r,,2 10 Rcl
Polariracldn de 7"cr , Alto I100 k R ) Media ( 2 kR) Bajo (-5) Alto (50)
!RE >> 5 )
Base comxin Bajo (20 R ) Medio (2 kR) Alto (200) Bajo 1-1)
Retroalimenwci6n Medio (1 kn) Medio (2 kR) Alto (-200) Alto ( 5 0

en coiector
R, + PR,
+- k,, 2 I0RJ
(r,, Z 10RC
(r,, 2 10RJ
R, >> R,) 1
I I 1 1 1
8.12 Solucion de problemas 391

dc como ac. En la mayona de 10s casos, una red que se encuentra operando correctamente en el
modo dc tambitn se comportari adecuadamente en el dominio ac. Ademas, una red que pro-
porciona la respuesta de ac esperada esti polarirada como se plane6 En una instalaci6n de
laboratono se aplican tanto las fuentes dc como ac ). se verifica la respuesta de ac en varios puntos
de la red mediante un osciloscopio como se muestra en la figura 8.54. Se observa que la punta
nesra (tierra) del osciloscopio esti conectada directamente a tierra y la punta roja se mueve de
un punto a otro dentro de la red. con lo cual se obtienen 10s patrones que aparecen en la figilra
8.54. Los canales verticales esttn en el modo ac para eliminar cualquier componente dc dc
asociado con el voltaje en un punto en particular. La pequetia setial de ac aplicada a la base se
amplifica al nivel que aparece del colector a la tierra. Se observa la diferencia en las escalas
verticales para 10s dos voltajes. No existe una respuesta en ac en la terminal del emisor debido
a las caracteristicas de corto circuit0 del capacitor en la frecuencia establecida. El hec'no que r.<,
se mida en volts y v , en milivolts suziere una ganancia srande del amplificador. En general.
aparece que la red se encuentra operando de forma adecuada. Si se desea. puede utilizarse el
multimetro en el mod0 dc para verificar VBEy 10s niveles de V,. Vo y V , con objeto de revisar
si caen en el rango esperado. Desde luego. ei osciloscopio tambitn puede utilizarse paracomparar
10s niveles de dc tan so10 con cambiar al modo de dc para cada canal.
"cc
Y
+\ / (Selector AC-GNDDC en
Conexi6n a tierra &
Rgura 8.54 Utilizaci6n del osciloscopiopara rnedir y observar varios voltajes de un amplificador BJT.
No es necesario decir que una respuesta pobre en ac puede deberse a una variedad de
motivos. De hecho, puede haber mas de un 6rea con problema en el mismo sistema. Sin embargo,
afortunadamente con el tiempo y la expenencia puede predecirse la probabilidad de problemas
en algunas 6reas, de modo que una persona experimentada puede aislar las keas problematicas
con cierta rapidez.
Por lo general, no hay nada misterioso acerca del proceso general de solucion de problemas.
Si se decide seguir la respuesta en ac, resulta ser un buen procedimiento el comenzar con la
sefial aplicada y avanzar a travCs del sistema hacia la verificaci6n de cargas en 10s puntos
criticos a lo largo de la trayectoria. Una respuesta inesperada en algSn punto supone que la red
se encuentra bien hasta dicha irea, definiendo entonces la region que debe investigarse mas
a detalle. La forma de la onda que se obtiene en el osciloscopio ayudara con toda segundad I;
definicion de 10s posibles problemas con el sistema.
Si la respuesta para la red de la figura 8.54 es como aparece en la figur? 8.55, la red tiene
un problema y probablernente se uata del 6rea del emisor. No se espera respuesta a travts del
Capitulo 8 Antdisis a pequefia sefial del transistor bipolar

S
.
Figura 8.55 Formas de onda obtenidas a partir de an problema en el area del ernisor.
emisor y la ganancia del sistema que esti definida mediante vo es mucho menor. Se recuerda
que para esta configuracihn la ganancia es mucho mayor en caso de que RE se desvie. La
respuesta que se obtiene sugiere que RE no esri en desvio por el capacitor y las conexiones
terminales del capacitor y el mismo capacitor deben ser verificados. En este caso una verification
de 10s niveles de dc probablemenre no aisladn el area del problema debido a que el capacitor
tiene un equivalente de "circuito abierto" para dc. En general. un conocimiento previo sobre
que esperar. una familiaridad con la instrumentaci6n y. lo mlis importante. la experiencia. son
10s factores que contribuyen a1 desarrollo de sn metodo efectivo en el arte de la solucion de
problemas.
8.13 ANALISISPOR COMPUTADQRA

El aniilisis a una pequefia seiial de un amplificador a BJT puede llevarse a cab0 utilizando un
paquete de programas tal como PSpice o mediante un lenguaje como el BASIC. Ambos serin
necesarios en el anilisis de la misma configuracihn de polarizaci6n mediante un divisor de
voltaje para permitir una comparacion de los mitodos. PSpice (version para DOS y Windows)
esta bien equipado para anaiizar las redes de transistores y utiliza un modelo Gummel-Poon
mejorado, mismo que se describe con detalle en 10s manuales de PSpice. La utilization de un
lenguaje como el BASIC requiere que las diversas ecuaciones que se desarrollaron en el libro
se apliquen en un orden especifico para obtener las incognitas deseadas. En realidad la direction
general de un programa en BASIC utilizaria la misma secuencia de pasos que se necesitan para
analizar la red de manera manual (con la ayuda de una calculadora). Desde luego, el empleo de
BASIC ofrece al usuario la oponunidad de definir el objetivo y el tip0 de salidapara un analisis.
mientras que PSpice esta limitado a una lista especifica de cantidades de salida. Sin embargo,
en general, la lista de PSpice es lo suficientemente extensapara lamayoria de las investigaciones.
El anilisis primer0 se describiri utilizando PSpice seguido despues por el lenguaje BASIC.
PSpice (version para DOS)

La lista de 10s parhetros que pueden especificarsc para el modelo PSpice es tan extensa (40
en total) que se limitara la atenciivn a aquellos parhetros requeridos para llevar a cabo el tipo
8.13 Analisis por computadora

de analisis cubierto en este capitulo. Seghn se necesiten ciertos parimetros adicionales en 10s
capitulos subsecuentes, estos se definirin con el mismo grado de detalle. No es necesario
especificar todos 10s parametros. Si se requiere un parimetro en particular para desanollar un
analisis PSpice y no esta detallado, el paquete de programas utilizari un valor implicito que es
tipico para el dispositivo que se esta investigando. Algunos de 10s parimetros necesitan
especificarse solo en caso de requerir la profundidad del anilisis o del disefio. El intento bisico
de esta secci6n es ofrecer una introducci6n lo mas clara y sencilla posible para el uso de los
modelos. Segun aumente la experiencia, estan disponibles 10s manuales de PSpice y una larga
lista de publicaciones para mayor detalle para una instrucci6n adicional.
En general, una vez que 10s nodos de la red se han definido y se ha capturado la estructura
basica,(resistcres, capacitores, fuentes, etc.) en el archivo de entrada. se requiere de un minimo.
de dos lineas para describir un transistor. La primera es la linea del elemento, la cual tiene el
siguiente formato:
i
9
i .
-
8
.A
7
L>
QMODEL
-.-
requerido nodo nodo nodo nombre
del de la del del modelo
colector base emisor de que estara
. transistor definido
mediante la
siguiente linea
Existen otros parAmetros en esta linea, cuya explicacion rebasa las necesidades de este libro.
aunque a veces se hace referencia a ellos en el manual PSpice.
La siguiente linea que se necesita para definir el transistor es la linea del modelo. la cual
tiene el siguiente formato bhico:
MODEL
Ld
QMODEL
, , NPN
i d
(BF = 90. IS = 5E - 15)
,
requerido nombre tipo de parBmetros que especifican
del modelo transistor el modelo
especificado (requerido)
en la linea
de elementos
anterior
El ultimo agrupamiento de la linea anterior permite la especificacion de 10s parBmetros

particulares del modelo (una lista que puede incluir hasta 40 parimetros). BF representa la beta
directa mixima ideal (en este caso P = 90). Su valor implicito es de 100, lo cual indica que si el
parimetro no se especifica por arriba, el paquete de programas utilizari un valor de 100. En
el modelo la comente de saturation inversa tiene un impact0 importante sobre las caractensticas
generales del modelo. Su valor implicito es de 1E-16 o 0.0001 PA. Cambiar el nivel de Is
cambiara el nivel de importantes voltajes y comentes de disefio como V,, para el analisis de dc
e %para el analisis en ac. De hecho, debido a que VBE se fija en 0.7 V para el analisis en dc de
este libro. se selecciono un nivel de 5 x lW'5A para I,7,ya que el nivel resultante de V, por lo
general es muy cercano a 0.7 V para el rango de nive!es de comente esperado para el anilisis
a pequefia serial de BJT. En otras palabras, PSpice no permite especificar el nivel de VBE para
el analisis en dc sino que simplemente necesita la corrrente de saturaci6n y una sene de
ecuaciones importantes para calcular el nivel resultante de V,. Por esta razon VBErara vez
serB exactamente igual a0.7 V, pero estari apenas arriba o abajo de este valor. Debe considerarse
que 0.7 V sea un promedio de 10s niveles esperados al emplear PSpice si se especifica 5 como
5 x 10-15 A.
Ahora se esta preparado para aplicar PSpice a la red con divisor de voltaje de la figura 8.9
(ejemplo 8.2). La red se ha redibujado en la figura 8.56 con 10s nodos definidos parael analisis.
Debido a que las caracteristicas especificas tales como AT y A ino forman parte de la lista de
opciones de salida en PSpice, se aplicari una serial de 1 mV y se calculari la ganancia utilizando
el nivel de salida.
Capitulo 8 Andisis a pequefia send del transistor bipolar

Voltage-Divider Bias - Configuration of Fig. 8.56(IS = default value1
a*** CIRCUIT DESCRIPTION
VCC 5 0 DC 22V
RBI 5 2 56K
CE 1 0 20UF
VS 4 0 AC 1UV 0
Q1 3 2 1 QMODEL
.MODEL QnODEL NPNIBF-90)
.OP
.AC LIN 1 lOKH lOKH
.PRINT ac v ~ ( 3 , o )V P I ~ , O I
.OPTIONS NOPAGE
.END
.**a BTT NODEL PARAMETERS
QNOOEL
NPN
IS 100.000000E-18
.t*. S M L L SIGNAL BIAS SOLUTION TCnePULlURE = 27.000 DM: C
NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE

1 11 1.9285 ( 2) 2.7089 ( 3). 13.3540 ( 4 0.0000
I 5) 22.0000
VOLTACE SOUBCE CVRRENTS

NbHE CURRWT
VCC -1.616E-03
VS 0.000E100
TOTAL POIlER DISSIPATION 3.56E-02 WATTS
**" OPERATING W I N T INFORWTION TPJWERATURE = 27.000 DEG C
**** BIWIUl JONCTION TRANSISTORS
.- ~-
WC -1.06?2+01
VCE 1-14E+01
WA
DC 9.00E+01
/'a 4.92E-02
RPI 1.83E+03
RX 0.00E+00
RO l.OOE+IZ
CBE O.OOECO0
CBC O.OOE+OO
CBX O.OOE+OO
us 0.00E+00
B m M C -. 9.00E+01
?'I' 7.82E+17
**** AC ANALYSIS TUPFXATURE = 27.000 DEG C
Flgura 8.57 Aniiisis por rnedio d e PSpice de la coniiguraciirn rnediante divisor de voltaje de la iigura
8.56 con IS =valor irnplicito.
Capitulo 8 haisis a pequefia send del transistor bipolar

entonces se especifican como -10.6 V y 11.4 V, respectivamente, y la beta de dc es igual a la
beta en ac de 90. La transconductancia g,,, = I/r, y r', : 20.3 R. Entonces, la impedancia de
entrada es pr<,= (90)(20.3 R) = 1.827 kR o 1.83 kR como esti especificado mediante RPI. La
resistencia de salida esti listada como de I x lo'? R y la beta en ac es de 90 siendo FT (el
tiempo ideal de triinsito directo) (por las iniciales en ingles. Forward Transit) igual a 7.82 x
lo-'' s. De nuevo, algunos de 10s parimetros probablemente no tenpan a l g h significado pot
el momento. per0 alsunos son muy reconocibles y pueden resultar litiles durante la verificaci6n
de un diseiio o anilisis.
El siguiente anilisis en ac revela que la magnitud de V,,es de 334 mV para una ganancia de
voltaje de 334 comparado con una ganancia de 368.76 calculada en el ejemplo 8.2. El cambio
de fase es de 177.7' en l u p r de 180Qdebido a 10s elementos de capacitancia de la red. La
selection de una frecuencia mayor o el increment0 del nivel de capacitancia acercaria a1 cambio
de fase a 18OQ.
El efecto de cambiar I>a 5 x 1W15A se demostrari con claridad mediante la comda de la
figura 8.58. El nivel de V , ahora es de 3.0235 V comparado con 2.1 1 V para el ejemplo 8.2. El
nivel de Ices de 1.33 mA comparado con I .41 mA. y la ganancia de voltaje de ac ahora es de
350.4 en comparaci6n con 368.76 del ejemplo 8.2. Por lo general. se obtiene una mejora
definitiva cuando se comparan 10s resultados manuales y mediante el PSpice. Sin embargo, es
considerablemente mejor si se obtiene la soluci6n exacta en vez de la aproximada en el ejemplo
Voltage-Divider Bias - Configuration of Fig. 8.56ispecified IS)
...*.
tttt CIRCUIT DESCRIETION
*t******...t**,t**t****.t*t************.**************.****4***********
VCC 5 0 DC 22V
RBI 5 2 56K
RB2 2 0 8.2K
RE 1 0 1.5K
RC 5 3 6.8K
C1 4 2 lOUF
CE 1 0 2ODF
VS 4 0 AC lUV 0
Ql 3 2 1 QUODEL
.HODEL QUODEL NPN(BF=90 JSr5.E-15)
.OP
.AC LIN 1 lOKH lOKH
.PRINT AC W(3.0) VP(3,O)
.OFTIONS NOPAGE
QMODEL
NPN
ttl* SHALL SIGNAL BIAS SOLUTION TEIIPEPATURE - 27.000 DE6 C

( 1 2.0235 ( 2) 2.7039 1 3) 12.9280 ( 4) 0.0000
( 5) 22.0000

NAHE CURRENT
VCC -1.6793-03
VS O.OOOE+OO
TvTAL POWW DISSIPATION 3.693-02 WATTS
Figura 8.58 An6lisis por medio de PSpice de la confi~uracionmediante divisor de voltaje de la fisura
8.56 con IS = 5 x 10-15 A.
8.13 Anidisis por computadora

I)... OPERATING POINT INFOF3WTION TEXPERATURE = 27.000 UEG C
a'*' BIPOLAR JUNCTION TRANSISTORS
GH 5.16E-02
RPI 1.74E+03
RX 0.00E+00
CBE 0.00E+00
CBC 0.00E+00
CBX 0. OOE+OO
**** AC ANALYSIS TEMPERATURE = 27.000 DEG C
Figura 8.58 Continuacibn
8.2. En especial se observa que VBEabora es de 0.68 V, el cual se compara de manera muy
favorable con el valor fijo aproximado de 0.7 V Por tanto, para el analisis de pequeiia seiial
que se desarroll6 en este libro mediante el uso de PSpice, IS se especificari como 5 x 1W5 A.
AnAlisis del centro de disefio de PSpice para Windows

Ahora que se presentaron 10s movimientos bbicos para el desarrollo de la red sobre la malla
esquematica, la descripci6n actual se concentrari en las variaciones presentadas mediante el
anilisis de ac.
En la figura 8.56 se desarrolla la red empleando 10s esquemas, como se muestra en la
figura 8.59. Se obsewan la fuente de ac de 1 mV y el sfmbolo de la impresora en la terminal de
salida de la red.
Figura 8.59 Red de la figura 8.56 ' 82k

despuks de la aplicacibn de PSpice
para Windows. +
La fuente senoidal es una parte (New Part) que aparece en la librena source.slb como
VSIN. Al oprimir dos veces la fuente sobre el esquema aparece una lista de atributos que
deben seleccionarse. Para el ejemplo,
Capitulo 8 Anaisis a peque5a se5al del transistor bipolar

.... CIRC(iXT DESCRIPTION
w w .
R RE O R I OW1 1.Sk
BF 90
hT I
VAF 74 03
W -21
ISE 14UWME-IS
NE 1 307
.... SMALL SIGNAL BIAS SOLLTION TFAWUC4TLaE . 27 000 DEG C
NODE VOLTAGE NODE VOLTAGE YODE VOLTAGE SODE

VOLTAGE
VOLTAGE XX.UCE CUWS3'TS

NAME C W N T
TOTAL POH'UI DISSIPATlOW 3 ME-02 WATTS
Figura 8.60 Respuesta de salida para el anilisis en ac de la ligura 8.56.
Capitulo 8 Analisis a pequeaa senal del transistor bipolar

NAME QQI
MODEL Q2NaZ2-X
IB 1.99EdS
IC 1.31E-03
VBE
-- 6.m-01
MIC .I.WE+OI
VCE l.llE'OI
BET= 6.58EiOl
GM 5.MEM
WI 142E+O3
RX I.WE+OI
RO 6.a-
CBE 5.80E-ll
CBC Z.WE-I2
CBX 0.WEXM
U S 0.WEXM
BETMC 7I5EWI
FI I3zEUUL
.... AC ANALYSIS TEWEI~ATURE - Z 7 . W DEG C
Figura 8.60 Continuaci6n.
Se observa que 10s nodos listados tienen 10s mismos valores numericos que 10s que apa-
recen en la figura 8.56. Luego. siguen 10s parimetros del modelo BIT (BJT MODEL
PARAMETERS). 10s cuales indican el valor seleccionado de 90 para la beta dc y 5 x lo-"
para IS. Se proporcionan 10s niveles para 10s varios nodos: luego se igualan 10s valores que
aparecen con 10s puntos de observaci6n (VIEWPOINTS)de lafigura 8.56. El siguiente listado
de transistores bipolar es de uni6n BIPOLAR JUNCTIOK TRANSISTORS proporciona
una \,anedad de niveles de dc y de parimetros de la red. Se observa que ahorala beta de dc es
de 65.8 con la beta de ac de 7 I .5 en lugar del valor capturado de 90. La versi6n para Windows
ajusta la beta segun las condiciones de operacion. Por tanto. 10s resultados de ac seran un poco
diferentes de los obtenidos con antenoridad al emplear el modelo re.Si se requiriera una similitud
exacta. no se seleccionana el simbolo del transistor sin0 que se insertaria en la red el transistor
del modelo r<,con una fuente de corriente controiada y 10s niveles de resistores adecuados. La
respuesta en ac indica que la masnitud del voltaje ac de salida es dc 307.3 mV con un insuIo
de la fase de 177.9komparado contra 331.0 mV y 177.7' de la versidn para DOS de PSpice.
Los capacitores presentes crearon un cambio de fase menor a IS@.
Si se desea una impresi6n del voltaje de salida. puede utilizarse la opci6n Probe. El primer
paso consiste en regresar a la opci6n de analisis (Analysis) seguido por la selection de
inicializacion (Setup). Ahora se selecciona la opci6n (Transient) transitorio y se desactiva el
barrido (AC Sweep) reciin utilizada. Al oprimir dos veces la caja Transient. pueden hacerse
decisiones acerca del anilisis que debe desarrollarse. El period0 de la sefial aplicada de 10 kHz
es de 0.1 ms o 100 ps. La opcion del intervalo de impresi6n Print Step se refiere a1 intervalo
de tiempo entre la impresi6n o graficaci6n de 10s resultados del anilisis transitorio. Para el
ejemplo. se selecciona I p s para ofrecer 100 puntos por ciclo. El tiempo final (Final Time) es
el liltimo instante en que se calculari la respuesta de la red. La selecci6n es de 500 ps o 0.5 ms
para proporcionar cinco ciclos completes. Se eligi6 no impnmir el retardo (No-Print Delay)
8.13 Analisis por computadora

en 0 debido a que todos 10s capacitores se encuentran esencialmente en corto circuit0 a I0 kHz.
La liltima selecci6n es el interval0 maximo Step Ceiling que establece un valor maxim0 enue
10s calculos obtenidos para el sistema, que en este caso se fijaron en 1 ps. El tiempo entre 10s
calculos sera ajustado de manera internapor el paquete de programas para asegurar informaci6n
suficiente en 10s momentos en que la respuesta deseada cambie mas rapido de lo usual. Sin
embargo, nunca estara separado por un period0 mayor que el establecido en Step Ceiling.
Ahora se regresara a Probe Setup y se seleccionara la opcion Automatically Run Probe
After Simulation (ejecutar pmeba despues de la simulacion de manera automhtica). Al re,~ r e s a r
a analisis (Analysis) debe seleccionarse simulacion (Simulate) para establecer 10s datos
solicitados para la respuesta de Probe. No se puede ir de manera directa a Run Probe porque
alin no se ha establecido el archivo de datos. Una vez que se ha completado el analisis se activa
la opci6n trazar Trace seguida por la opcion Add (aiiadir) para "aiiadir" un trazo a la grifica.
Ahora aparecera una lista de opciones, y ya que se desea obsewar a1 voltaje de salida en el
colector del transistor, debe seleccionarse V(Q1:c). Debido a que no aparece en la lista que se
proporciona, se oprime en Alias Names (nombres ficticios) y aparecera una lista mayor donde
aparece V(Q1:c). Al seleccionarse aparece en el comando de rastreo (Trace Command) el
cual se activara mediante OK (figura 8.61).
figura 8.61 Voltajes de salida v, = v, para la red de la figura 8.59
El rango del eje y se seleccion6 automaticamente para mostrar con claiidad la forma completa de
la onda. Se muestran cinco ciclos completos de la forma de salida de la onda (con 100 puntos
de datos para cada ciclo) dentro del period0 de tiempo seleccionado de cinco pericdos completos de
la sefial aplicada. El valor entre 10s picos de la forma de onda es de aproximadamente 13.42 V -
12.81 V = 0.61 V, como resultado un valor de pic0 de cerca de 0.61 V 1 2 = 0.305 V = 305 mV, el
cual se encuentra muy cercano a1 valor impreso con anterioridad.
Si debe hacerse una comparacion entre 10s voltajes de entrada y de salida en la misma grifica.
puede utilizarse la opci6n &adin eje (AddY-Axis) y dentro de la selection del menli de graficaci6n
(Plot). Despues de seleccionarse, debe regresarse a1 comando Trace para utilizar la opcion ADD
(aiiadir) una vez mas. Esta vez puede procederse con la lista de Alias Names, la cual incluye
V(Vs:+) como una opci6n. Tomar esta opci6n dara por resultado las f o n a s de ondas de la figura
8.62, la cual incluye una escala para cada forma de onda a la izquierda de la gri$5ca.
Se aiiadieron 10s textos en 10s diagramas al elegir la opcion herramientas (Tools) de la lista
del menii seguido por la etiqueta (Label) y texto (Text). Una vez que se selecciona Text,
aparece una caja de diilogo que solicita el texto que aparecera en la grafica. Despues de teclear
Capitulo 8 A n a s i s a peqnena send del transistor bipolar

Figura 8.62 rc y v, para la red de la ligura 8.59.
Vs (contra) y oprimir la opcion OK, apareceri Vs en la pantalla y podra colocarse donde sea
necesario. De la misma manera se colocaron las etiquetas restantes en la grafica. Las lineas se
afiadieron a1 seleccionar otra vez la opcion Tools y luego la opci6n linea (line). Aparecera un
lapiz y utilizando la misma ticnica que la que se emplea para las lineas en 10s trabajos de arte,
pueden aiiadirse las lineas que se muestran. Se observa la relaci6n fuera de fase enue las dos
formas de onda y el hecho de que Vc se encuentra sohre un nivel dc de 13.1 V.
En caso de desear dos grificas por separado, puede seleccionarse la opci6n Plot y
seleccionar Add Plot (aiiadir grifica). Al seleccionarse apareceri otra grafica esperando que se
tome la siguiente selection por medio del regreso a la opcion Trace y Add de V(Vs:+) a pmir
de la lista de Alias. El resultado que se obtiene es el par de grificas de la fipura 8.63 que
ngUra 8.63 vo y v,corna graiicas por separado
8.13 Anilkis p a r computadora
-- -- --
presenta cada forma de onda de manera separada. Una vez m& se a5aden lac etiquetas Vs y Vc
utilizando la opci6n de berramientas (Tools).Sin embargo. d e k tenerse en cuenta que lac etiquetas
para la primera ,@ca deben ser capmadas antes de seleccionar la5 etiquetas para la s e ~ n d gzfica.
a
La liltima forma de onda que se muestra en la figura 8.64 demuestra el empleo de la
opci6n Cursor hajo el encabezado de herramientas (Tools). Al seleccionar Cursor y luego
Display (desplegar), apareceri una linea en el nivel de dc de 13.1 V. A1 oprimir el mouse.
apareceran una linea horizontal y una linea vertical que se intersecan sohre la curva. A1 oprimir
sobre la linea vertical y manteniendo oprimido el bot6n del mouse. puede moverse la linea
vertical sobre la forma de onda. Se observa en la caja Probe Cursor que se registra la ubicacion
de la intersection llamada A l . Si se mueve a1 valor pico, su valor es de 13.421 V y el elemento
del tiempo es de 75 ps. Al oprimir el bot6n derecho del mouse, aparece una segunda intersecciCln,
llamada A2, la cual tambien registra su ubicacion en la caja Probe Cursor. La informaci6n
restante en la tercera lfnea de la caja consiste en la diferencia entre las dos intersecciones sobre
10s ejes horizontal y vertical, respectivamente. Si se fija A2 al fondo de vc sera de 12.807 V a
I25 us (se debe observar la lfnea del fondo de la fisura 8.64). Por tanto la posici6n del cursor
indica la magnitud y tiempo de la localization de la seiial. lo cual puede ser muy conveniente
para una gran cantidad de aplicaciones. Obsirvense las etiquetas sobre la grafica a1 emplear la
opcion Tools-text. Puede obtenerse con facilidad al utilizar dos diferentes intersecciones.
F~gura8.64 Utilizaci6n de la opci6n Cursor sobre vcpara la red de la Ligura 8.59.
La introduction anterior fue relativamente breve debido a las restricciones de espacio y

prioridad, per0 su proposito se cumpli6 si ahora parece evidente la relativa simplicidad de la
aplicaci6n de PSpice paracalcular la respuesta apequeiia serial. Cuando el tiempo asilo permita,
deben leerse muy cuidadosamente 10s manuales para entender por completo el efecto de 10s
varios parhetros y las ecuaciones involucradas con el modelo PSpice. Esti disponihle una
versi6n comercial de PSpice que tiene un catilogo completo de transistores especificos en
memoria listos para ser utilizados por el paquete de programas PSpice. En otras palabras. el
archivo de entradapuede incluir la referencia a un transistor en particular y el paquete insertara
autom4ticamente 10s parametros que describan mejor al transistor para el analisis que se llevari
a cabo. Puede obtenerse informacion adicional respecto a la versi6n disponible en el mercado
Capitulo 8 W i i s a pequefia sefial del transistor bipolar

al escribir directamente a Microsim Carp. Ahora se compararael a d i s i s anterior con el anilisis
del ~nismocircuit0 utilizando ahora el lenyuaje BASIC.
BASIC
El prozrama BASIC de la figura 8.65 analizari la confiyuracion de palarizacion mediante
divisor de voltaje de la figura 8.56 con las caractensticas adicionales de que tambikn puede
proporcionar una solucidn en caso que una porci6n del resistor del emisor no presente desvio
y pueda tambien incluir 10s efectos de una resistencia fuente y de carya. La resistencia del
emisor se ha designado coma R E :en caso de no estar en desvio y R E ,en caso de tener desvio.
10 RE" f*'...*"*t'*f****f**~*,.,."***~~*ttttt***..~**..***
20 RUI PROGRAM 8.1

30 RE" *).**.*t.t*tttlt**t****tttL)tttt*t*t*****************
40 W T AC MtAlYSIS
50 R M USING re AND BETA PARAMETERS
60 R M +r~r.*~+~.+*~+*tt*tt*ttt**t*tt*t.*++
70 R M
100
. ~ CLS
.--.
110 PRINT "This program performs the ac calculations"
120 PRINT "for a BPr voltags-divider using the re and beta parameters."
130 PRINT
140 PRINT "Enter the follwing circuit date:.
. PRINT
- . .
150 ...
.. -
160 INPUT ""RB=";Rl
170 INPUT "RBZ=";RZ
180 INPUT "RC-";RC
190 INPUT "Unbypassed emitter rasistance, REl-";El
200 INPUT "Bypassed eaitter resistance, RE2=";Z2
210 PRINT
INPUT "Beta-*;BETA
INPUT "Supply voltage, VCC-";CC
INPUT "Load resistance, RLsm;RL
INPUT "Source resistance, RS-";RS
INPUT "Source voltage, VS-";VS
PR1NT:PRINT
M S U B 11200:RM Perform ac analysis
PRINT "The results of tha ac analysis are:"
PRINT
PRINT "Transistor dynamic resistance, re-";Re;
PRINT
IF CC-IE*(RC+El+E2)<=0 THEN PRINT "Circuit in Ion.
PRINT "Input impedance. Ri-*;RI;"oh.s"
PRINT "Output impedance, R ~ = ~ ; R O ; ~ o h m s ~
PRINT "Voltage-gain(n0-load), Av-";AV
PRINT "Current gain, Ai-";AZ
...- ..-
Dn7II.F
PRINT .Output VOltage(n0 load), V~r";VO;"volts~
PRINT
PRINT "Output voltago(under load), VL=.";VL;"volts*
.- - -DQTNT
..-..-
430 YW=CC-IE*(BETA/(BETA+~))*(RC+E~+EZ): R m m i m u m signal swing
-."
440 IF ABS(VL)>VH THEN PRINT "bUt m a x i m UndiSt0e9d Output iS";~;"voltS"
dC" -."
Nn
11200 R M Module to perform BJT ac analysis using re h e 1
11210 RB-Rl*(RZ/(Rl+RZ))
11220 RP=RC*(RL.I(RC+RL\I
&gum 8.65 Programa BASIC para el analisis en ac de una configuraciirn BJT.
8.13 Antdisis por computadora

This program performs the ac calculations
for a BTT voltage-divider using the re and beta parameters.
Enter the following circuit data:
RC-? 6.BE3
Unbypassed emitter resistance. REIS? o
Bypassed emitter resistance. 8 ~ 2 - 71.5E3
Supply voltage, VCC-7 22

Load resistance, RLn? 1 0 ~ 3
source resistance. RS-7 600
source voltage, VS-i-1~- j--
The results of the ac analysis are:

Transistor dynamic resistance. re- 19.24912 ohms
Input impedance, ~ i 1394.631
= ohms
Output impedance, Ro- 6800 ohms
Voltage-gain(no-low, AW-353.263
Current gain, Ai- 29.32569
Output voltage(no load), vo--.2469988 volts

Output voltagetunder load). V>-.1410231 volts
ngura 8.65 Continuacion
El modulo de las lineas 11210 a 11260 calcularan 10s parametros importantes para el
modelo de transistor de la figura 8.66 y llevaria a cabo el analisis requerido. Los pasos
secuenciales del modulo deben revisarse con cuidado y compararse con 10s calculos
desarrollados de forma manual (calculadora).
Flgura 8.66 Red analizada mediante el modulo que se extiende desde la linea 11210 a la llnea 11260
del programa BASIC de la figura 8.65.
Una ejecucion del programa con 10s valores de la figura 8.56 proporcionari 10s resultados
que aparecen al final de la figura 8.65. En particular, debe observarse la forma en que puede
escribirse el programa BASIC con objeto de proporcionar information acerca del sistema de
una manera clara. concisa, tabulada. El nivel de R, = R'/l bre = 1,394.63 R, el cual es diferente
a RI en la versi6n para DOS de PSpice debido a que RI incluye so10 la impedancia de entrade
de la configuraci6n del transistor @re). La ganancia sin carga es de 353.26, la cual se compara
favorablemente con 10s 334 que se obtuvieron al emplear PSpice. La ganancia de corriente de
4.9 x lo-?* A 0 A, es debida a la ausencia de una carga para definir la comente de salida. La
ausencia de una carga tambitn da por resultado que Av = A? xi
Capitulo 8 AnXisis a pequeiia seiial del transistor bipolar

9 8.2 Configuration de emisor comun con polarizacion fija PROBLEMAS
1. Para la red de la figura 8.67:
a) Deteminar Z, y Z,,.
b) Encontrar A, y A,.
c J Repetir el inciso o cuando r,, = 20 kR.
d) Repetir el inciso b cuando r,, = 20 kR.
& Figvra 8.67 Problemas 1. 21.
2. Calcular Vcc para la red de la fipura 8.68 para una ganancia de voltaje de A, = -200.
. .
Eigura 8.68 Problema 2.

* 3. Para la red de la fizura 8.69:
a) Calcular 1,. Ic y re.
b) Dereminar Z, y Zo.
c) Calcular Ax y A,.
d) Determinar el efecto de ro = 30 kR sobre A ) y A,
y-'fi
--C
2,
t10V
390 kQ /3=
ro =100
60 kI2
C 2,
F i r a 8.69 Problema 3.
Problemas
§ 8.3 Polarizaci6n mediante divisor de voltaje
a) Determinar r , .
b) Encontrar Z, y Z,,.
c) Encontrar A, y A,.
d) Repetir 10s incisos b y c cuando r;, = 25 kR
Figura 8.70 Problema 4. Figura 8.71 Problema 5.
5. Calcular Vcc para la red de la figura 8.71 si A; = -I 60 y ro = 100 kR.

6. Para la rcd de la figura 8 . 7 2
a) Determinar re.
b) Calcular V8 y Vc
C) Determinar Z, y A, = VJV,.
. 8.4 Configuraci6n de LC con

§
polarization en emisor

a) Detenninar re,
b) Encontrar Z, y Z".
C) Calcular A,. y A,.
d) Repetir 10s incisos b y c cuando r<,= 20 kn. Figura 8.73 Problemas i . 9.
Capitulo 8 M i s a pequena seid del transistor bipolar

8. CalcularREy Rg para la red de la figura 8.74 si A, = -10 y 5 = 3.8 R.Suponga que Zb = PRE
9. Repita el problerna 7 cuando Rt encuentre desvio. Compare 10s resultados.
* 10. Para la red de la figura 8.75:
a) Determinar re.
b) Encontrar Z, y Av.
C) CalcularA,.
Figura 8.74 Problema 8. Figura 8.75 Problema 10.

a) Deteminar r, y or,.
b) Encontrar Zj y 2".
C) Calcular A, y A,.
a) Determinar Z, y Zo.
b) EnconuarAu.
c) Calcular Vocuando V;= 1 mV
Rgura 8.76 Problema 11 F m 8.77 Problerna 12.
Problemas
a) Calcular I, e Ic.
b) Deteminar re.
c j Deteminar Z, y Zo.
d) EncontrarA" y A,.
2. Rgura 8.78 Problema 13.
8.6 Configuration d e b a s e comhn

. . a) Deteminar re.
b j Encontrar Z j y Z".
c) CalcularAvy A,.
* 15. Para la red de la figura 8.80, deteminar Ax y A,.
A
-5 v figura 8.80 Problerna 15
Capitulo 8 Anidisis a pequena send del transistor bipolar

3 8.7 Configuration con retroalimentacion en colector
16. Para la configuracion de retroalimentacion en colector de la figura 8.81:
a) Determinar r,.
b) Encontrar Z, y Z,. 12 V
C) Calcular A" y A,.
3.9 k.0
.---t
Figura 8.81 Problema 16. z,
* 17. Dados 5 = 10 R. P = 200, Av = 1 6 0 y A, = 19 parala red de la figura 8.82, determinar R,, R f y V,,.

a) Derivar la ecuacion aproximada para A,
b) Derivar la ecuacion aproximada para A,.
C) Derivar las ecuaciones aproximadas para Z, y Zo.
d) Dados Rc = 2.2 kR, R, = 120 kR, R, = 1.2 kR,P = 90 y Vcc = 10 V. calcular las magnitudes
de A , , A,, Z, y Z, utilizando las ecuaciones de los incisos n a c.
3 8.8 Confipracion con retroalimentacion de dc en colector

a) Determinar Z, y Zo.
b) EncontrarA, y A,.
9v
F~gura8.83 Problema 19.
Problemas
§ 8.9 Circuito equivalente hibrido aproximado
20. a) DadOs P = 120, ra = 4.5 n y ro = 40 R, trazar el circuit0 hibrido equivalente aproximado.
b) Dados h2*= 1 kR,h,<= 2 x 10". hfe = 90 y hoe = 20 ps, trazar el modelo re.
21. Para la red del problema 1:
a) Determinx re.
b) Encontrar hfey h,,.
c) EncontIar Z, y Z, utilizando 10s parametros hibridos.
d) CalcularAu y A, con 10s p a r h e n o s hibridos.
e) Dererminar Z y Zo cuando h,, = 50 @S.
f) Detexminar Av y A, cuando h, = 50 IJS.
g) Comparar las soluciones anteriores con aquellas del problema 1. (Nota: Las soluciones estan
disponihles en el apendice E en caso de no haberse llevado a cab0 el problema I.)
a) Determinar Z y Zo.
b) CalcularAvy A,.
C) Detetminar re y comparax Precon h,<.
Figura 8.84 Problemas 22.24.
* 23. Para la red de base comun de la figura 8.85:

a) Determinar Z, y Z,.
b) CalcularAv y Ai.
C) Determinar a, p, re y r,.
F w 8.85 Problema 23.
Capihllo 8 Andisis a pequena send del lransistor bipolar

§ 8.10 Modelo equivaleute hjblido completo
* 24. Repetir 10s incisos a y b del problema 22 cuando h , = 2 x 1 0 4 y compare 10s resultados.
* 25. Para la red de la figura 8.86. determinar:
a) 2,.
b) A,
C) A; = lollr
d) Z,.
Figura 8.86 Problerna 25
" 26. Para el arnplificador de base com~inde la figura 8.87, determinar:

a) 2,.
b) A,.
C) A).
dl 2".
§ 8.12 Solucion de problemas

* 27. Dada la red de la figura 8.88:
a) Detenninar si el sistema esti operando adecuadamente basindose en 10s niveles de pola~izacion
mediante divisor de voltaje yen las iormas de onda esperadas para vo y vE.
b) Determinar el motivo de 10s niveles de dc obtenidos y la raz6n por la que se obtuvo la forma de
onda para vo.
F~gura8.88 Problerna 27.
9 8.13 A n x i i s por computadora

28. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.6 (ejemplo 8.1) y solicitar el
nivel de Vo para V2= I mV.
b) Llevar a cab0 el analisis por medio de PSpice y comparar el resultado para Vocon lo5 resultados
obtenidos en el ejemplo 8.1
29. a) Escribir el archivo de entrada de PSpice para la red de la figura 8.13 (ejernplo 8.3) y solicitar
el nivel de Vo para V = 1 mV.
b) Llevar a cab0 el analisis por medio de PSpice y comparar el resultado para Vocon 10s resultados
obtenidos en el ejemplo 8.3.
30. a) Escribir el archivo de entrada de PSpice para lz red de la figura 8.25 (ejemplo 8.8) y solicitar
el nivel de V,, para Vj = 1 mV.
b) Llevar a caboel analisis por medio de PSpice y compararel resultado para Vocon 10s resultados
obtenidos en el ejemplo 8.8.
31. a) Escribir un programa en BASIC para calcular Z,, Zo. A v y A ipara la red de la figura 8.9
(ejemplo 8.2).
b) Llevar a cabo el analisis del inciso a y comparar contra 10s resultados obtenidos en el
ejemplo 8.2.
32. a) Escribir un programa en BASIC para calcular Zj, Zo, A,, y Aj para la red de la figura 8.13
(ejemplo 8.3).
b) Llevar a cab0 el analisis del inciso a y comparar contra 10s resultados obtenidos en el
ejemplo 8.3.
33. a) Escribir un programa en BASIC para calcular Zj, Zo,Av y A, para la red de la figura 8.25
(ejemplo %8).
b) Llevar a cab0 el analisis del inciso a y comparar contra 10s resultados obtenidos en el
ejemplo 8.8.
34. Mediante la utilizacion de PSpice para Windows. determinar la ganancia para la red de la figura
8.6. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida.
35. Mediante la utilizacion de PSpice para Windows, determinar la ganancia para la red de la figura
8.13. Utilice Probe para desplegar las formas de onda tanto de entrada como de salida.
36. Mediante la utilizaci6n de PSpice para Windows, determinar la ganancia para la red de la figura
8.25. Utilice Probe para desplegar las formas de onda tanto de entrada corno de salida.
'Nota: Los asteriscos indican problemas rn& diiiciies
Capitulo 8 An6k.i~a pequena senal del transistor bipolar

Anhlisis a pequeiia
seiial del FET
Los amplificadores con transistores de efecto de campo proporcionan una excelente ganancia
de voltaje aunada a la caractenstica de una alta impedancia de entrada. Ademas, se uata de
configuraciones de bajo consumo de potencia con un buen rango de frecuencia y tamaiio y peso
minimos. Los dispositivos J E T y el MOSFET de decrement0 pueden utilizarse para diseiiar
amplificadores que tengan ganancias similares de voltaje. Sin embargo, el circuito con MOSFET
decremental tiene una impedancia de entrada mucho mayor que una configuration JFET similar.
Mientras que un dispositivo BJT controla una gran corriente de salida (colector) par
medio de una coniente de entrada (base) relativamente pequeiia. el dispositivo FET controla
una comente de salida (drenaje) mediante un pequeAo voltaje de entrada (voltaje en la com-
puerta). Por tanto, el BJT generalmente es un dispositivo controlado por corrientc y el FET
un dispositivo controlado p o r voltaje, pero en ambos casos se observa que la corriente de
salida es la variable controlada. Debido a la caracteristica de gran impedancia de entrada de 10s
FET, el modelo equivalente de ac es mas sencillo que el utilizado por 10s BJT. Asi que
mientras el BIT tuvo un factor de amplificacion P (beta), el FET tiene un factor de
transconductancia, g,.
El FET puede utilizarse como un amplificador lineal o como un dispositivo digital en 10s
circuitos lo~icos.De hecho, el MOSFET incremental es muy popular en 10s circuitos digitales.
especialmente en 10s circuitos CMOS que requieren un consumo muy bajo de potencia. Los
dispositivos FET tambitn se utilizan en las aplicaciones de alta frecuencia y en las aplicacio-
nes de acoplamiento (interfases). La tabla 9.1. localizada al final del capitulo, muestra un
resumen de 10s circuitos FET a pequeiia sefial y sus f6rmulas asociadas.
Aunque la configuraci6n de fuente comfin es la mas popular a1 proporcionar una serial inver-
tida y amplificada, tambiin existen circuitos de drenaje comun (fuente-seguidor) que proporcio-
nan ganancia unitaria sin inversion, asi como circuitos de compuerta comun que proporcionan
ganancia sin inversion. Al igual que con 10s amplificadores BIT, las caractensticas importantes
del circuito que se describen en este capitulo incluyen la ganancia de voltaje. la impedancia de
entrada y la impedancia de salida. Debido a la muy alta impedancia de entrada, la coniente
de entrada por lo general se asume de 0 pA y la ganancia de corriente es una cantidad indefinida.
Mientras que la ganancia de voltaje de un amplificador FET es casi siempre menor que la obteni-
da al utilizar un amplificador BJT, el amplificador FET proporciona una impedancia de entrada
mucho mayor que lade la configuraci6n de un BJT. Los valores de la impedancia de salida son
comparables tanto para 10s circuitos BJT como para 10s FET.
Las redes de amplificadores FET tambitn pueden analizarse mediante el empleo de pro-
gramas de computadora. Al utilizar PSpice puede llevarse a cab0 un anilisis en dc para obtener
las condiciones de polarizacion del circuito y un anrilisis en ac para calcular la ganancia de
voltaje a pequeiia sefial. Al utilizar 10s modelos de transistores de PSpice se puede analizar el
circuit0 empleando 10s modelos especificos de transistores. Por otro lado, es posible desarro-
llar un programa utilizando un lenguaje como el BASIC que puede realizar tanto el analisis de
dc como el de ac y proporcionar 10s resultados en un formato muy especial.
9.2 MODEL0 DE PEQUENA SENALDEL FET

El analisis en ac de una confignracion FET requiere que se desarrolle un modelo de pequeiia
seiial. Un componente muy importante del modelo hari evidente que un voltaje de ac aplicado
a las terminales de entrada de la compuerta a la fuente controla el nivel de comente del dre-
naje a la fuente.
El voltaje de la compuerta a la fuente ~ 0 n h . o hla com'ente deldrenaje a la fuente
(canal) de un FEZ
En el capitulo 6, se indic6 que un voltaje en dc de la compuerta a la fuente controlaba el
nivel de la comente de drenaje mediante una relaci6n conocida como la ecuaci6n de Shockley:
I, = IDSs(l - VGS /VP)?.El carnbio en la comente del colector que se ohtendra de un carnbio en
el voltaje de la compuerta a la fuente se puede determinar utilizando el factor de trans-
conduckncia g, de la siguiente manera:
El prefijo trans (o tras) que se aplica a gm en la terminologia indica que se establece una
relaci6n entre las cantidades de salida y de entrada. Se seleccion6 la palabra raiz conducrancia
debido a que gm se determina por la relaci6n del voltaje a la comente, similar a la relacirin que
define la conductancia de un resistor G = 1/R = IIV.
. .
A1 despejar g m en la ecuacion (9.1) se tiene:
Si ahora se examinan las caracteristicas de transferencia de la figura 9.1. se encuentra que gm

es en realidad la pend'iente de las caracteristicasen el punto de operation. Esto es,
A1 seguir la curvatura de las caractensticas de transferencia, resulta bastante claro que la

pendiente, y por tanto gm, se incrementa cuando se pasa d e s k Vp a IDSS 0 , dicho en otras
palabras, cuando VGSse acerca a 0 V, se incrementa la magnitud de gm.
Figura 9.1 Definici6n de g, utilizando

la caracteristica de transierencia.
Capitulo 9 Anuisis a pequefia send del FET

La ecuacion (9.2) indica que g, puede detenninarse en cualquier punto Q sobre las carac-
tensticas de transferencia con solo seleccionar un increment0 finito en V,, (o en I,) cercano a1
punto Q y luego encontrar el cambio correspondiente en ID (o V,, respectivamente). Los
cambios que se obtienen en cada cantidad se sustituyen despub en la ecuaci6n (9.2) para
calcular g,,.
Determinar la magnitud de g, para un JFET con IDSS = 8 mA y Vp = 4 V en 10s siguientes EJEMPLO 9.1
puntos de polarizaci6n.
a) VGS = -0.5 V.
5) v,, = -1.5 v.
C) VGS=-2.5V.
Las caractensticas de transferencia se generaron como en la figura 9.2 a1 utilizar el procedi-

miento definido en el capitulo 6. Cada punto de operaci6n se identifica posterionnente y se
dibuja una linea tangente a travts de cada punto para reflejar mejor la pendiente de la curva de
transferencia en esta region. Luego se selecciona un increment0 adecuado para VGSpara refle-
jar una variaci6n a cualquier lado de cada punto Q. Entonces se aplica la ecuaci6n (9.2) para
determinar gm.
2.1 mA
a) g, = -
"D -
= - 3.5 mS
4 0.6 V
Puede obsemarse la disminucion en gm cuando VGS Se aproxima a Vp.
1
VP -
-3
1.ov
-2 -I
Figura 9.2 Cilculo de gmen diferentes
puntos de polarizacion.
Definicion matematica de g,,,

El procedimiento grafico descrito esta limitado por la exactitud de la grbfica de transfe-
rencia y el cuidado con que pueden determinarse 10s cambios en cada cantidad, pero en-
tonces puede tornarse un problema engorroso. Un mttodo alternativo para calcular gm
9.2 Modelo de pequefia senal del FET

utiliza un enfoque empleado para encontrar la resistencia ac de un diodo en el capitulo 1,
donde se estableci6 que
La derivada de una funcidn en un punto es igual a la pendiente de la linea tnngente
dibujada en dicho punto.
Si se toma la derivada de ID respecto a VGs (calculo diferencial) utilizando la ecuaci6n de
Shockley, es posible derivar una ecuaci6n para gmde la siguiente manera:
Y (9.4)
donde I V p1 denota la magnitud, so10 con objeto de asegurar un valor positivo de g,.
Ya se mencion6 que la pendiente de la curva de transferencia es un miximo cuando V,, =
0 V. Sustituyendo VGS= 0 V en la ecuacion (9.4) se obtiene la siguiente ecuaci6n del valor
maximo de g, para un JFET, en el cual se han especificado IDss y V p
donde el subindice 0 que se afiadi6 recuerda que se trata del valor de g, cuando VGs= 0 V.
Entonces la ecuaci6n (9.4) se convierte en
EJEMPLO 9.2 Para el JFET que tiene las caracteristicas de transferencia del ejemplo 9.1,
a) Encontrar el valor miximo de g,.
b) Encontrarel valor de g, en cadapunto de operacion del ejemplo 9.1 utilizando la ecuacion
(9.6) y comparar con 10s resultados grhficos.
Solueion
*IDss 2(8mA)
a) gm0= -- -- = 4 mS (miximo valor posible de g,)
ivPl 4v
b) Cuando VGs= 4 . 5 V,
g, = gd - F] = 4 mS [; -
4.5v
= 3.5 mS (contra 3.5 mS de la
solucion grhfica)
Capttulo 9 AnXiis a pequeiia send del FET

Cuando VGS= -1.5 V
gm = gmo [l - F] = 4 mS - --]
-1.5 V
3 V
= 2.5 niS (contra 2.57 mS de la
solucion grafica)
Cuando VGS= -2.5 V.
-2.5 V
= 1.5 mS (contra 1.5 mS de la
solucion grdfica)
Los resultados del ejemplo 9.2 de hecho son lo suficientemente cercanos como para vali-
dar la ecuaci6n (9.4) a (9.6). para usos en el futuro cuando se requiera gm.
En las hojas de especificaciones,gmse proporciona como )r,donde la y indica que es pane
de un circuit0 equivalente de admitancia. La f significa que es un parametro de transferencia
directa ~onvard) y la s revela que esti conectada con la terminal de la fuente (source).
En forma de ecuacidn,
Para el JFET de la figura 5.18, yfs esti en el rango desde 1000 a 5000 CISo de 1 a 5 mS,
( )-
Debido a que el factor 1 -: de Is ecuacibn (9.6) es menor que I para eualquier valor
de & diferente de 0 V, la magnitud de g , se reducira mientras VGSse aproxime a V, 5. la rela-

Vcs se increments en magnitud. Cuando VGs= V,, gm= gmO(l- 1 ) = 0. La ecuacion (9.6)
ci6n -
,I
"P
define una linea recta con un valor minim0 de 0 y un valor maximo de gmcomo se muestra en
la grafica de la figura 9.3.
La figura 9.3 tambikn indica que cuando VG,es igual a la mitad &I valor de estrechamiento,
gmtendra unicamente la mitad del valor rnAximo.
Graficar gmen funcibn de VGSpara el JFET de 10s ejemplos 9.1 y 9.2. EJEMPLO 9.3
Solucion
Ohservese la figura 9.4.
9.2 Modelo de pequefta se~ialdel FET 419

Impacto de I, sobre gm
Puede derivarse una relaci6n matemitica entre g, y la corriente de polarizaci6n IDal obsemar
que la ecuacion de Shockley puede escribirse de la siguiente manera:
Al sustituir la ecuaci6n (9.8) en la ecuaci6n (9.6) se obtiene
Al utilizar la ecuaci6n (9.9) para determinar g, para algunos valores especificos de ID, 10s
resultados son
EJEMPLO 9.4 Graficar g m en funci6n de ID para el JFET de 10s ejernplos 9.1 a 9.3
Soluci6n
Ver figura 9.5.
Capitulo 9 Anblisis a p e q u e serial

~ del FET
Flgura 9.5 Crifica de g, en luncion de iDpara un JFET con IDS = 8 mA y V,,= -4V.
Las grdficas de 10s ejemplos 9.3 y 9.4 revelan con claridad que 10s valores mas altos de g,
se obtienen cuando VGSse aproxima a 0 V e ID a su valor maximo de IDss
lmpedancia de entrada Zidel FET

La impedancia de entrada de todos 10s FET disponibles en el mercado es lo suficientemente
grande para suponer que las tenninales de mtrada son similares a un circuito abierto. En forma
de ecuacion,
Asi como para un JFET un valor practico de 109 Q (1000 M a ) es un valor caracteristico,
un valor enue 10'2 y 10'5 R es tfpico de 10s MOSFET.
lmpedancia de salida Z, del FET

La impedancia de salida de 10s FET es similar en magnitud a la de 10s BJT convencionales. En
las bojas de especificaciones de 10s FET la impedancia de salida aparecera nonnalmente como
yo, con las unidades de pS. El parbetro yo$es un componente de un circuito equivalente de
admitancia y el subindice o significa un parhetro de salida de la red (output) y s la terminal
fuente (source) a la cual esth asignada en el modelo. Para el J E T de la figura 5.18, yOstiene un
rango entre 10 y 50 pS o 20 W1 (R = 1/G = 1150 pS) y 100 kC2 ( R = 1/G = 1/10 pS).
En forma de ecuacidn,
I Z,
d
(FET)= r, = -
(
Con base en la figura 9.6 puede definirse la impedancia de salida como la pendiente de la
curva horizontal caracterfstica en el punto de operation. Mientras mas horizontal sea la curva,
mayor sera la impedancia de salida. Cuando la curva es perfectamentehorizontal, se tendra la
situaci6n ideal pues sera la impedancia de salida (un circuito abierto) infinita; esta es una
aproximacion que se utiliza a menudo.
En forma de ecuacibn,
9.2 Modelo de pequena s e w del FET

V, = constante en -1 V
"cs
Punto Q -1 v
"'
;\ UD
A"DS
-2 v
Rgura 9.6 Definicion de r,, utilizando las caracteristicas de drenaje del FET
Obstrvese que a1 aplicar la ecuaci6n (9.12) el voltaje VGSpennanece constante cuando se

calcula r,. Esto se logra dibujando una linea recta aproximada a la linea V,, en el punto de
operation. Luego se selecciona un AVDs o AID y se mide la otra cantidad para utilizarse en la
ecuaci6n.
EJEMPLO 9.5 Determinar la impedancia de salida para el FET de la figura 9.7 para VGs = 0 V y If,, = -2 V
cuando VDs = 8 V.
Flgum 9.7 Caracteristicas del drenaje de uso para calcular rd en el ejemplo 9.5,
Para VGs = 0 V se dibuja una linea tangente y se selecciona AVD, como de 5 V y asi se obtiene
un AID de 0.2 mA. Sustituyendo en la ecuaci6n (9.12),
Para VGs= -2 V se dibuja una linea tangente y se selecciona AVDs como de 8 V y asi se obtiene
un AID de 0.1 mA. Sustituyendo en la ecuaci6n (9.12),
Capitulo 9 AnNiis a pequefm sefial del FET

lo cual muestra que rd sf cambia entre una region de operaci6n y la otra, y que comunmente se
, (mas cercanos a 0 V).
presentan 10s valores m h pequeiios en 10s niveles bajos de, .V
Circuito equivalente en ac del FET

Una vez presentados y discutido 10s parametros importantes de un circuito equivalente de ac,
puede constmirse un modelo para el transistor FET en el dominio de ac. El control de 1, me-
diante VpAse encuentra incluido coma una fuente de comente g,Vs, conectada desde el drenaje
a la fuente como se muestra en la figura 9.8. La fuente de comente tiene su flecha apuntando
del drenaje hacia la fuente para establecer un cambio de fase de 180' entre los voltajes de sali-
day de entrada como sucederi con la operaci6n real.
-
Fsgura 9.8 Circuito para equivalente S 0 -I 0 S
de ac del FET.
La impedancia de entrada esti representada por el circuito abieno en las terminales de

entrada y la impedancia de salida por medio del resistor rd desde el drenaje hacia la fuente.
ObsCrvese que el voltaje fuente se representa ahora mediante VrT(subindices en minuscula)
para distinguirlo de 10s niveles dc. Ademas. la comente es comun tanto para 10s circuitos de
entrada como de salida, mientras que las terminales de la compuerta y el drenaje solo estan en
"contacto" mediante la fuente de comente controlada g,Vps.
En las situacionesdonde se ignora rd (se supone que es lo suficientemente , m d e respecto a
10s otros elementos de la red como para aproximarla por medio de un circuito abieno), el circuito
equivalente es una fuente de comente cuya magnitud se controla por medio de la seiial Vp,y el
parametro gm. el cual claramente representa un dispositivo controlado por voltaje.
Dados yfs = 3.8 mS e yo$ = 20 pS, dibujar el modelo en ac del FET. EJEMPLO 9.6
Solucion
lo cual da por resultado el modelo equivalente en ac de la figura 9.9.
G-
S
o + va, +TlD
- S
ngun 9.9 Modelo para equivalente de ac del FET para el ejemplo 9.6.
9.2 Modelo de pequefia sefial del FE'I
- - - - - -
9.3 CONFIGURACION DE POLARIZACION
FlJA PARA EL JFET
Ahora que se ha definido el circuito equivalente para FET, se investigaran una sene de confi-
guraciones de E T bisicas a pequeiia serial. El metodo sera similar al analisis en ac de 10s
amplificadores BJT acompaiiados de una determinaci6n de 10s parimetros importantes de Z,,
Zoy A" para cada configuraci6n.
La configuracion de polarizacionfija de la figura 9.10 incluye 10s capacitores de acopla-
miento C, y C2 que tienen por objeto aislar el arreglo de polarizaci6n de la serial y carga
aplicados; se consideran como cortos circuitos equivalentes para el analisis en ac.
v*4
---
2:
,
c,
-
II+~"" -
1
ijL
+ vm
=a
Figura 9.10 Configuration JFET con polarizaci6n fija.
Una vez calculados 10s niveles de g , y r, a partir del arreglo de polarizaci6n de la hoja de
especificaciones, o de las caractensticas, el modelo equivalente en ac puede sustituirse entre
las terminales adecuadas como se muestra en la figura 9.11. Ambos capacitores tienen el equi-
valente de corto circuito porque la reactancia Xc = 11(2@C) es pequeiia comparada con 10s
otros niveles de impedancia de la red, y las batenas VGGy VDDse hacen cero volts mediante un
corto circuito equivalente.
Bate"= V, Bateria VDDreemplazada

reemplazada mediante / mediante un cono
un corto circuit0
T - 1
circuilo
F m 9.11 SustituciBn del circuito equivalente del JFET en la red de la figura 9.10.
Luego se redibuja con cuidado la red de la figura 9.1 1 como se muestra en la figura 9.12.
Se observa la polaidad definida mediante V , la cual define la direcci6u de g,,,V8,. Cuando Vpr
g!
es negative, la direction de la fuente de comente se invierte. La seiial aplicada se representa
mediante V, y la serial de salida a travks de R, se representa mediante Vo.
Zi: La figura 9.12 revela con claridad que
(9.13)
debido a la equivalencia de circuito abierto en las terminales de entrada del J E T .
Capitulo 9 A n X i a pequena send del FET

Figura 9.12 Redibujo de la red de la figura 9.1 1
Zo: Al hacer Vj = 0 V como se requiere debido a la definicidn de Z, V?.,se hari 0 V

tambien. El resultado es gn,Vxs= 0 mA y la fuente de corriente puede reemplazarse medirnte un
circuit0 abierto equivalente. como se muestra en la figura 9.13. La impedancia de salida es
Si la resistencia r,. es suficientemente grande (por lo menos lo:]) comparada contra RD, a
menudo puede aplicarse la aproximacidn r, 11 RDs RDy
A": Resolviendo Vo en la figura 9.12. se encuentra
de ral forma que
I ; Av=-=-g R
r, L I OR,
Relaci6n de la fase: El signo negativo en la ecuaci6n obtenida para A , revela con clan-
dad un cambio de fase de 180° entre 10s voltajes de entrada y de salida.
9.3 Configuration de polarizaci6n fija para el JFET

gm
EJEMPLO 9.7 La configuracidn de polarizaci6n fija del ejemplo 6.1 tuvo un punto de operacidn definido
mediante VGSQ = -2 V e ID, = 5.625 mA con IDSS= 10 mA y V p= -8 V. Se redibuja la red segun
la figura 9.14 con una sefial aplicada V;. El valor de yo$se proporciona como 40 $ 3 .
a) Determinar gm.
b) Encontrar r,,.
C) Determinar Zr
d) Calcular Zo.
e) Determinar la ganancia de voltaje A?.
f) DeterminarAvignorando 10s efectos de r,,
I,, = 10 mA
-
+ v,=-sv
v,
2v
Figura 9.14 Configuracibn JFET para el ejemplo 9.7.
f) A" = -g,RD = -(1.88 mS)(2 kR) = -3.76

Como se demostrd en el inciso (0,se obtuvo una relacidn de 25 kQ : 2 Wl = 12.5 : 1 entre
rd y RD en una diferencia del 8% en la solucibn.
9.4 CONFIGURACIONDE AUTOPOLARIZACION

PARA EL JFET
Rs con desvio
La configuracion de polarizacidn fija tiene la desventaja de necesitar dos fuentes de voltaje dc. La
configuracidn de auropolarizacion de la figura 9.15 requiere s610 de una fuente para establecer
el punto de operacidn deseado.
Capitulo 9 Anfdisis a pequena enal del FET

4 - 1
5 Rgun 9.15 Configuracihn JFET con autopolarizacion.
El capacitor Cs a traves de la resistencia de la fuente es un cono circuito equivalente para

dc, lo cual permite que R, defina el punto de operacibn. Bajo condiciones de ac el capacitor
asume el estado de corto circuito y hace "corto circuito" en los efectos de R,. Si se deja en ac,
se reduciri la ganancia segun se muestra a continuation.
El circuito equivalente a JFET se establece en la figura 9.16 y se redibuja con cuidado en
la figura 9.17.
Rgura 9.16 Red d e la figura 9.15 d e s p u t s d e la sustitucihn del circuito equivalente d e a c para el JFET
- 1 - S 1 -
0 0
- 1
Figura 9.17 Redibujo de la red d e la figura 9.16.
Debido a que la configuracion que se obtiene es la misma que aparece en la figura 9.12, las
ecuaciones resultantes para Zi,
2, y Av s e r h las mismas.
zi:
9.4 Configuraci6n de autopolarizacion para el JlXT

< , Z I OR"
Relacion de la fase: El signo negativo en las soluciones para A, de nuevo indica un

cambio de fase de 18C" mtre Viy Vo.
R, sin desvio
Si se elimina Cs de la figura 9.15, la resistencia Rs sera p m e del circuito equivalente de ac,
como se aprecia en la figura 9.18. En este casano existe una manera obvia de reducir la red con
objeto de bajar su nivel de complejidad. A1 determinar 10s niveles de Zi, Zoy Av,es necesario
s e r muy cuidadoso con la notaci6n, las polaridades y la airecci6n definidas.
Fwra 9.18 Configuraci6nJFET con autopolarizaci6n incluyendo 10s efectos de R,.
Zi: Debido a la condici6n de circuito abierto enue la compuena y la red de salida, la

entrada permanece de la siguiente manera:
Z: La impedancia de salida esta definida mediante
A1 hacer V j= 0 V en la figura 9.18 se obtiene el circuito que se muestra en la figura 9.1 9, debido
a que la terminal de la compuerta y la tierra estaran con el mismo potential. En otras palabras,
establecer el voltaje a t1av6s de R , igual a 0 V es como "cortar" 10s efectos de R,.
Capitulo 9 AnWiis a pequeaa seial del E T

Figura 9.19 Determinacihn deZ, para la
+ L
-i
-
corlfieuracidn JFET con autooolarlzacihn
lncluyendo 10sefectos de Rs y r,.
El voltaje V oesti definido mediante

v = - IDR D
con ,. = -lnRo5
V,,?
El voltaje a travis de r, puede encontrarse a1 aplicar la ley de voltaje de Kirchhoff de la

siguiente manera:
-Vq,? + vr" - V<,= 0
0 vr,,= <", + vss
A1 aplicar la ley de coniente de Kirchhoff en el nodo a.
1" + 1" = "+ g,'/,>
de manera que
Para r, 2 lo(,?, + R,), pueden ignorarse 10s efectos de rd;por tanto,
r d 2 iO(R, +RJ
A : Para la red de la f i ~ u r a9.18. la aplicaci6n de la ley de voltaje d e Kirchhoff sobre el

circuit0 de entrada tendra como consecuencia:
v, - VXS- V R ,= 0
0 v,>= v, - '"RS
9.4 Configuracibn de autopolarizacion para el JFET
El voltaje a travis de r, empleando la ley de voltaje de Kirchhoff es
de manera que una aplicacion de la ley de voltaje de Kirchhoff dara
A1 sustituir la V,, de aniba y sustituyendo Vo y VR, se tiene
de mod0 que
Entonces el voltaje de salida es
De nuevo, si rd 2 10(RD+ Rs),
Relacion de la fase: El signo negativo en la ecuaci6n (9.26) indica que existira un cam-
bio de fase de 180" entre Vi y Vo.
EJEMPLO 9.8 La configuraci6n de autopolarizacion del ejemplo 6.2 tiene un punto de operaci6n definido
mediante VGSp = -2.6 V e ID = 2.6 mA con ID, = 8 mA y Vp = -6 V. La red se redibuja segun
la figura 9.20 con una seiial Paplicada de Vc El valor de y_ esti dado como 20 pS.
a) Deteminar gm.
b) Encontrar r&
C) EncontrarZr
d) Calcular Zocon y sin 10s efectos de rd.Comparar 10s resultados.
e) Calcular A" con y sin 10s efectos de rd.Comparar 10s resultados.
Capitulo 9 An&Ilsisa pequena se5al del FET

Figura 9.20 Red para el ejemplo 9.8
(-2.6 V)
S,, = S,"
(1 - -
1 = (
2.67 mS 1 - -=
(-6,))
1.51 mS
C) Zj = RG = I MR
d) Con r,:
Sin r,:
Si se revisa la condici6n rd 2 10(RD+ R,) se encontrara que ya esta satisfecha. Esto es,
50 kR 2 lO(3.3 kS2 + 1 kR) y 50 kQ 2 43 kR se satisface, indicando que rd tendra el
minimo impact0 sobreZo. Los resultados indican que asies. Tambitn se observa que Z, no
es igual a R,, la cual es una suposici6n que a menudo se aplica de manera incorrecta. En
este caso, el nivel correct0 es menor que la mitad del valor definido solamente por RD.
e) Con r,:
9.4 Configuraci6n de autopolarizacion para el JFET

~ ~~
Sin r,:
Como antes, el efecto de I - fue

~ minimo debido a que la condicibn r, 2 10(R, + R,) se
cumplio.
La ganancia tipica de un amplificador JFET es menor qus la que nonnalmente se encuen-
tra para 10s BJT de configuraciones sirnilares. Sin embargo. debe tenerse en cuenta que 2, es
varias veces mayor que la Zi tipica d e un BJT. lo cual tendri un efecto muy positivo sobre la
ganancla total de un sistema.
9.5 CONL~GURACIONDE DIVISOR DE VOLTAJE

PARA EL JFET
La configuracibn de divisor de voltaje para 10s BJT tambien pucde aplicarse a 10s JFET, como
se demostro en la fisura 9.2 1.
t--4 1:.
1, q, - =,,
-
- 7
Figura 9.21 ConfiguraciOn JFET mediante divisor
de voltaje.
+.I susrituir el modelo equivalente de ac para el IFET se obtendri La confieuraci6n de la

figura 9.22. Reemplazando la fuente V,, por un corto circuit0 equivalente conectado a tierra
una terminal de R , y RD. Debido a que cada red tiene una tierra comlin. R , queda en paralelo
con R,. como se muestra en la figura 9.23. R, tambien puede conectarse a la tierra. pero en el
circuiio de salida a traves de r,. La red equivalente en ac que se obtiene ahora tiene el formato
bisico de alguna de las redes ya analizadas.
Figura 9.22 Red de la figura 9.21 bajo condiciones de ac. Rgura 9.23 Redibujo de la red de la figura 9.22.
432 Capihllo 9 Anilisis a pequeiia senal del FET

Zi: R , y Rz estin en paralelo con e! cual se obtiene el equivalente de circuito abierto
del JFET
(9.28)
Zo: A1 hacer V , = O V se fijarlin Vcs y g,,,Vss cero y
Para r,, 2 I OR,.
i-1
Z,, s R,
A ="=
v 11
-gn,Vqs(rd R,,)
de modo que
' v "<
Se ob5erva que \as ecuaciones para Z,, y A, son \as mismas que \as o b t e n i h pp;lra \as
configuraciones de polarizacion fija y autopolarizaci6n (con R , en desvio). La unica diferencia
es la ecuacion para 2, que ahora es sensible a la combinaci6n en paralelo de R , y R2.
9.6 CONFIGURACIONFUENTMEGUIDOR
(DRENAJE COMUN) PARA EL JFET
El equivalente a JFET de la configuracion emisor-seguidor BJT es la configuracion fuente-
seguidor de lafigura 9.24. ObsCrvese que la saiida se toma de la terminal de la fuente y cuando
se reernplaza la fuente dc por su corto circuito equivalence el drenaje se conecta a tierra (de ah<
la teminologia de drenaje comun).
p Vnn
C!
C
Rs Z,
- = FIgura 9.24 Configuracson J E T fuente-seguidor.
9.6 Configuracion fuente-seguidor(drenaje comun) para el JFET

A1 sustituir el circuito equivalente del JFET se tiene la configuracion de la figura 9.25. La
fuente controlada y la impedancia interna de salida del JFET se encuentran en tierra en una
terminal y a RS en la otra junto con Vo a traves de Rs Debido a que g,Vgs, rd y RS estan
conectados a la misma terminal y tierra, se pueden reemplazarpor el circuito en paralelo que se
muestra en la figura 9.26. La fuente de comente invirti6 su direccion, pero VgAaun esta defini-
da entre las terminales de la compuena y la fuente.
Figura 9.25 Red de la figura 9.24 despuks de la sustituci6n Fngura 9.26 Redibujo de la red de la figura 9.25
del modelo equivalente d e ac para el JFET.
Zi: La figura 9.26 indica con claridad que Zj esta definida por
2 : Al hacer Vt = 0 V da por resultado que la terminal de la compuena se conecte direc-

tamente a la tie11.a como se muestra en la figura 9.27. El hecho de que tanto V,, como V,, se
encuentren a traves de la misma red en paralelo da por resultado Vo= -VR,.
+1 1 1 -
o F i n 9.27 Determination de Za para
-
I la red de la figura 9.24.
Al aplicar la ley de comente de Kirchhoff en el nodo a,
El resultado es
Capitulo 9 AnMisis a pequena sefd del FET

la cual tiene el mismo formato que la resistencia total de las tres resistencias en paralelo. Por tanto.
(9.34)
Para r, 2 IOR,.
A: El voltaje de salida Vo se encuentra determinado mediante
V, = g,V,,(rd ll R,)
y a1 aplicar la ley de voltaje de Kirchhoff alrededor del perimeuo de la red de la figura 9.26 se
obtiene
y. = VXS+ V"
Y V8, = v; - v,,
de manera que V, = g,(v; - vo)(rd R ~ ) 11
o Vo = g,V,(r, 11 RS) - gmV,(rd 11 R,)
Y Vo[l + 11
gm(rd Rs)l = gmV,(rd Rs) 11
de modo que
En caso de ausencia de r, o en el caso de r, 2 IOR,,
1 + g,R,
r, S IOR,
Debido a que el denominador de la ecuacidn (9.36) es mayor que el numerador por un factor de
uno, la ganancia nunca puede ser igual o mayor a uno (como se enconud en la red BJT emisor-
seguidor).
Relacion de la fase: Debido a que A" de la ecuacion (9.36) es una cantidad positiva, Vo
y Vi se encuentran en fase para la configuracidn JFET emisor-seguidor.
Un anaisis dc de la red fuente-seguidor de la figura 9.28 dari VGs =, -2.86 V e IDQ = 4.56 mA. EJEMPLO 9.9
a) Determinar gm.
b) Encontrar ra
C) Determinar Zr I,,= 16mA
-
d) Calcular Zo con y sin r,. Comparar 10s resultados. vp=4v
e) CalcularAvcon y sin ra Comparar 10s resultados. ~,=25@
0
Figura 9.28 Red para el analisis del ejemplo 9.9. F
9.6 Configuration fuente-segnidor(drenaje comb) p a eel JFET

d) Con r,:
lo cual revela que Z,] a menudo es relativamente pequeiia y se calcula bhsicamente me-
diante llg,.
Sin r,:
lo cual indica que r, por lo general tiene poco impacto sobre Z<,
e) Con r,:
lo cual es menor que 1 como se predijo antes

Sin r .:
lo cual indica que r, casi siempre tiene poco impacto en la ganancia de la confi~uraci6n.
9.7 CONFIGURACION DE COMPUERTA

COMUN PARA EL JFET
La dltima coniiguraci6n JFET que se analizara con detalle es la configuraci6n de compuerta
comun de la figura 9.29, la cual es paralela a la coniiguraci6n de base comdn utilizada con 10s
transistores BIT.
Al sustituir el circuit0 equivalente JFET se obtendri la fieura 9.30. Observese la necesi-
dad constante de que la fuente controlada g,V,?, este conectada del drenaje a la fuente con rd en
paralelo. La aislaci6n entre 10s circuitos de entrada y de salida obviamente se ha perdido debi-
do a que la terminal de la compuerta ahora se encuentra conectada a la tierra comdn de la red.
Ademis, el resistor conectado entre las terminales de entrada ya no es RG sin0 el resistor RS
conectado de la fuente a la tierra. TambiCn se puede ver la localization del voltaje controlador
V?,y el hecho de que aparece directamente a travis del resistor Rs.
Capitulo 9 Anfdisis a pequefia sehl del FET

cI
t
4
1 u
~l,:~!~o
", z,
--t Rs
-v,
2:
"DD - -
0
Figura 9.29 Configuraci6n JFET de compuerta cornfin.

*
T
Figura 9.30 Red de la fisura 9.29 despu6-s de la sustitucion del modelo

equivalente de ac para el JFET.
2;: El resistor Rs esti directamente a travis de las terminales que definen a Z;. Por tanto.
se encuentra la impedancia Z: de la figura 9.29, la cual simplemente estari en paralelo con R,
cuando se defina Z.
La red de interes se redibuja como la figura 9.31. El voltaje V'=- VXs.Al aplicar la ley de
voltaje de Kirchhoff alrededor del perimetro se salida de la red se obtiene
Figura 9.31 Determination d e < para

la red d e la iigura 9.29.
A1 aplicar la ley de comente de Kirchhoff en el nodo a se obtiene
(V' - I'RD)
1 ' s ire - g,v,, = - smvss
'd
V' I'R,
0 I , = - - - g,[-V'l
de modo que
9.7 Configuration de compuerta comb para el JFET

la cual produce
Si rd 2 10RD,la ecuacion (9.38) permite la siguiente aproximaci6n porque Rdrd << 1 y a que
llr, << g,,,:
Z' =
+$I -
-
- -
1
8,
Z : Sustituyendo V ,= 0 V en la figura 9.30 haracorto circuit0 en 10s efectos de Rs y hara

Vg, a 0 V. El resultado es que g,,,VsS = 0 y que rd estara en paralelo con R,. Por tanto,
Para rd 2 10RD,
0 Zo s R,
r, l IOR,
A": La figura 9.30 indica que

v,= -v PI
Y V, = IDRD
El voltaje a uavis de rd es
v'b
= V" -vi
vo - v;
Y I, = -
'd
A1 aplicar la ley de coniente de Kirchhoff a1 nodo b se obtiene
de manera que
Capttulo 9 Anslisis a pequefia sefial del FET

Para rd 2 IORD,el factor RDlrdde la ecuacidn (9.43) se puede eliminar como una buena aproxi-
maci6n y
Relacion de la fase: El hecho de que A* es un numero positivo ocasionari una relacion

en fase entre V,, y V, para la configuracion de compuerta comun.
Aunque la red de la figura 9.32 puede en principio no parecer de la variedad de compuerta EJEMPLO 9.10
comun, un examen cercano indicari que posee todas las caracteristicas de la f i g u ~ a9.29. Si
Vo =-2.2 V e % = 2.03 mA,
0
a) Determinar gm.
b) Hallar r,.
c) Calcular Z, con y sin rd.Comparar 10s resultados.
d) Encontrar Zo con y sin r,Yomparar 10s resultados.
e) Determinar Vocon y sin r,. Comparar 10s resultados.
I,,= IOmA
vp=-4v
yo, = 50 pS
+
V , = 40 mV 1\1 1.1 kR
Figura 9.32 Red para el ejemplo 9.10.
1 1
b) rd --- = - - - 20 kR
YO$ 50 ps
C) Con r,,:
9.7 Configuration de compuerta comun para el JFET

Sin r<;
Aunque la condicion
no esta satisfecha, ambas ecuaciones obtienen en esencia el mismo nivel de impedancia.

En este caso, ilg,,, fue el factor predominante.
d) Con r,;
Z<,= R , 1 rd = 3.6 kR 1120 k a = 3.05 kR'
Sin r,:
2, = R, = 3.6 kR
Una vez mis la condicion rd t IOR, no esti satisfecha. per0 ambos resultados estan razona-
blemente cercanos uno del otro. RD es ciertamente el factor predominante en este ejemplo.
e) Con r,:
Sin r,:
Av = g,R, = (2.25 mS)(3.6 kQ) = 8.1
con Vo = AvVi = (8.1)(40 mV) = 324 mV
En este caso, la diferencia es un poco mas notoria pero no de forma drastica.
El ejemplo 9.10 demuestra que aunque no se satisfizo la condici6n rd 2 10RD,10s resulta-

dos para 10s parametros dados no fueron significativamente diferentes utilizando las ecuaciones
exactas y aproximadas. De hecho, en la mayona de 10s casosse pueden emplear las ecuacio-
nes aproximadas para tener una idea razonable de 10s niGeles particulms con poco de esfuerzo.
9.8 MOSFET DE TIP0 DECWMENTAL

El hecho de que la ecuaci6n de Shockley tambikn sea aplicable a 10s MOSFET de tip0
decremental da por resultado la misma ecuacion para g,. Es mas, el modelo equivalente de
ac para 10s DMOSFET es exactamente el mismo usado en 10s JFET como se muestra en la
figura 9.33.
La 6nica diferencia que proporcionan 10s DMOSFET reside en que VGscpuede ser positi-
vo para 10s dispositivos de canal-n y negativo para las unidades de canal-p. El resultado es que
gm puede ser mayor que g, como se demuestra en el siguiente ejemplo. El rango de r, es muy
similar al que se encuentra para 10s JFET.
Capitulo 9 Anidisis a pequena send del FET

Figura 9.33 Modelo equivalente de ac para el DMOSFET.
La red de la fisura 9.34 se analizo en el ejemplb 6.7 y se obtuvo VGSC= 1.5 V e I , = 7.6 mA. EJEMPLO 9.11
a) Determinar g,,> y compararla con g,,>,.
b) Encontrar rd.
C) Dibujar la red equivalente de ac para la figura 9.34.
d) Encontrar Z,.
el Calcular z .
P Iav
Figura 9.34 Red para el ejemplo 9.11. I

e &
y se encuentra que g,,, es 50% mayor que gmO
C) Observese la figura 9.35. Se obsensan las similitudes con la red de la figura 9.23. Por
tanto, se pueden aplicar las ecuaciones (9.28) a la (9.32).
Rgura 9.35 Circuito equivalente de ac para la figura 9.34.

d) La ecuaci6n (9.28): Zi = R, 11 R? = 10 M R 11 110 MR = 9.17 Mi2
e) La ecuaci6n (9.29): Zo = r, ( 1 R, = 100 k R 11 1.8 kR = 1.77 kR G R, = 1.8 kR
f) r, 510RD + 100kQ 2 1 8 k R
La ecuacion (9.32): A,, = -gmRD = -(6 mS)(1.8 kR) = 10.8
9.9 MOSFET DE T I P 0 INCREMENTAL

El MOSFET de tipo incremental puede ser o bien un dispositivo de canal-n (nMOS) o de
canal-p (pMOS), como se muestra en la figura 9.36. El circuito equivalente de pequefia sefial
de cualquiera de 10s dos dispositivos se muestra en la figura 9.36 y proporciona un circuito
abieno entre la compuerta y el canal drenaje-fuente. asi como una fuente de coniente del
drenaje a la fuente cuya magnitud depende del voltaje de la compuerta a la fuente. Existe una
impedancia de salida del drenaje a la fuente r,. misma que se puede encontrar en las hojas de
especificaciones como una admitancia yo$.La transconductancia del dispositivo. gm, se en-
cuentra en las hojas de especificaciones como la admitancia de transferencia directa, ?;is.
Figura 9.36 Modelo incremental del MOSFET a pequena serial.
En el anilisis de 10s JFET se derivli una ecuaci6n parag,!, a partir de la ecuacilin de Shockley.
Para 10s EMOSFET la relaci6n entre la corriente de salida y el voltaje controlador esti defini-
do mediante
Debido a que g,,, alin se encuentra definido por
puede tomarse la derivada de la ecuaci6n de transferencia para determinar g,,, como un punto
de operacion. Esto es,
Capitulo 9 Anslisis a pequefia sefial del FET

Recuerde que la constante k se puede determinar a partir de un punto de operation tipico sobre
la hoja de especificaciones. En cualquier otro aspecto, el anilisis ac es el mismo que el utiliza-
do para 10s JFET o 10s DMOSFET. Sin embarso. tome precaucionrs acerca de las caracteristi-
cas de un EMOSFET porque 10s arreglos de polarizaci6n son un tanto cuanto limitados.
9.10 CONFIGURACIONDE RETROALIMENTACION

EN DRENAJE PARA EL EMOSF'ET
La configuracihn de retroalirnentacion en drenaje para el EMOSFET aparece en la fieura 9.37.
Se recuerda a partir de 10s cilculos en dc que RG se puede reemplazar mediante un corto
circuit0 equivalente debido a que IG = 0 A y por tanto. VRG= 0 V. Sin embargo. para ]as
situaciones de ac se proporciona una impedancia alta muy imponante entre V,, y V2De ova
forma. las terminales de entrada y de salida estarian conectadas directamente y Vo= V,.
Figura 9.37 Configuracii~nde retroallmentaci6n Figum 9.38 Eqtiivalente en ac de la red

e n drenaje para EMOSFET. de la iipra 9.3i.
A1 sustituir el modelo equivalente de ac para el dispositivo se ob:iene la red de la fieura 9.38

Observese que R . no se encuentra dentro del irea sombreada que define el modelo equivalente
del dispodtivo. pero proporcionduna conexihn directd entre 10s circuitos de entrada y de salida.
Zi: A! apiicar la ley de comente de Kirchhoff a! circuitode saiida (en el nodoD) seobtiene
Por tanto. V,,= (7(,IIRDX1,-g,2,V)
con I = V j - L',, -
- V, - (rdiiRn)(l, - gn,Vi)
e l,RF = V ; - (I-, I! R,)l, 11

+ (,> R,)g,,,V,
de modo que V , I ~+ :,,(,;~~~R,)I = (IR, + rC,h
IR
,
y finalmente.
9.10 Configuracion de retroalimentacion en drenaje para el EMOSFEl
-~ - - ~ - ~-~ ~~- - p - ~ -
11
Por lo general, R, >> r, R,, de tal forma que
Zi = R,
II
1 + g , , ~ r , R,)
Para r, 2 10RD,
Zo: Al sustituir V, = 0 V se obtiene V,, = 0 V y grnVEs= 0 con una trayectoria de corto

circuit0 desde la compuerta hacia tierra como se muestra en la figura 9.39. R , r, y R, estin
entonces en paralelo y
--
I I I 0
Fmm 9.39 Determinacihn de Z, para la red de la figura 9.37.
Con frecuencia RF es rnucho mayor que r, 11 R,, de tal forma que
Zo = r, 11 R,
y con r, 2 LORD.
RF>>r~,llRm?d210R,,
A : Al aplicar la ley de colriente de Kirchhoff al nodo D de la figura 9.38 se obtiene
", -
--
por tanto,
"0
- g,V, + - "0
R~ rd 11 RD
"8 "0 "0

Y - gm", + -
RF RF r, R,II
de mod0 que v0 [--
R
1
+ -1
1
R,
= - gm]
Capitulo 9 Anilisis a pequeiia seiial del FET

pero
de manera que
Por lo general, R, es >> r, 11 RD y si r, > ]ORD,
Relacibn de la fase: El signo negativo de A, indica que tanto V,, como Vise localiran
fuera de fase por 180".
El EMOSFET de la figura 9.40 se analizanli en el ejemplo 6.11 con el resultado k = 0.24 x I@; EJEMPLo 9.12
A N ? , Vcs, = 6.4 V e I, = 2.75 mA.
0
a) D e t e n n a r g,,,.
b) Encontrar r6
cj Calcular Zt con y sin r,. Comparar 10s resultados.
d) Encontrar Z<,con y sin r,. Comparar 1os.resultados.
e) Encontrar A v con y sin r6 Comparar 10s resultados.
Figura 9.40 Amplilicador con retroalimentacion en drenaje del ejemplo 6.11.
C) Con rd:
9.10 Configuracion de retroalimentacion en drenaje para el EMOSFET

~ -
Sin r i
lo cual indica que la condition I-d t IOR, = 50 kQ t 40 kQ est6 satisiecha y 10s resdl:aCos
para Z,>con o sin I-,, serin muy cercanos.
d) Con r i
Z,> = R,I!r;I!~, = 1 0 ~ ~ / 5 0 k C 2 / 2 =k 4R9 . 7 5 k Q 1 2 k Q
Sin 1;:
=
Z<> R, = 2 kR
ofreciendo otra vez resultados muy cercanos
e) Con r,:
Sin r,:
A> = -g ,>,
R = -(1.63 mS)(2 kR)
= -3.26
la cual es muy cercana al resultado anterior.
9.1 1 CONFIGURACIONDE DIVISOR

DE VOLTAJE PARA EL EMOSFET
La ultima configuraci6n EMOSFET que seri examinada a detalle es la red mediante divisor
de voltaje de la figura 9.41. El formato es exactamente igual al usado en una gran cantidad de
presentaciones anteriores.
Al sustituir la red equivalente de ac para el EMOSFET se obtiene la configuraci6n de !a
figura 9.42, Iacual es exactamente lamismaque lafigura9.23. El resultado es que las ecuaciones
P (9.28) a (9.32) pueden aplicarse como se lista a continuaci6n pzra el EMOSFET.
i
FiGra 9.41 Confiouraci6n EMOSFET
con divisor d e volt& Figura 9.42 Red equivalente d e ac para la confiouraci6r. d e la figura 9.41
446 Capitulo 9 Anidisis a pequena senai del FET

z;
zo:
Para ,
;2 1 ORD.
9.12 COMO DISENAR REDES

DE AMPLIF'ICADOR FET
Durance esta fase 10s problemas de diseiio se encuentran limitados a la obtenci6n de las condi-
ciones deseadas de polarization o de la ganancia de voltaje. En la mayoria de 10s casos, las
diversas ecuaciones desmolladas se utilizan "hacia atrAs" para definir 10s parametros necesa-
rios y para obtener la ganancia. la impedancia de entrada o la impedancia de salida deseadas.
Para evitar complejidades innecesarias durante las fases iniciales del diseiio, a menudo se
utilizan las ecuaciones aproximadas porque se presentaran algunas variaciones cuando 10s
resistores calculados Sean reemplazados por sus valores estindar. Una vez que el diseiio inicial
se ha completado, pueden probarse 10s resultados y llevarse a cabo 10s refinamientos mediante
las ecuaciones completas.
Alo larso del procedimiento de diseiio debe estarse consciente que.aunque la supelposici6n
permita un anilisis y diseiio por separado de la red desde un punto de vista de dc y de ac, a
menudo un parimetro que se seieccione en el ambiente de dc jugari un papel importante en la
respuesta en ac. En particular, recuerde que la resistencia RGpodria reemplazarse mediante un
cono circuit0 equivalente en la configuracibn con retroalimentacibn porque IG z 0 A para las
condiciones de dc. pero para el anilisis en ac presenta una trayectoria de alta impedancia muy
importante entre Vo y V,. Ademis, recuerde que g,,, es mayor para 10s puntos de operacibn
cercanos a1 eje I, (VGS= 0 V) donde se tequiere que Rs sea relativamente pequeiia. En la red
donde Rs no se encuentra en desvio. una RS pequeiia tamhien contribuiri a una mayor ganan-
cia. pero para el amplificador fuente-seguidor la ganancia se reduce de su valor miximo de 1.
En resumen. simplemente debe tenerse en cuenta que los parirnetros de la red'pueden afectar
ios niveles de dc y ac de varias maneras. A menudo debe hacerse unbalance entre un punto de
operaci6n en particular y su impacto e r la respuesra en ac.
En la mayoria de 10s casos se conoce el voltaje de dc disponible de la fuente, se ha deter-
rninado el FET que se empleari ). estin definidos 10s capacitores que se requieren para las
frecuencias seleccionadas. Es necesario determinar 10s elementos resistivos necesarios para
establecer la ganancia o el nivel de impedancia deseados. Los siguientes tres ejemplos deter-
rninarin 10s parimetros requeridos para obtener una ganancia especifica.
9.12 Como diienar re des de amplificador FET

EJEMPLO 9.13 Disefie la red de polarizaci6n fija de la figura 9.43 para tener una ganancia ac de 10. Esto es.
calcule el valor de R,.
..
" pF 1+ 7
fM
ln
&
J ~ ~ = ~ ~ ~ ~
Figura 9.43 Circuit0 para la ganancia

de voltaje deseada en el ejemplo 9.13.
Soluci6n
Debido a que VGxQ= 0 V, el nivel de E, es de gmW Por tanto la ganancia se encuentra determi-
nada mediante
con
El resultado es 1 0 = -5 ~ s ( R , 11 rd)
A panir de las especificaciones de los dispositivos.
Sustituyendo, se encuentra
con
El valor estandar mas cercano es de 2 kR (apindice E), el cual se utilizaria para este disefio.
El nivel obtenido de V se determinari mas adelante de la siguiente forma:
='SQ
VDsQ = V, - IDOR, = 30 V - (10 mA)(2 kQ) = 10 V
Los niveles de 2;y de Z, se fijan mediante 10s niveles de RG y de R,, respectivamente. Esto es.
Z, = R, = 10 MQ
2, = R, 11 rd = 2 k~ 11 5 0 k~ = 1.92 kR 3 R, = 2 kR.
Capitulo 9 Ansliis a pequena send del FET

Seleccione 10s valores para R, y Rs para la red de la fiyura 9.44 con objeto de obtener una EJEMPLO 9.14
ganancia de 8 utilizando un nivel relativamente alto de gn,para este dispositivo definido cuen-
do en V,, = V,.
Figua 9.44 Red para la ganancia de voltaje deseada en el ejemplo 9.14
Solucion
El punto de operacih se encuentra definido mediante
La maynitud de la an an cia de voltaje s e calcula mediante

I A, I II
= g , , ( ~ , r,,)
A1 sustituir 10s valores conocidos se obtiene
8 = (3.75 mS)(R, 11 r,)
8
de manera que R,I~, = = 2.13 kR
3.75 mS
El nivel de r, esta definido por
con el resultado de
R, = 2.2 kR
el cual es un valor estandar.
9.12 C6mo disenar redes de amplificadorFET

El nivel iie Rs se encuentra determinado mediante las condiciones de operation de la
siguiente manera:
V'.., = -l,,Rs
-1 V = -(5.625 mA:R,
El valor estindar mas cercano es de I80 R. En esre ejemplo R, no aparece en el diseiio en ac

debido al efecto de cono circuito de C,.
En el sieuienre ejemplo R, no e s t i en desvio y el diseno se vuelve un poco m i s com-

plicado.
EJEMPLO 9.15 Determinar R, y RS para la red de la figura 9.44 para establecer una ganancia de 8 en el caso de
que se elimine el capacitor de desvio Cs
Tanto VGSncomo IDn alin son -1 V y 5.625 mA. y debido a que la ecuacion VGs=-I$, no ha
cambiado. RS continlia siendo el valor estindar de 180 R que se obtuvo en el ejemplo 9.14.
La ganancia de la configuraci6n de autopolarizaci6n sin desvio es
Por ei momento se asume que rd> 1O(R, + R,).El empleo de la ecuaci6n completa para A;
en esta fase del diseao s610 cornplicaria el proceso de forma innecesana.
Al susti:uir (por la magnitud especificada de 8 para la ganancia).
13.4
de manera que R, = = ?573 kQ
3.75 mS
es asi el valor estandar m k cercano el de 3.6 kR.
Ahora se puede probar la condici6n:
r 2 I O(R, + R,)
50 k R 2 lO(3.6 kQ + 0.18 k 2 ) = lO(3.78 kR)
Y 50 k n 2 37.8 k n
la cual se satisface- ;la soiuci6n persiste!
9.13 TABLA RESUMEN

Se desarrolI6 la tabla 9.1 en un esfuerzo para proporcionar una comparaci6n rapida entre ias
confiyuraciones y ofrecer asimismo un listado que pueda ser 6tiI para una variedad de objetos.
Para cada parametro importante se proporcionan la ecuacion exacta y aproximada con ur? :an-
-
go tipico de valores para cada una. Aunque no estin presentes todas las configuraciones posi-
Capitulo 9 Antdisis a pequena sefial del FET

TABLA 9.1 Zi, Z, y A, para las diferentes configuraciones FET
Polaririictiin fija
I
i
I
i
I 1 i
JFET LI DAIOSFET , !
1
I I
Ll',>,> !
Msdia (? kRi Media (-10)
.Auropolarrrac~bn
deixio en R,
JFET o DMOSFET Media (2 kR)
+V#J"
=Fl
v, 4
-
Z.,
Polarlzaclrjn por divisor dc volraje 1

JFET o DMOSFET +I'DD i
P i
Media (2 kR) Media (-10)
Alts (10 MR)

TABLA 9.1 (conlinuacion)
A = -
""
Configuracidn z8 z~
",
Fuenls-seguidor
JFET o DMOSFET Baja (I00 kRj Baja (< I )
Alta ( I 0 MR)
+Voo -
-
,r,,2 ,OR,>
Z',
,<.L inn,,
Compuena comdn Media (+ 10)

JFET o DMOSFET Baja ( I kQ)
Media (2 kQ!
+VD"
-
v, v,
I,,, > IOR,,I

-
1r,:> IOR")
lrJ>IOR,,~
-
Polarizaci6n con retroalimentaci6n en drenaje
Media (1 MQ)
EMOSFET
Media ( 2 Mj Media (-10)
v,, -
-
-
( R , . r , , Z IOR,,I (A,,,, L lOR,,)

4
2; i ( r J Z IOR,,)
Poiarizaci6n por div~sorde voitaje

EMOSFET
Media (2 kQ! Media (-10)
Media ( I M )
I,,:> IORn) l r . 2 IOR,>l
452 Capitulo 9 An6lisis a pequena send del FET

bles, se incluyeron la mayoria de las que se encuentran con mas frecuencia. De hecho, cual-
quier configuracibn que no esti listada probablemente sera alguna variaci6n de aquellas que
aparecen en la tabla, asi que por lo menos el listado proporcionari alguna idea de 10s niveles
que deben esperarse y la trayectoria que probablemente darin las ecuaciones deseadas. El
formato seleccionado fue diseiiado para pcnnitir una duplicaci6n de la tabla completa en las
dos caras de una hoja tamaiio cana.
9.14 SOLUCION DE PROBLEMAS

Como se menciono con anterioridad, la solucion de problemas en un circuito es una combina-
cion del conocimiento de la teoria y de tener la suficiente experiencia con instrumentos de
medicion y un osciloscopio para verificar la operaci6n del circuito. Un buen reparador tiene un
"olfato" para encontrar el problema en un circuito, la habilidad para "ver" lo que esta suce-
diendo. lo cual se desarrolla en gran medida mediante la constmccion, pmeba y reparation de
muchos circuitos diferentes. Para un amplificador FET de pequeiia seiial puede resolverse un
circuito mediante el desarrollo de una cantidad de pasos bisicos.
1. Observar la tableta del circuito para ver si se pueden detectar algunos problemas obvios:
un area quemada debido a1 exceso de calor de un componente, un componente que parezca
demasiado caliente como para tocarse, lo que pueda ser un punto de soldadura pobre o
cualquier conexion que aparente estar suelta.
2. Utilizar un medidor dc: tomar algunas medidas como lo marca el manual de reparaci6n que
contiene el diagrama esquem4tico del circuito y un listado de 10s voltajes dc de prueba.
3. Aplicar una seiial de prueba: medir 10s voltajes empezando en la entrada y trabajando a lo
largo hacia la salida.
4. En caso de identificar el problema en una fase en particular, se tiene que verificar la sefial en
varios puntos empleando un osciloscopio para ver la forma de la onda. su polaidad, amplitud
y frecuencia, asi como 10s "centelleos" inusuales en la fonna de onda que puedan presentar-
se. Es importante que la seiial se encuentre presente para el ciclo completo de la serial.
Sintomas y posibles acciones

Si no existe un voltaje ac de salida:
I. Verificar si existe fuente de voltaje.

2. Comprobar si el voltaje de salida en VD se encuentra enue 0 V y VDD.
3. Verificar si existe cualquier seiial ac de entrada en la terminal de la compuena.
4. Verificar el voltaje de ac en cada extremo de las terminales de acoplamiento del capacitor.
Cuando se construye y pmeba un amplificador a FET en el laboratorio:

1. Verificar el c6dieo de color de 10s valores resistivos para asegurarse que son 10s correctos.
Alin m4s. mida el valor de la resistencia, porque 10s componentes que se utilizan con fre-
cuencia pueden sobrecalentarse cuando se utilizan de forma incorrecta y ocasiona que
cambie el valor nominal.
2. Verificar que todos 10s voltajes de dc esten presentes en las terminales de 10s componentes.
Debe asegurarse que todas las conexiones a tierra sean comunes.
3. Medir la seiial de entrada para asegurar que proporciona a1 circuito el valor esperado.
9.15 ANALISIS POR COMPUTADORA

Debido a que 10s calculos para la ganancia de voltaje, impedancia de entrada e impedancia de
salida para 10s varios circuitos FET requieren del c6lculo de 10s valores de polarizaci6n para
utilizarse en la determinaci~jnde 10s parametros del dispositivo ea el punto Q, puede ser mu?
9.15 Anilisis por computadora

util un anflisis por computadora. El PSpice proporciona modelos de dispositivos JFET, MOSFET
decremental y MOSFET incremental. Unos cuantos ejercicios demostraran la manera en que
se escribe una descripcion del programa de un circuito y como se pueden obtener 10s resulta-
dos de salida deseados para la operacidn ac del circuito.
PSpice (Version DOS):

DESCRIPCION JFET
Linea del elemento del JFET
La forma general para una linea del elemento para un transistor de junta de efecto de campo es
IXXXX ND NG NS MODNAME
donde JXXXX es el nombre del transistor: ND. KG y NS son 10s nlimeros de nodo para el
drenaje, compuerta y fuente, respectivamente: y MODNAME es el nombre del modelo utiliza-
do en la linea MODEL que se describe a continuaci6n.
Linea del modelo JFET

La forma general para una linea del modelo para un JFET es
.MODEL MODNAME NJF VTO = BETA =
.MODEL MODNAME PJF VTO = BETA =
donde MODNAME es el nornbre del rnodelo dado en la linea del elemento, NJF identifica un
dispositivo de canal-n y PJF identifica un dispositivo de canal-p. De 10s varios parametros del
modelo JFET, dos de 10s mis imponantes son
. .
VTO = Vp: voltaje de corte de la compuerta a la fuente
BETA = I,, IVS: parimetro que combina 10s dos parametros importantes del dispositivo
JFET
EJEMPLO 9.16 Escriba las lineas del circuit0 en PSpice para describir 10s siguientes dispositivos JFET.
a) Un JFET de canal-n cuyo IDSs= I? mA y V,,= 4V.
b) Un JFET de canal-n cuyo IDSS= 8 mA y Vp = -3 V.
Suponer que cada dispositivo se encuentra conectado en 10s nodos: drenaje = 5. fuente = 4 y
compuerta = 2 .
a) JUP 5 2 4 JN
.MODEL JN NJF VTO = -4 BETA = 750E-6
b) JDOWN 5 2 4 JJ
.MODEL JJ NJF VTO = -3 BETA = 8 8 9 5 6
Programa 9.1: Circuito amplificador JFET

En la fizura 9.45 se muestra un circuito amplificador JFET. La polarizaci6n del JFET se pro-
porciona mediante la fuente de voltaje VGG.la fuente de voltaje V,,, y la resistencia del drenaje
R,. Se aplica un voltaje de ac de entrada a traves dei capacitor C,. mientras que la salida ampli-
ficada se obtiene mediante el capacitor C,. PSpice requiere que la trayectoria de salida esti
conectada a tierra. por lo que se especifica una resistencia de carza de muy alta impedancia.
R,. Con un valor de 10 M a . la salida es esencialmente un circuito abieno.
El archivo de descripci6n del circuito se lista en la figura 9.46 para el circuito que esti
analizindose (figura 9.45) y que muestra todos 10s nodos marcados. asi como 10s datos de
salida obtenidos. Algunos comentarios acerca del programa PSpice son:
Forma de la linea del componente JFET.
J1 3 2 0 JFET
Capitulo 9 Anaisis a pequefia sefial del FET

Forma de la lineal del MODEL0 JFET (JFET MODEL):
.MODEL JFET NJF VTO = -4V BETA = 6.25E-4
Tambiin es imponante observar:
1. Las unidades megaohms estan marcadas como MEGOHM (MEG tambiin es apropiado)
2. La polaridad de la bateria. VGG,se proporciona a1 identificar una fuente de 1.5 V desde el
nodo 0 (positive) a1 nodo 5 (negative).
JFET Amplifier - Fixed b i a s

*** CIRCUIT DESCRIPTION
VOO 6 0 DC 2OVOLTS
VGG 0 5 DC 1.5VOLTS
31 3 2 0 J F E T
RG 2 5 lOHEGOHI(
RD 6 3 2KOHn
RL 4 0 10nEGoHII
C1 1 2 0 . 0 2 U F
C2 3 4 2UF
Vf 1 0 AC 1OIW
.MODEL J F E T N J F W = - 4 V BETA-6.25E-4
.AC LIN 1 lOKH lOKH
.PRINT AC V ( 1 ) V ( 2 ) V ( 3 ) V ( 4 )
.OPTIONS NOPAGE
.END
.*tt J u n c t i o n FET MODEL PARAUETERS
JFET
NJF
VTU -4
*ttt
BETA
NODE
625.000000E-06
SMALL SIGNAL BIAS SOLUTION
VOLTAGE NDDE VOLTAGE
TMPERATVRE
NODE VOLTAGE
- 2 7 . 0 0 0 DEG C
NODE VOLTAGE
( 1) 0.0000 ( 2) -1.4998 ( 3) 12.1670 ( 4) 0.0000
( 5) -1.5000 ( 6) 20.0000

NAME NRRENT
M--
D -3.9073-03
VGG -1.52lE-11
TOTAL WWER DISSIPATION 7.81E-02 WATTS
tt*t AC M A L Y S I S TEllPERATURE = 2 7 . 0 0 0 DEG C

FREP V(1) V(2) V(3) V(4) Figura 9.46 Salida de PSpice
1.000E+O4 1.000t-02 1.000E-02 6.249E-02 6.249E-02
para e! circuito de la figura 9.4.7.
9.15 Anaisis por c o m p u t a d o r a 455

3. El .AC LIN proporciona una frecuencia de 10 kHz, de tal forma que la Iinea .PRINT se
puede utilizar para proporcionar 10s voltajes en ac de 10s nodos 1, 2, 3 y 4.
El circuito tiene una ganancia de voltaje. V ( I ) N ( I ) = 6.249
Programa 9.2: Amplificador a JFET con autopolarizacion

La figura 9.47 es un amplificador que tiene autopolarizacion. El resistor de polarizacion. Rs,
esti en desvio mediante el capacitor Cr. La fiyura 9.48 proporcioua la description del circuito
* & con autopolarizacion
Rgura 9.48 Salida de PSpice

para el circuito de la figura 9.47.
JFET Amplifier - RS Self bias
**+ C I R C U I T DESCRIPTION
VI 1 0 M lnv
.MODEL JYET NJF WO=-4V BETA=6.25E-4
.AC L I N 1 lOKH lOKH
.PRINT AC V ( l ) V ( 2 ) V ( 3 ) V ( 5 )
.OPI'IONS NOPAGE
.END
.tt. Junction FET UODEL PARAMETERS
JFET
NJF
VTO -4
BETA 625.00OOOOE-06
*.a
NODE
SMALL SIGNAL BIAS SOLUTION
VOLTIIGS NODE VOLTAGE
TaPERATURE
NODE VOLTIIGE
- 2 7 .OD0 DEG C
NODE VOLTAGE
( 1) 0.0000 ( 2 ) 161.OE-06 ( 3) 14.3840 ( 4) 1.6945
( 5) 0.0000 ( 6) 30.0000

NAME CURRENT
VDD -3.323E-03
m A L WWW DISSIPATSOlt 9.97E-02 WAFTS
4t.t AC ANALYSIS TDWERATURE = 27.000 DEG C
mep V(1) V(2) V(3) V(5)
1.000E+04 1.000E-03 1.000E-03 1.354E-02 1.354E-02
Capitulo 9 Anidisis a pequena del FET

en PSpice y 10s resultados de salida de la polarizacion y la operaci6n en ac. La ganancia de
voltaje se observa de V(5)N(1) = 13.54. La polarizacidn se obtiene en VD= V(3) = 14.384 V,
mientras que el voltaje de la compuena a la fuente, VGs = V(2) - V(4) = - 1.69 V. L a linea del
modelo JFET parece ser la misma que en el circuito anterior en las figuras 9.45 y 9.46.
Programa 9.3: JFET amplificador con polarizacion DC

mediante divisor de voltaje
La figura 9.49 proporciona un voltaje de polarizacidn mediante divisor de voltaje y una ampli-
ficaci6n de Vj a V,,. La descripci6n del circuito en la figura 9.50 incluye el mismo mode10 del
transistor que en 10s dos circuitos previos, con la resistencia de polarizacion R, en desvio
mediante el capacitor Cs Se observa ia panancia de voltaje de V(5)N(1) = 5.499.
RL
I0 MR
I mV
2.4 kR 40 pF
Rgun 9.49 Ampiificadorpolarizado
mediante divisor de voltaje.
s m Am$4itier - Voltaqe divider, self-bias Figura 9.50 Salida de PSpice para

el circuito de la figura 9.49.
*
lmnF
(
(
1)
5)
-
mlbwi
0-0000
0.0000
8rsIlAL BIAS (IOUITIOW
(
(
POISffis
2)
6)
4.0001
20.0000
(
TBl(fKRATURE
*ODB
3)
VOLT10E
14.5000
- 27.000 D g i C
lKDE
( 4)
VOmMiIt
6.0001
9.15 -isis por computadora

Programa 9.4: Amplificador MOSFET incremental
La figura 9.51 es un amplificador incremental con una entrada ac en Viy una salida resultante
Vo. La descripci6n del circuito en PSpice la proporciona la figura 9.52. El listado de salida
muestra la polarization en V, = V(3) = 9.529 V y una ganancia de voltaje de V(5)N(1) =
3.296. Se abserva la linea del dispasitivo MOSFET,
la cual identifica el elemento como un dispositivo MOSFET (MI), conectado desde el drenaje
(nodo 3,compuena (nodo 21, fuente (nodo 0) y susuato (nodo 4). con un dispositivo MOSFET
Fwra 9.51 Amplificador

MOSFET incremental.
Rgura 9.52 Salida de PSpice

para el circuito de la figura 9.51
Capitulo 9 -is a pequena senial del FET

de canal-n (NFET). La linea del modelo del dispositivo
.MODEL NFET NMOS (VTO = 2V)
proporciona la especificacidn de que el MOSFET incremental tiene un voltaje de umbra1 de
VTO = VGSo, = 2 V.
Andisis del centro de diseno de PSpice para Windows

Ahora se aplicara la version para Windows de PSpice para la red de la figura 9.47, de la cual se
obtiene la configuracidn de la figura 9.53. Se obsema en este caso que se incluyen 10s ues
simbolos de impresora para imprimir la salida de 10s voltajes de enuada y de salida asi como el
voltaje de ac a traves del resistor R,. La inicializaci6n de la fuente de ac a sus niveles prescritos
se describe con detalle en la seccidn correspondiente del capitulo 8.
Rgura 9.53 investigacibn mediante Windows de la red de la figura9.47
El JFET de canal-n J2N3819 esta incluido en la biblioteca eval.slb dentro de la caja de

diilogo Get Part. Para incluir el hecho de que I,, = 10 mA y V , = 4 V debe cambiarse la
descripcidn del modelo proporcionado al oprimir (solo una vez) primero el dispositivo en el
esquema y luego tomar la opci6n Edit del listado del mend. Luego se selecciona la edicidn del
modelo unicamente para la utilizaci6n momenthea (Model y Edit Instance Model) y apare-
cera el Model Editor. Oprimir en Vto y cambiar a 4 V seguido por Beta que debe ser ahora
de 6.25E-4. Luego OK y se esta listo para el analisis (Analysis-Simulate).
El archivo de salida resultante se muestra en la figura 9.54. Ndtese que VTO es 4 V y que
BETA es 625E-6 = 6.25E-4. El listado del modelo indica que la comente de drenaje en dc (ID)
es de 3.36 mA, el cual corresponde de cerca con el nivel calculado de 3.32 mA. Tambien,
notese que gm esta listado como 2.94 mS, el cual corresponde muy bien con 10s 2.88 mS
calculados de la siguiente manera:
El voltaje de salida (en el nodo 5) tiene una magnitud de 13.31 mV comparado con 10s
13.54 mV del analisis DOS. El h g u l o de la fase es de -179.9". el cual es en esencia -180". La
sefial aplicada (en el nodo I) es de 0.999 mV (= 1 mV) a O.OO1° (5 0") y el voltaje a Eaves de
la resistencia R, es de 2.25 pV a -89.9' (r 90"). El voltaje de ac a travks de R, es en esencia
de 0 V, como debe ser en el caso que el capacitor este desarrollando su papel de forma adecua-
da. Los niveles dc en 10s puntos de obsemacion (VIEWPOINTS) de la figura 9.53 aparecerh
una vez que se haya completado la simulacion.
9.15 AnUisis por computadora

Fmra 9.54 Archivo de salida para el analisis Windows de la red de la figura 9.53.
Capitulo 9 Andisis a pequeua senal del FET

Mediante el uso de Probe (como se describi6 en la seccion correspondiente del capitulo 8)
las fonnas de onda reales se pueden mostrar, pero las prioridades necesitan que se deje el
ejercicio a1 lector.
5 9.2 Modelo de pequena senal del FET PROBLEMAS

I. Calcule gm, para un JFET que tiene los parirnetros de dispositivo I, = 15 rnA, V, = -5 V
2. Determine el voltaje de corte de un JFET con gm, = 10 mS e I,,, = 12 mA.
3. Para un JFET cuyos parametros de dispositivo son =g,, 5 mS y V,= -3.5 V, jcual es la coniente
del dispositivo cuando VGS= 0 V?
4. Calcule el valor de gmpara un JFET (I,,, = 12 mA. V, = -3 V) en un punto de polarizaci6n de
VGs=-l.
5. Para un JFET que tiene gm= 6 rnS en VGSo = -1 V, jcuil es el valor de ID, si V, = -2.5 V?
6. Un JFET (I,,, = 10 m.4, V, = -5 V) esti polanzado cuando I , = lDsS
i 4. iCual es el valor de gm
para dicho punto polanzado?
7. Determine el valor de gmpara un JFET (I,,, = 8 mA, V, = -5 V) cuando estA polairado en VGso=
Vp'4.
8. Una hoja de especificacionesproporciona 10s siguientes datos (como una lista de comente drena-
je-fuente)
yfs = 4.5 rnS, yO3 = 25 yS
Para la corriente drenaje-fuente listada, determine:

a) 8,. b) rd.
9. Paraun JFET que posee 10s valores especificos deyb = 4.5 mS e pms= 25 pS,determine laimpedancia
de salida del dispositivo, Z,(FET), y la ganancia de voltaje ideal del dispositivo, A,(FET).
10. Si un JFET que tiene un valor especifico de r, z 100 kR tiene tarnbiCn una ganancia de voltaje
ideal de AJFET) = -200, 'cuil es el valor de gm?
11. Utilizando las caracteristicas de transferencia de la figura 9.55:
a) jCual es el valor de g,,?
b) Determine grAficamente gm cuando V, = -1.5 V.
c) ~ C u iesl el valor de g", cuando Voo = -1.5 V utilizando la ecuaci6n (9.6)? Cornpikela con la
soluci6n del inciso b.
d) Determine g m grficamente cuando VGs = -2.5 V.
e) iCuAl es el valor de g, cuando VGs0 = -2.5 V utilizando la ecuaci6n (9.6)? Cornpirela con la
soluci6n del inciso d.
Flgura 9.55 Caracteristicas de transferencia

del JFET para el problerna 11.
12. Utilizando las caracteristicas de drenaje de la figura 9.56:

a el valor de rd para V, = 0 V?
a) ~ C u es
b) iCuril es el valor de g,,, cuando V,, = 10 V?
Problemas
5 9.4 Configuracibn de autopolarizacion para el JFET
19. Determine Zi, Z, y A" para la red de la figura 9.58 si yfS= 3000 yS e yo, = 50 yS.
20. Determine 2,.Zo y Ax para la red de la figura 9.59 si I,, = 6 mA, V , = 4 V e yo$= 40 pS.
21. Calcule Z,, Zoy A , para la red de la figura 9.58 si se elimina el capacitor de 20 yF y 10s parimetros
de la red son 10s mismos que en el problema 19. Compare los resultados con el problema 19.
22. Repita el problema 19 si yo, = 10 pS. Compare 10s resultados con el problema 19.
Firs 9.59 Configuraci6n con

autopolarizaci6n para 10s problemas 20 y 47
5 9.5 Configuracibn de divisor de voltaje para el JFET

23. Determine Zi. Z, y Vopara la red de la fi,wa 9.60 si V>= 20 mV.
F i 9 . 6 0 Problemas 23.2425,
26 y 48.
24. Calcule Z,. Zo y V,, para la red de la figura 9.60 si V j= 20 mV y se elimina el capacitor CS.
25. Repita el problema 23 si rd = 20 kR y compare los resultados.
26. Elabore nuevamente el problems 24 si rd = 20 kR y compare 10s resultados.
Problemas
5 9.6 Configuracion fuenteseguidor para el JFET
27. Determine Z,, Zo y Au para la red de la figura 9.61
28. Repita el problema 27 si rd = 20 kR.
29. Calcule Z,, Zoy A, para la red de la figura 9.62.
Figura 9.61 Problemas 27 y 28. Figura 9.62 Problema 29.
§ 9.7 Configuracion de compuerta comun para el JFET

30. Determine Z,. Zoy Vopara la red de la figura 9.63 si V, = 0.1 mV.
31. Repita el problema 30 si rd r 25 kR.
32. Determine Z, Z, y A" para la red de la tigura 9.64 si rd = 33 kR.
Figura 9.63 Problemas 30.31 y 49. ngura 9.64 Problema 32
§ 9.8 MOSFET de tip decremental

33. Calcule V,, para la red de la figura 9.65 cuando y _ = 20 PS.
* C
Flgura 9.65 Problema 33
Capitulo 9 Anilbis a pequeiia sefial del EET

34. Determine Z;, Z, y A? para la red de la figura 9.66 si r, = 60 kQ.
Rgura 9.66 Problemas 34,35 y 50.
35. Repita el problema 34 si r, = 25 kR
m ~ k r91yfi
36. Calcule Vopara la red de la figura 9.67 cuando Vj = 4 mV.
37. Determine 2,.Z, y Au para la red de la figura 9.68.
+I8 v
9; o : - F
Y,, = 60M) PS
v,4 v,4 rd=45kR
15 MR
-
3.3 m
7 e
10 MR
- -
1.1 kn - z,
Figura 9.67 Problema 36. figura 9.68 Problema 37.
$3 9.10 Configuracion de retroalmentaci6n en drenaje para el EMOSFET

38. Determine gm para un MOSFET si VGS(Th,= 3 V y esti polarizado en VG,,= 8 V. Suponga k =
0.3 x 10-3.
39. Calcule Zl, 5 y Av para el amplificador de la figura 9.69 si k = 0.3 x 1b3.
Figura 9.69 Problemas 39,40 y 51.
Problemas
40. Repita el problema 39 si k cae a 0.2 x lo-'. Compare 10s resultados.
41. Determine Vo para la red de la figura 9.70 si V = 20 mV.
42. Calcule V,, para la red de la figura 9.70 si V, = 4 mV, V, = 4 V e ImencEndido,
= 4 mA con
VGXsocend,do) = con yes = 20 pS'
-1- Figura 9.70 Problemas 41 y 42.
9.11 Configumci6n de divisor de voltaje para el EMOSFET

43. Determine el voltaje de salida para la red de la figura 9.71 si V = 0.8 mV y r, = 40 kR.
v,
- -
5 9.12 C6mo diseiiar redes de amplificador FET

44. Diserie la red de polarizaci6n fja de la figura 9.72 para tener una ganancia de 8,
Y FigWa 9.72 Problema 44.
Capitol0 9 Anslisis a pequeiia d a l del FET

45. Disetie la red de polarizaci6n fija de la figura 9.73 para tener una ganancia de 10. El dispositivo
debe estar polarizado en VGSo=;vP
vt 4 v,=-3v
10 M R
- - - Rgura 9.73 Problema 45.
§ 9.15 Anaisis por computadora

46. Por medio de PSpice (DOS o Windows), determine la ganancia de voltaje para la red de la figura
9.58.
47. Utilizando PSpice (DOS o Windows), determine la ganancia de voltaje para la red de la figura
9.59.
9.60.
49. Utilizando PSpice (DOS o Windows), determine la ganancia de voltaje para la red de la figura
9.63.
9.66.
51. Utilizando PSpice ( W S o Windows), determine la ganancia de voltaje para la red de la figura
9.69.
Problemas
10 Aproximaci6n
a 10s sistemas:
efectos de Rs y R
En aiios recientes la aparicidn de una gran variedad de redes y sistemas en un solo encapsulado
ha generado un creciente interes en la aproximacion a 10s sistemas para el disefio y el anaisis.
Fundamentalmente, esta aproximaci6n se concentra en las caractensticas de las tenninales del
encapsulado y trata a cada una como un bloque constmctivo en la fonnacion del encapsulado
total. El contenido de este capitulo representa un primer paso en el desarrollo para familiaiizar-
se con esta aproximaci6n. Las ttcnicas que se trataran se utilizan en 10s capitulos restantes,
pero arnpliadas segun surja la necesidad. La tendencia hacia 10s sistemas en un solo encapsulado
es muy comprensible cuando se consideran 10s enonnes avances en el diseiio y manufactura de
circuitos integrados, ci (tamhien IC, segdn las iniciales en inglts de: integrated circuits). Los
pequeiios encapsulados de ic contienen diseiios estables, confiables, autoverificados, sofisti-
cados, que serian algo voluminosos si se fabricaran con componentes discretos (individuales).
La aproximaci6n a 10s sistemas no es dificil de aplicar una vez que las definiciones bisicas de
10s diferentes parbmetros hayan sido entendidas correctamente y demostrado con claridad la
manera en que tstos se utilizan. En las siguientes secciones se desarrolla la aproximacion a 10s
sistemas de manera deliberadamente lenta, la cual incluira gran cantidad de ejemplos para resal-
tar cada punto. Si el contenido de este capitulo es claro y entendido correctamente, se lograri
una primera paste en el entendimiento del anilisis de sistemas.
10.2 SISTEMAS DE DOS PUERTOS

La siguiente descripcion puede aplicarse a cualquier sistema de dos puertos, no solo a aquellos
que contengan BJT y FET, aunque el tnfasis en este capitulo es en estos dispositivos activos.
Ahora seri muy util para las siguientes coniiguraciones el enfasis de 10s capitulos previos para
la determination de 10s parhetros de dos puenos para varias configuraciones. De hecho,
muchos de 10s resultados obtenidos en 10s ultimos dos capitulos se utilizan en el siguiente
anilisis.
-
+ -+
1,
--.L
2.
-
-C-
I,,
Z,,
+
En la figura 10.1 se han identificado 10s parametros importantes de un sistema de dos
puertos. En particular se observa la ausencia de una carga y de resistencia de la fuente. En una
secci6n posterior se considera a detalle el impacto de estos importantes elementos. POI el
momento debe reconocerse que tanto 10s niveles de impedancia como las ganancias de la
- +-
V. *._A8_ figura 10.1 estin determinados para las condiciones sin carga (ausencia de R,) y sin resistencia
- de la fuente (RJ.
Si se observan las terminales de salida de una "manera Thevenin", se encuentra que si Vl
TKvenin se hace cero
Fwn 10.1 Sistema de dos puertos

E,, es el voltaje del circuito abierto entre las terminales de salida identificadas como Vo. Sin
embarxo,
de manera que
ObsCrvese el uso del subindice adicional NL para identificar una ganancia de voltaje sin carga
(del ingles, No Load).
Al sustituir el circuito equivalente Thevenin entre las terminales de salida se obtendra la
configuraci6n de salida de la figura 10.2. Para el circuito de entrada 10s parametros Vie I, se
encuenuan relacionados mediante ZI = R , lo cual permite el empleo de Ri para representar el
circuito de entrada. Debido a que el interes por el momento se concenua en 10s amplificadores
BIT y FET. pueden representarse tanto ZcJcomo Zi mediante elementos resistivos.
Flgura 10.2 Sustitucion de 10s

elementos internos para el sistema
d e dos puertos de la figura 10.1.
Antes de continua se verificaran 10s resultados de la figura 10.2 al encontrar Zoy AVsLde la
manera usual. Para encontrar Zo, se hace V ja cero, obtenitndose AVNL Vi = 0. permitiendo un corto
circuito equivalente para la fuente. El resultado es una impedancia de salida igual a Ro tal como
se habia definido originalmente. La ausencia de una carga ocasiona que I. = 0, y que la caida de
voltaje a traves de la impedancia R, sea de 0 V. Por tanto, el voltaje de salida del circuito abierto
es deA,,Al Vc.como debe ser. Antes de ver un ejemplo, se 0bsewa el hecho de que Ai no aparece en
el modelo de dos puertos de la figura 10.2 y de hecho rara vez es pane de un analisis de un
sistema de dos puertos de dispositivos activos. Esto no significa que la cantidad se calcule rara
vez, sino que se calcula con mayor frecuencia a partir de la expresi6n Ai = -Av(Zi lR,), donde
RLes la carga definida para el analisis que se lleva a cabo.
Dibujar el equivalente de dos puertos de la figura 10.2 para la red del transistor con polarizaci6n EJEMPLO 10.1
fija de la figura 10.3 (ejemplo 8.1).
10.2 Sistemas de dos puertos

Soluci6n
Del ejemplo 8.1,
A1 utilizar la informaci6n anterior, puede dibujarse el equivalente de dos puertos de la figura

10.4. En particular se observa el signo negativo asociado con la fuente de voltaje controlada, el
cual revela una polaridad opuesta para la fuente controlada que la indicada en la figura. Tam-
bien revela un cambio de fase de 180' entre 10s voltajes de entrada y de salida.
-o ... I
.
- -
o Figura 10.4 Equivalente de dos puertos
-... . ........ ~
para 10sparimetros especificados en el

ejemplo 10.1.
En el ejemplo 10.1 se incluy6 R, = 3 kR para definir la ganancia de voltaje sin carga.

Aunque no necesita ser el caso (R, podria definirse como el resistor de la carga en el capitulo
8), el anrilisis de este capitulo asumirA que todos 10s resistores de polarizaci6n son parte de la
ganancia sin carga y que un sistema con carga requiere una carga adicional R, conectada alas
terminales de salida.
En lafigura 10.5 apmce un segundo formato para lafigura 10.2, lacual es particulmen-
te popular con 10s amplificadores operacionalesop-amps (por las palabras en ingles, Operational
AMPlGers). El finico cambio consiste en la apariencia general del modelo.
- -
Figura 10.5 Notacion del amplificador
operational (opamp).
10.3 EFECTO DE LA IMPEDANCIA DE CARGA (RJ

En esta secci6n se investigarri el efecto de una carga aplicada utilizando el modelo de dos
puenos de la figura 10.2. El modelo puede aplicarse a cualquier amplificador de coniente o
voltaje controlado. AVxLes,de acuerdo con su definici6n anterior, la ganancia del sistema sin
una carga aplicada. Riy Roson las impedancias de entrada y de salida del amplificador como se
defini6 mediante la configuraci6n. De manera ideal, todos 10s parhetros del modelo perma-
Capitulo 10 Aproximaci6n a 10s sistemas: efectos de R, y RL

necen sin afectarse al cambia las cargas o resistencias de la fuente (como normalmente se
encuentra en 10s circuitos que se.describirh en el capitulo 14). Sin embargo, para algunas
configuraciones de transistores amplificadores Ri puede ser mny sensible a la caga aplicada,
mientras qne en otros R, puede ser sensible a la resistencia de la fuente. En cualqnier caso, una
vez que se han definido A,, Ri y R, para una configuracion en particular, puede utilizarse la
ecuacion que se obtendra ahora.
A1 aplicar una carga a1 sistema de dos pnertos de la figura 10.2 se obtiene la configuracion
de la figura 10.6. A1 aplicar la regla del divisor de voltaje al circuit0 de salida se obtiene
-0
I - -
O ngura 10.6 Aplicaci6n de una carga a1
sistema de dos puertos de la figura 10.2.
Ya que el cociente RLI(RL+ Rd) siempre sera menor queuno:

La ganancia de voltoje de un amplijicador con carga siempre serd menor que el nivel
sin carga.
Se puede ver que la formula para la ganancia de voltaje no incluye la impedancia de entrada o
la ganancia de comente.
Aunque puede variar el nivel de Ri con la configuraci6n. el voltaje aplicado y la comente
de entrada siempre estaran relacionados mediante
Al definir la coniente de salida como la comente a travCs de la carga se obtiene
Y aparece el signo negativo debido a la direccion definida para .I en la figura 10.6

La ganancia de comente se determina entonces mediante
Para la situation sin carga. Por tanto, en general, puede obtenerse la ganancia de coniente a
partir de la ganancia de voltaje y 10s parametros de im~edanciaZi y RL. El siguiente ejemplo
demostrara la utilidad y validez de las ecuaciones (10.3) a (10.6).
10.3 Efecto de la impedancia de carga (Ra

EJEMPLO 10.2 En la figura 10.7 se ha aplicado una carga a1 amplificador a transistor con polarizaci6n fija del
ejemplo 10.1 (figura 10.3).
a) Determinar la ganancia de voltaje y de comente urilizando el m6todo de 10s sistemas de
dos puertos definido mediante el modelo de la figura 10.4.
b) Calcular la ganancia de voltaje y de comente utilizando el modelo r y comparar 10s
resultados.
C I -
1
a) Recuerde del ejemplo 10.1 que

ZZ=1.071kR (conr~=10.71Qy~=100)
. . Zo= 3kR
ALNL= -280.11
La aplicacion de la ecuaci6n (10.3) trae
Para la ganancia de comente,
En este caso, la carga aplicada no afecta a Zi y
b) A1 sustituir el modelo re se obtiene la red de la figura 10.8. Se obsewa, en particular, que

la carga aplicada esti en paralelo con la resistencia del colector Re definibndose asi una
resistencia neta en paralelo
RL =R,IIR, = 3 k R / / 2 . 2 k Q = 1.269kR
El voltaje de salida
Capitulo 10 Aproximacion a 10s sistemas: efectos de R, y RL

Figura 10.8 Sustituci6n del modela $ en la red equivalente de ac de la figura 10.7.
de modo que
Rc 11 RL
Al sustituir 10s valores se tiene
como se obtuvo arriba. Para la ganancia de coniente, mediante la regla del divisor de comente,
1 O.5769PI6 0.5769/31,
de manera aue A = P = -
como se obtuvo usando la ecuacion (10.6).
El ejemplo 10.2 demostro dos tecnicas para resolver el mismo problema. Aunque puede
resolverse cualquier red utilizando el mitodo del modelo re,la ventaja del modelo de 10s siste-
mas es que una vez que se conocen 10s parimetros de 10s dos puenos, puede calcularse direc-
tamente el efecto de una variation de la carga directamente por medio de la ecuaci6n (10.3).
NO existe la necesidad de regresar a1 modelo equivalente de ac y analizar toda la red. Las
ventajas del mitodo de 10s sistemas es similar a aquellas ventajas asociadas con la aplicacion
del teorema de ThCvenin. Ya que permiten concentrarse en 10s efectos de la carga sin tener que
volver a exarninar por completola red. Desde luego, si la red de la figura 10.7 se presentara sin
10s parametros de sin carga, seria una incognita interesante saber c u d genera 10s resultados
deseados en la forma m b directa y eficiente. Sin embargo, considere que el metodo del "pa-
quete" es la tendencia de desmollo. Cuando se adquiere un sistema se proporcionan 10s dos
Puenos, y como con cualquier tendencia, el usuario debe estar alena sobre la forma de utilizar
10s datos proporcionados.
10.3 Efecto de la impedancia de carga (RJ

La recta de carga de ac
Para un sistema como el que aparece en la figura 10.9a, se dibuj6 la recta de carga de ac en las
caracteristicas de salida como se muestra en la figura 10.9b. La resistencia de la cargd no
contribuyo a la recta de carga en dc debido a que se aisl6 de la red de polarizaci6n mediante el
capacitor de acoplamiento (Cc).Para el anilisis de ac se reemplazan 10s capacitores de acopla-
miento mediante un equivalente de con0 circuit0 que colocari 10s resistores de la carsa y el
colector en un arreglo en paralelo definido mediante
El efecto de la recta de carga se muestra en la figura 10.9b con 10s niveles para determinar las
nuevas intersecciones de 10s ejes. ObsCrvese la particular imponancia que ambas rectas de ac
y dc pasan a mavis del mismo punto Q, condicion que se debe satisfacer para asegurar una
solucion comlin para la red bajo las condiciones de dc ylo ac.
Para la situacion sin carga, la aplicacion de una seKal senoidal relativamente pequeiia a la
base del transistor podria causar que la comente de base tuviera excursion de un nivel de I,, a
uno de lB4como se muestra en la figura 10.9b. Por tanto, el voltaje de salida resultanre ;,,
tendria entonces la excursi6n que apareceria en la misma figura. La aplicacion de la misma
seiial para una situacion con carga ocasionaria la misma excursion en el nivel I,, como se
muestra en la figura 10.9b. Sin embargo, el resultado de una pendiente mas pronunciada de la
Figura 10.9 DemostraciBn de las diierencias entre las lineas de carga dc y ac.
Capituio 10 AproximaciBn a 10s sistemas: efectos de R, y Ri

recta de carga en ac es una excursion menor del voltaje de salida (vcc) y una caida en la ganan-
cia del sistema como se demostrb en el analisis numeric0 anterior. Debe resultar obvio a partir
de la interseccion de la recta de carga en ac sobre el eje vertical que mientras mis pequeiio sea
el nivel de R ,; mris grande serA la pendiente y menor seri la eanancia de voltaje en ac. Ya que
R es menor para 10s niveles reducidos de R,, debe resultar bastante claro que:
Para un disedo en particular, mientras mas pequedo sea el nivel de R, menor sera el
nivel de la ganancia de volfaje ae.
10.4 EFECTO DE LA IMPEDANCIA DE LA FUENTE (R,)

Ahora enfocaremos la atencion a1 lado de la ent~adadel sistema de dos puertos y a\ efecto de la
resistencia de la fuente interna en la ganancia de un amplificador. En la figura 10.10 se ha
aplicado una fuente con una resistencia interna al sistema de dos puertos basico. Las definicio-
nes de Z, y de AvNLson:
Los parrimelros Ziy AbvL de un sistema de dos puertos no se afectan entre s< debido a
[(I resistencia interna de [(Ifuente que se aplica.
Figura 10.10 lnclus16nde 10s

efectosde la reslstencla de la
fuente Rs
Sin embargo:
LA impedancia de salida sipuede verse afectada por la magnirud de R,.
[Recuerde la ecuacion (8.110) para el modelo equivalente hibrido]. La fraccion de la sefial
aplicada que alcanza las terminales de entrada del amplificador de la figura 10.10 esti determi-
nada mediante la regla del divisor de voltaje. Esto es,
La ecuacion (10.8) muestra con claridad que mientras mayor sea la magnitud de R,, menor seri
el voltaje en las terminales de entrada del amplificador. Por tanto:
Para un amplificador en particular, mientras mayor sea la resistencia interna de una
fuente de seiial, menor sera [(Iganancia total del sistema.
Para el sistema de dos puertos de la figura 10.10,
de manera que
10.4 Efecto de la impedancia de la fuente (Rs)

El resultado apoya la aseveracion anterior respecto a la reduccion en la ganancia con el incre-
mento en Rx. Por medio de la ecuacion (10.9), si Rs = 0 0 (fuente ideal de voltaje). A?- =A,,?,:
el cual se trata de un valor maximo posible.
La comente de entrada tambien se altera de la siguiente manera debido a la presencia de la
resistencia de la fuente:
EJEMPLO 10.3 En la figura 10.11 se ha aplicado una fuente con una resistencia intema al amplificador a
transistor con polarizacion fija del ejemplo 10.1 (figura 10.3).
a) Calcular la ganancia de voltaje A*, = Vo/VA.i Q u i porcentaje de la sefial aplicada aparece
en las terminales de entrada del amplificador?
b) Determinar la ganancia de voltaje Av, = Vo/ V , usando el modelo r,
7 Figura 10.11 Ejemplo 10.3.
a) El equivalente de dos pueaos para la red aparece en la figura 10.12
R,,
0.5 kCl +
-vs % I I
-280.11
-280 11 Vj
V,
Fimra 10.12 Sustltuclon
Sustitucion de la red
"
- 1 1 -
- I O
equivalente de dos puertos para el
transistor amolificador con
polarization fija de la figura 10.11.
o el 68.2% de la serial disponible alcanz6 a1 amplificador y mientras el 31.8% se perdib a

traves de la resistencia interna de la fuente.
Capitulo 10 Aproximaci6n a los sistemas. efectos de R, y R,

b) Al sustituir el modelo re se obtiene el circuito eqcivalente de la figura 10.13. Resolviendo
V,, se obtiene
Vo = -(1001,)3 kR
de mod0 que
como antes
Flgura 10.13 Sustitucion del circuito re equivalente para el ampliiicador a transistor de polarizacihn
fijade la figura 10.11.
Se observa a traves del analisis anterior que no se incluyo R en la definicion de 2,para el

sistema de dos puenos. Desde luego, la resistencia "observada" en la fuente ahora es R.y+ Z,,
pero R,ypennanece como una cantidad asociada s610 con la fuente aplicada.
Una vez mas en el ejemplo 10.3 podemos ver que se obtuvieron 10s mismos resultados con
la aproximacion de 10s sistemas y utilizando el modelo re. Desde luego, si estan disponibles 10s
parametros de dos puertos, estos deben aplicarse. En caso contrario, el metodo para la soluci6n
es simplemente una cuestion de preferencia.
10.5 EFECTO COMBINADO DE R, y R,

Hasta ahora so10 se han demostrado 10s efectos de Rs y de R, sobre una base individual. La
siguiente pregunta natural que surge es como afectara en la ganancia total la presencia de
ambos factores en la misma red. En la figura 10.14 se aplicaron una fuente con una resistencia
intema Rs y una carga RL a un sistema de dos puenos, para 10s cuales se especificaron 10s
parametros Zi, AvsLyZo.Por el momento. se asumiri que tanto Zi como Zo no estan afectados
por R, y Rs, respectivamente.
Firs 10.14 Consideration de 10s efectos de R, y de R, en la ganancia de un amplificador.
10.5 Efecto combinado de R, y R,

Se encuentra en el lado de la entrada
y en el lado de la salida
v, =
RLA,,,V,
RL + Ro
Para la ganancia total A", = Vo /Vr, pueden desmolla-se 10s siguientes pasos matematicos:
y sustituyendo las ecuaciones (10.11) y (10.12) se obtiene que
A =
RLA"~, Ri
"I
R, + Ro R, + Rs
Y
Debido a que Ii = Vj/Ri, como antes,
o utilizando Is = V,I(Rr + Ri):
Sin embargo, Ii = Is de tal forma que tanto las ecuaciones (10.15) como (10.16) generaran el
mismo resultado. La ecuaci6n (10.14) indica con claridad que tanto la resistencia de la fuente
y de la carga reducirh la ganancia total del sistema. De hecho:
Mientras mayor sea [a resistencia de la fuente y h menor [a resistencia de la carga,
menor sera la ganancia totnl de un amplijicador.
Los dos factores de reduction de la ecuacibn (10.14) forman un producto que debe consi-
derarse con cuidado en cualquier procedimiento de diseiio. No es suficiente con asegurarse R,
es relativamente pequeiio si se ignora el impacto de la magnitud de RL. Por ejemplo, en la
ecuacion (10.14). si el primer factor es 0.9 y el segundo es 0.2, el producto de 10s dos resulta-
dos sera un factor total de reduccibn igual a (0.9)(0.2) = 0.18 el cual es cercano a l factor m b
bajo. El efecto del excelente nivel de 0.9 se b o d completamente debido al segundo multipli-
cando que es significativamente inferior. Si ambos fueran factores con un nivel de 0.9, el
resultado neto seria de (0.9)(0.9) = 0.81, el cual sigue siendo muy alto. Incluso si el primer0
fuera de 0.9 y el segnndo de 0.7, aun seria muy respetable el nivel de 0.63. Por tanto, para una
buena ganancia total, deben evaluarse en forma individual y como un producto el efecto tanto
de R, como de R,.
Capitulo 10 Aproximaci6n a 10s sistemas: efectos de R, y R,

Para el amplificador de una sola etapa de la figura 10.15, con RL = 4.7 kQ y R,r= 0.3 k R , EJEMPLO 10.4
determinar:
a) A v , .
b) A v = V " / V ~
C) A,.
Los pardmetros de dos pueROs para la configuracion de polarizaci6n fija son Zi = 1.071 k R ,
Z c , = 3 k Q . y A ,,xL =-280.11.
10.6 REDES BJT DE CE

La configuracion de polarization fija se ha utilizado a lo largo del anilisis de las primeras sec-
ciones de este capitulo para mostrar con mas claridad 10s efectos de R, y de R,. En esta secci6n
se examinan varias configuraciones CE con una resistencia de la carga y de la fuente. No se
Ilevard a cab0 un analisis detallado de cada configuraci6n porque siguen una trayectoria muy
similar a la que se demostr6 en liltimas secciones.
10.6 Redes BJT de CE

Polarization fija
Para la polarizacion fija que se examin6 con detalle en las secciones recientes, apareceri el
modelo del sistema con una resistencia de la carga y de la fuente como se muestra en la figura
10.16. En general,
L -- i -- I F e r a 10.16 Conliguraci6n de
I-r
- polarizaci6n fija con Rs y RL.
A1 sustituir la ecuaci6n (8.6), A ,,xL = -Rclre y Ro = R,,
pero
Si se sustituyera el modelo r por el transistor en la coufiguracion de polarizacion fija, se

obtendria la red de la figura 10.17. revelando que tanto Rc y R, estan en paralelo.
+- 'L
"' lX0
3pr<i
-
- +
- Figura 10.17 Configuraci6n de
polarizacidn fija con la sustitucidn
~ ~ 1 1 R, dei modelo re.
Para la ganancia de voltaje A" de la figura 10.16,
con
Capitulo 10 Aproximacibn a 10s sistemas: efectos de R, y R,

de forma que
Debido a que la carga esta conectada a la terminal del colector de la configuraci6n de emisor
comun.
como se obtuvo antenonnente.
Polarization mediante divisor de voltaje

Para la configuraci6n con carga y polarization mediante divisor de voltaje de la figura 10.18,
la carga se conecta una vez mas a la terminal del colector y Z, permanece como
y para la impedancia de salida del sistema
+
Figura 10.18 Configuraci6n de polarizacidn mediante divisor de voltaje con R, y R,
En el modelo de pequeiia seiial, Rc y R, estaran de nuevo en paralelo y
Polarizaci6n CE con emisor sin desvio

Para la configuraci6n de polarizaci6n de emisor comun con emisor sin desvio de la figura
10.19, Z! permanece independiente de la carga aplicada y

Rgura 10.19 Configuration de polarizacibn e n el emisor de emisor c o m m sin desvio can R y R,.
Para la impedancia de salida,
D Z', = Rc
Para la ganancia de voltaje, la resistencia Rc estari una vez m h en paralelo con R, y
con
per0 debe tenerse en cuenta que Ir = I, = V,I(R, + Z,) = V,IZ<
Retroalimentacion en colector
Para mantener la conexi611de la carga a la terminal del colector, la siguiente configuration que
se examinara es la configuraci6n de retroalimentaci6n en colector de la figura 10.20. En el
modelo de pequeiia seiial del sistema Rc y RL estari de nuevo en paralelo y
*
Rgura 10.20 ConfiguraciBn d e retroalimentacion en colector con R, y RL.

con
La impedancia de salida
El hecho que A" en la ecuaci6n (10.30) sea una funcion de R, altera el nivel de Z, a partir del
valor sin carga. Por lo mismo, si no esta disponible un modelo sin carga, debe modificarse el
nivel de Z, como se demostrara en el siguiente ejemplo.
El amplificador con retroalimentacion en colector de la figura 10.21 tiene 10s siguientes EJEMPLO 10.5
I
parametros de sistema sin carga: A,L = -238.94, Z, = Rc RF = 2.66 kR y Z, = 0.553 kR,con
re = 11.3 Q y 13 = 200. Usando el metodo de 10s sistemas, determine:
a) Ab.
b) A\,.
c) A,. YV
P
a) Para el sistema de dos pueflos:
con Zj = pre 11- R~ 11

= (200)(ll.3 R) 180
- kQ
IAVl 131.42
El metodo de 10s sistemas dara la configuraci6n de la figura 10.22 con el valor de 2 como si
estuviera controlado mediante RL y la ganancia de voltaje. Ahora se puede aplicar la ecuacion
+
de ganancia de dos puertos (con una ligera diferencia en Av debido a la aproximacion PI, IRr
en la seccion 8.7):
A,. = R ~ A % L = (3.3 kR)(-238.94) = -1323

RL + Ro 3.3 kQ + 2.66 kQ
+
if=
+ 0.6 M
2.66 kn
5.
+
v. 'L v, 0.853 kQ 1\1 -238 94V,

- -
Rgura 10.22 El circulto -
equ~valentede ac para la red de la
figura 10.21. 1
= -
b) A", =
zi A, = kQ (-132.3)
zr %
+
0.853 kQ + 0.6 kQ
10.7 REDES EMISOR-SEGUIDOR

Los parametros de impedancia de entrada y de salida del modelo de dos puertos para la red
emisor-seguidorson sensibles a la resistencia a la carga aplicada y de la resistencia de la fuen-
te. Para la configuration de emisor-seguidor de la figura 10.23, el modelo de pequeiia seBal
apareceria como se muestra en la figura 10.24. Para la section de entrada de la figura 10.24, se
desprecia la resistencia R, debido a que por lo general es mucho mayor que la resistencia de la
I"
11
11 I - =
c2 +
C RL Vo
-- ze -
0
Rgura 10.23 Confcguracr6nde
emlsor-seguidor con R, y RL. -
484 Capitulo 10 Aproximacion a 10s sistemas: efectos de Rsy R,
Figura 10.24 ConfiguraciBn de
emisor-seguidor de la figura 10.23 "' %
despuCs de la sustitucibn del - ,
circuito y equivalente.
fuente de un circuito Thivenin equivalente para la configuracion de la figura 10.25 y que dm'a
simplemente Rs y V,como se muestra en lafiyura 10.24. Desde luego, si 10s niveles de col~ien-
te dehen determinarse como ti en el diagrama original, se incluye el efecto de RE
Al aplicar la ley de voltaje de Kirchhoff al circuito de entrada de la figura 10.24 se ohtiene
s" ThGvenin
de manera que Ib =
Rr + Pre + (P + 1)R; Figura 10.25 Determinacion ddel
Al establecer re, se tiene que circuito equivalente a Thevenin
para el circuito de entrada de la
1, = (P+ l)lb =
iP + l)VS figura 10.23.
Rs + fire + (P + 1)R;
Al utilizar P + 1 G P se obtiene
Al dibujar la red para "ajustar" la ecuaci6n (10.34) se obtiene la configuraci6n de la figura

10.26a. Por otro lado, en la figura 10.26b se han separado R E y la resistencia de la carga RL,
para permitir una definici6n de Zoe I,.
+ I + 1
Va Figura 10.26 Redes resultantes
de la aplicacibn de la ley de
- voltaje de Kirchhoff al circuito de
-C entrada de la figura 10.24.
(a) lb)
Entonces se puede obtener la ganancia de voltaje de manera directa a partir de la figura

10.2Sa utilizando la regla del divisor de voltaje.
10.7 Redes emisor-seguidor

Y
Al hacer Vs = 0 y resolviendo Zo se obtiene
Para la impedancia de entrada,

Zb = Ere + R,)'
Y z; = R,llzb
Para las condiciones sin carga, la ecuacion de ganancia es
mientras que para las condiciones con carga,
EJEMPLO 10.6 Para la configuration emisor-seguidor con carga de la figura 10.27 con la resistencia de la
fuente y 10s siguientes parametros de dos puertos sin carga: Zi = 157.54 kR,Zo = 21.6 R y
AvNL= 0.993 con re = 21.74 R y P = 65, determinar:
a) Los nuevos valores de Z; y de Zo como se calculan mediante la carga y Rs, respectivamente.
b) A, utilizando el metodo de 10s sistemas.
c) A, por medio del metodo de 10s sisternas.
d) A i= IO/I<
contra 157.54 kR (sin carga).
Capitulo 10 Aproximacion a 10s sisternas: efectos de R, y R,

contra 21.6 R (sin RJ.
b) Al sustituir la red equivalente de dos puertos se obtiene la red equivalence de pequena
seiial de la figura 10.28.
v
con A, = 2 5 0.98
"t
ngura 10.28 Circuito equivalente de ac a pequefia senal para la red de la figura 10.27
En la figura 10.29 aparece un arnplificador de base camfin con las resistencias de la carga
aplicada y de la fuente. El hecho de que la carsa se encuentra conectada entre las terminales de
la base y del colector la aisla del circuit0 de entrada y Zipennanece esencialmente igual para
condiciones sin carga o con carga. El aislamiento que existe entre 10s circuitos de entrada y de
salida tambien rnantiene a Z, en un nivel fijo aun cuando pueda camb'iar el nivel de Rs.Ahora,
la ganancia de voltaje se determinx&mediante
Figun 10.29 Configuraci6n de base comcn con R, y R,
(10.39)
y la ganancia de coniente:
EJEMPLO 10.7 Para el amplificador de base comun de la figura 10.30,los padmetros de dos puenos sin carga
son (utilizando a- 1) Zi E re = 20 a, A = 250 y Zo= 5 kR. Con el modelo equivalente de dos
"XL
puertos, determine:
a) A,.
b) 4,.
c) Ai.
Figma 10.30 Ejemplo 10.7.
Soluci6n
a) En la figura 10.31 aparece la red equivalente de pequefia serial.
Figurn 10.31 Circuito equivalente d e a c a pequefia sefial para la red de la figura 10.30
Capitulo 10 Aproximacibn a los sistemas: efectosde R, y RL

R,/~R, 5 k ~ l l 8 . 2 k n- 3.106kQ
A,, - = -
rc' 20 n 20 n
Se observa una yanancia relativamente baja debido a una impedancia de la fuente mucho ma-
yor que la impedancia de entrada del amplificador.
= -0.379
la cual es significativamente menor a 1 debido a la divisi6n de la comente entre R, y R,
10.9 REDES FET

Como se ohsew6 en el capftulo 9. el aislamiento que existe entre la compuena y el drenaje o la
fuente de un amplificador a FET asegura que 10s cambios en R, no afecten el nivel de Zi y que
10s cambios en Rse, no afecten a R,. Por tanto:
El modelo de dos puertos sin carga de la figura 10.2para un amplificador a FET no
esta afectado par la resistencia de carga aplicada y por la fuente.
Resistencia de fuente con desvio

Para el amplificador a FET de la figura 10.32, la carga aplicada apareceri en paralelo con RD
en el modelo de pequeiia seiial, lo cual dara por resultado la siguiente ecuacion para la ganan-
. cia con carga:
Figura 10.32 Amplificador JFET con R,, y R,
10.9 Redes FET
-- -- -
- -- -
El n~velde lmpedancla permanece en
Resistencia de fuente sin desvio

Para el amplificador a FET de la figura 10.33 la carga aparecera de nuevo en paralelo con RI, y
la ganancia con carga se convierte en
con
Figura 10.33 Amplificador JFET

con R, sin derivaci6n.
+- q,
vr r"? - t;T{L:T
Zi If:
- -
R~ Rs
~~~~.~
zo
-- -
EJEMPLO 10.8 Para el amplificador a FET de la figura 10.34.10s parametros de dos puertos sin carga son
A isL =-3.18,Zi=R,l/~2=239kRyZa=2.4kR,congm=2.2mS.
a) Por medio de 10s parametros de dos puertos de arriba, determinar Ar y A v , .
b) Con la ecuaci6n (10.44), calcule la ganancia con carga y comparela con el resultado del
inciso a.
Figura 10.34 Ejernplo 10.8.
490 Capitulo 10 Aproximacibn a 10s sistemas: efectos de R, y R,

Solucion
a) En la figura 10.35 aparece la red equivalente a pequefia sefial y
Figura 10.35 Circuito equivalente de ac a pequena seiial para la red de la figura 10.34.
-g,,,(R,JIRL)
b) La ecuacion (10.44): A, =
= -2.105 como arriba
Para ia confi:uraci6n fuentc-seguidor de la figura 10.36. el nivel de Z, es independiente de la

magnitud de R, y estii determinado mediante
Figura 10.36 Configuraci6n de fuente-seguidor con R,,, y R1.
10.9 Redes FET

La ganancia de voltaje con carga tiene el mismo formato que la ganancia sin carga con RS
reemplazad8 por la combinaci6n en paralelo de R, y R,.
El nivel de la impedancia de salida esta determinado segun el capitulo 9:
el cual revela una insensibilidad a la magnitud de la resistenc~ade la fuente R,c,.
Compuerta comun
Aunque la configuraci6n de compuerta comun de la figura 10.37 sea un tanto diferente a aque-
llas que se describieron anteriormente respecto a la colocaci6n tanto de R, como de R,,. 10s
circuitos de entrada y de salida permanecen aislados y
La ganancia de voltaje con carga esti dada mediante
F i i r a 10.37 Configuraci6nde compuerta comon con R,,, y R,.
10.10 TABLA RESUMEN

Ahora que ya se han examinado con cierto detalle 10s amplificadores a BIT y FET con carga
y sin carga (capitulos 8 y 9). en la tabla 10.1 se proporciona una revisi6n de las ecuaciones que
se desarrollaron. Aunque todas las ecuaciones son para la situaci6n con carga, con la elimina-
cion de R, se obtienen las ecuaciones para la situaci6n sin carga. Lo mismo sucede para el
efecto de R, (para 10s BJT) y de R,,, (para 10s JFET) sobre Z,. En cada caso la relaci6n de la
fase enue 10s voltajes de entrada y de salida tarnbiin se ofrecen para establecer una ripida
Capitulo 10 Aproximacion a 10s sisternas: efectos de R, y R,

referencia. Un repaso de las ecuaciones revelara que el aislamiento provisto por el JFET entre
la compuerta y el canal por medio de la capa de SiO? ocasiona una sene de ecuaciones menos
complejas que aquellas que se encontraron para las configuraciones BJT. El vinculo propor-
cionado mediante I, entre 10s circuitos de entrada y de salida del transistor amplificador BJT
afiade un toque de cornplejidad a algunas de las ecuaciones.
10.10 Tabla resumen

TABLA 10.1 Resumen de configuracionesde transistores (A,,, Z;, Z,J (continuaci6n)
494 Capitulo 10 Aproximacion a 10s sistemas: efectos de R, y RL

10.11 SISTEMAS EN CASCADA
El mCtodo de 10s sistemas de dos puertos resulta muy util para 10s sistemas en cascada tales
como 10s que aparccen en la figura 10.38. donde Av,.Av?,Av;. y asi sucesivamente. son las
ganancias de voltaje de cada etapa bajo condiciones de carga. Esto es. Av,esti determinada
con la impedancia de entrada paraAvl, que actua como la carga sobre A,,,.Para A,,. A , , deter-
minari la potencia de la sefial y la impedancia de la fuente en la entrada paraA\; La ganancia
total del sistema determina entonces el product0 de las ganancias individuales de la siguiente
manera:
AY , . = Ai,. A . A1; . . . .
I:
(10.53)
y la ganancia total de coniente mediante
No importa que tan perfecto sea el disefio del sistema. la aplicacion de una car,.a en un
sistema de dos puertos afectari la ganancia de voltaje. Por tanto, no existe la posibilidad de una
situacion donde A",. A,,,, y asi sucesivamente, como en la figura 10.38 sean so10 10s valores sin
carga. Es importante considerar la carga de la etapa siguiente. Los parimetros sin carga se
pueden utilizarpara calcular las ganancias con carga de la figura 10.38, per0 la ecuacion (10.53)
requiere 10s valores con carga.
+ --
.- -I
i
.Yo,=v,, /vn2=v,,
----A
I----------,
I-----
-
I
Y,
- 0--
& -
.-
+
A ui
- 4
I
A", -1 ; A"*
I
I
h
I
RL V,.
-
zz= 2, 20 2s2
-7-
Z,>?'
-----I
L --------- r-----
1
z,: Z,,? z',, z., = z,,
Figura 10.38 Sistema en cascada
-- - p~ - -- -
EJEMPLO 10.9 El sistema de dos etapas de la figura 10.39 utilizo una configuracion de transistor emisor-
seguidor antes de una configuracion de base comun para asegurar que el miximo porcentaje de
la sefial aplicada aparezca en las terminales de entrada del amplificador de base cornfin. En la
figura 10.39 se proporcionan 10s valores sin carga de cada sistema, con exception de Z, y de Z,,
para el emisor-seguidor, 10s cuales son valores con carga. Determinar para la configuracion de
la figura 10.39:
a) La ganancia con carga para cada fase.
b) La ganancia total del sistema, A,, y A,,.
c) La ganancia total de coniente del sistema.
d) La ganancia total del sistema en el caso de que se eliminara la configuraci6n emisor-
seguidor.
Capitulo 10 Aproximacibn a 10s sistemas: efectos de R, y R,

Soluci6n
a) Para la configuracion emisor-seguidor. la ganancia con carga es
ZA V (26 R)(I)l',,
-
o = " '"'I - = 0.684V,,
' Z,.+Z,>, 26Q+12Q
Para la configuracion debase comun
Y "' --
- 0.025 con ""
-- 147.97 de arriba
"s ",
Por tanto, la ganancia total es aproximadamente 25 veces mayor con la configuracion emisor-
seguidor para acoplar la seiial en la entrada del amplificador. Sin embargo, considerese que
la importancia de la impedancia de salida de la primera etapa fue relativamente parecida a la
impedancia de entrada de la segunda etapa. o en caso contraria la seiial se hubiera "perdido"
una vez mas debido a la accion de divisor de voltaje.
10.12 ANALISIS POR COMPUTADORA

El analisis por computadora en esta seccion incluye una evaluaci6n mediante PSpice de la
respuesta de un amplificador BJT y FET con carga y con la resistencia de la fuente. La red BJT
de la figura 10.40 utiliza la misma configuracion sin carga que se examin6 en el analisis me-
diante PSpice en el capitulo 8, donde la ganancia sin carga fue de 350.4. Los nodos estin
identificados en la figura 10.40 y aparecen en la descripci6n de la red en el archivo de entrada
de la figura 10.41. Se observa en la description del transistor que IS es el valor seleccionado de
5 X 10-15 A. como se present6 en el capitulo 8. Ademas, se observa la utilizaci6n de una
resistencia muy grande (esencialmente un circuit0 abieno) del nodo 4 a la tierra con ob~etode
10.12 Antdisis por computadora

Figura 10.40 Delinici6n de 10s
nodos de una configuration
mediante divisor de voltaje
con Rs y R,.
W T Voltage-Divider Bias Conf;$ura'.lan v?

!: R s and R i - Tlc;. Lc.4~)
t t e t CIRCUIT DESCRIPTION
*. *t.t**~*t**+t**......O**tt**..t*****,*.*,~.*,*~**..**.****.*~**+*,.~..~**
VCC 5 0 DC 22V
RE1 5 2 56K
R92 2 0 8.2K
- -
RL 7 0 10X
Ql 3 2 1 QMODEL
.MODEL QUODEL NPN(EF=90 IS=5E-15)
--
.OP
~
.AC LIN 1 lOKH lOKH

.PRINT A C VU(3) W ( 7 ) VM(4)
.OPTIONS NOPAGE
.END
e*,. @JT MODEL PAPAMETERS

QHODEL
NPN
IS 5.000000E-15
Bf 90
.*. SMALL SIGNAI. BIAS SOLllTlON TEMPERATURE = 27.000 DEG c

1) 2.0235 ( 21 2.7039 ( 3) 12.9280 ( 4) o.oooo
( 5) 22.0000 ( 6) 0.0000 7) 0.0000

...
WAY= CURRENT
Figura 10.41 Analisis mediante VCC -1.679E-03
- - ~ ~
VS 0.000EtOO
pice del amplificadcNr BJT de la TOTAL POWER DISSIPATION 3.69E-02 WAlTS
figura 10.40.
498 Capitulo 10 Aproximacion a 10s sistemas: efectos de R, y R,

*-+* o r ~ i ( ~ ~ 1 P1O.IlN~T INFORMATION TEMPERATURE = 27.000 DEG C
CSE 0. COE+OO
CBC 0.00Et00
C3X O.OOE+O(I
CJS 0.00E+00
E ~ T A ~ C 9.00E+0:
?T E.21EI17
**** liC At:ASYS:S TEIEPEmTURE = 27.000 DEG C

FRZS VM:?: VX ( 7 ) V!3(C)
1.000Er04 1.4622-01 1.4625-01 7.0075-04 Figura 10.41 ContinuaciOn
ascgilrar unatrayectoria de dc a:ierra para el capacitor (un requisito de PSpice). La instruccirjn

PRINT incluye una solicitud para la magnitud del vokaje en 10s nodos 3. 7 y 4 para una setial
de entrada de I rnV.
Se observa en la solucion para la polarizaci6n que los nodos 4.6 y 7 tienen una rcspuesta
de 0 V debido a1 aislamiento ofrecido par 10s capacitores. El nodo 5 es de 22 V :a1 como debe
ser y VF = 2.0235 V. V8 = 2.7029 V ), I/<.= !2.9280 V son sirnilares a la soluciSn en dc del
capitulo 8.
El anlilisis en ac indica que V 2y Vj tienen en esencia el mismo nivel porque 10s capacitores
ofrecen un vinculo directo de impedancia minima de un nodo al orro en la frecuencia que se
aplicu. Su magnitud revela una :anancia de 146.2 comparada con una ganancia sin carga de
350.4. La magnitud de V4 indica que ei 30% (0.3 mV) de ia seiiai que se aplic6 se perdi6 a
traves de ia resistencia de la fuente de 0.6 k l l .
Por mero interis. ahora se caiculari lasanancia del vo!taje con c a r p y se hari unacompa-
racirjn con la solucirjn de ?Spice de 146.2.
- -144
la cual se compara de manera muy favorable con el -146.2 que se obtuvo anteriomente al
utilizar PSpice.

El amplificador a FET con carga por analizar aparece en la figura 10.42. Se trata de un
sistema tratado en el capitulo 9 y modificado para mostrar los efectos de R,,, y de R,. La
descripci6n del JFET de la fixura 10.43 indica que VTO = Vp~(apapa,o,= V P= -4 V y la beta
definida mediante IDss/ 1 V p p = 6.25 X lo4 AIV?. El aislamiento proporcionado por 10s
capacitores es obvio una vez mas a panir de las soluciones para la polarization para V,. V2 y
V,. En realidad. Vj = 67.14 x 10" V es casi igual a 0 V para cualquier prop6sito practice. El
nodo 6 se encuentra a 18 V como se definio en la fuente dc y V, = 5.6862 V y VE = 1.0075 V
igual como lo propone el analisis dc.
+ 3.3 kc2
"' % I mv
-
Figura 10.42 Definicihn d e 10s nodos de un JFET amplificador que tiene una resistencia de la iuente
d e R,,, y una resistencia d e la carga d e R,.
JFET ac M p l i t i e r of Fig. 1 0 . 4 2
..
**.t CIRCUIT DESCRIPTION
**.***....*...*.t..*tttt.*******.*.*.*..*..*.***.****44**..*****.***..
VDP 6 0 DC 1 8 V
J1 4 3 5 JFCF
80 3 0 1 0 n e G
ED 6 4 2.22
-.. . - - --
.MODEL J F E T N J F VTO=-4V BFfA-6.25E-4
VSIG 1 0~ AC 1WJ
RSIG 1 2 600
RL 7 0 3.3s
~ ..
.AC LIN 1 lOKH lOKH
.PRI(INT AC V ( 1 ) V ( 3 ) V ( 4 ) V ( 5 ) V ( 7 )
-OPTIONS NOPAGE
.EWD
Figura 10.43 Analisis mediante PSpice del JFET amplificador de la figura 10.42

"'* J u n c t i o n FET MODEL PARAHETERS
JFET
NJF
.'To -4
BETA 625.000000E-06
SHALL SIGNAL BIAS SOL'VTION

27.000 DEG c
t*t
TEMPERATURE =
HODE VOLTAGE NOCE VOLTAGE NODE VOLTAGE NODE VOLTAGE
( 1) 0.0000 ( 21 0.0000 ( 3)57.14E-06 ( 4) 5.6862
( 5) 1.0075 ( 6) 18.0000 ( 7) 0.0000

NAME ClRRElJT
VDD -5.597E-03
VSIG 0.000E+00
TOTAL POWER DISSIPATiON 1.01E-01 WATTS
lil.l;t OPERATING P31NT INFORMATION TEMPERATURE = 27,000 DEG C
NmE 31
MODEL JFET
ID 5.60E-03
VGS -1.01E+00
VDS 4.68EC00
t*tt AC ANALYSIS . . TMPERhTURE = 27.000 DEG C

FReC2 Vtk) V(3) Vt4) V(J) V(7)
1.000E+O4 1.OOOE-03 9.999E-04 4.9378-03 1.488E-06 4.937E-03
La soluci6n en ac indica que V, = V , (10s capacitores se encuentran en su estado de corto

circuit0 equivalente) con una magnitud de 4.937 mV para una ganancia de 4.937 para A, de-
Sido a que la sefial aplicada es de 1 mV.
Ahora se verificarAn 10s resultados mediante las ecuaciones desarrolladas en el capitulo 9.
= 3.75 mS
para comparar con el 3.74 mS en la descripci6n del JFET de la salida en PSpice.
A, = -g,(R, / 1 R,)
= -(3.75 mS)(2.2 kR 3.3 kR) 11
= -(3.75 mS)(1.32 kR)
= -4.95
que debe ser comparada con el 4 . 9 3 7 arriba.

PROBLEMAS 10.3 Efecto de la impedancia de carga (RJ
1. Para la confipuraci6n de polariraci6n fija de la fipura 10.4::
a1 Determine A, ,; Z, y Z,,.
b) Trace el modelo de dos puenos de la fipura 10.2 son 10s pardmetros del.inido\ en el inciso o.
CI Calcule la panancia A, utilizando ei modclo drl inciio O y la ecuacidn (10.3).
d ) Determine la ganancia de corriente utilizando la ecuaci6n (1 0.6).
,;
el Determine A , . Z, y Z,,.utilizando el niodelo y compare con las soluciones mterlores.
Figura 10.44 Problemas I. 2 y 3
* 2. a) Dibuje las rectas de carpa de ac y dc para la red que est6 en la fipura 10.4: sobre las caracteris-
licas de la fipura 10.45.
b) Calcule el valor de pico a pic0 de I y de V c 6a panir de la prifica en caso de que V, texga on
valor pico de 10 mV. Determine la panancia de voltaj: A = V,, / V y compare con la solucilin
que se obtuvo en el pmblema I.

6. Para la confYuracibn con divisor de voltaje de la figura 10.48:
a) Determine A, v; 2,y Zc,.
b) Dibuje el modelo de dos puenos de la figura 10.2 con 10s parimetros que se determinaron en
el inciso a.
c) Precise la gananciaAv utilizando el modelo del inciso b.
d) Calcule la ganancia de comente A,.
e) Determine A , 2,y Zo utilizando el modelo r;, y compare las soluciones.
F~gura10.48 Problemas 6 . 7 y 8.
* 7. a) Dibuje las rectas de carga de dc y ac para la red de la figura 10.48 sobre {as caractensticas de
la figura 10.45.
b) Calcule el valor de pico a pico de I< y de Vm a panir de la grafica en caso de que V , tenga un
valor pic0 de 10 mV Determine la ganancia de voltajeAv= Vo/V, y compare con la solucion
que se obtuvo en el problema 6 .
8. a) Determine laganancia de voltaje A, para la red de la figura 10.48cuando R, = 4.7 kR,2.2 kQ y
0.5kR.;Cud es el efecto de disminuir 10s niveles de R, sobre la ganancia de voltaje?
b) iC6mo cambiarin ZZi.Zo y A, con la disminucih de 10s valores de R,?
\L
9. Para la red de emisor estabilizado de la figura 10.49:
a) Determine AvsL,Z, y Zo.
b) Trace el modelo de dos puertos de la figura 10.2 con 10s valores que se determinaron en el
inciso a.
c) Determine la ganancia A" y A, ;
d) Cambie Rsa 1 kQ. ;CuAl es el efecto sobreAvsL, Z y Z,?
e) Cambie Rra 1kR y calcule A, y A, ,. ;CuAl es el efecto de aumentar 10s niveles de R, sobre A,
Y A",?
4
Capitulo 10 Aproximacidn a 10s sistemas: efectos de R, y RL

10.7 Redes emisorseguidor
a) Determine A ,,.Z, y Z,,.
b) Trace el modelo de dos puertos de la fipura 10.2 con 10s valores que se determinaron en el
inciso a.
C ) Determine la ganancia A, y A,, .
d) Cambie R, a I kCl y determine A , y A, . ~ C u desl el efecto de aumenrar 10s valores de R6sobre
las ganancias de voltaje?
ei Cambie R, a I kR y determine .A,,, .Z ) Z,,.~ C u 6 1seri el efecto de aumentar los niveles de R,
sobre los parimetros?
D Cambie R, a 5.6 'KC2 ;R) determine A, \. A , , , iCui1 eea el efecto de aumentar 10s valores dc R,
sobre la\ sanancias de voltaje? ~MantengaR, en su nivel original de 0.6 kR.
4- 1
Egura 10.50 Problemas 10. 18 y 22.
§ 10.8 Redes CB
* 11. Para la red de base comun de la figura 10.51:
a) Determine Z,.Z,, y A, ,;
b) Trace el modelo de dos puertos de la figura 10.2 con 10s pardmetros del inciso a .
C) DeIermine la ganancia A ? y A, , .
d) Determine A, ).Av, utilizando el m o d e l o r y compare 10s resultados con los que se obtuvieron
en el inciso c.
ei Cambie R, a 0.5 kQ y R, a 2.2 kR y calcule A, y A,, ,. ;CuiI es el efecto de cambia 10s niveles
de R* ) R, robre las ganancias de voltaje?
f) Calcule Z,, si se cambia R, a 0.5 k n cuando todos 10s demis paimetros permanecen comu en
la figura 10.51. ;Corn0 se afecta Zv a1 cambiar 10s niveies de R>?
gi Determine Z cuando se reduce R, a 2.2 kn.iCuiI es el efecto de cambiar los niveles de R,
sobre la im~edanciade enuada?
I
. i
C
figura 10.51 Problemas 11 y 19.
Problemas
10.9 Redes FET
* 12. Para la red JFET de autopolarizacion de la figura 10.52:
a) Determine A v y , , Z y Z<,.
b) Trace el modelo de dos puenos de la figura 10.2 con 10s parkmetros del inciso a .
C) Determine A ) y A v ;
d) Cambie R, a 6.8 kR y R-,, a 1 kR y calcule los nuevos niveles de A, y Av,. ~ C o m ose afectan
las sanancias de voltaje debido a 10s cambios en Rsc, y K,'!
e) Para 10s mismos cambios del inciso d calcule Z, y Z<,. iCuBl es el impact0 sobre ambas
impedancias?
Figura 10.52 Problemas 12.20 y 23
13. Para la red fuente-seguidor de la figura 10.53:

a) Determine A, ,L, Z y Zo.
b) Trace el mod& de dos puertos de la figura 10.2 con 10s pardmetros del inciso o.
C ) Determine A, y Ay:
d) Cambie R, a4.7 kR y calcule 10s nuevos niveles de A, y AL,. iCuAl es el efecto de aumentar 10s
niveles de R, en ambas ~ananciasde voltaje?
e) Cambie R,,, a 1 kR (con R, en 2.2 kR) y calcule A v y A ? , .iCuil es el efecto de aumentar lor
niveles de Rs, en ambas ganancias de voltaje?
0 Cambie R, a4.7 kR y Rreha 1 kR y calcule Z, y Z". iCual es el efecto sobre ambos pwdmetros?
Capitulo 10 Aproximacion a 10ssistemas: efectos de R, y R,

* 14. Para la red Je compuena comlin de la fisura 10.54:
a) Determine A, ,L. Z, ). Z!,.
b) Trace el modela dc dos puertos de la figura 10.2 con 10s pardmetros del inciso a.
C J Determine A , y A,
d ) Cambie RLa2.2 k R y c ~ I c ~ i ey. A

4~, ,. i.Cu6l es el efecto de carnbiar el nivel deR,.sobre ambas
eanancias dc voltaje!
e) Cambie R\c, a 0.5 kR (con R, en 4.7 kR) y calcule A, y A;, . ~ C u i es l el efecto de cambiar c!
nivel dc R,,, mambas yanancias de voltaje'?
f ) Cambie R, a 2.2 kR ). R>c,a 0 5 kR y calculeZ, y Z,,. ,Cud1es el efecto sobre ambos parbmetioc?
I,, = 5 mA
4.7 kS1
+ IkR
v. 2 -L
- I
I
7 -
10.1 1 Sistemas en cascada

" 15. Para el sistema eil cascada de la figura 10.55 con dos estados identicos. calcule:
a) La panancia del voltaje con carga m cada fase.
b) La ganancia total dei sistema. A, y A,, ,.
c) La ganancia de comente con carga en cada fase.
d) La yanancia total de corriente del sistema.
e) C6mo se afecta2, debido ;I segundo estado y R,.
f ) C6mo se afectaz, debido al segundo estado y R,>.
g) La relacibn de la fase entre V,, y V,.
4
.
L ,
I I
.z2 C
Problemas
-- ~- -
* 16. Para el sistema en cascada de la figura 10.56, determine:
a) 1.a ganancia del voltaje con carga en cada fase.
b) La ganancia total del sistema A<y Ay ;
C) La ganancia de corriente con carga en cada fase.
d) La ganancia total de corriente del sistema.
e) C6mo se afecta Z debido a1 segundo estado y R,.
0 Como se afeaa Z, debido al s e p n d o estado y R,,.
g) a,! relacion de la fase enue V, y V,.
§ 10.12 Anaisis por computadora

17. a) Escriba el archivo de enuada para PSpice para la red de la figura 10.47 y solicite el nivel de C'"
para V , = 1 mV. Suponga una frecuencia de I kHz para 10s elementos capacitivos.
b) Desmolle el anilisis y compare con el nivel de A v , para el problema 5.
18. Repita el problema 17 para la red de la figura 10.50 y compare 10s resultados con aquellos del
problema 10.
problema 11
problema 12.
22. Repita el problerna 18 utilizando BASIC.
*Los asteriscos indican ~roblemasrnis dificiles
Capttulo 10 Aproximacion a 10s sistemas: efectos de Rs y R,

CAP~TULO
Respuesta
en frecuencia
de transistores BJT
y JFET
11
Hasta ahora, el anilisis se ha limitado a una frecuencia particular. Para el amplificador es una
frecuencia que normalmente permite ignorar 10s efectos de 10s elementos capacitivos. reduciendo
asiel anAlisis sohre aquel que incluye linicamente elementos resistivos y fuentes de las variedades
independientes y controladas. Ahora, investiyaremos 10s efectos que causan sobre la frecuencia
10s elementos capacitivos mas grandes del circuito en el extremo de las frecuencias bajas, y 10s
elementos capacitivos pequeiios del dispositivo activo en las frecuencias altas. Dehido a que
este anilisis se extendera a travis de un amplio rango de frecuencias, se usara la escala
logm'tmica, asi como sus definiciones. Debido a que la industria emplea, por lo general, una
escala de decibeles en sus grificas de frecuencia, se presenta el concepto de decibeles mds
detallado. Las similitudes enue 10s analisis de respuesta a la frecuencia de 10s BJT y 10s FET
permiten que se les trate en el mismo capitulo.
1 1.2 LOGARITMOS
Noes posible escapar a la necesidad de sentirse comodo con la funcion logm'tmica. El graficado
dr una variable entre limites amplios, la comparacion de niveles sin enormes cifras y la
identificacion de niveles de particular importancia en el disefio, revision y procedimientos de
analisis, son caractensticas positivas del uso de la funcion logaritmica.
Como primer paso para aclarar la relacion entre las variables de una funcion logaritmica.
considere las siguientes ecuaciones matemiticas:
Las vaiables a , b y x son las mismas en ambas ecuaciones. Si a se determina elevando la

base b a la potencia x, la misma x seri el resultado si se toma el logaritmo de a a la base b. Por
ejemplo, si b = 10 y x = 2,
pero x = l o ~ a, = loglo 100 = 2
En otras palabras, si se pidiera encontrar la ~otenciade un ndmero que diera como resultado un
nivel particular, como el que se muesua a continuaci6n:
f
EJEMPLO I1 .4 , Usando una calculadora determine el logaritmo de 10s siguientes nlimeros:
a) 1og1,0.5.
4000
b) log,, ---- .
250
C) loglo(0.6 x 30).
b) log,,4000 - log,, 250 = 3.602 - 2.398 = 1.204

4000
Verificaci6n: log,, ---- = log ,,
16 = 1.204
250
c) loglo0.6 +log,, 30 = -0.2218 + 1.477 = 1.255
Verificacion: log,, (0.6 x 30) = log,, 18 = 1355
El uso de escalas logan'tmicas puede expandir significativamente el rango de variation de

una variable particular en una grifica. La mayoria del papel para grificas disponible es de la
variedad semilogaritmico o logaritmico (log-log). El tQmino semi (que significa la mitad)
indica que solamente una de las dos escalas es logan'tmica y. en cambio, logaritmico indica que
ambas escalas son logaritmicas. En la figura 11.1 apzrece una escala semilogm'tmica. Obsir-
vese que la escala vertical es lineal con divisiones iguales. El espaciado entre las lineas de la
grafica logaritmica se muestra en la grafica.
-,
r 30%
log,o 2 = 0.3010
log,, 9 = 0.9543
log,, 8 = 0.9031
loa,,, 7 r0.8451
\'
v
r 48%
10gl,6 = 0.7781
loglo 3 = 0.4771
log,, 5 = 0.6999
log,,, 4 = 0.6021 (E60%)
Figura 11.1 Papel para grafica semilogaritmica
Capitulo 11 Respuesta en frecuencia de transistores BJT y JFET

El logaritmo de 2 en base I0 es aproximadamente 0.3. La distancia de 1 (log,, 1 = 0) a 2 es por
tanto el 30% de la distancia. El logaritmo de 3 en base 10 es 0.477 1, o casi el 48% de la distancia
(casi la mitad de la distancia entre 10s incrementos de potencias de 10 en la escala logar'tmica).
Debido a que log,, 5 G 0.7. esta marcado en un punto al70W de la distancia. Notese que entre
cualquier de 10s dos digitos aparece la misma compresion de lineas conforme se avanza de
izquierda a derecba. Es importante observer el valor numeric0 resultante y el espaciado, ya que
las zrificas tendrlin, por lo general. solamente las marcas indicadas en la figura 1I .2 debido
a la falta de espacio. Debe notar que las barras mAs largas de esta fizura tienen 10s valores
numericos 0.3. 3 y 30 asociados a ellas. las siguientes barras mas conas tienen valores de 0.5.
5 4 50 y las barras mas cottas 0.7. 7 y 70.
. ,
Figura 11.2 identificacihn de 10s vaiores numericos de las marcas en una escala logaritmica.
Fijese c6mo la graficacion de una funcion en una escala logaritmica puede cambiar la apa-
riencia general de la f o m a de onda. comparada con una graficacion en una escala lineal. La
grafica de una linea recta en una escala lineal puede producir una curva en una escala logar'tmica,
y una grifica no lineal en una escala lineal puede tomar la apariencia de una linea recta en una
grafica logaritmica. El punto imponante es que 10s resultados extraidos a cada nivel deben
tstar comectamente etiquetados. desarrollando unafamiliaridad con el espaciado de lasfiguras 11.1
y I 1.2. Esto es muy cieno para algunas de las griificas log-loy que aparecen mis adelante en el libro.
1 1.3 DECIBELES
El concept0 de decibel (dB) y 10s cilculos asociados serin cada vez mis imponantes en las
secciones restantes de este capitulo. El fondo que rodea al tirmino decibel tiene su origen en el
hecho establecido de que la potencia y 10s niveles de sonido estan relacionados con la base
logaritmica. Esto es, un incremento en el nivel de potencia. digamos de 4 a 16 W, no resulta un
incremento del nivel de audio por un factor de 1614 = 4. Se incrementari por un factor de 2, que
se deriva de la potencia de 4 de la siguiente manera: (4)? = 16. Para un cambio de 4 a 64 W, el
nivel de audio se incrementari por un factor de 3, debido a que (4)j = 64. En forma logaritmica,
la relacion puede escribirse como log, 64 = 3.
Para efectos de estandarizacion, se defini6 al be1 (B) mediante la siguiente ecuaci6n que
relaciona 10s niveles de potencia P , y P?:
11.3 Decibeles
El termino be1 se derivo del apellido de Alexander Graham Bell.
Sin embarso. se encontro que el be1 era una unidad de medicion demasiado grande para
propositos practices y, se defini6 el decibel (dB), de fonna que 10 decibeles = 1 bel. Por tanto,
I] G,, = IOlog,, -
La clasificacion nominal de 10s equipos de comunicaciones electronicas (amplificadores.

micrt~fonos.etc.) esti medido con frecuencia en decibeles. Sin embargo. la ecuacion (11.10)
indica que la medicion de decibeles es una medida de la diferencia en rnagnitud entre dos
niveles de potencia. Para una potencia final (de salida) especificada (P,) debe haber un nivel
de potencia de referencia (PI).Por lo general se acepta que el nivel de referencia sea de 1 mW.
aunque en ocasiones se aplica el estandar de aAos anteriores de 6 mW. La resistencia que se
asocia con el nivel de potencia de 1 mW es de 600 Q, elegida porque es la impedancia carac-
teristica de las lineas de transmision de audio. Cuando se emplea el nivel de 1 mW como nivel
de referencia. el simbolo de decibel aparece con frecuencia como dBm. En fonna de ecuacion,
Existe una segunda ecuacion para 10s decibeles que se aplica frecuentemente. Puede
describirse mejor mediante el sistema de la figura 11.3. Siendo V, igual a algun valor V,, P, =
V Z/Rr. donde R; es la resistencia de entrada del sistema de la figura 11.3. Si V, debiera aumen-
tarse (o disminuirse) a algun otro nivel, V,, entonces P2 = Vg/Ri. Si sustituirnos en la ecuacion
(I 1.10) para deteminar la diferencia reshtante en decibeles entre los niveles de potencia.
P2 V ~ R .
-
Gas = 10 Log,, PI = 10 Log,, -
V:IR~= 10 log,,
G,, = 20 log,, -
Es frecuente que se ignore el efecto de diferentes irnpedancias (RI t R2) y se aplique la

ecuacion 11.I2 s610 para establecer una base de comparacion enue niveles, voltajes o comentes.
Para situaciones de este tipo la ganancia en decibeles se le debe nombrar m5s correctamente
como la ganancia de volraje o corriente en decibeles para diferenciarla del uso comun de 10s
decibeles, como se aplica a 10s niveles de potencia.
Una de las ventajas de la relaci6n logm'tmica es la forma en que puede aplicarse a las
etapas en cascada. Por ejemplo, la magnitud de la ganancia de voltaje general de un sistema en
cascada es dada por
Capitulo 11 Respuesta en frecuencia de transistores y JFET

-
Aplicando la relaci6n logaritmica adecuada. da como resultado:
TABLA 11.2
G, = 20 loglo /A,i = 20 log,, IA,,l + 20 loglo IA,>I
+ 20 loglo \A,, + . . . + 2 0 loglo \A,j (dB) (11.13)
En palabras. la ecuacion establece que la $anancia en decibeles de un sistema en cascada es

s6lo la suma de ganancia en decibles de cada etapa. esto es.
Se elaboro la tabla 11.2 coma un esfuerzo para desarrollar alguna asociacion entre 10s
niveles dB y l i s ganancias de voltaje. Observese primero que una ganancia de 2 resulta
un nivel dB de + 6 dB. y una caida de + resulta un nivel de -6 dB. Un cambio en V,,Nide 1 a
10. I0 a 100 o I00 a 1000 da como resultado el mismo cambio de 20 dB en el nivel. Cuando V,,
= I),. V,,N= I y el nivel de dB es 0. En una ganancia muy alta de 1000. el nivel de dB es 60 y.
en cambio. en una panancia mucho m i s alta de 10.000 el nivel de dB es de 80 dB. significa que
el increment0 es de solamente 70 dB como resultado de la relacion loparitmica. La tabla 11.2
revela que las sanancias de voltaje de 50 dB o mayores deben reconocerse inmediatamente
como demasiado altas.
Encuentre la magnitud de la eanancia que conesponde a una ganancia de decibeles de 100. EJEMPLO 11.5
Por la ecuacion (1 I. 101,

p2
GdB= 10 loglo - -
- 100 dB + log,, P2 - 10
-
PI PI
por tanto. -
p2 = 10'" = 10,000,000,000
PI
Este ejemplo muestra muy bien el rango de valores que deben esperarse de 10s dispositi-
vos pricticos. Es cierto que, un calculo futuro que d i un resultado en decibeles cercano a 100.
debe ser por tanto cuestionado de inmediato.
La potencia de entrada a un dispositivo es 10,000 W a un voltaje de 1000 V. La salida de EJEMPLO 11.6

potencia es de 500 W y la impedancia de salida es de 20 R.
a) Encuentre la ganancia de potencia en decibeles.
b) Obtenga la panancia de voltaje en decibeles.
c) Explique por q u i concuerdan o difieren 10s incisos a y b.
Po 500 W 1
a) Gde = 10 l o g l o - = 10 log,, -- 10 loglo - = - 1 0 loglo 20
p, 10 kW 20
= -10(1.301) = -13.01 dB
b) G, = 20 log,,-
V" fi
= 2 0 log,, ---= 2 0 log,,
V(500 W)(20 n)
v, 1000 1OOOv
11.3 Decibeles
f
EJEMPLO 11.7 Un amplificador de 40 W de potencia nominal de salida se conecta a una bocina de 10 Q.
a) Calcule la potencia de entrada que se requiere para una salida a potencia total si la ganan-
cia de potencia es de 25 dB.
b) Deduzca el voltaje de entrada para la salida especificada si la ganancia de voltaje del
amplificador es de 40 dB.
Soluci6n
40W 40 W - 40W
a) Por la ecuacion (11.10): 25 = 10 loglo - 3 Pi= -
pi antilog(2.5) 3.16X10*
VO
- = antilog 2 = 100
vi
v, = fi= Q(40 w)(lo n)= 20 v
1 1.4 CONSIDERACIONES GENERALES SOBRE

LA FRECUENCIA
La frecuencia de la seiial aplicada puede tener un efecto pronunciado sobre la respuesta de un
circuito simple o de varias etapas. Hasta ahora, el anaisis se hizo para el espectro de frecuencias
medias. A bajas frecuencias encontraremos que 10s capacitoresde acoplamiento y de desvio ya
no pueden reemplazarse por la aproximacion de corto circuito, debido al increment0 de reactancia
de estos elementos. Los parhetros dependientes de la frecuencia de 10s modelos de pequeEa
seiial, y las capacitancias paasitas asociadas con el dispositivo activo del circuito. limitaran la
respuesta en alta frecuencia del sistema. Un aumento en la cantidad de etapas de un sistema en
cascada tambikn limitari la respuesta en las altas y bajas frecuencias.
La magnitud de las curvas de respuesta de ganancia de un sistema de amplificador con
acoplamiento RC, directamente acoplado, y acoplado por transformador, se proporcionan en la
figura 11.4. Obsewese que la escala horizontal es logm'tmica para permitir una grafica que se
extienda desde las regiones de baja frecuencia hasta las de alta. Para cada grifica se defini6
una region de frecuencia baja, media y alta. Ademis, la principal raz6n de la caida en ganancia
a las frecuencias baja y alta tambitn se indic6 entre parentesis. Para el amplificador con
acoplamiento RC, la caida a bajas frecuencias se debe a la reactancia cada vez mayor de C ,, C,
o C y y su limite de alta frecuencia estA determinado por 10s elementos capacitivos parbitos
del cucuito, y la dependencia en frecuencia de la ganancia del dispositivo activo. Una explicacidn
de la caida de ganancia para el sistema acoplado por transformador requiere una comprension
basica de la "acci6n de transformador" y del circuito del transformador equivalente. Por el
momento, digamos que se debe s6lo al "efecto de corto" (entre las terminales de entrada del
transformador) de la reactancia inductiva magnitica a bajas frecuencias (X,= 2@). La ga-
nancia debe ser obviarnente en f = 0, debido a que en este punto ya no hay un flujo cambiante a
traves del nucleo para inducir un voltaje secundario o de salida. Como lo indica la figura 11.4, la
respuesta a alta frecuencia la controla principalmente la capacitancia parbita entre las vueltas de
las bobinas del primario y secundario. Para el amplificador acoplado directamente no hay
capacitores de acoplamiento o de desvio que causen una caida de la ganancia a bajas frecuencias.
Capitulo 11 Respuesta en frecuencia de hansistores BIT y JFET

, ,,
4 Ancho de banda (Las capaciranciar parislras de
A,-*" 1 la red y lor dispositivor activor
(CC Cf o CJ 1 y la dependencia en frecuencla
0 707.4, mc,, , de la ganancia del tranrirror
\ \ 1 FET o b"lb.3)
F~cueociamedia
Baja Alta frecuencia
frccuencia I I 1 I I V. *
I0 f1 lW IMX) 10,000 lW.MX) f, l MHz 10 MHz f(escala logritmica)
(af
I p
- Ancho de banda-
Transformador
,
0707A vc,i
I Baj"
--(Transformador) \\/
'i frecuencia Frecuencia media Alta frecuencia
I I I \ *
10 fi IW loo0 lO.OOD J2 100.000 /(encalu logar'trmca)
v"1
, I
-
, A I-!
-1-1
u
, ", I (Las capacirancias
pariniran de la red y los
Ancho de banda disporitivos activor y la
Atrncd dependencia en frecuencia
0707A, n ~ d
I I ! I *
IO(f1) 1W I OOD lO.oW J2 IW.WO l MHz f (ercala looaritmica)
(C)
Figura 11.4 Ganancia en funci6n de la frecuenciapara a) amplificadorescon acoplamiento RC b)

amplificadores acoplados por transiormador: c) amplificadores acoplados directamente.
Como lo seiiala la figura, es una respuesta plana hasta la alta frecuencia de corre, por las cuales
se determinan las capacitancias parasitas del circuit0 o la dependencia en frecuencia de la
ganancia del dispositivo activo.
La magnitud de la ganancia es igual o muy cercana a1 valor de banda media. Para poner las
fronteras de frecuencia a una ganancia relativamente alta, se escogid que 0.707Avm,fuera la
ganancia a 10s niveles de carte. Las frecuencias f , y f 2 correspondientes son denominadas
generalmente coma lasfrecuencias de esquina, corre, banda, o de media potencia. Se escogid
el multiplicador 0.707 debido a que en este nivel la potencia de salida es la mitad de la potencia
de salida en la banda media, esto es, a las frecuencias medias,
y a las frecuencias de media potencia
11.4 Consideraciones general- sobre la frecuencia

,
El ancbo de banda de cada sistema se determina porf y f ?. esto es.
ancho de banda (BW) =f, -,f,
Para aplicaciones de naturalera de comunicaciones (audio. video) es mas util una grifica
en decibeles de la ganancia de voltaje en funcion de la frecuencia que aparece en la figura I I I .
Sin embargo, antes de obtener la grafica logantmica. por lo general se normalira la curva.
como se seiiala en la figura 11.5. En esta figura, la ganancia para cada frecuencia estd dividida
entre el valor de banda media. Obviamente. el valor de banda mediass 1. como se indica. A las
frecuencias de media potencia el nivel resultante es de 0.707 = 11'1 2. Ahora. puede obtenerse
una grifica en decibeles aplicando !a ecuacion 11.12 de la sipuiente manera:
Figura 11.5 Grifica de ganancia normalizada en funcion de la frecuencia.
-
Alas frecuencias de banda media. 20 log,, 1 = 0y a las frecuencias de cone. 20 log 1h12 ,,
= -3 dB. Ambos valores estin indicados con claridad en la prifica de decibeles resultante en la
figura 11.6. Enue maspequeiia es la relacion de la fraccion. m i s negativo serdel nivel de decibeles.
jr . .
A
Figura 11.6 Grdficaen decibeles para la ganancia normalizada en funcion de la frecuencia

de la figura 11.5.
Para la mayor parte de la exposicion que viene a continuacih, se realizari una grafica de
decibeles para las regiones de frecuencias baja y alta. Recuerde la figura 11.6 para permitir una
visualization de la respuesta del sistema total.
Debe comprenderse que la mayona de 10s amplificadores introducen un desplazamiento
de fase de 180' entre las seiiales de entrada y salida. Ahora, este hecho debe ampliarse para
indicar que s610 ocurre en la region de la banda media. A bajas frecuencias. hay un
desplazamiento de fase tal que Vo se reuasa de V2 por un ingulo cada vez mayor. A altas
frecuencias el desplazamiento de fase caeri a menos de 180'. La figura 11.7 es una grafica de
fase estandar para un amplificador con acoplamiento RC.

0
i0 f , !!I I !)lK! I Oi!OO iOO.U!!O
~
f. I MHI 10
I
f (eacsla ioguiirll,~ca,
Figura 11.7 Grafica de fase para un sistema amplificador con acoplamiento RC.
1 1.5 ANALISISA BAJA FRECUENCIA,

G~FICA DE BODE
En la region de baja frecuencia de un amplificador con BJT o FET de una sola etapa. la combi-
nation R-C. se forma por 10s capacitores Cc. C, y C, del circuito y los parametros resistivos
del circuito, y es la que determind las frecuencias de cone. Puede establecerse un circuito R-C Figura 11.8 Combinacihn
similar al de la fiyura 1 I .8 para cada elemento capacitivo y determinar la frecuencia en que el R-Cque definiri una baja
voltaje de salida cae a 0.707 de su valor maximo. Una vez que se determinan las frecuencias de frecuencia de corte.
cone debidas a cada capacitor. pueden comljararse para establecer cut1 determinari la frecuen-
cia de cone en baja frecuencia del sistema.
Nuestro anilisis comenzari con la serie de combinaciones R-C de la fieura 11.8 y el desa-
mollo de un procedimiento que resultari una en grafica de la respuesta a la frecuencia con el
minimo de tiempo y esfuerzo. A frecuencias muy altas,
-
Figura 11.9 CircuitoRCdr.
la figura 11.8 a frecuencias
y el equivalente de cono circuito puede sustituir al capacitor. como se muestra en la figura muy altas.
11.9. El resultado es V,, V, a altas frecuencias. En f = 0 Hz.
y la aproximaci6n de circuito abieno puede aplicarse como se ve en la figura 11. I 0 con el

resultado de V<,= 0 V.
Entre 10s dos extremos, la relaci6n A v = V 0 N ivariari como lo indica la figura 11.11
Conforme aumenta la frecuencia, disminuye la reactancia capacitiva, y aumenta el voltaje de Figura 11.10 Circuito R-Cde la
entrada. porque aparece entre las terminales de salida. figura 11.8 a f = 0 Hz.
figurn 11.11 Respuesta a baja frecuencia para el c i r c u i t ~R-C d e la figura 11.8.
11.5 Anaisis a baja frecuencia, &fica de Bode

Los voltajes de salida y entrada se relacionan por la regla de divisor de voltaje de la
siguiente manera:
v, = R R+VXc
,
estando determinada la rnagnitud de Vo por
Para el caso especial cuando Xc = R ,

RV, - RV, - RVi RV, 1
"a= d m C . - -m=x=ip"'
cuyo nivel se indica en la figura 1I .11. En otras palabras, a la frecuencia en la que X,. = R, la
salida sera el 70.7% de la entrada para el circuito de la figura 11.8.
La frecuencia a la que esto ocurre esta especificada por
1
G, = 20 loglo A, = 20 log,', -J = - 3 dB
2
mientras A" = VJVi = 1 o Vo = V j(el valor maximo),
G, = 20 log,,, 1 = 20(0) = 0 dB
En la figura 11.6 podemos reconocer que hay una caida de 3 dB en la ganancia desde el
nivel de banda media cuando f = f,.En un momento encontrarernos que un circuito RC deter-
rninara la frecuencia de corte a baja frecuencia para un transistor BIT. y f,se determinara por
la ecuaci6n (11.20).
Si la ecuacion de ganancia es escrita como
y se usa la frecuencia definida antes.
En la forma de magnitud y fase,
magnirud de A , fase 5X de V a V ,
Capitulo 11 Respuesta en frecuencia de vansistores BJT y JFET

Para la magnitud, cuando f = f,
En forma logm'trnica, la ganancia en dB es
Para las frecuencias donde f < f,o V;/f)'S 1, la ecuacion anterior puede calcularse par
y finalmente,
I':- A,,, = -20 log,, -

f e f,
(1 1.23)
Ignorando la condicion f < f , por un momenta, una grafica de la ecuaci6n (1 1.23) en una
escala logantmica de frecuencias produciri un resultado de naturaleza muy dtil para futuras
graficas en decibeles.
A f = f . fl
- = 1 y -20 loglo 1 = 0 dB
I' f
Una grifica de estos puntos se muestra en la figura 11.12,desde 0.1f, af,.N6tese que esto
resulta una linea recta cuando se grafica en una escala logm'tmica. En la misma figura tambitn
Figura 11.12 Grafica de Bode

para la region de baja frecuencia
f (escala logm'rmica)
Rerpuerra en frecuencia real

se traza una linea recta para la condition de 0 dB para f 9f,.
Como se dijo antes. 10s segmentos
de linea recta (asintotas) son solamente exaccos para 0 dB cuando f 9 f,y la linea con pendien-
te cuando f,5 f Sin embargo, sabemos que cuando f =f , , hay una caida de 3 dB desde el nivel
de banda media. Empleando esta infonnacion junto con 10s segmentos rectos. permite una
grifica l o suficientemente exacta de la respuesta de frecuencia. como se indica en la misma
figura. La grafica de segmentos lineales formada par las asintotas y puntos de corte asociados
se le llama grafica de Bode de la magnitud en funcion de lafrecuencia.
Los cilculos anteriores y la curva misma muestran que:
Un cambio en frecuenciapor un factor de 2, equivalente a I octava, resulta un
carnbio de 6 dB en la relacion, tal como se observa par el cambio en ganancia de
f," a f , .
Como se indica por el cambio en ganancia def,i2 a f,
Para un cambia de 10:I en frecuencia, equivalente a 1 dkcada, hay un cambio de 20
dB en la relacion, como se seiialn entre las frecuencias de f,ll0 y f , .
Por tanto, en el futuro puede obtenerse con facilidad una grafica en decibeles para una
funcion que tenga el formato de la ecuaci6n (1 1.23). Primero obtenga f,. solo a partir de 10s
parametros del circuito, y luego trace dos asintotas. una a lo largo de la linea de 0 dB y la otra
a panir de f,y con una pendiente de 6 dBloctava o 20 dB1decada. Luego encuentre el punto de
3 dB que corresponds a f , y trace la curva.
EJEMPLO 11.8 Para el circuit0 de la figura 11.13:

a) Determine la frecuencia de corte.
b) ' Trace las asintotas y localice el punto de -3 dB.
C) D'ibuje la curva de respuesta en frecuencia.
So!ucMn
v, R 5kRV0 1 1
-c-- a) f , = --
2
-
1 (6.28)(5 x l o 3 fl.0.1 X lo-. F)
= 318.5 Hz
Figum 11.13 Ejemplo 11.8.
h) y c) Ver la figura 11.14.
31.$ Hz) (318.5 Hz) (637Hz) (3185 Hz)

fJ10 f,i2 f, 2/, 3fl % lOf,
0 I
-6 -
-9 -
Frgura 11.14 Respuesta en irecuencia para el circuito R-Cde la figura 11.13

La ganancia a cualquier frecuencia puede determinarse a partir de la gr5fica de frecuencia
de la siguiente manera:
Por ejemplo. si A,cde, = -3 dB,
A = - = 10(-320) = 10(-0.15) 10
vo 707 como se espzra
v,
La cantidad 1 0 n ' j se determina usando la funci6n l o yque se encuentra en la mayona de las
computadoras cientificas.
Apartir de la figura 11.l4, Arcda,- I dB en f =2f1 = 637 Hz. La ganancia en este punto es
o V,, es 89.1% de V, a f = 637 Hz.

El ansulo de fase de 0 se determina de
a partir de la ecuaci6n (1 1.22).

I := 0 = tan-' -
Para frecuenciasf 4 f,,
fl
0 = tan-' --* 90"
f
Por ejemplo. si j; = 130f.
8 = tan-'
f = tan-'(100) = 89.4"
f
Para f = f,,
0 = tan-' b = tan-'l = 45"

f
Para f 9f,,
0 = tan-' f
'40"
f
Por ejemplo, si f = 100fl.
0 = tan-' '
f
f
= tan-'0.01 = 0.573"
11.5 Anaisis a baja frecuencia, @flea de Bode

a 8 = tan-' (f,/f).
En la figura 11.I5se proporciona una g r g ~ c de Si aiiadimos el desplaza-
miento de fase de 180' introducido por un amplificador, se obtendra la grafica de fase de la
figura 11.7. La respuesta en magnitud y fase de cada combination R-C se ha establecido. En
la seccion 11.6 se volveri a graficar la frecuencia de cada capacitor importante para la region
de baja frecuencia en una combinaci6n R-C y, se determiuarin 1% frecuencias de cone para
cada uno a fin de establecer la respuesta a baja frecuencia del amplificador BJT.
Figura 11.15 Respuesta de lase del circuitoRCde la figura 11.8
1 1.6 RESPUESTA A BAJA FRECUENCIA,

AMPLIFICADOR BJT
El analisis de esta secci6n empleari la configuracion de polarization del BJT a divisor de
voltaje, per0 10s resultados pueden aplicarse a cualquier configuraci6n BJT. Solo sera necesa-
n o encontrar la resistencia equivalente adecuada para la combinaci6n R-C. Para el circuito de
la figura 11.16,los capacitores C,, Cc y C, determinarin la respuesta a baja frecuencia. Ahora,
examinaremos el irnpacto de cada uno en forma independiente y el orden listado.
Figura 11.16 Amplificador BJT cargado con capacitores que alectan la respuesta a baja frecuencia.
cs
Debido a que C, esta conectado casi siempre entre la fuente aplicada y el dispositivo activo, la
forma general de la configuracion R-C se establece por el circuito de la figura 11.17.
La resistencia total es ahora R, + R, y la frecuencia de cone, corno se dijo en la secci6n 11.5 es
Capihllo 11 Respuesta en frecuencia de transistores BJT y JFET

I Para determinar fL debe obtenerse el circuito "visto" por Cr. como se muestra en la figura
a qu;' w e ~ r b k c el
1121. ~ n vez e nivel de R~,.!a frecuencia de e r n e debida r C, puede deter
- fC'
SLSY~~A
R minarse con la siguiente ecuacion:
I- (11.32)
Figura 11.21 Determinacidn del
eiecto de CEen la respuesta en
baja frecuencia. Para el circuit0 de la figura 11.16, el equivalente de ac que "ve" C, aparece en la fipura 11.22.
El valor de R<,se determina por tanto.
-
-
8:
.- (11.33)
B ' E
K, j donde R: = Rs11 R , I R,.

i El efecto de CEsibre la ganancia se describe mejor en una forma cuantitativa. recordando
I que la ganancia para la configuration de la figura 11.23 se da por
Figura 11.22 Equivalenfe en ac

para C,?
La ganancia maxima esta disponible obviamente cuando Rc es cero ohms. A bajas frecuencias.
con el capacitor de desvio CE en su estado equivalente a "circuito abierto'.. RE aparece en la
ecuacion de ganancia anterior y resulta la ganancia minima. Conforme la frecuencia aumenta,
la reactancia del capacitor C, disminuye, reduciendo la impedancia en paralelo de R , y C,
hasta que el resistor REes efectivamente "puesto en cotto-' por C,. El resultado es maximo o la
ganancia de banda media determinado por Av = -Rclrc. EnfL la ganancia seri 3 dB menor que
el valor de handa media determinado con RE "en corto".
'
Antes de continua, no olvide que C,>,C, y CEafectarin solo la respuesta a baja frecuen-
cia. Al nivel de las frecuencias de la banda media pueden insertarse 10s equivalentes de corto
circuito para 10s capacitores. Aunque cada uno afectara la ganancia A, = \f,/Vj en un rango de
frecuencia similar, el mayor punto de corte a baja frecuencia determinado por C$. Cc o C,
tendra el mayor impacto, ya que sera el hltimo localizado antes del nivel de banda media. Si las
frecuencias estin relativamente distantes. la frecuencia de cone mas alta determinara en esen-
cia la frecuencia de corte baja para el sistema cornpleto. Si hay dos o mis frecuencias de cone
Figura 11.23 Red ernpleada para "altas", el efecto elevara la frecuencia de cone baja y reduciri el ancho de banda resultante del
describir el electo de CL en la sistema. En otras palabras, hay una interaction entre 10s elementos capacitivos que puede
Oanancia del arnplificador
afectar la frecuencia baja de corte resultante. Sin embargo, si las frecuencias de cone estable-
cidas por cada capacitor est.6n lo suficientemente separadas. puede ignorarse el efecto de uno
sobre el otro con un alto grado de precisicin. un hecho que se demostrara en el siguiente ejemplo.
EJEMPLO 11.9 a) Determine la frecuencia de corte inferior para el circuit0 de la figura 11.16, usando 10s
siguientes parametros:
b) Grafique la respuesta de frecuencia con una grafica de Bode.

a) Determinar r,, para las condiciones de dc:
PRE = (100)(2 kO) = 200 kR % 10R2= 100 kR

El resultado es:
por tanto.
Ganancia en la banda media:
La irnpedancia de entrada
por tanto.
Figura 11.24 Determination dfl

efecto de Rssobre la ganancia A, ,.
11.6 Respuesta a baja frecuencia, amplificador FLIT

Para verificar el resultado que se calcu16. el circuito se analizara usando PSpice y 10s nodos
definidos en la figura 11.25. El archivo de entrada de la figura 11.26 revela que la respuesta se
debe s61o a C., con Cc y C , puestos a niveles muy altos de 1 Farad para asegurarse que puedan
aproximarse mediante equivalentes de con0 circuito. El nivel de V, fue puesto a I mV para
proporcionar un nivel para V,,que sea cornparado con facilidad con la ganancia del sistema.
La respuesta de PROBE de la figura 11.27 revela que la frecuencia de cone determinada
por C, es muy cercana a 7 Hz. El nivel de cone se determino en (0.707)(5 1.21 mV) = 36.21 mV.
ObsQvese que la respuesta PROBE usa una escala logantmica para la frecuencia y una escala
lineal para el voltaje de salida Vo = V(7, 0).
figura 11.25 Determinacibn de los nodos de la red de la figura 11.16 para un anilisis PSpice.
F r e q u e n c y response of BJT circuit - Fig. 11.25 (Effect of C s o n l y )

**tt CIRCUIT D E S C R I P T I O N
VCC 4 0 20v
RBI 4 3 40R
RB2 3 0 10K
*CE and CC made very largelso they have no e f f e c t )

cs 2 3 lOUF
CE 6 0 1F
Ql 5 3 6 QN
.HODEL QN N P N ( B F = l O O I S r 5 E - 1 5 )
Y S 1 0 AC 1M
. A C L I N 100 1 x 2 IOOHZ
.PROBE
.OFTIONS NOPAGE
.END
Rgura 11.26 Determinacibn del efecto d e C, en la respuesta a baja frecuencia d e un

amplificador BJT.
Capitdo 11 Respuesta en frecuencia de transistores BJT y JFET

Frequency response o f BJT circuit - F i g . 11.25 ( E f f e c t o f CS o n l y )
.
/-------
.jOmV ......+....................
40mV -
. ... . .. - -- - - - - - - - - --- - -I'
,
/
,/:
i i
30mV i f
/' i
I
/
'
2OmV i i" i
10mv 7 I' t
Frequency
Para investigar 10s efectos de C , se modifica el archivo de entrada de la figura 11.26 para que
CC = I pF con CS = 1 F y C E = I F. El resultado es el archivo de salida de la figura 11.28,
que comprueba 10s resultados que se obtuvieron antes.
C:,
R.: = R,,~IR,IIR~ = 1 kO(140 kOIIl0 ka - 0.889 k n
Para CEse modifica el archivo de entrada de la figura 11.26, de manera que CE = 20 pF con CS
= 1 F y CC = 1 F. La respuesta de PROBE de la figura 11.29 confirma el resultado teorico. El
.
hecho de que f, sea significativamente mayor quef, of, sugiere que sera el factor predoml-
nante en la detkrminacion de la respuesta a baja f r h e h c i a para el sistema completo. Para
11.6 Respuesta a baja frecuencia, amplificador &IT

Frequency response of BJT c i r c u i t - Fig. 11.25 ( E f f e c t o f Cc only1
5&,v t ......................c- .................. .....+...................... +........................
I
I i
I
I
I
I
I f,, :26Hz
0,"v 1...................... +.. . 1.- ........-
..
-.-
..-
...............+....
Figura 11.28 Efecto de Ccen la
respussta a baja frecuencia del 1.0h 3.0h 10h 30h lOOh
arnplificador BJT d e la figura V(7.0)
11.25. Frequency
Frequency response of BJT c i r c u i t

&jOrnV+......... -
- F i g . 11.25 ( E f f e c t o f Ce on1 y l
.........+
. . . .
Figura 11.29 Efecto d e C,en la

respuesta a baja frecuencia del 10h 30h lOOh 300h 1.OKh
amplificador BJT de la figura V(7.01
11.25. Frequency
Capitulo 11 Respuesta en frecuencia de transistores BIT y JFET

probar la precision de nuestra hipotesis, se obtuvo el circuit0 completo y la grifica de la figura
11.30. Observese la fuene similitud con la grafica de la figura 11.29; la linica diferencia visible
es la mayor :anancia a mss bajas frecuencias de la figura 11.29.
b) Se mencion6 antes que las graficas dB se normalizan. por lo general. si se divide la ganan-
cia de voltaje A, entre la masnitud de la ganancia a banda media. Para la figura 11.16, la
magnitud de la ganancia a banda media es 5 1.21 y naturalmente, la relaci6n IA ,/Avm*?seri
1 en la region de banda media. El resultado es una asintota de 0 dB en la region de banda
media, como se muestra en la figura 11-31. Definiendo a f como lo indica la frecuencia
Li.
Frequency response o f BJT c i r c u i t - F i g . 11.25

Sam" 1L ................... ...+..................... * .........................
..+......................
O n V
......* i d +.i.!'.L.: %.
7
?.i.
H..
<.......
i Figura 11.30 Eiecto neto de C,,
10h 30 h lO0h 300h 1.OKh C, y C, en la respuesta a baja
.. .. c.......... J., .--,:':--A--n,T2-
Flgura 11.31 Crilica de baja

irecuencia para la red del eiemplo
11.9.
11.6 Respuesta a baja frecuencia,amplificador BJ7
- ---
de corte inferior f,, puede dibujarse una asintota a -6 dBIoctava, como se seiiala en la
figura 11.31, para hacer la g r u ~ c ade Bode y nuestra envolvente para la respuesta real. A
f, la curva real esta a -3 dB por abajo del nivel de la banda media, como lo define el nivel
de 0.707Avm,,permitiendo, por tanto, el trazo de la gr81ca de la curva de respuesta en la
frecuencia real, como se muestra en la figura 11.31. Se trazo una asintota a -6 dB1octava a
cada frecuencia definida en el analisis anterior para demostrar que para ese circuito. fLces el
que determina el punto de-3 dB. Noes sino basta cerca de-24 dB quefLccomienza a afectar
la forma de la envolvente. La grfica de magnitud muestra que la pendiente de la asintota
resultante es la suma de las asintotas que tienen la misma direccih dependiente en el mismo
interval0 de frecuencia. Obstrvese en la figura 11.31 que la pendiente ha caida a
-12 dB1octava para frecuencias menores de fLc, y puede descender a -18 dBIoctava, si las
ties frecuencias de corte definidas en la figura 11.31 estuvieran mucho mis cerca.
Usando PROBE puede lograrse una grafica de 20 loglolA~/Avm~l =A,/AvmJ,,, recor-
dando que si Vs = 1 mV, y la magnitud de M,/A vmcd I es la misma que IV0/AhdI, ya que Vo
tendra el mismo valor numtrico que A". La grAica resultante de la figura 11.32 revela el
cambio en pendiente de la asintota enfLc,y como la curva real sigue la envolvente creada
por la grifica de Bode. Ademb, obdrvese la cdda de 3 dB en f,.
Frequency r e s f s n x of BJT c i r c u i t - Fig. 11.25 (DB P l o t )
4;-..---.---..-..-....-.--
-..----..---..-.....
c- *....-...-......---..-.+...--.-....-..-...-....
1Oh 30h .lOOh Y#)h 1.OKh
0 DB(V(7)/0.051V)
Frequency
Figurn 11.32 Grifica dB de la respuesta a baja frecuencia del amplificadorBJT de la figura 11.25
Recuerde mientras pasamos a la siguiente seccion, que el analisis de esta secci6n no se

limita a1 circuito de la figura 11.16. Para cualquier configuration de transistor es necesario
simplemente aislar cada combinaci6n R-C formada por un elemento capacitivo y determinar
las frecuencias de corte. Las frecuencias resultantes precisarin si hay una interacci6n fuerte
Capitulo 11 Respuesta en frecuencia de trausistores BJT y JFET

entre elementos capacitivos para la determination de la respuesta general, y cual elemento
tendri el mayor impacto para establecer la frecuencia de cone inferior. El anhlisis de la siguiente
seccion seri muy similaral de esta seccion. cuando delimitemos las frecuencias de cone inferior
para el amplificador a FET.
11.7 RESPUESTA A BAJA FRECUENCIA,

AMPLIFICADOR FET
El anilisis del amplificador FET en la region de baja frecuencia sera rnuy parecido a1 del
amplificador BJT de la secci6n 11.6. Tenemos otra vez tres capacitores de inter&, como se
muestra en el circuito de la iignra 11.33: CG,CCy Cs Aunque la figura 11.33 se usari para
establecer las ecuaciones fundamentales, el procedimiento y conclusiones pueden aplicarse a
la mayoria de las configuraciones a FET.
Flgura 11.33 Elementos capacitivos que afectan la respuesta a baja frecuencia de un

amplificador JFET.
cc
P u a el capacitor de acoplamiento entre la fuente y el dlspositivo activo, el circuito equivalente
de ac apareceri igual que en la figura 11.34. La frecuencia de cone determinada por CGsera
que es un equivalente exacto de la ecuacion (11.26). Para el circuito de la figusa 11.33,
(11.35)
Sisrema
Figurn 11.34 Determinacib del
efectode C, sobre la respuesta a
baja frecuencia.
11.7 Respuesta a baja Erecuencia, amplificadorFET

Por lo general, R, S RSee.y la baja frecuencia de corte se detenninari principalmente por R, y
C,. El hecho de que R, sea tan grande, permite un nivel relativamente bajo de C,. mientras se
mantiene un nivel de frecuencia de corte bajo para f
Li
Para el capacitor de acoplamiento entre el dispositivo activo y la carga, el circuito de la figura

11.35 dara resultado, pero tambien es una copia exacta de la figura 11.19. La frecuencia de
corte resultante es
Para el circuito de la figura 11.33,

(11.37)
Figurn 11.35 DeterminaciOn del efecto F~gura11.36 Deterrninacion del efecto de

de C,en la respuesta a baja frecuencia. C, en la respuesta a baja trecuencia.
cs
Para el capacitor de fuente, Cs, el nivel de resistencia importante se puede ver definido en la
figura 11.36. La frecuencia de corte es
Para la figura 11.33 el valor resultante de Re":
que para r, = - R llega a ser
(11.40)
EJEMPLO 11.I0 a) Determine la frecuencia de corte inferior para el circuit0 de la figura 11.33 con 10s si
guientes parimetros:
C, = 0.01 /IF, Cc=0.5pF, Cs -- 7- P F

Rse,=lOkn, R , = l M R , RD=4.7kR, R , = l k R , RL=2.2kQ
IDss= 8 mA, V, = -4 V, r,=mR, V,= 20 V
b) Grafique la respuesta en frecuencia usando una grifica de Bode.

a) Anilisis DC. Graficando la curva de transferencia de I, = 1,,,(1 - V,dV,)z y sobrepo-
niendo la curva definida por Vti, =-I$, resultari una interseccion en VGSp= -2 V e IDo = 2
mA. Adembs.
C,:
Ecuaci6n (I 1.34):
= 27r(IO kfl
I
+ 1 Mfl)(O.Ol pF) - 15.8 Hz
I
Ecuacion ( I 1.36): f'-c = 2x(4.7 ki2 + 2.2 kfl)(0.5 pF) = 46.13 Hz
C,:
I 1
R,, = Rx//- = 1 kfl/I---- = I knliO.5 k n 333.33
fim 2 rnS
Debido a que fL,es la mayor de las tres frecuencias de cone. 2s entonces la que define la
frecuencia de cone inferior para el circuito de la figura 11.33.
h) La ganancia en la banda media del sistema esti determinada por
Si se usa la ganancia de la handa media para normalizar la respuesta del circuito de la figura
I 1.33 resultari la grifica de frecuencia de la fisura 11.37, verificada a su vez por la respuesta
de PROBE de la figura 11.38.
figura 11.37 Respuesta a baja

frecuencia para la configuracibn
JFET del ejemplo 11.10.
I Grifica de Bode
0
0.I
-3 - logm'tmicai
-6 -
-9 - 2 0 dBldicada
Respuesta en frecuencia real

-12 -
-15 -
-18 - 4 0 dBId6cada
-21
LOX frequency response or JFET a m p l i f i e r - Pig. 11.33
VDD 4 0 20V
RG 3 0 lMEG
RSIG 2 1 10K
RS 6 0 1K
RD 4 5 4.7K
RL 7 0 2.2K
CG 2 3 0.OlUF
CC 5 7 0.5UF
CS 6 0 2UF
51 5 3 6 J N
.MODEL J N N J F ( V T O = - 4 V BETA-500E-6)
CW1 3 0 5 P F
CW2 7 0 6 P F
V S I G 1 0 AC 1W
.AC DEC 10 l O H Z lOKLiZ
.OP
.PROBE
. O P T I O N S NOPAGE
.END
Lov frequency response o f JFET amp11 t i e r - Flg :I33
/--
0 ?.. ~ ~..~.. .. . ~ ~ ~ ~ ~ .
-3 ;------------ - - - - - - - ~
-5 t
-% i......-.......+............... * .....-...--....
i
1Oh 30h lOOh 300h 1.OKh 3.OKh lOKh
a DB(V(7)/3E-31
Frequency
FI- 11.38 Anaisiz PSpice del amplificadorJFET dei ejemplo 11.10.
1 1.8 CAPACITANCIA DE EFECTO MILLER

En la regi6n de alta frecuencia 10s elementos capacitivos de importancia son las capacitancias
interelectr6dicas (entre terminales) internas del dispositivo activo. y la capacitancia del
alambrado entre las terrninales del circuito. Los grandes capacitores del circuito que controlan
la respuesta a baja frecuencia fueron reemplazados por sus equivalentes de corto circuito debido
a sus bajos niveles de reactancia.

Para amplificadores inversores (un desplazamiento de fase de 180' entre la entrada y la
salida. da como resultado un valor negativo para A,), la capacitancia de entrada y salida au-
menta debido a un nivel de capacitancia sensible a la capacitancia interelectredicas que hay
entre las terminales de entrada y salida del dispositivo y la yanancia del amplificador. En la
fisura 11.39 dicha capacitancia de "retroalimentacion" esti definida por C,.
-
D I -
Figura 11.39 Red empleada en La
I derivacion de una ecuaci6n para
I
la capacitancia Miller de entrada.
Aplicando las leyes de corriente de Kirchhoff se tiene que
Usando la ley de Ohm se obtiene
Sustituvendo. obtenemos
pero
estableciendo el circuit0 equivalente de la figura 11.40. El resultado es una impedancia de

entrada equivalente a la del amplificador de la figura 11.39, que incluye lamismaRi que hemos
manejado en 10s capitulos anteriores; pero se le afiadi6 un capacitor de retroalimentaci~n
v, ~ g u r a11.40 Demostraci6n dei

impact0 de la capacitancia Por
efecto Miller.
11.8 Capacitancia de efecto Miller

magif~cadopor la ganancia del amplificador.Cualquier capacitanciainkrelectr&kca en las termi-
nales de entrada del ampliicador se a5adiri en paralelo con 10s elementos de la figura 11.40.
Por tanto. el efecto Miller de la capacitancia de entrada se define por
Esto nos muestra que:

Para cualquier amplifcador inversor, la capacitancia de en@& sera increment&
por una capacitancia de efecto Miller sensible a la ganancia del amplifcador, y la
capacitancia interelecfrodica estarh conectada entre las terminales de entrada y
salida del dispositivo activo.
El dilema de una ecuaci6n como la ecuaci6n ( 11.41) es que a altas frecuencias la ganancia
A" sera una funcion del nivel de C,, . Sin embargo, ya que la ganancia mixima es el valor de ban-
da media, usar el valor de banda media resultari el nivel mis alto de C,, y un escenario de peor
caso. Por tanto, se emplea por lo general el valor de la banda media para A, en la ecuaci6n
(11.41).
La raz6n mis imponante sobre la restricci6n de que el amplificador sea de la variedad
inversora, es ahora mis aparente cuando se examina la ecuaci6n (1 1.41). Un valor positivo de
A", resultaria una capacitancia negativa (paraAv> 1).
El efecto Miller tambiin incrementari el nivel de la capacitancia de salida, el cual tambikn
debe considerarse cuando se determine la frecuencia de cone a alta frecuencia. En.la figura
11.41 estin en su lugar 10s parimetros importantes para precisar el efecto Miller. Si se aplican
las leyes de coniente de Kirchhoff resultara
con 1, = -
V O
e I2 = v', - v,
RO 1
.x
La resistencia Ro por lo general es lo suficiente grande para permitir que se ignore el primer
timino de la ecuacion, comparado con el segundo, y suponiendo que
Sustituyendo Vj = VJAv en A" = Vo/Vi dari como resultado
F m 11.41 Red empleada en la

derivaci6n de una ecuaci6n para
- - - la capacitancia Miller de salida.

y da como resultado la siguiente ecuacion para la capacitancia de salida Miller:
Para la situaci6n comun donde Av 9 1, la ecuaci6n (1 1.42a) se reduce a
En las siguientes dos secciones apareceran ejemplos del uso de la ecuacion (11.42) cuando
investiguemos la respuesta en alta frecuencia de 10s amplificadores BJT y FET.
1 1.9 RESPUESTA EN ALTA FRECUENCIA,

AMPLIFICADOR BJT
En el extremo de alta frecuencia, se encuentran dos factores que definirin el punto de -3 dB: la
capacitancia de circuito (parasita e introducida) y la dependencia en frecuencia de hfe(P).
Parhetros de la red
En la region de alta frecuencia el circuito RC que nos preocupa tiene la configuracion que
aparece en la figura 11.42. Si las frecuencias son cada vez m h altas, 1area~tanciaX~disminuira
en magnitud, y dari como resultado un efecto de cono a la salida; por lo mismo, disminuiri la
ganancia. La derivation que lleva a la frecuencia de esquina para esta configuracion RC sigue
lineas similares a las que se localizan en la region de baja frecuencia. La diferencia mis
significativa esti en la forma general de A" que aparece a continuacion: ",
-
(11.43)
ngura 11.42 Combinacion R-C
que definiriuna alta frecuencia
de corte.
que resultari una grsica de magnitud como lo muestra la figura 11.43, y que tiene una caida de
6 dBioctava con la frecuencia en aumento. Obstrvese que f, esti en el denominador de la
relacion de frecuencia, en lugar que en el numerador como sucede con f,en la ecuacion (1 1.2 1).
Figura 11.43 Grifica asintotica,

como lo define la ecuacion (11.43).
En la figura 11.44 las diversas capacitancias parisitas (Cbe, Cbc y Cce) del transistor se
incluyeron con las capacitancias del alambrado (C,, , C,,,) introducidas durante la construe-
cion. En la figura 11.45 aparece el modelo equivalente de alta frecuencia para el circuit0 de la
figura 11.44.N6tese la ausencia de 10s capacitores CJ,Cc y CE,que se supone, en estado de
11.9 Respuesta en alta frecuencia, amplificador BJT

+ I
Figura 11.44 Red de la figura
1l.lti con 10s capacitores que
". 'L
afedan la respuesta en alta -
frecuencia.
+
R, -
cj= CWj+ ChC=;,c
'I>
c, = c, = c_ = c,o
0 ",.
,
. .
-
R,/R? == $ PL + ri R,. ?; Co
Figura 11.45 Modelo equivalente
de ac para aita frecuencia para la
red de la iigura 1144.
--
-L
corto circuito en estas frecuencias. La capacitancia C, incluye la capacitancia del alambrado de
entrada C,v,,la capacitancia de transicion Cb,y la capacitancia Miller C,,,,.La capacitancia Co
incluye lacapacitancia del dambrado de salida C,,,. la capacitancia parisita Ccey la capacitancia
Miller de salida C, ;, En general, la capacitancia Cbces la mayor de las capacitancias parasitas,
y Ccela mis pequeria. La mayoria de 1as hojas de especificaciones proporcionan solo los nive-
les de Cbey Cbc,per0 no incluyen a C,,, a menos que afecte la respuesta de un tipo particular de
transistor en un &ea espedfica de aplicaci6n.
La determinaci6n de! circuito equivalente Thhenin para 10s circuitos de entrada y salida
de la figura 11.45 resulkarin !as configuracionesde la figura 11.46. Para el circuito de entrada la
frecuencia de -3 dB se define por
R~~,=R,IIX,IIR~IIR, R ~ =~R(. I R,. I r,,
Figura 11.46 Circuitos Thevenin

para las redes de entrada y salida
ial (b) de la red de la figura 11.45.
Capitulo 11 Respuesta en frecuencia de Uansistores BJT y JFET

A muy altas frecuencias, el efecto de C, reduce la impedancia total de la combinacion en
paralelo de R , . R,. RI y C, en la figura 11.45. El resultado es un nivel reducido de voltaje a
traves de C,. una reduccidn en Ib y una zanancia para el sistema.
Para la red de salida,
A muy altas frecuencias, la reactancia capacitiva de C, disminuira y, por consecuencia, se

reducira La impedancia total de las rarnas en paralelo de salida de la figura 11.45. El resultado
neto es que I.:,tarnbiCn declinara hacia cero conforme lareactanciaXc sea cada vez mis pequeiia.
Cada una de las frecuenciasj,, y f ,,definen una asintota de -6 dBioctava, como se muestra en
la fiyura 11.43. Si 10s capacitores parasitos fueran 10s linicos elementos que determinaran la
alta frecuencia de cone, la frecuencia mas baja podna ser el factor determinante. Sin embargo,
la disminucion de hie (o /7) con la frecuencia tambitn debe considerarse para ver si su frecuen-
cia de cone es menor que la de j,, o j,,,, .
Variacion de h, (o P)
La variation de hfi (o p ) con la frecuencia se aproximara con algun grado de precision a la
siguiente relacion:
El uso de hfien vez de p e n alguna pane de este material descriptivo se debe en principio
a\ hecho de que los fabricantes emplean, por lo general, 10s parimetros hfbridos cuando tratan
este parhetro en sus hojas de especificaci6n o en otros lugares.
La unica cantidad indefinida fp,se determina por un conjunto de parimetros empleados en
el modelo n hibrido o Giacoleno; y se aplica con frecuencia para representar mejor al transis-
tor en la regi6n de alta frecuencia, y aparece en la fiyura 11.47. Los diversos parimetros mere-
cen una explication. La resistencia r,,. incluye las resistencias de contacto, el volumen y de
propagacion de la base. La primera se debe a la conexion real de la base, la segunda incluye la
resistencia de una terminal externa con la region activa de 10s transistores y la bltima es
Rgura 11.47 Circuito

equivalente de ac Giacoietto
(o n hibrido) de transistor en
alta frecuencia y pequefia sefial.
11.9 Respuesta en alta frecuencia, amplificadorBIT 54 1

la resistencia real dentro de la region activa de la base. Las resistencias rbre,
rcey rUcson las que
se encuentran entre las terminales indicadas cuando el dispositivo esti en la regi6n activa. Lo
mismo se aplica para las capacitancias C< ., y CUE,aunque la primera es una capacitancia de
transition y la ultima es de difusion. Una explicaci6n m b detallada de la dependencia de la
frecuencia sobre cada uno puede encontrarse en varios textos ficilmente disponibles.
En tkrminos de estos parhetros,
fp (que aparece a veces comof,, ) = 81i~

li
2ir(CVc + C,;)
o debido a que el par&metrohibrido hJese relaciona con gve mediante g m = h ,emd gv,,
Si vamos un paso mas adelante, encontraremos que
y si usamos las aproximaciones
dari como resultado la siguiente forma para la ecuacion (1 1 SO):
La ecuacion (11.53) revela que debido a que re esta en funcion del diseiio de la red:
fp esta en fnncibn de las condiciones de polarizacibn.
El formato bbico de la ecuaci6n (11SO) es exactamente el mismo al de laecuacion (1 1.43);
y si Cxtraemos el factor multiplicante hfemcd, revelamos que hJe caera de su valor de la banda
media con una pendiente de 6 dBIoctava, como se muestra en la figura 11.48. La misma figura
tiene una grifica de hP (I, a ) en funcion de la frecuencia. Obstrvese el pequeiio cambio en hfi
para el rango de frecuenc~aseleccionado, lo que descubre como la configuraci6n de base comun
presenta mejores caractensticas de alta frecuencia que la configuraci6n de emisor cotnun. N6te-
se tambitn la ausencia de la capacitancia por efecto Miller, debido a la caractenstica no inversora
de la configuration de base comun. Por esta razon, 10s parheuos de alta frecuencia de base
comun en lugar de 10s parimetros de emisor comun se especifican con m b frecuencia para un
transistor, en especial para aquellos diseiiados especificamente para operar en las regiones de
alta frecuencia.
La siguiente ecuaci6n permite una conversion directa para determinar fp si estin
especificadas fa y a .
Una cantidad llamada producro de ganancia-ancho de banda se define para el transistor

por la condici6n
Capitulo 11 Respuesta en frecuencia de transistores BIT y J E T

0.1 MHz 1.0 MHz 10.0 MHz IW.0 MHz l kMHr
Figua 11.48 h , y h, en funci6nde la frecuencia en la regiBn de alta frecuencia
por lo que
La frecuencia a la cual lhIJ,, =,O dB se indica por fTen la figura 11.48. La magnitud de h,?
en el punto definido por la cond~c~on (fT + f&esti dada por
por lo que
Sustituyendo con la ecuaci6n (1 1.53) a fa en la ecuaci6n (1 1.55) se obtiene:
(11.58)
11.9 Respuesta en alta frecuencia, amplificador BJT

EJEMPLO 11.11 Para la red de la figura 11.44, con 10s mismos parametros que 10s del ejemplo 11.9, es decir,
R , > = l k R , R , = 4 0 k R , R,=lOkR, R,=2kR, R,=4kR, RL=2.2kR
C, = I0 pF,
b =loo. -
C,= I pF
ro = R,
C, = 20 pF
V,, = 20 V
con la adici6n de
a) Determinef , y f,
b) ~ncuentre fpy f, "
c) Grafique la respuesta en frecuencia para las regiones de baja y alta frecuencia con 10s
resultados del ejemplo 11.9 y 10s resultados de 10s incisos a y b.
d) Obtenga una respuesta PROBE para el espectro de frecuencia completo y compare10 con
10s resultados del inciso c .
a) Del ejemplo 11.9:
con
- 0.53 1 kS1
2 1I / kR140
R T ~= R T l ~ I I l ~ = ~,
c, = cw, + c,,,+ (1 - A,)Ch,

k n / \ l Okn111.32 kR
= 6 pF + 36 pF + [I - (-90)14 pF
= 406 pF
1 I
=
' ,* = 27rRThC, 2NI.531 k0)(406 pF)
= 738.24 kHz
R T ~=
. RcllRL = 4 ka12.2 kS1 = 1.419 kS1
C, = Cw,,+ C,, + Cy = 8 PF + I PF + (1 - -
-Ig0)4p~
f ~=
. . 2TR n
I -- 1
2M1.419 kR)(13.04 pF)
= 8.6 MHz
b) Aplicando la ecuaci6n (1 1.53) se obtiene
-
-
1 - 1
271(100)(15.76 R)(36 pF + 4 pF) 211(100)(15.76 R)(40 pF)
= 2.52 MHz
f~= Pmedfp= (100)(2.52 MHz)
= 252 MHz
Capihllo 11 Respuesta en frecuencia de transistores BJT y JFET

C) VCase la figura 11.49. Tanto fD como f,, bajaran la alta frecuencia de corte por abajo del
nivel determinado p o r f , . fo esta cercano a f H y, por tanto, tendri un mayor impact0 que
f , ; En cualquier caso, el ancho de banda sera menor que el definido s610 por f H , . Para 10s
parametros de este circuito. la alta frecuencia de corte estari relativamente cercana a
los 600 kHz.
1 10 L IW hE i kHz lokHz
t;r, -fP
1 0 0 k H ~ \ I MHz / IOMHr 1M)MHz
Figurn 11.49 Respuesta en

irecuencia completa para ia red
de la figura 11.44.
Por tanto, la mas baja de las frecuencias supenores de corte define el ancho de banda
mhrimo posible de un sistema.
d) En la figura 11.50 aparece el archivo de entrada para obtener la respuesta PROBE usando
PSpice. Los niveles de las capacitancias parisitas no se incluyen en el enunciado del modelo,
k u i i lrequerlc'y responsc of BJ'I clrcuit - Fiq. 11.44 ( Q cap. b wirinq cap.)

7CC 4 0 2OV
Re1 4 3 4OK
RD2 3 0 1OK
RC 4 5 4K
R E 6 0 2K
CC 5 7 1UF
CDE 3 6 36PF
CBC 5 3 4PF
CCE 5 6 1PF
Q1 5 3 6 QN
.MODEL QN NPN(BF=100 15=5E-15)
CW1 3 0 GPF
CW2 7 0 BPF
V S 1 0 AC lnv
.AC DEC 10 lOHZ lOOHEGHi
.PROBE Figura 11.50 Analisis PSpice de la
.OPTIONS NOPAGE respuesta en frecuencia completa
.END
de la red de la figura 11.44.
11.9 Respuesta en alta frecuencia, amplificador ELIT 545

debido B que tste pide niveles de capacitancia con polarizaci6n cero. Los niveles que
aparecea en el ejemplo son sdlo en las condiciones de polarizaci6n establecidas para la
red, y por tanto se consideran como parhetros de la red. El comando DEC en el enuncia-
do de analisis .AC especifica que la frecuencia se lleve de manera logaritmica de 10 Hz a
100 MHz en intewalos de dtcadas, para proporclonar unacantidad suficiente de puntos de
datos para una b w a graficacian logazitm~ca.
La respuesta de salida de la figura 11.51 no incluye 10s efectos defp, pero apoya el
analisis realizado en 10s incisos a a c para la region de alta i~ecuencia.La ba)a frecuencia
de corte esta cerca de 10s 327 Hz definida porfLc, y la frecuencia de corte alta esta cercana
a 10s 600 kHz. En otras palabras, aunquefH,,esta mas de una dtcada arriba def,, ,tendra un
impact0 en la frecuencia de cone de -3 dB.
F u l l frequency response o f BJT circuit - F i g . 11.44
--------------
-3 c
-51: . - . I-...
. . . , . . . . . . I--- i
10h 1OOh 1.OKh 10Kh lOWh i.Onh lORh 1m'lh

DB(V(7)/0.051)
Frequency
Rgum 11.51 Respuesta en frecuencia completa de la red de la figura 11.44.
1 1.10 RESPUESTA EN ALTA FRECUENCIA,

AMPLIFICADOR FET
El anaisis de la respuesta en alta frecuencia del amplificador FET se hara en foma rnny
similar a la que se hizo para el amplificador BJT.Como se setiala en la figura 11.52, existen
capacitancias interelectrodicas y de alambrado que determinarin las caractensticas de alta
frecuencia del amplificador. Los capacitores C ,, y C varian de 1 a 10 pF, mientras que la
Ed
capacitancia C,, por lo general es bastante mas pequena con valores entre 0.1 y 1 pF.
Capihllo 11 Respuesta en frecuencia de hansistores BJT y J E X

Flgura 11.52 Elementos
Capacitivos que afectan la
respuesta en alta frecuencia
de un amolificador JFET.
Debido a que la red de la fipra 11.52 es un amplificador inversor, aparecer.6 una capacitancia
por el efecto Miller en el circuito equivalente de ac para alta frecuencia que aparece en la
figura 11.53. A altas frecuencias, Cise aproximar.6 a un equivalente de con0 circuito, y Vgs
caeri en valor y reducir.6 la ganancia general. En las frecuencias donde Ca se acerque a uno
igual que el con0 circuito, el voltaje de salida paralelo Vo caera en magnitud.
R,,
"* Z
Fwra 11.53 Circuito
equivalente de ac en alta
irecuenc~apara la figura 11.52
Las frecuencias de corte definidas por 10s circuitos de entrada y salida pueden obtenerse
encontrando primer0 10s circuitos Thkvenin equivalentes para cada seccion, como se muestra
en la figura 11.54. Para el circuito de entrada,
(a1
+u (b)
F m 11.54 Los circuitos
Thbvenin equivalentes para
a) el circuito de entrada
y b) el circuit0 de salida.
11.10 Respuesta en alta frecuencia, amplificador FET 547

Y
y para el circuit0 de salida,
con
- - - - --
EJEMPLO 11.12 a) Determine la alta frecuencia de cone para la red de la figura 11.52 usando 10s mismos
parimetros que 10s del ejemplo 11.10:
con la ad'ici6n de
b) Revise una respuesta PROBE para el rango completo de frecuencia y observese si sopona
las conclusiones del ejemplo 11.10 y 10s ciilculos anteriores.
1
a) Rn = R,, R, = 10 k R 11 1 MR = 9.9 kR
Del ejemplo 11.10, A"= -3.
Ci= Cw,+ C,, + (1 - A,)C,d
= 5 pF + 4 pF + (1 + 3)2 pF
=9pF+8pF
= 17 pF
1
-
- = 945.67 kHz
2 ~ ( 9 . 9ki-l)(17 pF)
Capitulo 11 Respuesta en frecuencia de bansistores BJT y JFET

1
= 11.57 MHz
fH" = 2 d 1 . 5 kfi)(9.17 pF)
Los resultados anteriores indican que la capacitancia de entrada con su capacitancia de efecto
Miller determinara la alta frecuencia de cone. Este caso es muy tipico debido a1 pequeiio valor
de CdAy 10s niveles de resistencia localizados en el circuit0 de salida.
b) El anilisis PROBE de las fipuras 11.55 y 11.56 soporta con facilidad 10s resultados del
ejemplo 11.10 y 10s cAlculos anteriores.
Full f r e q u e n c y response of J F E T amplifier - Fig. 11.52

VDD 4 0 20V
RG 3 0 lHEG
C S 6 0 ZUF
CGD 3 5 2PF
. .
CGR- I. h. 4PF
...
CDS 5 6 0.5PF
J1 5 3 6 JN
.HODEL JN NJF(VTO=-4V BETA=500E-6)
CW1 3 0 5PF
-2 7 0 6PF
V S I G 1 0 AC M Y
.
.AC DKC 10 lOHZ lOWEGHZ
OP
.PROBE
Figura 11.55 Analisis PSpice
cornpleto en frecuencia, del
.OPTIONS NOPAGE arnplificador JFET d e la figura
.END 11.52.
F u l l frequency response of JFET a m p l i f i e r - Fig. 11.53
. .. . . . .. .
-30 ...--..-.......
+ +.. +-...-.------.-
..-..--.....+...-.--..----.. +.-.-..------.
-4
1Oh lOOh 1.OKh 1GKh lOOKh 1.0nK lOnh Fwra 11.56 Respuesta en
frecuencia d e la red d e la figura
0 DB (V (7)/3E-3)
Frequency 11.52.
11.10 Respuesta en alta frecuencia, amplifieadorFET
- -----
Aunque el anilisis de las secciones anteriores se limita s61o a dos configuraciones, la
exposici6n del procedimiento general para la determination de las frecuencias de corte, debe
soportar el anilisis de cualquier otra configuraci6n a transistor. No olvide que la capacitancia
Miller se limita a 10s amplificadores inversores y que fa es significativamente mayor que fp si
se encuentra la configuraci6n de base comcn. Hay mucha mas literatura sobre el analisis de
amplificadores de una sola etapa que va m b alli de la cobertura de este capitulo. Sin embargo,
el contenido de este capitulo debe praporcianar una base firme para cualquier analisis futuro
de 10s efectos de la frecuencia.
1 1.1 1 EFECTOS DE FRECUENCIA EN MULTIETAPAS

Para una segunda etapa de transistor conectada directamente a la salida de una primera etapa,
habri un cambio significative en la respuesta general de frecuencia. En la regi6n de alta fre-
cuencia, la capacitancia de salida Codebe ahora incluir la capacitancia de alambrado (Cw, ), la
capacitancia pardsita (Cbe)y la capacitancia Miller (C,) de la siguiente etapa. Ademis, habra
niveles de baja frecuencia de cone adicionales, surgidos de la segunda etapa que reducirh
todavia mds la ganancia general del sistema en esta regi6n. Para cada etapa adicional, la alta
frecuencia de corte e s t d determinada principalmenteporla etapa que tengalamenor frecuencia
de corte. La baja frecuencia de corte esti determinada principalmente por la etapa que tiene la
mayor frecuencia de corte a baja frecuencia. Obviamente,una etapa con un diseiio pobre pue-
de echar a perder un sistema en cascada bien disefiado.
El efecto del aumento del nlimero de etapas idbnticas puede mostrarse con facilidad con-
siderando las situaciones indicadas en la figura 11.57.En cada caso, las frecuencias superiores
e inferiores de corte de cada una de las etapas en cascada son idknticas. Para una sola etapa, las
frecuencias decorte son f,y f,,como se indica. Para dos etapas idtnticas en cascada la tasa de
caida en las regiones de alta frecuencia e inferior 5e increment6 a -12 dBioctava o -40 dBi
dkcada. Por tanto, en f, y fi la caida en decibeles es ahora de -6 dB, en vez del nivel de
ganancia de la banda de frecuencia definida de -3 dB. El punto de -3 dB se ha desplazado a
;
f y f ;, como se indica con una cdda resultante en el ancho de banda. Una caida de -18 dB/
octava o -60 dBld6cada resultar6 para un sistema de tres etapas idtnticas con la reducci6n
indicada del ancho de banda if;y f;).
Suponiendo que las etapas son idknticas, puede determinarse una ecuaci6n para cada ban-
da de frecuencia en funcion del ndmero de etapas (n) de la siguiente manera: para la regi6n de
baja frecuencia
Figura 11.57 Efecto de increment0 en el nfirnero de etapas sobre las frecuencias de corte y el ancho
de banda.
Capihdo 11 Respuesta en freeuencia de m i s t o r e s BIT y JFET

per0 debido a que cada etapa es idtntica, A%, = A v = etc., y
lb., 2%
'4%),8c"c,a,, = (AvJn
(general) , 1
Ah6 (1 -1fdf)"
A1 hacer la magnitud de este resultado igual a lidT(nive1 de -3 dB) da como resultado
por lo que
con el resultado de
En forma parecida puede mostrarse que para la regi6n de alta frecuencia,
Obstmese la presencia del mismo factor 211n - 1 en cada ecuacion. A continuation se

enumera la magnitud de este factor para diversos valores de n.
n .in
Para n = 2, notese que la alta frecuencia de corte esf; = 0.64f2 o 64% del valor que se obtuvo
parauna sola etapa, mientras que f; = (110.64)f, = 1.56fl. Para n = 3,f >= 0.51 f2 o aproxima-
4
damente del valor de una sola etapa con f; = (110.51)fl = 1.96f, o m b o menos el doble del
valor de una sola etapa.
Para el amplificador a transistor con acoplamiento RC, si f2 = fD o, si son lo suficiente
cercanos en magnitud para que ambos afecten la alta frecuencia de 3 dB, el numero de etapas
debe aumentarse por un factor de 2 cuando se determine&, debido a1 numero incrementadode
factores ll(1 +if%).
Una disminuci6n en el ancho de banda no esti siempre asociada con un increment0 en el
nlimero de etapas, si la ganancia de la banda media puede permanecer fija e independiente de
la cantidad de etapas. Por ejemplo, si un amplificador de una sola etapa produce una ganancia
de 100 con un ancbo de banda de 10,000 Hz, el producto ganancia-ancho de banda que resulta
es lo2 x lo4= lo6. Para un sistema de dos etapas puede obtenerse la misma ganancia teniendo
dos etapas con una ganancia de 10, ya que (10 x 10 = 100). El ancho de banda de cada etapa se
incrementari entonces por un factor de 10 a 100,000, debido a 10s requerimientos menores de
ganancia y a1 producto ganancia-ancho de banda fijo de 106. Por supuesto, el disefio debe ser
tal que permita aumentar el ancho de banda y establecer un nivel de ganancia.
11.11 Efeaw de frecuencia en rnultietapas

1 1.12 PRUEBA DE ONDA CUADRADA
Se puede tener una muy buena idea acerca de la respuesta en frecuencia de un amplificador si
se aplica una sefial de onda cuadrada al amplificador y si se observa la respuesta en la salida.
La forma de la onda de salida revelari si las frecuencias altas o bdjas estin amplificindose
adecuadamente. El uso de laprueba de onda cuadrada consume mucho menos tiempo que la
aplicaci6n de una serie de seiiales senoidales a diferentes frecuencias y magnitudes para probar
la respuesta en frecuencia de un amplificador.
La razon de la seleccion de una seiial de onda cuadrada para el proceso de prueba. se
describe mejor cuando se examina la expansion en serie de Fourier de una onda cuadrada
compuesta de una sene de componentes senoidales de diferentes magnitudes y frecuencias. La
suma de 10s teminos de la serie resultara la f o m a de onda original. En otras palabras. aunque
una forma de onda pueda no ser senoidal, puede reproducirse mediante una serie de terminos
senoidales de diferentes frecuencias y magnitudes.
La expansi6n en sene de Fourier de la onda cuadrada de la tigura 11.58 es
-v, I------
+T ----ri
LA
El primer t i m i n o de la sene se denomina terminofundamental, y en este caso tiene la
misma frecuenciaL de la onda cuadrada. El siguiente termino tiene una frecuencia igual al
triple de la fundamental y se le conoce como tercera armbnica. Su magnitud es un tercio de la
f, = ,
1
.
magnitud del termino fundamental. Las frecuencias de 10s siguientes terminos son mlIltiplos
. nones del tirmino fundamental, y la magnitud disminuye con cada arm6nica superior. La figura
11.59 muestra cdmo la suma de tirminos de una sene de Fourier puede resultar una forma de
Figura 11.58 Onda cuadrada. onda no senoidal. La generaci6n de la onda cuadrada de la figura 11.58 requiere entonces de una
cantidad infinita de terminos. Sin embargo. la suma de la fundamental y la tercera armonica en la
figura 11.59a ofrece con m b detalle como resultado una forma de onda que esti comenzando a
tomar la apariencia de una onda cuadrada. La inclusion de la quinta y septima amonicas. como
se ve en la figura 11.59b. nos acerca mas a la f o m a de onda de la figura 11.58.
Debido a que la novena arm6nica tiene una magnitud mayor que el 10% del t i m i n o
fundamental [+(loo%) = 11.I%], desde el ttrmino fundamental hasta la novena arm6nica son
las contribuyentes principales a la expansion en sene de Fourier de la funci6n de la onda
cuadrada. Por tanto, es razonable suponer que si la aplicacion de una onda cuadrada de una
frecuenciaparticular da como resultado una "buena y 1impia"onda cuadrada a la salida, entonces
4" / Fundamental Fundamental + 3", 5"
Figum 11.59 Contenido

arm6nico de una onda cuadrada
552 Capitulo 11 Respuesta en frecuencia de transistores &IT y JET

desde la fundamental hasta la novena armonica se amplifican sin la distorsi6n debido al
amplificador Por ejemplo. si se va a probar un amplificador de audio con un ancho de banda
de 20 kHz (el rango de audio es de 20 Hz a 20 kHz), la frecuencia de la sefial aplicada debe ser
por lo menos de 20 kHz19 = 2.22 kHz.
Si la respuesta de un amplificador ante la onda cuadrada aplicada es una replica sin distorsion
de la entrada. la respuesta en frecuencia (o BW) del amplificador es obviamente suficiente
para la frecuencia que se aplic6. Si la respuesta es como la que se muestra en las fizuras 1 I .60a
y b. las bajas frecuencias no se amplifican adecuadamente. y se tiene que investigar la baja
frecuencia de cone. Si la forma de onda tiene la apariencia de la figura 1I .60c, 10s componentes
de altafrecuencia no estan recibiendo la suficiente amplification y tiene. por lo mismo, que ser
revisada la alta frecuencia de cone o ancho de banda.
: $ $ -
, -
2 -2 -
7 - b) respuesta
pobre
Figura en bajamuy
11.60 lrecuencia:
a) Respuesta
pobre en
baja frecuencia;c) respuesta

pobre en alta frecuencia;
d) respuesta muy pobre en alta
frecuencia.
La alta frecuencia de cone real (o BW) puede determinarse a partir de la forma de onda d e
salida midiendo con cuidado el tiempo de subida definido entre el 10 y 90% del valor pico,
como se muestra en la figura 11.61. L a sustitucion en l a siguiente ecuacidn proporcionara la
alta frecuencia de cone, y debido a que BW = f,, -fLu z f H , , la ecuacion tambit% dara una
indicaci6n del amplificador.
Rgura 11.61 Definicion del

tiempo de subida e inclinacibn de
---4 I, C- la respuesta a onda cuadrada.
11.12 Prueba de onda cuadrada

La baja frecuencia de cone puede determinarse a pacir de la respuesta de salida, midiendo
con precaucion la inclinacion de la figura 11.61 y sustituyendola en alguna de las siguientes
ecuaciones:
% inclinac~on= P% = -x 100%
/I inclinacion = P = ----- (forma decimal)
La ba;a frecuencia de cone se detennina a partir de
1 +
50nv/7
EJEMPLO 11.13 La aplicacion de una onda cuadrada de 5 H z y de 1 mV a un amplificador resulta la forma de
onda de salida de la figura 11.62.
a) Escriba la expansion en sene de Fourier para la onda cuadrada hasta la novena annonica.
b) Determine el ancho de banda del amplificador.
C) Calcule la baja frecuencia de corte.
Solucion
1 1
a) vi = -
mV (un2 n ( 5 x Io3)t + -sen 2 i l 5 x 103)t + -sen in(2.5 x 1o3)t
I I ?T 3 5
lo%,
1 1
+ -sen2n(35 X 103)t + - s e n 2 i 4 5 X 1O3)t
0 >ps'18p> 8 7 9
+- 100 PS ---I b) t , = l S p s - 2 p s = 16ps
f -
--f = (2)(5 kHz) = 318.31 Hz
1 1.13 A N ~ S I POR
S COMPUTADORA
El analisis por computadora de este capitulo se integr6 a1 capitulo para enfatizar y demostrar el
poder del paquete PSpice. La respuesta en frecuencia completa de un sistema de una sola o
rndltiples etapas puede fijarse en un period0 relativamente corto para verificar 10s calculos
te6ricos o proporcionar una indicaci6n inmediata de las frecuencias superiores e inferiores de
cone del sistema. Los ejercicios de este capitulo daran una oportunidad para aplicar el paquete
PSpice en una variedad de redes.
Capitulo 11 Respuesta en frecuencia de transistares &IT y JFET

3 11.2 Logaritmos PROBLEMAS
1. a ) Determine el loguitmo comlin de Ins siguientes nlimeros: 103, 5 0 y 0.707.
b) Calcule el logaritmo natural de lo mismos numeros que aparecen en el inciso a .
C ) Compare las respuestas de Ins incisos a y h.
2, a) Determine el logaritmo comlin del nlimero 2.2 x 10'.

b) Seiiale el loparitmo natural del ndmero del inciso a con la ecuacion (1 1.4).
c ) Obtenga el logaritmo natural del ndmero del inciso a usando logaritmos naturales y cornpire-
lo con la respuesta del inciso h.
3. Especifique:
a) 20 loglo con la ecuacion (11.6) y comparelo con 20 lo:,, 5.
b) 10 log,, & empleando la ecuacion (1 1.7) y cot6jelo con 10 log,, 0.05.
c) lop,,,(40)(0.125) usando laecuacion (11.8) y equipirelo con log,, 5.
4. Calculc la ganancia de potencia en decibles para cada uno de Ins siguientes casos:
a) P,, = 100 W. P, = 5 W.
bl P,, = 100 mW. P, = 5 mW.
c) PC,= 100 PA: P, = 20 pW.
5. Determine Gd,, para un nivel de potencia de salida de 25 W.
6 . Dos medidas de voltaje hechas a traves de la mismaresistencia son V, = 25 V y V2= 100 V Calcule
la ganancia de potencia en decibeles para la segunda lectura respecto a la primera.
7. Se realizan las medidas de voltaje de e n t r d a y salida V, = 10 mV y V,,= 25 V. iCuAl es la ganancia
de voltaje en decibeles?
* 8. a) La ganancia total en decibeles de un sistema de Ires etapas es de 120 dB. Determine la panan
cia en decibeles de cada etapa si la segunda etapa tiene el doble de panancia en decibeles
de la primera y la tercera tiene 2.7 veces la ganancia en decibeles de la primera.
b) Calcule la ganancia de voltaje de cada etapa.
* 9. Si la potencia de ac aplicada a un sistema es de 5 pW a 100 mV y la potencia de salida es de 48 W.
determine:
a) La ganancia de potencia en decibeles.
b) La ganancia de voltaje en decibeles si la impedilncia de salida es de 4 0 kn.
cj La impedancia de entrada.
d j El valtaje de salida.
§ 11.4 Consideracionesg e n e d e s sobre la frecuencia
10. Dada las caractensticas de la figura 1 1 6 3 , grafique:

a) La ganancia normalizada.
b) La ganancia en dB normalizada y determine el ancho de banda y las frecuencias de corte.
Problemas
--
3 11.5 A n x i i s a baja frecuencia,@Mica de Bode
11, Para la red de la figura 11.61:
OOhX pF a) Determine la expresi6n matemAtica para la magnitud de la relacion VJV:.
b) Con el resultado del inciso a, resuelva V,/V, a 100 Hz, 1 kHz, 2 kHz, 5 kHz y 10 kHz. ).
+ grafiquela curva resultante para el rango de frecuencia de 1OOHz a 10 kHz. Use una escai;l
C) Determine la frecuencia de cone.

d) Trace las asintotas y localice el punto a -3 dB.
-
-
0

e) Grafique la respuesta en frecuencia para V,/V y compirela con ios resultados del inciso b.
12. Para La red de la fisura 11.64:

. a) Determine la expresi6n matemitica del inpulo por el cual Vc,se desfasa respecto a V,.
b) Obtenga el ingulo de fase a f = 100 Hz, I kHz. 2 kHz. 5 kHz y 10 kHz y grafique la curva
y 32.
resultante para el rango de frecuencia de 100 Hz a 10 kHz.
c) Determine la frecuencia de cone.
d) Dibuje la respuesta en frecuencia de 0 para el mismo espectro de frecuencias del inciso h y
compare los resultados.
13. a) iQuC frecuencia esti a 1 octava arriba de 5 kHz?

b) iQuC frecuencia estA a 1 dkcada abajo de 10 kHz?
c) iQu6 frecuencia est6 a 2 octavas abajo de 20 kHz?
d) iQuC frecuencia est6 a 2 decadas aniba de 1 kHz?
§ I 1.6 Respuesta a baja hcuencia, amplificador B.3T
14. Repita el anilisis del ejemplo 11.9 con ro = 40 kR. i C u a es el efecto sobre A,m~.. fL,, f,<,f,# y la
frecuencia de cone resultante?
15. Para la red de la figura 11.65

a) Determine re.
b) Encuentre A v d ~=d Vo/V,.
C) Calcule Zr
d) Encuentre A v,mcd = V,,/V,.
ej Obtenga FLs,FLcy F LE.
f) Determine la baja frecuencia de cone.
g) Trace las asintotas de la grifica de Bode definida por las frecuencias de cone del itlciso e .
h) Dibuje la respuesta a baja frecuencia del amplificador usando 10s resultados del inciso f.
C,
C;
- 5pF
= XpF
C,, - \2pF
C,, = 40 pF
C,, = 8 p F
Fwra 11.65 Problemas 15.22 y 23.
Capitulo 11 Respuesta en frecuencia de bansistores BJT y JFET

* 16. Repita el problema 15 para la red estabilizada en emisor de la figura 11.66.
Figura 11.66 Problemas 16 y 23.
* 17. Vuelva a hacer el problema 15 para el circuito emisor-seguidor d e la fisuta 11.67.
,
=
Flgura 11.67 Problemas 17 y 24.
" 18. Repita el problema 15 para la confipuraci6n debase comun de la figura 11.68. No olvide que la
configuration de base comdn es un circuito no inversor cuando se considera el efecto Miller.
C, = 18pF -16V
, = 24 pF
C
C , , = 12pF
1.2kR
+ p= 80
--t 4.7 kR
- I
+ f
Flgura 11.68 Problemas 18. 25 y 34.
Problemas
§ 11.7 Respuesta a baja frecuencia, amplificador FET

a) Determine V,,,> e I , .
b) Encueme fi,,,,, Y g,,.
c ) Calcule la ganancia en la banda media para A, = V,/V,.
d) Resuelva Z,
e) Calcule A , , = V,/Vs.
f) DeterninefL,:fLc,yfL;
g) Especifique la baja frecuencia de cone.
h) Trace las asintotas de la grifica de Bode definida en el inciso j:
i) Grafique la respuesta a baja frecuencia del amplificador usando los resultados del inciso,f
l8 " -
C , - 3pF CqJ= 4pF
I 3 kR
(.%I 5 pF CI., = h pF
C,,, = I pF
Figura 11.69 Problemas 19.20,

26 y 35.
* 20. Repita el anilisis del problema 19 con rd = 100 im. ;Tiene alglin impacto de alguna consecuencia
sobre 10s resultados? De ser asi, jcudles elementos?
* 21. Repita el anilisis del problema 19 para la red de la figura 11.70. i Q u e efecto tuvo la configuracidn
de divisor de voltaje sobre la impedancia de entrada y la ganancia A, .comparada con el arreglo de
polariraci6n de la figura 11.69?
C. = 4 pF
c,,:,= 6 pF
C,, -
8 pF
C,, = 12 pF
C, = 3 pF
+
v. 'L -
Figura 11.70 Problemas 21 y 27.
- I
&
I
9 11.9 Respuesta en alta frecuencia, amplificador BJT
a) Deternine fH, yfH,
,.,
b) Suponierido que C = C,,, y C,,,,= C,, encuentre fa y,$
c) Grafique la respuesta en frecuencia de la rezidn de alta frecuencia usando una grifica de Bode
y determine la frecuencia de cone.
Capitulo 11 Respuesta en frecuencia de transistares £XIy JET

* 23. Repita el anilisis del problema 22 para la red de la figura 11.66.
* 24. Repita el analisis del problema 22 para la red de la figura 11.67.
* 25. Vuelva a hacer el analisis del problema 22 para la red de la figura 11.68.
3 11.10 Respuesta en alta frecuencia, amplificador FET

a) Determine g,) y s , ~ .
b) Encuentre A, y A, en el rango de frecuencia media.
C) Determine fH yf,.
d) Grafique la respuesta en frecuencia para la region de alta frecuencia usando una grifica de
Bode y determine la frecuenc~ade corte.
* 27. Repita el anaiisis del probiema 26 para la red de la figura 11.70
3 11.11 Efectos de frecuencia en multietapas

28. Calcule la ganancia de voltaje general de cuatro etapas identicas de un amplificador, teniendo cada
una ganancia de 20.
29. Calcule la alta frecuencia de 3 dB general de un amplificador de cuatro etapas que tenga un valor
de etapa individual de f,= 2.5 MHz.
30. Un amplificador de cuatro etapas tiene una baja frecuencia de 3 dB para una etapa !ndividual de
f , = 40 Hz. iCu61 es el valor de f,para este amplificador complete?
3 11.12 Prueba de onda cuadrada

* 31. La aplicacion de una onda cuadrada de 100 kHz y de 10 mV a un amplificador resulta la forma de
onda de salida de la figura 11.71.
a) Escriba la expansi6n en sene de Fourier para la onda cuadrada hasta la novena armonica.
b) Determine el ancho de banda del amplificador a la precision que permita la forma de onda de
la figura 11.71.
C) Calcule la baja frecuencia de corte.
V,, 1mV)
t
3 11.13 Anidisis por computadora

32. a) Escriba el archivode entrada parael anilisis PSpice de la respuesta en frecuencia de V,JV, para
el filuo de pasa altas de la figura 11.64.
b) Ejecute el analisis del inciso a y comparelo en funci6n del valor te6rico de la frecuencia de
cone.
33. a) Escriba el archivo de entrada para el analisis PSpice de la respuesta en frecuencia de V,JV,$
para el amplificador BJT de la figura 11.65.
b) Ejecute el analisis del inciso a y comparelo con la solucion teorica.
34. Repita el problema 33 para lared de la figura 11.68.
35. Vuelva a realizar el problema 33 para la configuraci6n JFET de la figura 11.69.
'El asrensco lndica problemas m i s dificiles

12 Configuraciones
compuestas
En el presente capitulo presentaremos varias conexiones de circuito que, aunque no son 10s
estandares de emisor comun, colector comun o base comlin, son muy irnponantes, porque
todavia se usan mucho tanto en circuitos discretos como integrados. La conexion en cascada
proporciona etapas en serie, pero en cambio. la conexion cascode pone un transistor sobre otro.
Estas formas de conexi6n se localizan en circuitos prkticos. La conexi611Darlington y la
conexi611 de par retroalimentado proporcionan varios transistores conectados para operar como
un solo transistor para un mejor funcionamiento, por lo general con mucha mayor ganancia de
corriente.
Si se usa la conexion CMOS. junto con transistores MOSFET incrementales, tanto tipop
como tipo n , resulta un circuito que opera con muy poca potencia. mismos que tambiin se
presenta en este capitulo. Muchos de 10s mas recientes circuitos digitales utilizan circuitos
CMOS para permitir operaciones portatiles con muy poca potencia de baterias, o para permitir
una densidad muy alta en circuitos integrados con la mas baja disipacion de potencia en el
pequeiio espacio usado por un circuito integrado.
Los circuitos discretos y 10s integrados utilizan la conexion de fuente de comente. La
conexion de espejo de coniente proporciona comente constante a otros diversos circuitos. yes
muy imponante en circuitos integrados lineales.
El amplificador diferencial es la pane basica de 10s circuitos de 10s amplificadores
operacionales (que se tratarin por completo en el capitulo 14). En este apanado se presenta la
conexion del circuito diferencial basico y su operacion. Un circuito bipolar-JFET usado en 10s
IC es la conexi6n BiFET, y a la conexi6n bipolar-MOSFET se le denomina una conexi6n
BiMOS. Ambas se utilizan en 10s circuitos integrados lineales.
12.2 CONEXION EN CASCADA

Una conexion popular de etapas de amplificador es la conexi6n en cascada. Bdsicamente una
conexi6n en cascada es una conexion en serie con la salida de una etapa aplicada como enuada a
la segunda etapa. La figura 12.1 muestra una conexi6n en cascada de dos etapas de amplificador
a FET. La conexion en cascada proporciona una multiplicaci6n de la ganancia de cada etapa
para una mayor ganancia general.
La ganancia general del amplificador en cascada es el product0 de las ganancias A > ,y A,
de las etapas.
Figura 12.1 Amplificador FET en cascada
La impedancia de entrada del amplificador en cascada es lade la etapa 1,
y la impedancia de salida es lade la etapa 2.
La funcion principal de las etapas en cascada es una mayor ganancia global. Debido a que la
polarizaci6n de dc y 10s cilculos de ac para un amplificador en cascada siguen a aquellos
derivados de las etapas individuales. un ejemplo mostrara 10s diversos cilculos para detemi-
nar la polarizacion de dc y la operation de ac.
- - ~ - -
Calcule la polarizaci6n, la ganancia de voltaje. la impedancia de entrada, la impedancia de EJEMPLO 12.1

salida y el voltaje de salida resultante para el amplificador en cascada que se muestra en la
figura 12.2. Calcule el voltaje de carga si se conecta una carga de 10 kR a la salida.
Figura 12.2 Circuito de amplificador en cascada para el ejernpla 12.1.
12.2 Conexi611en cascada

Solucion
Ambas etapas de amplificaci6n tienen la misma pola1izaci6n. Usando las tkcnicas de polarizacibn
del capftulo 6, resulta que
VGsy = -1.9 V, I,@ = 2.8 mA
Ambos transistores tienen
y el punto de polarizaci6n en dc
La eanancia de voltaje de cada etapa es

A r , = As? = -g,R, = -(2.6 mS)(2.4 kR) = -6.2
La ganancia de voltaje del amplificador en cascada es

Ecuacion (12.1): Av = Ar, Ay2 = (-6.2)(-6.2) = 38.4
El voltaje de salida es entonces
V,, = AvVj = (38.4)(10 mV) = 384 mV
La impedancia de entrada del amplificador en cascada es

Z, = R, = 3 3 M R
La impedancia de salida del amplificador en cascada (suponiendo que r, = -) es
Z, = R, = 2.4 kQ
El voltaje de salida a traves de una caqa de I0 kR sena
Amplificador en cascada BJT

En la figura 12.3 se muestra un amplificador en cascada con acoplamiento RC usando BIT.
Ieual que antes. la mejor ventaja de las etapas en cascada es la mayor ganancia de voltaje. La
+"cc
c,
rI
Flgura 12.3 Arnplificador BJT en

cascada (con acoplamiento RC).
562 Capitulo 12 Configuraciones compuestas

polarizacion en dc se obtiene usando 10s procedimieutos del capitulo 4. La ganancia de voltaje
de cada etapa es
1;.
La impedancia de ent~ddadel amplificador es la de la etapa 1,

Z,= RIlIR211Prc (12.5)
y la in~pedanciade salida del amplificador es la de la etapa 2.
Z,, = R,llr,, (12.6)
El siguiente ejemplo seiiala el analisis de un amphficador BIT cn cascada mostrando la gran
ganancia de voltaje que se obtiene.
Calcule la ganancia de voltaje. voltaje de salida. impedancia de entrada e impedancia de salida EJEMPLO 12.2
para el amplificador BJT en cascada de la figur3 12.4. Calcule el voltaje de salida resultante si
se conecta una carga de 10 kR a la salida.
Figura 12.4 Amplificador BJT con acoplamiento RC para el ejemplo 12.2.
El anQlisisde la polarizaci6n da coma resultado

V, = 4.7 V, V, = 4.0 V, V, = 1 1 V, I, = 4.0 mA
En el punto de polarizaci6n,
La ganancia de voltaje de la etapa 1 es,
12.2 ConexiSn en cascada
- p - ~- ~--
mientras que la ganancia de voltaje de la etapa 2 es
para una ganancia de voltaje de

Ay = A v ,Av? = (-102.3)(-338.46) = 34,624
El voltaje de salida es,
Vo = AvVz = (34,624)(25 @V) = 0866 V
La impedancia de entrada del amplificador es
y la impedancia de salida del amplificador es

Zo = R, = 2 2 kR
Si se conecta una carga de 10 kR a la salida del amplificador, el voltaje resultante a traves de la
carga es
Tambien puede usarse una combination de etapas con FET y BJT para proporcionar una
ganancia alta de voltaje, y una alta impedancia de entrada, como se sefiala en el siguiente
ejemplo.
EJEMPLO 1 2 3 Para el amplificador en cascada de la figura 12.5, utilice la polarizaci6n calculada en 10s ejem-
plos 12.1 y 12.2 para deducir la impedancia de entrada, impedancia de salida, ganancia de
voltaje y el voltaje de salida resultante.
+?O v
",
I mV
;[
0.05 pF
+Lr~;l$ I,,=lOmA
V,=AV
8=200
3.3 MI3
Figura 12.5 Amplificador JFET-BJT

en cascada para el e~emplo12.3. - - - -- - -
Debido a que Ri (etapa 2) = 15 kR114.7 kR11200(6.5 R)= 953.6 R, la ganancia de la etapa 1
(cuando esti cargada con la etapa 2) es
Capitulo 12 Configuraciones compuestas

Del ejernplo 12.2, la ganancia de voltaje de la etapa 2 es A?. = -338.46. La ganancia de voltaje
global es.
A, = A r , A , , = (-1.77)(-338.46) = 599.1
El voltaje de salida es por tanto
V,, = A, V, = (599.1)(1 mV) = 0.6 V
La impedancia de entrada del amplificador es lade la etapa 1.
Z, = 3 3 M R
y la impedancia de salida resulta de la etapa 2.
z,,
= R, = 2.2 kR
12.3 CONEXION CASCODE

Una conexidn cascode tiene un transistor encima de (en sene con) otro. La figura 12.6 muestra
una configuraci6n cascode con una etapa de emisor comun (CE) que alimenta a una etapa de
base cornun (CB). Este arreglo esta diseiiado para proporcionaruna alta impedancia de entrada
con una baja ganancia de voltaje, y para asegurar que la capacitancia Miller de entrada (vease
el capitulo 11) estC a un minimo, en tanto la etapa CB proporciona una buena operation a alta
frecuencia. En la figura 12.7 se proporciona una versih BJT practica de un amplificador cascode.
"cc
?
6.8 kR
F i n 12.6 Coniiguraci6n cascode
cp, =p2=:zoo,
5.6 kn
a,
Figura 12.7 Circuito cascode prQtico

12.3 Conexion cascode 565

EJEMPLO 12.4 Calcule la ganancia de voltaje para el amplificador cascode de la figura 12.7.
Solucion
El analisis de la polarization usando 10s procedimientos del capitulo 4, da como resultado
V , = 4.9 V, V B 2= 10.8 V, I , = I, = 3.8 mA
La resistencia dinamica de cada transistor es
La ganancia de voltaje de la etapa 1 (emisor comlin) es aproximadamente
La ganancia de voltaje de la etapa 2 (base comlin) es
dando como resultado una ganancia total del amplificador cascode de

Av = Ar Ar = (-1)(265) = -265
, ?
Como se esperaba, la etapa CE con una ganancia de -1 proporciona la mayor impedancia

-de entrada de una etapa CE (superior a la de la etapa CB). Con una ganancia de voltaje de
solamente -1, la capacitancia Miller de entrada se mantiene muy pequeiia. Luego se propor-
ciona una ganancia de voltaje mas grande con la etapa CB, que da como resultado una ganan-
cia total grande (Ay = -265).
12.4 CONEXION DARLINGTON

Una conexion muy popular de dos transistores de union bipolar para que operen como un
transistor con "superbeta" es la conexi6n Darlington, mostrada en la figura 12.8. La principal
caracteristica de la conexion Darlington es que el transistor compuesto actua como una sola
unidad, con una ganancia de comente, que es el product0 de las ganancias de comente de 10s
transistores individuales. Si la conexion se hace cuando se utilizan dos transistores separados
que tengan ganancias de corriente PI y &, la conexion Darlington proporcionara una ganancia
de comente de
Rgura 12.8 Conjunto de transistor Darlington

Si 10s dos transistores estin pareados para que PI = /3? = P, la conexion Darlington da una
ganancia de corriente de
&= P' (12.8)
Una conexibn Darlington de transistores proporciona un transistor que tiene una

ganancia de corriente muy grande, casi sienipre de unos cuantos miles.
iQue ganancia de corriente proporciona una conexikn Darlington con dos transistores identi- EJEMPLO 12.5
cos cada uno de 10s cuales tiene una ganancia de corriente de P= 200?
Transistor Darlington encapsulado

Debido a que la conexion Darlington es popular, puede obtenerse un solo encapsulado que
contenga en su interior dos BJT conectados como transistor Darlington. La figura 12.9 facilita
algunos datos de la hoja de especificaciones de un tipico par Darlington. La ganancia de co-
mente listada es la del transistor conectado en configuraci6n Darlington. El dispositivo exter-
no proporciona solo ues terminales (base, emisor y colector). Puede considerar la unidad como
un solo transistor Darlington, la cual tiene una ganancia de comente muy alta cuando se com-
para con otros transistores tipicos solos.
Tipo 2N999
-
N-P-N con conexi6n DDainmon
Transistor encapsulado de silicio
1 Parirnetro I Condiciones deprueba I Min. Ma. 1

Figura 12.9 lniorrnacidn de
especificaciones sobre el transistor
d+vc
l c =l O m A
I,= IOOmA Darlington en un encapsulado
(2N999).
I- +
Polarization dc de un circuit0 Darlington
En la figura 12.10 se muestra un circuito Darlington bisico. Se utiliza un transistor Darlington lc
que posee una ganancia de comente muy alta, pD. La comente de base puede calcularse a
partir de c
A pesar de que esta ecuacion es la misma que para un transistor normal, el valor de 0, es
mucho mayor, pero tambien el valor de V,, es alto, como lo indican 10s datos en la hoja de
especificaciones de la figura 12.9. La coniente de emisor es entonces
IE = (Po + = PDIB (12.10)
Los voltajes de dc son
(12.11)
-
VE = IPE Figura 12.10 Circuito de
VB = VE + VBE (12.12) polarizacion basic0 Darlington.
EJEMPLO 12.6 Calcule 10s voltajes de polarizaci6n y las comentes del circuit0 de la figura 12.11.
Solucion
La comente de base es
+ix v
18V - l.6V
Ecuaci6n (12.9): 1, = = 256.~~4
3.3 M R + 8000(390 R)
La comente de emisor es entonces
Ecuaci6n (12.10): 1, = SOOO(2.56 PA) = 20.48 mA = I,

Po = 8000
v,, = 1.6 v El voltaje de dc del emisor es
y el voltaje de la base es
390 R
Ecuacion (12.12): Va = 8 V + 1.6 V = 9.6V
4 El voltaje del colector es el valor de alimentaci6n de
ngum 12.11 Circuito para el V, = 18 V

ejernplo 12.6.
Circuito equivalente en ac
En la figura 12.12 se muestra un circuito Darlington emisor-seguidor. La sefial de entrada se
aplica a la base del transistor Darlington a travks del capacitor C,, asi como con la salida V<>
que se obtiene del emisor a traves del capacitor Cr En la figura 12.13 esta el circuito equiva-
lente. El transistor Darlington se reemplaz6 por un circuito equivalente que comprende una
resistencia de entrada, ri,y una fuente de comente de salida, &Ib.
-+ figuI2 12.13 Circuito ac equivalente del emisorseguidor

F i i r a 12.12 Circuito Darlington emisor-seguidor Darlington.

IMPEDANClA DE ENTRADA
La comente de base a traves de r, es
I), = ", - "<,

-
rc
Debido a que \'(> = (1, + Pdb)RE

Podemos usarla ecuacion (12.13) en la ecuaci6n (12.14) para obtener
lbr, = V , - V,) = V j - Ib(l + &)RE
Resolviendo para V,,
V, = I,[r, + (1 + PD)REl= Ih(l-, + PDRE)

La impedancia de entrada que se ve en la base del transistor es entonces
y viendola desde el circuito es
Z, = R,ll(r, + &,RE) (12.15)
Calcule la impedancia de entrada del circuito de la figura 12.12 si r, = 5 kR. EJEMPLO i2.7
Solucion
Ecuacion (12.15): Za = 3.3 MRII[5 kR + (8000)(390R)] = 1.6 MR
GANANCIA DE CORIUENTE
La coniente de salida a Waves de RE es (vkase la figura 12.13)
1, = I6 + PDJb = (BD + l)lb = PDIb

La ganancia de comente del transistor es entonces
'b
La ganancia ac de coniente del circuito es
1
1" = -
A. = -
0
-e
1; Ib I;
Podemos usar la regla del divisor de comente para expresar IbiIc
pot lo que la ganancia de comente del circuito es
12.4 Conexion Darlington

'-3.
EJEMPLO 12.8 Calcule la ganancia en corriente del circuit0 de la figura 12.12.
La impedancia ac de salida puede determinarse mediante el circuito que se muestra en la

figura 12.11a. La impedancia de salida vista por la carga R, se determina aplicando un voltaje,
V,,. y midiendo la corriente I,, (con la entrada V >igual a cero). La figura 12.14b muestra esta
situacibn. Cuando se resuelve para I,, se obtiene
Resolviendo para Z,, se tiene
v
z =.LL= I
I,, llRE + llr, + &/r,
Figura 12.14 Circuito ac equivalente para determinar zG

G
Calcule la impedancia de salidadel circuit0 de la figura 12.12. EJEMPLO 12.9
Solucion
5 kR 5kn
Ecuacion (12.17): = 390 Q((5krill---
Z,> = --- - 0.625 R
8000 so00
GANANClA DE VOLTAJE
La ganancia de voltaje para el circuito de la figura 12.12 puede deterrninarse usando el
circuito equivalente de la figura 12.15. Dado que
Y>= (1, + P,I,)R, = /,(RE + P#,)

S V, = fi<-, + (IB + P,1,)RI,
a partir de las cuales obteneinos
V, = I,(r, + RE + &RE)
por lo que Y, = v, (RE + PDRE)

ri + (RE +
A ="=
v RE + Pd(E =
V, 7, + (RE + P#,)
+FF!y;,
",
-
'b
1
-
Figura 12.15 Circuito ac equivalente
para determinar A,.
Calcule la ganancia de voltaje Ar para el circuit0 de la figura 12.12. EJEMPLO 12.10
Solucion
390 Q + (8000)(390 R)
As = = 0.998
5 k~ + ~ 3 9 0R + (8000)(39o n)j
12.5 PAR RETROALIMENTADO

La conexi611 del par retroalimentado (vease la figura 12.16) es un circuito de dos transistores
que operan en forrna similar al circuito Darlinston. O b s e ~ que
e el par retroalimentado usa tin
transistorpnp que excita a un transistor npn; ambos dispositivos actuan de manera efectiva en
forma muy parecida a un transistor pnp. Como sucede con una conexion Darlington, el par
retroalimentado proporciona una ganancia en corriente muy alta (el product0 de las ganancias
de corriente de 10s transistores). Una aplicacion tipica (vease el capitulo 16) usa una conexion
Darlington y una conexion de par retroalimentado para proporcionar operacion complementa-
ria de 10s transistores. En la figura 12.17 se ilustra un circuito practico que utiliza un par
retroalimentado. Algunas consideraciones sobre la polarizaci6n y la operacion en ac facilita Eigura 12.16 Conexi6n del par
una mejor comprension sobre c6mo trsbaja la conexi6n. retroalimentado.
12.5 Par retroalimentado

Figura 12.17 Operacihn dei par
retroalimentado.
Los cilculos de polarizacion que vienen a continuation utilizan cada vez que es posible sim-
plificaciones prkticas. para proporcionar resultados m i s simples. Para el lazo emisor base Q,
se obtiene
"cc - 'cRc -"EL, - I,,R, = 0

"cc - PlP21H,Rc- VEa - I,, R, = 0
La comente debase es entonces
La corriente de colector de Q, es
ID,=
"CC
R, - "E!?,
P,aRC
' c = PI'B, = '8:

que es tambiCn la coniente de base de Q,. La comente de colector del transistor Q2 es
1,: = P?l/il = IE:
por 10 que la comente a traves de R, es
EJEMPLO 12.11 Calcule las comentes y voltajes de polarization de la fieura 12.17 para que V,]sea de la mitad
del voltaje de alimentaci6n (I& = 9 V).
La comente de base de Q, es entonces

IB2 = IC,= fill,,= 140(4.45 ,uA) = 0.623 mA
dando como resultado una corriente de co1c;tor de Q, de
I,? = P21,, = lSO(0.623 mA) = 112.1 mA
Capitulo 12 Configuracionescompuestas
y la corriente a travks de R,. es entoncec
Ecuacion(l2.20): 1, = I E k+ I c . = 0.623 mA + 112.lmA = I,,= 112.1 mA
El voltaje dc a la salida es por tanto
V,,(dc) = V,, - lp, = 18 V - 112.1 niA(75 R) = 9.6 V
v V,(dc)= V,,(dc)- 1 ' l , , = 9 . 6 V - 0 . 7 V = S . 9 V
El circuito equivalente en ac para el circuito de la fipura 12.17 esta dibujado en la fipura 12.18. El
circuito rsti dibujado primero en la fipura 12.18a para mostrar con detaile cada transistor y
la colocacion de las resistencias de base I, colector. El siguiente paso es volver adibujarlo en la
f i ~ u r a12.18b para pcrmitir el analisis.
.c
+
6
I
- ' -'hl
t
(a)
c,
T 0
t
- I "'t 1 1 I
0
figurn 12.18 Equivalente ac de la iigura 1 2 l T .
IMPEDANCIA DE ENTRADA, Zi
La impedancia de entrada vista en la base del transistor Q , se determina (vCase la figura
12.18b) de la manera siguiente:
donde , = - - I , + @?lh?Rc = (P211,i)Rc
por lo que li,,rji = V: - v,,= v, - P21,,>R,

I,,r,, + P2@,I1,,)R, = V, (debido a que I,! = lc, = P,I,,)
12.5 Par retroalimentado
-~.
~~ - -~- --- .
~ ~~ ~- , - ~ -
Incluyendo la resistencia polarizaci6n de base,
GANANCIA DE CORRIENTE, Ai
La ganancia de corriente puede determinarse de la manera siguiente:
I<> = P A ? - PIII, , - ll?,

= P ! ( P I I h , ) - (1 + P l ) I b , = P,P211>,
Incluyendo R,, la ganancia de corriente es
IMPEDANCIA DE SALIDA, Zo
Puede obtenerse ZcJaplicando un voltaje, Vo, con V; igual a 0. El anilisis que resulta
prueba que
lo que da como resultado una baja impedancia de salida.
GANANCIA DE VOLTAJE, A"

El voltaje de salida V,, es
V,, = -I$, = P:P?lh F C
Debido a que v, - "0

Ii, , = -
r ,,
EJEMPLO 12.12 Calcule, a partir del circuit0 ac, 10s valores de Z,, Z", A, y A, para el circuit0 de la figura 12.17.
Suponga que r, , = 3 kR.
Capitulo 12 Configuracioues compuestas

El ejemplo I?. 12 muestra que la conexion del par retroalimenrddo proporciona una operacion
con ganancia de voltaje muy cercana a 1 (a1 iyual que con un emisor seyuidor Darlinyton).
muy alta ganancia de corriente. muy baja impedancia de salida y alta impedancia de entrada.
12.6 CIRCUIT0 CMOS .A -

Or
PMOS
Una forma popular de circuito en 10s circuitos dipitales utiliza transistores MOSFET
incrementales de canal n y canal p (vease la figura 12.19). Este circuito MOSFET complemen-
tario. o CMOS. usa estos transistores de tip0 opuesto (o complementario). La entrada, V;,se
aplica para ambas compuenas, y la salida se toma de 10s drenajes conectados. Antes de pasar
a la operacion del circuit0 CMOS. revisemos la operation de 10s transis:ores MOSFET
1, - D
---':
Q,
incrementales. nMO
i
7
Operacion encendido/apagado de nMOS
'
Figura 12.19 Circuito inversor
La caractenstica del drenaje de un transistor MOSFET incremental canal n o nMOS se mues- CMOS.
Ira en la fiyura 12.20a. Con 0 V aplicados a la compuena-fuente no hay corriente de drenaje.
No hay ninzuna corriente hasta que VGs se eleva mas alli del nivel de umbra1 del dispositivo
V,. Con una entrada de. digamos + 5 V. el dispositivo nMOS esti completamente encendido
con la corriente I D preseme. Resumiendo:
Una entrada de 0 V deja a1 nMOS apagado, mientras que una entrada & + 5 V
enciende a1 nMOS.
t I,, (mAI
t ID(rnA)
1,
"\ AVGS= +5 V I AVGS=-5 V \ Figura 12.20 Caracteristicas del
AVGS=OV I , = eiti presents (el ID= estj prescnre A VCjs= 0 V
I,, = 0 (el dirpositiboc s i j spasado) disporitivo esli mcendzdo) (el dirporirivo I, = 0 (el dirpositlvo MOSFET incremental indicando
erti encelldido) crti apa~ndo) ias condiciones de encendido y
(a) ih)
apaqado: a) nMOS: b) PMOS.
Operacion encendido/apagado del PMOS

Las caracteristicas del drenaje de un transistor MOSFET canal p, o PMOS, se muestrdn en la
fiyura 1220b. Cuando se aplica 0 V. el dispositivo esti apagado (no hay coniente de drenaje).
y en cambio para una entrada de -5 V (mayor que el voltaje de umbral) el disposifivo esti
encendido con la corriente de drenaje presente. Resumiendo:
VGS = 0 V deja a1 PMOS apagado; VGS = -5 V enciende a1 PMOS.
12.6 Circuito CMOS

Operacion de un circuito CMOS
Considere a continuacion c6mo opera el circuito real CMOS de la figura 12.21 con una entrada
de 0 V, o una entrada de +5 V.
VDD "DD
(+S V) (+5 V)
Q2 (PMOS)
V, = 0 v V,, = +5 v v,=+5v
v,, = 0 v
Apagado
1;, =ov/
--
(a) (b)
Figura 1221 Operacibn del circuito CMOS: a) salida +5 V: b) salida 0 V.
ENTRADA DE 0 V
Cuando se aplica 0 V como entrada al circuito CMOS, proporciona 0 V a ambas compuer-
tas nMOS y PMOS. La figura 12.21a muestra que
Para el nMOS (Q,): VGs = Vi - 0 V = 0 V - 0 V = 0 V
La entrada de 0 V a1 transistor nMOS Q, deja a ese dispositivo apagado. Sin embargo, la

misma entrada de 0 V da como resultado que el voltaje compuerta-fuente del transistorpMOS
Q2 sea -5 V (la compuena a 0 V esta a 5 V menos que la fuente a + 5 V). dando como resultado
que ese dispositivo se encienda. La salida. V,>,es entonces +5 V.
ENTRADA DE +5 V
Cuando = +5 V proporciona +5 V a ambas compuenas. La figura 12.21 b muestra que
Para el nMOS (Q,): VGS = V, - 0 V = +5 V - 0 V = +5 V
Para elpMOS (QJ: VGr = V, - (+5 V) = +5 V - 5V = 0V
Gracias a esta entrada el transistor Q, esta encendido y el transistor Q2 permanece apagado,

con la salida cercana a 0 V aunque el que conduzca sea el transistor Q2. La conexion CMOS de
la figura 12.19 proporciona una operacion con un inversor logic0 con Vo opuesto a V,, como se
describe en la tabla 12.1.
- -
TABLA 12.1 Operacion del circuito CMOS

", Oi, 01 Q2 Vo 03
0 Apasado Encendido +5
+S Encendido Apagado 0
12.7 CIRCUITOS DE FUENTE DE CORRIENTE
El concept0 de una fuente de alimentacion proporciona un inicio en nuestra consideracion
de 10s circuitos de fuente de corriente. Una fuente de voltaje practica (vease la figura 12.22a)
es una fuente de voltaje en serie con una resistencia. Una fuente de voltaje ideal tiene R = 0.
per0 una fuente practica incluye una resistencia pequeiia. Una fuente de corriente practica
(vease la figura 12.22b) es una fuente de comente en paralelo con una resistencia. Una
fuente de corriente ideal tiene R = -, per0 una fuente de corriente prdctica incluye una
resistencia muy srande.
Fuente de Fumtc de
uolcaje prLchca voltaje ideal
(a)
Fuente de Fuente de
comiente prictica cornenle ideal
Figura 12.22 Fuentes de voltaje
(b) y corriente.
Una fuente de comente ideal suministra una comente constante, sin importar la carsa que
este conectada a ella. Existen muchos usos en electrdnica para un circuit0 que proporciona una cc-
rriente constante a una impedancia muy aka. Los circuitos de corriente constante pueden
construirse si se utilizan dispositivos FET, dispositivos bipolares y una combinaci6n de es-
tos cornponentes. Hay circuitos que se usan en f o m a discreta y otros mas adecuados para
operacion en circuitos integados. Consideraremos algunas formas de ambos tipos en esta
secci6n y en la seccidn 12.8.
Fuente de corriente J E T
Una fuente de comente JFET simple es la de la figura 12.23. Con VGSigual a 0 V, la coniente
de drenaje esta fija en
I, = I, = 1OmA
Por tanto, el dispositivo opera como una fuente de comente con un valor de 10 m.4. Aunque el
JFET real tiene una resistencia de salida, la fuente de comente ideal sena una fuente de 10mA,
como se muestra en la figura 12.23.
4 Fera 12.23 Fuente de corriente

constante JFET.
12.7 Circuitos de fuente de comente

EJEMPLO 12.13 Determine la corriente de carga IDy el voltaje de salida V,, para el circuit0 de la fisura 12.24
para:
a) R, = 1.2 kR.
b) R, = 3.3 kR.
p+l!D0(18V)
Figura 12.24 Fuente de corriente

JFET para el ejemplo 12.13.
Debido a que VGS= 0 V, ID= IDSS = 4 mA.

a) V(, = VD, - I$, = 18 V - (4 mA)(l.2 kR) = 13.2 V
b) V,,= VDD - IDRD = 18 V - (4 mA)(3.3 kn) = 4 8 V
Observe que el voltaje de salida cambia con R,. pero la corriente a traves de R , es 4 mA.
debido a que el JFET opera como una fuente de corriente constante.
Fuente de corriente constante con transistor bipolar

Los transistores bipolares pueden conectarse de varias maneras en un circuito que actlia como
una fuente de comente constante. La figura 12.25 sefiala un circuito que utiliza unas cuantas
b ,
+t
d @I
resistencias y un transistor npn para operar como un circuito de corriente constante. La co-
mente a traves de I, puede determinarse de la manera siguiente. Suponiendo que la impedancia
de entrada de la base es mucho mas grande que l a d e R, o R,.
"
I, w -i'~f
con I, = vt - (-VEE) = Ic (12.25)
RE
Figura 12.25 Fuente de corriente
constante discreta. donde Ices la coniente constante proporcionada por el circuit0 de la fi,aura 12.25.
EJEMPLO 12.11 Calcule la corriente constante I en el circuito de la figura 12.26.
1 1' Solucdn
.
Figura 12.26 Fuente de corriente 2 kR

constante para el ejernplo 12.14.

Fuente de corriente constante transistorJZener
Si se reemplaza la resistencia R. con un diodo Zener, como se muestra en la figura 12.27, da
una fuente de comente constante mejor que la de la figura 12.25. El diodo Zener &a como
resultado una corriente constante calculada. si se usa la ecuaci6n de la LVK en la union base-
ernisor. El valor de I puede calcularse usando
Un punto principal a considerar es que la corriente constante depende del voltaje del diodo
Zener. el cual permanece constante y la resistencia del emisor RE. El volraje de la alirnentaci6n
V,, no tiene efecto sobre el valor de I.
i
=
1
1
-VH
Figura 12.27 Circuito de corriente
constante usando diodo Zener
Calcule la comente constante I en el circuit0 de la figura 12.28. EJEMPLO 12.15
b.? v
2.2 kR
1.8 kR
Figura 12.28 Circuito de corriente

-18V constante para el ejemplo 12.15.
12.8 ESPEJO DE CORRIENTE

C'n circuito de espejo de comente (viase la figura 12.29) proporciona una comente Constante
y se utiliza principalmente en circuitos integrados. La corriente constante se obtiene apartir de
una comente de salida que es el reflejo o espejo de una comente constante que se desanolld en
-
--
I
Figura 12.29 Espejo de corriente.
un lado del circuito. El circuito es en panicular adecuado para la fabrication de IC. debido a
que requiere que 10s transistores utilizados tensan identicas caidas de voltaje base-emisor e
identicos valores de beta. Los mejores resultados se l o g a n cuando 10s transistores se forman a1
mismo tiempo en la fabricaci6n del LC. En la figura 12.29 la corriente 1, del transistor Q , y el
resistor R, se refleja en la corriente I a traves del transistor Q,.
Las conientes 1, e I pueden obtenerse utilizando las coiientes de circuito listadas en la
figura 12.30. Suponemos que la corriente de emisor (I,) para ambos transistores es la misma
( Q , y Q2, siendo fabricados uno junto a otro en el mismo microcircuito). Las dos corrientes de
base del transistor son aproximadamente
La corriente de colector de cada transistor es entonces
lc 16
=
Por ultimo, la comente a traves del resistor R,, I, es
Resumiendo, la comente constante proporcionada en el colector de Q2 es un reflejo de la de

Q,. Debido a que
la comente 1, que fijan Vc, y R, se refleja (o es un "espejo") en la comente del colector de Q,.
Se dice que el transistor Q , es un transistor conectado como diodo, debido a que la base;
el colector estin conectados juntos (en corto).
Figura 12.30 Corrientes del circuito

de espejo de corriente.

- -- - - -~
Calcule la corriente reflejada, I. en el circuit~de la figura 12.31. EJEMPLO 12.16
1 Figura 12.31 Circuito espejo de corriente

para el ejempio 12.1,
Solucion
12V - 0.7 V
Ecuacion (12.27): 1 = I, = V
, - V, - = 1037mA
Rx 1.1 kQ
Calcule la curriente, I, a travts de cada uno de 10s transistores Q,- y Q3 en el circuito de la figura EJEMPLO 12.1 7
12.32.
I 1 It'
*1 Rgura 12.32 Circuito espejo de corriente

para el ejernplo 12.17.
Soluci6n
La comente 1, es
Por tanto.
12.8 Espejo de corriente

La figura 12.33 muestra otra forma de reflejo de corriente para proporcionar mayor
impedancia de salida que lade la figura 12.29. La coniente a traves de R, es
Suponiendo que Q , y QZ esten bien pareados, la corriente de salida, I, se mantiene constante en
De nuevo, vemos que la corriente de salida I es un "reflejo" del valor de la corriente que se fijo
a travis de R,.
La figura 12.34 muestra otra forma de reflejo de corriente. El JFET proporciona una co-
niente constante de valor IDss Esta comente se refleja, dando como resultado una comente a
traves de Q, del mismo valor:
Figura 12.33 Circuito refiejo d e carriente Figura 12.34 Conexion de espejo d e corriente.
con impedancia d e saiida m i s alta.
12.9 CIRCUIT0 DE AMPLIFICADOR DIFERENCIAL

El circuito de amplificador diferencial es una conexion muy popular y se utiliza en circuitos
integrados. Esta conexion puede describirse considerando a1 amplificador diferencial basico
que se muestra en la figura 12.35. Observe que el circuito tiene dos entradas separadas, dos
salidas separadas y que 10s emisores estan conectados juntos. Aunque la mayoria de 10s circui-
tos de amplificador diferencial utilizan dos alimentaciones de voltaje separadas. el circuito
tambien puede operarse con una sola alimentacion.
Son posibles varias combinaciones de la serial de entrada.
Si se aplica una serial a alguna entrada, estando la otra entrada conectada a tierra, a dicha
operacion se le llama con una sola terminal.
Si se aplican dos seeales de entrada de polaridad opuesta, a la operacion se le llama de
doble terminal.
Si se aplica la misma entrada a ambas entradas, a la operacion se le llama de mod0 comitn.
En la operation de una sola terminal se aplica una sola serial de entrada. Sin embargo,
debido a la conexion de emisor combn, la serial de entrada opera en ambos transistores dando
como resultado una salida en ambos colectores.

Rgura 12.35 Circuito de amplificador
diferencial bisico.
En la operacion de doble terminal se aplican dos sefiales de entrada, y la diferencia de las

entradas tiene como resultado salidas en ambos colecrores, que son la diferencia de las sefiales
aplicadas en ambas entradas.
En la operacion en modo comun. la sefial de entrada comun da como resultado seliales
opuestas en cada colector, cancelandose estas sefiales, debido a que la sefial de salida resultante
es cero. Desde un punto de vista prictico. las sefiales opuestas nose cancelan completarnen-
te. per0 dan como resultado una sefial pequeiia.
La caracterisrica principal del amplificador diferencial es la gran ganancia cuando se apli-
can sefiales opuestas a las entradas, en comparaci6n a la pequeiia ganancia resultanre de las
entradas comunes. La relaci6n de esta ganancia diferencial respecto a la ganancia en modo
comun se llama recharo en modo comun. Estos conceptos se analizarh con detalle en el capi-
tulo 14. En este momento se tratari con mayor rigor la operacion del circuito del amplificador
diferencial.
Polarizacion
Consideremos primer0 la operacidn de polarizacion del circuito de la figura 12.35. Con entra-
das de ac que se obtuvieron de fuentes de volraje. el voltaje dc en cada entrada esti esencial-
mente conectado a 0 V. como se muestra en la figura 12.36. Con cada voltaje de base a 0 V. el
voltaje de polarizaci6n del emisor comun es
Rgura 12.36 Polarizaci6n de un circuito

de amplificador diferencial.
12.9 Circuito de amplificador diferencial

VE = o v - ,v = 4.7v
La corriente de polarizaci6n del emisor es entonces
Suponiendo que 10s uansistores estin bien pareados (como sucederia en IC),
dando como resultado un voltaje de colector de
EJEMPLO 12.18 Calcule 10s voltajes y comentes de dc del circuit0 de la figura 12.37.
"E
3.3 kR
Figura 12.37 Circuito de amplificador

-9 V diferencial para el ejemplo 12.18.
,,V - 0.7 V -- 9 V - 0.7 V

= 2 5 mA
Ecuacion (12.28): 1, =
RE 3.3 kQ
La comente de colector es entonces
da como resultado un voltaje de colector de

Ecuacion (12.30): Vc = Vcc - I$, = 9V - (1.25 mA)(3.9 kCl) = 4.1 V
El voltaje del emisor comun es entonces -0.7 V y, en cambio, el voltaje de polarizacion del
colector esti cerca a 4.1 V para ambas salidas.
Operacion en ac del circuito

En la figura 12.38 se indica una conexi6n de ac para un amplificador diferencial. Se aplican
seiiales de entrada separadas como Vi,y Vizcon salidas separadas, resultando como V, y Voi
Para analizaren ac el circuito vuelve a dibujarse en la figura 12.39. Cada transistor se reempla-
za por su equivalente en ac.

Figura 12.38 Conexion de ac del
ampliiicador diferencial.
Flgura 12.39 Equivalente de ac del circuit0 de amplificador diferencial.
GANANCIA DE VOLTAJE EN UNA SOLA TERMINAL

Para calcular la panancia de voltaje de ac en una sola terminal. Vcz/Vcse aplica la sefial a
una entrada, en tanto la otra estii conectada a tierra, como se muestra en la figura 12.40. El
equivalente en ac de esta conexi6n esta dibujado en la figura 12.41. La comente en ac de la
ngura 12.40 Conexi6n para

calcular A,, = V,JV,,.

Figura 12.41 Equivalente de ac del
circuito de ia figura 12.40.
base puede calcularse utilizando la ecuaci6n de la LVK (ley de voltaje de Kircbhoff) en la base
1 de la entrada. Si se supone que 10s dos transistores estan bien pareados
Con R, muy grande (idealmente infinito), el circuito para obtener la ecuacion de la LVK se
simplifica a1 de la figura 12.42, del cual podemos escribir
V,, - Ibri - Ibr, = 0
Si tambiCn suponemos que

PI = 82 = P
y la magnitud del voltaje de salida en ambos colectores es
por lo que la magnitud de la ganancia de voltaje de una sola terminal en uno u otro colector es
- ~p --
Calcule el voltaje de salida en una sola terminal, VcJ,,para el circuit~de la fi,aura 12.43. EJEMPLO 12.19
Rgura 12.43 Circuito para 10s ejemplos 12.19 y 12.20.
Soluci6n
Los cilculos de polarization proporcionan
La coniente del colecror es entonces
por lo que V , = V,, - I$, = 9 V - (96.5 pA)(47 kRj = 4.5 V
El valor de r<,es
La maynitud de la ganancia de voltaje ac puede calcularse utilizando la ecuaci6n (12.311:
la cual proporciona un voltaje ac de salida de magnitud

Vcj= A,V, = (87.4)(2mVj = 174.8 mV = 0.175V
GANANCIA DE VOLTAJE DE DOBLE TERMINAL

Podna usarse un analisis similar para mostrar que para la condicion de seiiales aplicadas a
ambas entradas, la magnitud de la yanancia de voltaje diferencial seria
donde V, = V , - Vi.? .

Operation en mod0 comun del circuito
Mientras un amplificador diferencial proporciona una gran amplificaci6n de la seiial diferen-
cia1 aplicada a ambas entradas, tambiin debe proporcionar una pequeiia amplification de la
sefial comun a ambas entradas. En la figura 12.44 se muestra una conexion ac que describe una
entrada comlin para ambos transistores. El circuito equivalente se dibujo en la figura 12.45, a
panir del cual podemos escribir
pero puede escribirse tambitn como
La magnitud del voltaje de salida es entonces
proporcionando una ganancia de voltaje de magnitod de
'Vcc
?
V"
Q2
V' % "E
Figurn 12.44 Conexihn en modo

VEE
corn"".
*
Figura 12.45 Circuito en ac en modo cornl5n.
Capitulo 12 Configuraciones cornpuestas

Calcule la ganancia en mado comun para el circuit0 amplificador de la figura 12.43. EJEMPLO 12.20
Uso de una fuente de corriente constante

Un buen amplificador diferencial tiene una ganancia diferencial muy grande. A,. que es mucho
mayor que la ganancia en modo comun. La habilidad &I rechazo en modo comhn del circuito
puede mejorarse considerablemente. si se permite que la ganancia en modo comun sea lo mis
pequefia posible (idealmente a 0).Apanir de la ecuaci6n (12.33) podemos ver que entre mayor
sea R, menor es A<. Un metodo popular pard incrementar el valor en ac de R, es utilizando un
circuito de fuente de corriente constante. La figura 12.46 muestra un amplificador diferencial
con una fuente de comente constante para proporcionar un gran valor de resistencia del emisor
comun a la tierra de ac. La principal mejord de este circuito sobre el de la figura 12.35 es la
impedancia ac mucho mas grande para RE, que se obtuvo mediante el uso de la fuente de
corriente constante. La figura 12.47 muestra el circuito ac equivalente para el circuito de la
figura 12.46. Una fuente de comente constante practica se considera coma una alta impedancia
en paralelo con la comente constante.
Figura 12.46 Amplificadordiferenciai

con fuente de corriente constante.
1
i.
R 5 r a 12.47 Equivaiente en ac del circuito

de la figura 12.46.

EJEMPLO 1221 Calcule la ganancia en mod0 comiin para el amplificador diferencial de la figura 12.48
+9 V
Figura 12.48 Circuito para el ejemplo 12.21.
Solucion
Usando RE = r,] = 200 kR da
12.10 CIRCUITOS DE AMPLIFICADOR

DIFERENCIAL BiFET, BiMOS
Y CMOS
Aunque la secci6n anterior proporciono una introducci6n al amplificador diferencial utilizan-
do dispositivos bipolares, las unidades que se encuentran disponibles en el mercado, tambien
usan transistores JFET y MOSFET para constmir estos tipos de circuitos. A una unidad de 1C
que contenga un amplificador diferencial usando transistores bipolares (Bi) y de uni6n de
efecto de campo (FET) se le llama circuito BiFET A una unidad fabricada utilizando transisto-
res bipolares (Bi) y MOSFET (MOS) se le llama circuito BiMOS. Un circuito constmido con
transistores MOSFET de tipo opuesto es un circuito CMOS.
Los circuitos que se van a usar a continuaci6n para poder mostrar 10s diversos circuitos de
varios dispositivos son principalmente simbolicos, debido a que 10s circuitos reales utilizados
en 10s IC son mucho mis complejos. La figura 12.49 muestra un circuito BiFET con transisto-
res JFET en las entradas y transistores bipolares para proporcionar la fuente de corriente (uti-
lizando un circuito espejo de comente). El espejo de corriente asegura que cada JFET esti
operado a la misma comente de polarizaci6n. Para la operaci6n en ac el JFET proporciona una
alta impedancia de entrada (mucho mayor que la que se emplea cuando se usan solamente
transistores bipolares).
La figura 12.50 muestra un circuito que utilira transistores de entrada MOSFET y transis-
tores bipolares para las fuentes de comente, proporcionando con esto a la unidad BiMOS
impedancias de entrada todavia m b altas que la BiFET, debido al uso de transistores MOSFET.

Figura 12.49 Circuito amplificadordiferencial BiFET, figura 12.50 Circuit0 amplificador
diferencialBiMOS.
Puede constmirse un circuito de amplificador diferencial utilizando transistores MOSFE'T

cornplementarios, como el que se describe en la figura 12.51. Los transistores PMOS pro-
porcionan las entradas opuestas y 10s transistores nMOS operan como fuente de corriente
constante. Se toma una sola salida del punto comljn entre 10s transistores nMOS y PMOS en
un lado del circuito. Este tipo de amplificador diferencial CMOS esta particularmente bien
adecuado para la operaci6n por batenas, debido a la baja disipacion de potencia de un circui-
to CMOS.
figura 12.51 Amplificador

diferencialCMOS.
12.1 1 A N ~ I S IPOR
S COMPUTADORA
El analisis por computadora de diversos circuitos compuestos puede obtenerse con facilidad
usando PSpice. Todavia debe describir el circuito individual, per0 unos cuantos minutos son
suficientes para producir un listado del circuit0 y 10s resultados deseados.
12.1 1 Anaisis por computadora

Se pueden usar varias lineas de PSpice para especificar 10s detalles del analisis en ac
deseado.
Para esp8cificar la seiial ac de enrrada:
VI N1 N2 AC VOLTAGE
p. ej.,
VI 1 2 AC IOMV V,=lOmV(ac)
Para especijicar lafrecuencia de la seiiai de entruda:
.AC LIN NS FS FE
p. ej.,
.AC LIN I IOKH lOKH ( f j = 10kHz)
Para especificar la salida: Habiendo solicitado el aniilisis en ac, se puede incluir una
liuea de impresi6n que lisle 10s voltajes o conientes del circuito deseados. La forma de la linea
de impresi6n es
.PRINT AC VOLTAGE-LIST
1. Para un dispositivo BJT la linea de modelo incluye la beta del dispositivo.

.MODEL DEV-NAME NPN (BF=-)
p ej.,
.MODEL TRANl NPN (BF=200)
2. Para un dispositivo J E T , la linea de modelo incluye Vp e IDS?

.MODEL DEV-NAME NJF VTO=- BETA = -
p. ej.,
.MODEL FET3 NJF VTO= -4 BETA=0.625&3
J E T canal n: VTO = V, = 4V, BETA = IDsdVs, por lo que IDss = 10 mA
3. Para un MOSFET incremental, la linea del modelo incluye Vr
.MODEL DEV-NAME PMOS o NMOS (VTO = )
p. el.,
.MODEL MOSA PMOS (VTO = -2V) PMOS con VT= -2 V
Programa 12.1. Amplificador a JFET en cascada

En la figura 12.52 se ofrece un listado PSpice para proporcionar el analisis del amplificador
JFET en cascada de la figura 12.2. Vease la figura 12.53 para el circuito que muestra todos 10s
puntos de nodo usados. Si observa el listado PSpice, primer0 se describe el voltaje de alimen-
tacibn, 10s elementos de resistencia y 10s elementos capacitivos. Se aiia& unacarga RL = I MQ
para completar la trayectona desde el capacitor de salida C, a la tierra. Se considera que los
dos F E T tienen el mismo modelo, con 10s valores especificados de
VTO = V p= 4 V, e ID, = 10 mA (a pmir de BETA = 0.625 E-6)
Capltulo 12 Configuraciones compuestas

Cascade JPFf Amplifier
* . ClRCUIT DESCRlPIIOH
..................t*
VDD 8 0 20"
RC1 2 0 3.31EC
RD1 3 5 2.4K
RS1 4 0 6 8 0
CS: 4 0 1001'F
.-.
.PRIIFT AC V ( 1 ) VI31 V ( 6 ) V l 9 )
.OPTIONS ROPACE
.
'I
.. 3unction fET MODEL P m m
NJF
YTO -4
..+*
BETA 625.000000E-06
NODE
m L SIGNIL BIAS SOUTION
VOLTAGE NODE VOLTAGE MOUE
TPIPPUITURE
VOLTAGE
- 2 7 . 0 0 0 DEC C
W E IMLTICE
( 1 0.0000 ( 2 ) 50.28E-06 I 3 13.3270 ( 1.8908
( 5150.28E-06 ( 6) 13.3270 ( 71 1.8908 ( :j 20.0000
( 9) 0.0000
VOLTAGE S W C E
urn NRRMT
VDD -5.5611-03
TOTAL POWXU DISSIPATION 1.11E-01 WATFS
.
nwn
XD
VCS
VDS
QI
Rgura 12.52 Salida del PSpice

para el circuit0 de la figura 12.53
Figura 12.53 Circuito para el prograrna 1 de PSpice.
12.1 1 Anilkis por computadora

La seiial de entrada es V j= 10 mV a f = 10 kHz.La linea .OP pide la salida de la information
del punto de operacion, 10s valores de polarizaci6n y 10s parametros de operacion del transis-
tor. La salida tambien proporciona el listado de 10s voltajes en las entradas y salidas de cada
etapa. A continuacion se facilita un resumen de 10s resultados obtenidos.
Resulrados de pularizacibn dc (para cada transistor):
Parametros JFET (para cada transistor):
I,, = 2.78 mA, VGs, = - 1.89 V, gm = 2.64 mS (gm = 2.6 mS en el

ejemplo 12.1)
Resulrados ac:
V(3) 6.323 x lo-?
Av, = - -- = 6.3 ( 4 . 2 en el ejemplo 12.1)
V(1) 1 x 10-2
V(6) 3.992 x lo-'
Avl = -- = 6.3 ( 4 . 2 en el ejemplo 12.1)
V(3) 6.323 x 10-2
V,, = V(9) = 3.992 x I@' = 399 mV (V,]= 384 mV en el ejemplo 12.1)
La ganancia de voltaje ac y el voltaje ac de salida que se obtuvieron en el ejemplo 12.1, y

10s calculos utilizando PSpice se comparan muy bien. Recuerde que PSpice usa un modelo
mas sofisticado que el del ejemplo 12.1; y que todos 10s pasos en PSpice se ejecutan con mas
cifras decimales, haciendo que 10s resultados sean un poco diferentes.
Andisis con el centro de diseiio PSpice para Windows

El circuito de la figura 12.53 puede dibujarse usando el programa para Windows Schematics
de MicroSim. A continuacion se presenta una breve descnpcion para el dibujo del circuito que
se muestra en la figura 12.54:
1. Obtenga la pane J2N3819 de la biblioteca evalslb

Edit, Model: Edit Instance Model
cambie Beta = 0.625E-3 y
cambie Vto = 4.
Copie y pegue el segundo JFET en el esquema.
2. Obtenga la pate R de la biblioteca analog.slb.
Ponga el valor y nombre de las diversas resistencias conforme se requiera.
3. Obtenga la parte C de la biblioteca analog.slb.
Ponga el valor y nombre de 10s diversos capacitores conforme se requiera.
4. Obtenga la parte VSRC de la biblioteca source.slb para la fuente de alimentacion de dc
(usando Ver. 6.0) o bateria (usando Ver. 6.1 o posterior).
Haga Name(Vss) y Value(+20 V).
5. Obtenga la p a t e VSIN de la biblioteca source.slb.
Ponga VAMPL = 10 mV y FREQ = 10 kHz.
6. Obtenga la parte VIEWPOINT de la biblioteca special.slb y p6ngala en las terminales de
fuente y drenaje de ambos transistores.
7. Obtenga la p a t e VPRINTl de la biblioteca special.slb y pongala en la entrada, en ambos
drenadajes y en la salida.
Haga doble "click" en cada objeto y ponga TRAN = ok y MAG = ok para que ambos
conceptos queden seleccionados para ser desplegados.

Ejecute una simulation para obtener el archivo de salida FIG1 2-54.OUT En la figura 12.55 se
proporciona una version editada. Compare 10s valores de polariracion usando el esquema con
10s de la figura 12.52 obrenidos cuando se utiliza la version de DOS de PSpice (Ver. 6.0).
Compare tambi&nlas magnitudes de la sefial localizadas mediante el uso de ambos mitodos.
Los resultados se cornparan bien.
VDD +
RG2 RL
3.3MEG 1 UK Figura 12.54 Circuito del centra
de disefio para analizar un
amplificador JFET de dos etapas.
........................................................................
*.+ C I R C L ' I T DESCRIPTION
Figura 12.55 Listado de salida del circuito de la figura 12.54 (editado)
Programa 12.2. Amplificador BJT en cascada

El amplificador BJT en cascada del ejemplo 12.2 se analiza por el listado PSpice de la figura
12.56 (el circuito se muestra en la figura 12.57). El modelo BJT se proporciona para transisto-
res identicos
.MODEL BIT NPN (BF = 200 IS = 7E - 15)
12.1 1 Anaisis por computadora

****
WDE
8LILW. SICYILL BllrS SLmlDM
WLTAGS U W E MLTICE WDX
-TVRR
VOLTAGE
- 27.000 DEG C
NODE WLTUE
(
(
(
1
5.)
9)
O.OWD
4.7004
0.0000
1
( %! 4.7004
11.2430
1
(
3)
'7)
11.1430
4.0003
(
(
4.0003
20.0000
**.
?%E+03
AC AUALXSIS
V(11
P.5DDX-05
V(3)
2.5-B-03
V16)
mQuTUIIX
8.615E-01
V(9)
-
1.625E-01
27.000 DEG C
Rgulil12.56 Salida PSpice para el circuit0 de la iigura 12.57.
Fwra 12.57 Circuito para el prograrna 2 de PSpice

donde P = 200 e Is = 7 x lCk7 causan VBE= 0.7 V en el modelo PSpice. La sefial de entrade es
V;= 25 pV, a una frecuencia de 1 kHz [.AC LIN 1 1KH lKH]
A continuacion se proporciona un resumen de 10s resultados obtenidos.
Polarization dc (cada transistor):
Parametros BJT (cada transistor):
Resultados de ac:
= 102.3 (-102.3 en el ejemplo 12.2)
= 337.2 (-338.46 en el ejemplo 12.2)
Otra comparacion de 10s resultados que se obtuvieron con 10s dos mCtodos con 10s que se
puede bacer. involucra a re a partir del listado PSpice
RPI = 1.3 X 103 = 1.3 kQ
Esta es la impedancia de entrada viendo bacia la base del BIT. Debido a que
RPI = r, = pre
podemos escribir
Andisis con el centro de diseiio PSpice para Windows

El circuito de la figura 12.57 puede dibujarse utilizando el programapara Schematics
de MicroSim. A continuacion presentamos una breve description ppara dibujar el circuito que
se muestra en la figura 12.58.
1. Obtenga la parte Q2N3904 de la biblioteca eval.slb.

Edit, Model: Edit Instance Model
cambie Beta = 200
cambie Is = 100E-15
Copie y pegue el segundo BJT en el esquema.
2. Obtenga la parte R de la biblioteca analog.slb.
Ponga el valor y nombre de 10s diversos resistores como se requiera
3. Obtenga la pane C de la biblioteca analog.slb.
Ponga el valor y nombre de 10s diversos capacitores como se requiera.
12.1 1 AnAUsis por computadora

4. Obtenga la pane VSRC de la biblioteca source.slb para la fuente de alimentacion de dc
(usando la Ver. 6.0) o la batena (utilizando la Ver 6.1 o posterior).
Ponza Name(Vcc) y Value(+20 V).
5. Obtenga la pane VSIN de la biblioteca source.slb.
Ponga VAMPL = 25 uV y FREQ = 1 kHz.
6. Obtenga la parte VIEWPOINT de la biblioteca special.slh y col6quela en las terminales de
fuente y drenaje de ambos transistores.
7. Encuentre la pane VPRINTl de la biblioteca special.slb y coloquela en la entrada. en la
base del segundo BJT y en la salida. Haga doble "click" en cada objeto y ponga TRAN = ok
y MAG = ok, para que ambos conceptos esten seleccionados para desplegarlos.
Ejecute una simulacidn para obtener el archivo de salida FIG12-59.OUT. En la figura 12.59 se
proporciona una versi6n editada. Compare los valores de polarization que se obtuvieron gra-
cias al uso del esquema y a 10s de la figura 12.57. utilizando la version del DOS de PSpice (Ver.
6.0). Compare tambien las magnitudes de sefial que se encontraron usando ambos mitodos.
Los resultados se cornparan bien.
&
Figura 12.58 Circuito del ceotro de diserio para analizar un arnplificador BIT de dos etapas
....
............................................................
CIRCUIT DISCRIFTION
........
Cascaded W T Amplifier
NODE VOLTAGE
............................................................
*.* t AC ANALYSIS TDIPERRTURE = 27.000 DEZ C
Figura 12.59 El listado Fig. 12-58.

OUT (editado).
598 Capitulo 12 Configuracionescompuestas

Programa 12.3. Circuito Darlington
El circuito Darlington de la figura 12.12 se analiza mediante el prograrna PSpice de la figura
12.60. (Viase tambien la fipura 12.61.) Dos dispositivos BJT idtnticos estan conectados como
un dispositivo Darlington. Se usa un valor de BF = 89.4. por lo que
Darlington hplifier
* CIRCUIT DESCRIPTION
.*.~+*. *
.
.
*.
*
*.
.
.
..
*
*"
*
.
*.
*
.~
.
.
.t
l
.+
~
.
..
*
..
*
*
..
.
..
*
,
..
.
..
.
.
..
.
*.
*
.
VCC 6 0 18Y
Ra 6 2 3.3HEG
C l : 2 0.5CE
RI: 4 0 390
C2 i 5 0.5UE
RL 5 0 in=
Q l 6 2 3 BJT
Q2 6 3 4 EJT
.MODEL B1T NPN(BF-89.41
V I 1 0 AC 1001N
.AC LIN 1 lorn 1 0 m
.PRINT AC V l i ) V ( 4 ) V ( 5 )
.OPTIONS NOPRGE
.END
..
aR 1
m 1
SMLL SIGNAL BIAS SOLLTION TMPERPI?'LaE = 2 7 . 0 0 0 DEG C

NODE VOLTAGE NODE VOLTAGE NOD? VOLTAGE NODE VOLTAGE
( 11 0.0000 ( 21 9.6513 / 3) 8.9155 ( 1) 8.0632
I 5) 0.0000 ( GI 18.0000
VOLTAGE SOURCE CrmRENTS

LIME CURRENT
VCC -2.068E-02
IUTAL POWER DISSIPAT1O)i 3.i2E-01 KAlTS

*.* AC ANALYSIS TEYPERITURE = 27.000 DEG C
FREQ V(l1 Y(i1 Vl51
1.000Ei04 1.000E-01 9.936E-02 9.936s-02
Figura 12.60 Salida PSpice para el circuito de l a f i g u r a 12.61
RE
3.3 Nln
P, = 8,= 89.4 (0,
1 CI 2 1 = 8000)
11 e,
0.5 WF
Q2
3
1WmV
RE
390 I MQ
figurn 12.61 Circuito para el programa 3 de P S p i c e .
12.11 Andisis p o r, computadora

- - -
Polarizacibn:
proporcionando VBE(Darlington) = 1.59 V
Parirmetros del transistor:
IRl=2.53pA, Ic,=0.23mA (P,=0.23mA/2.53pA=90.9)
I,> = 229 PA, I,? = 20.4 mA (p2 = 20.4 111.41229 pA = 89.1)
para una beta Darlington de
0, = p,p, = (90.9)(89.1) = 8100
Es dificil forzar el modelo de transistor PSpice para que coincida exactamente con el
modelo de transistor ideal usado en la figura 12.12. Observe que los resultados de PSpice
proporcionan
V,,, = 0.736 V, VRE1= 0.852 V
mientras que el modelo utilizado en la figura 12.12 especifica V, (D)= 1.6 V (casi lo
mismo que 0.736 V + 0.852 V).
Operacibn en ac: para una entrada de Vi = 100 mV, la salida en el listado del PSpice es
Vo = V(5) = 9.936E-2 = 99.36 mV
proporcionando una ganancia de amplificador de
en tanto que 10s resultados del ejemplo 12.10 ofrecen A" = 0.998. que esta bastante cerca.
Programa 12.4. Circuito inversor CMOS

En la figura 12.62 se analiza un circuito inversor CMOS en el listado (viase tambien la figura
12.63). Un MOSFET incremental de canal p, MI, y un MOSFET incremental de canal n, M2,
son operados como un circuito inversor CMOS. Con una entrada que vm'a desde un valor dc
CllDS Inverter Circuit

**+* CIRCUIT DESCRIPTION
-----------
W D S O N
nls125PI(
M z 1 1 0 0 m
.WxL Pn m s 1vre-2-9)
.IIIDKZ a mos (vre2vj
YIlOSV
~ ~~
Rlos mos
vm -2 2
KP 20.000000E-06 20.000000E-06
*a** DC TRIHSlW CURVES
vr V(2)
ngun 12.62 Salida PSpice para O.OOOE+OO 5.000E+00
el circuito de la figura 12.63. 5.000E+OO 8.3508-08

ngura 12.63 Circuito para el programa 4
de PSpice.
de 0 V a un valor dc de +5 V. el voltaje de salida calculado se lista con el progama PSpice. Esta

variaci6n de volraje de entrada la proporciona la linea
que vm'a VI desde 0 a 5 V con un valor final de 5 V. El listado ofrece 10s datos de salida
se demuestra que el circuito opera como un inversor logico, ya que proporciona el voltaje de
salida opuesto.
12.2 Conexi6n en cascada PROBLEMAS

1. Para el amplificador en cascada JFET de la figura 12.64,calcule las condiciones de polarization
dc para las dos etapas identicas, usando JFET con I,,, = 8 mA y V , = 4 . 5 V,
Rgura 12.64 Problemas 1-5.30-31
2. Para el amplificador en cascada JFET de la figura 12.64. utilizando JFET idCnticos con I,, =
8 mA y V , = 4 . 5 V, calcule la ganancla de voltaje en cada etapa. la ganancia general del amplificador
y el voltaje de salida V<,.
Problemas
3. Si ambos JFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
las especificaciones IDS?= 12 mA y V, = -3 V, calcule la polarizaci6n resultante de cada etapa.
4. Si ambos IFET del amplificador en cascada de la figura 12.64 son cambiados por otros que tengan
las especificaciones IDss = 12 mA y V , = -3 V y y,,, = 25 pS. calcule la ganancia de voltaje
resultante para cada etapa, la ganancia de voltaje general y el voltaje de salida V,,.
5. Para el amplificador en cascada de la figura 12.64. utilizando JFET con e~~ecificaciones IDS, = I?
mA y V,= -3 V y = 25 U S , calcule la impedancia de entrada del circuito (2,)y la impedancia de
salida (2").
6 . Para el amplificador en cascada BIT de la figura 12.65. calcule 10s voltajes de polarization dc y la
comente de colector para cada etapa.
Figurn 12.65 Problemas 68,32.
7. Calcule la ganancia de voltaje de cada etapa y la ganancia de voltaje en ac total para el circuito
amplificador en cascada BIT de la figura 12.65.
8, Para el circuito de la figura 12.65 calcule la impedancia de entrada (2,)y la impedancia de salida
(Z,,).
9. Para el amplificador en cascada de la figura 12.66 deduzca 10s voltajes de polarizaci6n y la co-
mente de colector de cada etapa.
+lOV
P
1.8kn 24 k32 2.7 kR
0.1 pF
11
I -----I+ V"
"
2 mV
- +I 0.05 pF
= 6 mA
I,,
vp=-3v @=150
10 Mn 8.2 k32
+
330 0.
Figura 12.66 Problemas 9-1 I.

10. Para el circuito de amplificador de la figura 12.66. calcule la ganancia de voltaje de cada etapa y la
zanancia de voltaje general del amplificador.
11. Calcule la impedancia de enrrada (Z,) y la impedancia de salida (Z,,) para el circuito amplificador
de la iigura 12.66.
§ 12.3 Conexion cascode

12. En el circuito amplificador cascode de la figura 12.67. calcule 10s voltajes de polarizaciirn V,,.
VB,? "c..
+ & + Figura 12.67 Problemas 12-14.
* 13. Para el circuito del amplificador cascode de la figura 12.67. deduzca la ganancia de voltaje.A3,.y el
voltaje de salida, V,,.
14. Calcule el voltaje de ac a Eaves de unacarga de 10 kRconectada a la salida del circuito de la figura
12.67.
3 12.4 Conexion Darlington

15. Para el circuito d e la figura 12.68. calcule el voltaje de polarizacian dc, VE,. y la corriente de
emisor. b,.
* 16. Pata el circuito de la figura 12.68, calcule la ganancia de voltaje del amplificador.
Problemas
17. Para el circuito del par retroalimentado de la figura 12.69. calcule 10s valores de polarizacion dc de
v,; Vc2e',.
7
-
5 Figura 12.69 Problemas 17-18.
* 18. Calcule el voltaje de salida para el circuito de la figura 12.69.
12.6 Circuito CMOS

19. Determine cuiles uansistores estin apagados y cuales e s t h encendidos en el circuito de la figura
12.70 para una entrada de:
a) V, = 0 V, V, = 0 V.
b) V, = +5 V, V2 = +5 V.
c) v, = 0 v. v2= +5 v.
1 4 / i Figura 12.70 Problemas 19-20.34.
20. Para el circuito de la figura 12.70, complete la tabla de voltajes a continuaci6n

6'
5 12.7 Circuitos de fuente de corriente
21. Calcule la comente a travts de la carga de 2 kQ en el circuito de la figura 12.71.
,I
22. Para el circuito de la figura 12.72. calcule la corriente I.
* 23. Calcule la comente I del circuito de la figura 12.73.
2 kc2 =
-1.3 kR 1.5 kR 5.1 V

4.3 kR 1.8kR
1,,=6mA
v,=-3V
-
F
F c -18V -12 V
Figura 12.71 Problerna 21. Figura 12.72 Problema 22. Figura 12.73 Problema 23
5 12.8 Espejo de corriente

Calcule la comente reflejada I en el circuito de la figura 12.74.
Calcule las comentes de colector para Q, y Q2 en la figura 12.75

-
5 12.9 Circuito de amplificador diferencial

26. Calcule 10s valores de polarizaci6n de Ic y V , para 10s transistores pareados de la figUIa 12.76
Eigura 12.76 Problema 26.
Problemas
27. Haga un calculo de 10s valores de polarizaci6n dc de I c y Vc para 10s transistores pareados de la
figura 12.77.
* 28. Calcule V,, en el circuito de la figura 12.78.
* 29. Realice un calculo de Vc,en el circuito de la figura 12.79.
Egura 12.79 Problema 29

4
12.1 1 Anilisis por computadora

* 30. Escriba un programa PSpice para calcular el voltaje de polarization del amplificador JFET en
cascada de la figura 12.64, usando ID,, = 12 mA y V p= -3 V.
* 31. Escriba un programa PSpice para calcular el voltaje de salida, V,,, para el circuito JFET en cascada
de la figura 12.64, empleando I, = 12 mA, V p= -3 V y y,, = 25 MS.
* 32. Escriba un programa PSpice paracalcularel voltaje de salida de cada etapa del amplificador a BIT
en cascada de la figura 12.65.
* 33. Escriba un programa PSpice para calcular la information del punto de operation del transistor y el
voltaje de salida para el circuito amplificador Darlington de la figura 12.68.
* 34. Escriba un programa PSpice para listar 10s voltajes de dc para los siguientes juegos de enuadas
para el circuito CMOS de la figura 12.70.
a) V , = 0 V. V2= 0 V.
b) V , = 0 V y V2= +5 V,
C) V , = +5 V. V? = +5 v.
*El asterisco indica problemas m8r dificiler.
Tecnicas de Eabricacion
de circuitos discretos
e integrados
13
Las ttcnicas aplicadas a la fabricacion de dispositivos semiconductores estan siendo
continuamente revisadas, modificadas y mejoradas. En aaos recientes, se ha hecho enfasis
principalmente en aumentar la tasa de rendimiento (cantidad de elementos buenos en un lote),
.
expandir 10s niveles de automatization (menor necesidad de mano de obra) y aumentar 10s
niveles de densidad. La secuencia de pasos para la fabricacidn de unidades discrefas(elementos
solos) o circuitos integrados (IC) (microcircuitos de alta densidad con millones de elementos)
no ha cambiado dramaticamente. Sin embargo, la forma de hacer cada paso ha experimentado
un cambio radical en la ultima decada.
Este capitulo esta disefiado simplemente para desarrollar una imagen general del ciclo de
produccion para 10s circuitos discretos e integrados (IC); presenta algunas de las fases mas
importantes de produccion y la terminologia que se aplica. Un analisis mas detallado de cualquier claic Kilby. invcnroi dsi r:ircuiio
hnresrado ?. coinventor de la cvlculadora
paso del ciclo requeriria de todo un libro. clecrrbnica de pilar. (Conrsia dr 1-exas
Instruments. I n c )
Clair Kilby naci6 en Jefferson. Missouri.
1923.
MS. de La Universvddd de Wiwonsm.
13.2 MATERIALES SEMICONDUCTORES, Dsrcctor de lnoenienv y Tecnolog~u.
Si, Ge y GaAs Grupo de cornponentes. Texas
Instruments.
Miembro de la IEEE.
El primer paso en la fabricacidn de alglin dispositivo semiconductor es obtener materiales T~enembs de 60 parentei en Estvdos
Unidos.
semiconductores del nivel de pureza deseado. como el silicio, germanio y arseniuro de galio.
En la actualidad se requieren niveles de impureza de menos de una parte por mil millones (1 en
1,000,000,000) para la fabricacion de la rnayona de 10s dispositivos semiconductores.
Las materias primas se sujetan primer0 a una sene de reacciones quimicas y a unproceso de
reflnacibn por zona para formar un crisral policristalino del nivel de pureza qne se desea. LOS
atomos de un cristal policristalino estan acomodados en forma aleatoria, mientras que en el crisfal
iinico, 10s atomos estan acomodados en una red cristalina geomtnica, simCuica y uniforme.
El aparato para refinacidn por zona de la figura 13.1 consiste de un recipiente (bote) de
grafito o cuarzo, para tener la contaminacidn minima, un tub0 contenedor de cuarzo y un juego
de bobinas de induccidn de RF (radiofrecuencia). Las bobinis o el hote deben ser movibles a lo
largo de la longitud del tub0 de cuarzo. Se obtendra el mismo resultado en cualquier caso,
aunque aqui se presenta el mitodo de las bobinas m6viles porque parece ser el m5.s C O ~ U El ~ . El primercircuito integrado. un 0a:iludor
interior del tubo contenedor de cuarzo esta lleno con un gas inerte (con poca o ninguna reaction de comimiento de fase inventado par
quimica) o al vacio, para reducir mas la posibilidad de contaminacidn. En el proceso de Jack S. Kilby en 1958. (Conesia de
Texas Instruments. Inc.)
refinacion por zona se pone en el bote una barra de silicio con las bobinas en un extreme de la
barra, como se muestra en la figura 13.1. Luego se aplica la sefial de radiofrecuencia a la bobina,
la cual induce un flujo de carga (corrientes parasitas) en el lingote de si1icio:Se aumenta la
Babinas de
calentamienlo Tubo contenedor de curno
Gar inene o vacio
Re& fundida
Bole de grafito
Silicio de / +
MovimienIo \ Lin.,otede silicio (nivel de bvja purera)
alta pureza de lar bobinas
Figura 13.1 Proceso d e refinacion por zona.
magnitud de estas comentes hasta que se desarrolla suficiente calor para fundir esa region del
material semiconductor. Las impurezas del lingote entraran en un estado mas liquid0 que
el material semiconductor que las rodea. Si las bobinas de induccion de la figura 13.1 se mueven
lentamente hacia la derecha para inducir la fusion de la regi6n vecina. las impurezas "mas
fluidizas" "seguiran" a la region fundida. El resultado net0 es que un gran porcentaje de las
impurezas apareceran a1 extremo derecho del lingote cuando las hobinas de inducci6n hayan
llegado a ese extremo. Este lado de la pieza con impurezas puede despues cortarse y se repite
el proceso completo hasta que se llega a1 nivel de pureza deseado.
El siguiente paso en la secuencia de fabricacion es la formaci6n de un solo cristal de
germanio o silicio. Esto se logra. por lo general, usando la tecnica Czochralski: la figura 13.2a
muestra el aparato empleado por esta tCcnica. El material policristalino primero se transfonna
en un estado fundido por medio de bobinas de induccion. Luego se sumerge una "semilla" de
Lienado con q d n
' despn6s 6e la cvacuacih
Ban2 de ertiramiento
Carnlsa
snfnadv
par agua
Susceptor dc carbdn
Eje del iuscepior
F w 13.2 a) Horno Czochralsk

b) "cuello" del lingote: c) lingote
enfriandose enfrente de un horn0
Czochrdski. (Cortesia de Texas
Instruments. Inc.) la) (cJ
608 Capitulo 13 Tecnicas de fabricacion de circuitos d i i r e t o s e integrados

cristal linico del nivel de pureza deseado en el silicio fundido, y se retira gradualmente mien-
tras gira despacio el eje que sostiene la semilla. Conforme se va retirando la "semilla", sobre
ella crece una esuuctura monocristalina de silicio. como se muestra en el "cuello" del lingote
en la figura 13.2b. Los lingotes de monocristal resultantes son por lo general de 6 a 36 pulga-
das de longitud, y de 1 a 8 pulgadas de diimetro, y se cree que tendran para 1997 diametros de
aparece un lingote y un homo Czochralski.
I? pulrddas. En la figura 1 3 . 2 ~
13.3 DIODOS DISCRETOS

Los diodos semiconductores son con frecuencia de alguno de 10s siguientes cuatro tipos:
crecimiento de la union, aleacibn, difusion o crecimiento epitaxial. En 10s siguientes pinafos
se proporciona una breve descripcion de cada proceso.
Crecimiento de la union
C
-
Los diodos de este tip0 se forman durante el proceso de estiramiento de cristal Czochralski. Se
pueden afiadir altemadamente impurezas tipo p y n a1 material semiconductor fundido en el
crisol, y da como resultado una union p-n cuando el cristal se estira como se indica en la figura
13.3. Despues de rebanar, el dispositivo de Area grande puede cortarse en grandes cantidades
(a veces miles) de diodos semiconductores de Area mas pequefia. El Area de 10s diodos de union
par crecimiento es lo suficientemente grande para manejar altas comentes (y por tanto tenet
valores nominales de potencia altos). Sin embargo, el Area grande introducira efectos capacitivos
indesedbles en la union.
Aleacion
El proceso de aleaci6n dara como resultado un diodo semiconductor del tipo de union que ngura 13.3 Diode de
tambien tendrs un alto valor nominal de comente y PIV grande. Sin embargo, la capacitancia c,cimiento de uni6n,
de la union es tambien grande. porque el irea de union tambien es grande.
La union p-n se forma poniendo primer0 una impureza tipo p en un sustrato tipo n y
calentando ambos hasta que sucede la licuefacci6n y 10s dos materiales se juntan (figura 13.4).
El resultado es una aleacion que cuando se enfria produce una union p-n en la frontera enue la
aleaci6n y el sustrato. Los papeles que desempeiian 10s materiales tipo n y p pueden
intercambiarse.
Matcnal
Sumax upo n Figurn 13.4 Diodo por el proceso de aleaci6n.
El proceso de difusi6n para formar diodos semiconductores de union puede emplear difusion
s6lida o gaseosa. Este proceso requiere mas tiempo que el proceso de aleacibn, pero es
relativamente barato y puede controlarse con mucha mas precision. La difusi6n es un proceso
por el cual una alta concentraci6n de particulas se "difunde" en una region que la rodea con
menor concentraci6n. La principal diferencia entre 10s procesos de difusi6n y aleacidn es el
hecho de que no se llega a la licuefacci6n en el proceso de difusion. Solamente se aplica calor
en el proceso de difusion para incrementar la actividad de 10s elementos involucrados.
El proceso de difusi6n sdlida comienza con el "dep6sitoX de impurezas aceptoras en un
sustrato tip0 n y se calientan 10s dos hasta que la impureza se difunde en el sustrato hasta
formar la capa tipop (figura 13.5~1).
En el proceso de diiusi6n gaseosa, un material tip0 n se sumerge en una atm6sfera gaseosa
de impurezas aceptoras y luego se calienta (figura 13.5b). La impureza se difunde en el sustrato
para formar la capa tipop del diodo semiconductor.TarnbiCn pueden intercambiarse 10s papeles
de 10s matenales tipop y n. El proceso de difusi6n es el que seatiliza m b en la actualidad para
la fabricacion de diodos semiconductores discretos.
Se aplica calor Sr apiicv chlor
Dep6sito
de lndio Sustrato Atm6sfera gaseosa
con particulas de
Indio
1 Proceso
de cone
I
F~gura 13.5 Diadas par el QrCKeSo
de difusion:a) difusidn s6lida: b)
(b) difusiongaseosa.
Crecimiento epitaxial
El t i m i n o epirnxial se deriva de las palabras griegas epi, que signiiica "sobre", y raris, que
significa "arreglo". Una oblea base de material n+ se conecta a un conductor metalico, tal como
se muestra en la figura 13.6. La n+ indica un nivel de dopado muy alto para una caractenstica
de resistencia reducida. Su prop6sito es actuar como una extensi6n semiconductora del con-
ductor y no como el material tip0 n de la unionp-n. La capa tip0 n se depositara sobre esta capa
usando un proceso de difusion, como lo indica la figura 13.6. Esta tecnica de utilizar una base n+
da al fabricante ventajas definitivas de disefio. Luego se aplica el silicio tip0 p usando una tec-
nica de difusion y se agrega el conector met6lico del anodo, tal como se muesua en la figura 13.6.
Conductor . 7
'conductor Rgura 13.6 Diodo semiconductor de

CBtodo crecimiento epitaxial.
Capitulo 13 T6cnicas de fabricacion de circuitos discretos e integrados

13.4 FABRICACI~NDE TRANSISTORES
La mayoria de 10s mktodos que se usan para fabricartransistores son simplemente extensiones de
10s mitodos usados para elaborar diodos semiconductores. Los metodos que con mas frecuencia
se emplean actualmente incluyen unibn por aleacihrl, crecimienro de la unibn y d~fisibn.El
estudio de cada mitodo sera breve, pero se incluiran 10s pasos fundamentales de cada uno.
Union por aleacion

La tecnica de union por aleaci6n es una extension del metodo de aleaci6n para la fabricacion
de diodos semiconductores. Sin embargo, se depositan dos puntos de la misma impureza a
cada lado de la oblea semiconductora que tiene la impureza opuesta. como se muestra en la
figura 13.7. Luego se calienta toda la estructura hasta que se funde y cada punto se une en
aleaci6n a la oblea de la base, dando como resultado las unionesp-n indicadas en la figura 13.7
como se describio para 10s diodos semiconductores.
El punto de colector y la union resultante son mas grandes para soportar la comente. y la
disipacion de potencia mas alta en la union colector-base. Este m6todo no se emplea tanto
como la tecnica de difusion que se describira brevemente, pero todavia se usa mucho en la
fabricacibn de diodos de alta potencia. Figura 13.7 Transistor de union
por aieaci6n.
Crecimiento de la union
Se usa la tecnica Czochralski para formar las dos uniones p-n en un transistor de union por -,
Barrn de esriramiento
crecimiento. El proceso, como se muestra en la figura 13.8, requiere que el control de laimpureza del crisrai
y la relacion de retiro sean tales que aseguren el ancho adecuado de la base y 10s niveles de
dopado de 10s materiales tipo n y p. Los transistores de este tipo estAn limitados por lo general
a un valor nominal menor de;W.
Difusion
El metodo de fabricaci6n que mas se utiliza en la actualidad es la tecnica de difusi6n. El
proceso basico se present6 en el analisis de la fabricacion de diodos semiconductores. La
tecnica de difusion se emplea en la production de transistores en meseta y planares, donde
Figura 13.8 Transistor de
cada uno de ellos puede ser de tipo de dlfusihn o epitaxial. crecimiento de la uni6n.
En el transistorpnp en meseta de difusion, el primer proceso es una difusion tipo n en una
oblea tip0 p, como se aprecia en la figura 13.9, para formar la region de la base. Luego, se
difunde o se une en aleacion el emisor tipo p a la base tipo n. Despues se hace una corTosi6n
para reducir la capacitancia de la uni6n del colector. El ttrmino "meseta" se deriva de su
similitud con la formacidn geogrifica. Como se dijo antenormente en el estudio sobre la
fabricacibn de diodos, la ttcnica de difusion permite un control muy preciso de 10s niveles de
dopado y el espesor de ]as diversas regiones.
Arm6rfera gaseora
con irnpurezas ripon
Figura 13.9 Transistor en

meseta: a) proceso de diiusi6n;
b) proceso de aleacion:
c) proceso de corrosion.
La principal diferencia entre el transistor de meseta epitaxial y el transistor de meseta es
una capa epitaxial adicional sobre el sustrato de colector original. El sustrato tipop original (el
colector de la figura 13.10) se pone en un recipiente cerrado que contiene vapor de la misma
impureza. Mediante un control adecuado de temperatura, 10s atomos del vapor caeran y se
acomodar?in por sf mismos sobre el sustrato tip0 p original, dando como resultado la capa
epitaxial indicada en la figura 13.10. Una vez que se ha establecido esta capa, continua el
proceso, igual que para el transistor en meseta, para formar las regiones debase y emisor.
El sustrato tipop original tendra un nivel de dopado mayor y una resistencia menor que el de
la capa epitaxial. El resultado es una conexion de baja resistencia con la terminal de colector
Figura 13.10 Transistor epitaxial que reducira las ptrdidas por disipacion del transistor.
en mf:seta. Los transistores planar y planar epitaxial son fabricados con dos procesos de difusion
para formar las regiones de base y emisor. El transistor planar. como se muestra en la figura
13.11, tiene una superficie plana y de ahi el termino planar. Se aiiade una capa de 6xido.
igual que en la figura 13.11, para eliminar las uuiones expuestas, lo cual reduce sustancialmente
las ptrdidas por fugas superficiales (corrientes de fuga en la superficie, en vez de a traves
de la uuibn).
13.5 CIRCUITOS INTEGRADOS

Flgura 13.11 Transistor planar. Durante la decada pasada el circuito inregrado (IC) ha llegado a ser por su uso cada vez mayor
y por 10s diversos medios de difusibn, un product0 cuya funcion y objetivo basicos son com-
prendidos por cualquier persona. La caracteristica m b notable de un IC es su tamaiio, porque
es miles de veces m h pequeiio que una estructura semiconductora constmida de la forma mas
usual con componentes discretos. Por ejemplo, el circuito integrado que se muestra en la figura
13.12 tiene 275,000 transistores, ademas de muchos otros elementos, aunque solamente es de
280 x 250 mils o de cerca de por y.El MC68030 es un microprocesador y es el coraz6n
de las rnicrocomputadoras fabricadas por compaiiias como Apple, Hewlett-Packard, Motorola
y otras.
Los circuitos integrados rara vez necesitan de alguna reparacion, esto es, si un solo com-
ponente del IC falla, se reemplaza la esuuctura completa (circuito complete); por tanto. resulta
un mCtodo mucho mas economico. En la actualidad, existen tres tipos de IC disponibles co-
mercialmente a gran escala; incluyen 10s circuitos integrados monoliticos, 10s de pelicula del-
gada (o gruesa) y 10s hibridos. Cada uno de ellos seri presentado en este capitulo.
Rgura 13.12 El microprocesadol

MC68030 y sus dimensiones
txternas reales. (Cortesia de
Motorola. Inc.) - !
---
,
fabrication de circuitos diiretose integrados

Desarrollos recientes
Durante la ultima decada la cantidad de pasos en el proceso de fabricacion se ha incrementado
dos o tres veces. y cada proceso es mas sofisticado. En 10s primeros dias el fabricante de IC
disefiaba, construia y mantenia el equipo empleado en el ciclo de produccion. Sin embargo,
hoy dia han aparecido nuevas industrias que han asumido la responsabilidad de introducir
10s ultimos avances tecnol6gicos en el equipo de proceso. El resultado es que el fabricante
puede concentrarse en el diseiio, control de calidad, mejor funcionamiento y caracteristicas
de confiabilidad y una mayor miniaturization. El equipo disponible de las compaiiias
perifericas tiene un precio muy alto (no es raro que el costo de las unidades sea mayor a 1
millon de d6lares) y la operacion a 21 horas es casi una necesidad para asegurar una buena
politica econ6mica. En un esfuerzo para asegurar la operacion continua, 10s mayores
fabricantes de IC tienen su propio personal de servicio, en vez de apoyarse en la respuesta
inmediata del fabricante del equipo.
La automarizaci6n esta llegando a ser cada vez mas importante en el ciclo de produccibn.
Una gran cantidad de controles basados en microprocesador. introducidos en forma de
"direccionamiento por casete", ha reducido significativamente la posibilidad de errores debi-
dos a transferencia incorrecta de information a la unidad de procesamiento. Tambitn tiene una
sensibilidad a1 proceso que se esta desmollando que no esti disponible por medio de la curva
de respuesta humana. Para un control de proceso mayor y un mejor seguimiento, la mayor
parte de la fabricacion ha pasado a operaciones de computadora sin papel, con terminales junto
a1 equipo de procesamiento o hasta con el equipo conectado directamente a la computadora
anfiui6n. El mayor nivel de automatization tambitn reduce la cantidad de "manejo" y contact0
con la oblea, reduciendo, por tanto, la cantidad de fuentes contaminantes y aumentando el
factor de produccion.
Una de las Areas de preocupaci6n permanente es el nivel de producci6n. Cada vez esta
mejorando la cantidad promedio de dados."buenos" que se obtienen de una oblea, pero todavia
permanece en un nivel del60 al 80%. Sin embargo, uno debe darse cuenta que conforme el
tamaiio de la "pieza" disminuye y se aumenta la densidad, el nivel de producci6n no puede
cambiar de manera significativa, pero la cantidad de componentes producidos en la misma
ires de oblea se esta incrementando a una velocidad impresionante. En otras palabras, si
hubieramos utilizado 10s procedimientos actuales de producci6n mejorados en 10s IC fabricados
desde hace cinco aiios, el nivel de rendimiento probablemente habria excedido el 95%.
Los avances de la irltima dCcada han dado como resultado una aceptaci6n general por la
industria de que la densidad de 10s IC casi se duplica cada dos airos. En un tiempo, las
dimensiones se proporcionaban en mils y mils cuadrados. Ahora, es el micron o micrometro
(on millonisimo de un metro, mm) la medida estandar, siendo 1 mil = & = 25.4 pm.
El increment0 de ladensidad y 10s mejores niveles de produccion se deben a una maquinaria
mas sofisticada en el ciclo de produccion, metodos mejorados para detectar y corregir fallas,
mayores niveles de limpieza, mayores niveles de pureza en 10s materiales de procesamiento,
mejores materiales de fabricacion y una cantidad mayor de pasos de procesamiento.
Hace cinco aiios eran comunes 10s cuartos clase 100; ahora el estandar de la industria son
clase 1 (o menor). Un cuarto clase 1 es 100 veces mas limpio que un ambiente de hospital
tipico. El nfimero de clase indica la cantidad de particulas de 1 p n o mayores por pie cubico.
El costo del establecimiento de dicho ambiente es en verdad inmenso. Se establece un flujo
laminar continuo de aire filtrado entre el piso y el techo para mantener el alto nivel de limpieza.
Los "trajes de conejito" que aparecen en algunas de las fotografias de este capftulo, se necesitan
en las keas de produccion. El control es tan estricto que las mujeres que trabajan en muchas de
estas keas no pueden utilizar maquillaje; con esta medida se puede eliminar cualquier posible
introduction de paniculas extraiias en el ambiente.
El agua que se emplea en las operaciones de enjuague y limpieza est%filuada a 0.2 ,urn y
tiene un nivel de resistividad de 18 MS;!(recuerde el analisis sobre resistividad del capftulo 1).
TambiCn ests tan libre de contaminantes organicos que no sopona un crecimiento de cultivo.
Ademas, la pureza de 10s materiales de procesamiento, como 10s productos quimicos,
recubrimientos y otros materiales que "tocan" a la oblea, se han mejorado para que concuerden
con 10s niveles de densidad incrementados.
13.5 Circuitos integrados

Los anchos de linea de las tCcnicas de fabricacion actuales sonde 0.5 pm, y dentro de dos 0 tres
aiios tendran 0.35 pm. Actualmente, la investigation y desarrollo esta en 0.25 pm o menos.
El silicio ha sido el soporte principal de la industria, desde su nacimiento hasta el ciclo de
produccidn actual. Conforme continfian aumentando 10s niveles de densidad y disminuyendo
10s anchos de linea, tal vez haya necesidad de cambiar a materiales como el GaAs (arseniuro
de galio) con su mejor rango de caractensticas de funcionamiento.
Debido a las grandes inversiones, es una necesidad absoluta que el procesamiento del
producto pase por un control de calidad muy rfgido. controlado por medio de un fuerte sistema
de administration. La computadora esta desempeiiando un papel muy importante porque
proporciona 10s datos necesarios que requieren para tal supervisidn continua del ciclo de
produccibn. Algunas mejoras en el proceso de fabricacidn se describen a continuacidn conforme
se describe cada paso de producci6n.
13.6 CIRCUITOS INTEGRADOS MONOL~TICOS

El tirmino monolitico se deriva de una combinaci6n de palabras griegas, monos, que significa
solo, y lithos, que significa piedra, lo que en combinaci6n da como resultado una traducci6n
literal de piedra unica o, m b adecuadamente, una estructura solida. Como lo implica este ter-
mino descriptivo, el IC monolitico esta conshuido con una sola oblea de material semiconductor.
Se pueden obtener obleas tan delgadas como 111,000 pulgadas (= un quinto del espesor de esta
pigina) usando un proceso de cone o rebanado, como se puede ver en la figura 13.13. La
mayor parte de la oblea actuara simplemente como estructura de soporte para el IC resultante
muy delgado. En la figura 13.14 se proporciona una vista general de las etapas involucradas en
la fabricacion de IC monoliticos. La cantidad de pasos necesarios para llegar a un producto
terminado son muchos m b que 10s que aparecen en la figura 13.14. Sin embargo, la figura des-
taca las fases principales de producci6n de un IC monolitico.
Desde principios de 10s ochenta existe un mayor cambio de 10s IC bipolares a 10s IC MOS.
Aunque muchos pasos son 10s mismos, hay algunas diferencias importantes, como la implan-
tacidn de iones en la mayoria de 10s pasos del dopado. Como se indica en la figura 13.14. es
necesario diseiiar primero un circuito que satisfaga las especificaciones. Luego debe distribuirse
el circuito para asegurar el uso 6ptimo del espacio disponible y el minim0 de dificultad en la
realizacidn de 10s procesos de difusion que vienen a continuaci6n. La apariencia de la mascarilla
y su funcion en la secuencia de etapas indicadas se presentara dentro de poco. Por el momento.
basta decir que una mascarilla tiene la apariencia de un negativo por medio del cual pueden
implantarse las impurezas mediante iones (a traves de las Areas claras) en la oblea de silicio. El
Borde aplanado dei lingore
(4 (b)
F~gura13.13 Rebanado del lingote monocristal en obleas. (Cortesia d e Texas Instruments, Inc.)
Capitulo 13 Tkcnicas de fabricacion de circuitos discretos e integrados

Direilo del
clrcullo
FvbncaciOn de mascanllvs
Pruebvr Coney Ensarnblc en Soldadura del Pmebr

frasmcntrcian cncaprulado encaps~lado final
Figura 13.14 Fabricaci6n de circuitos integrados rnonoliticos. (Cortesia de Robert Hibberd.)
actual proceso de implantacidn de iones para cada fase es similar a1 que se aplica en la fabrica-
cidn de transistores por difusidn. La liltima mascarilla de la sene controlara la colocacidn del
patron conductor que interconecta los diversos elementos. Luego la oblea pasa par vatios pro-
cedimientos de prueba, es fragmentada y separada en microcircuitos individuales, encapsulada
y ensamblada como se indica. En la figura 13.15 apatece una oblea de silicio procesada. La
oblea orizinal puede ser de 4 a 8 pulgadas de diametro. El tamafio de cada microcircuito deter-
. . ,..2* i-L.'.-
:kk,'
k z! k: k:.€:
. , 2 1 . 2 1 1 -A
10 prn
Transistor
25 mils.
Resistencia de i kQ
.. --
8 Diodo
Oblea de LC
Dimensloner
Oblea de rillcio procesada con IC
tipicas de elernentos
difundidos
Figura 13.15 Oblea de IC rnonolitico procesada con las dirnensiones relativas de 10s diversos
elernentos.
13.6 Circuitos integrados rnonoliticos

minard por supuesto, la cantidad de circuitos individuales que resulte de una sola oblea. Las
dimensiones de cada microcircuito de la oblea de la figura 13.15 son 25 mils X 25 mils. Para
resaltar el tamaao microscopico de estos microcircuitos, considere que 40 de ellos pueden
alinearse a lo largo de una pulgada. El tamaiio promedio relativo de 10s elementos de un IC
monolitico aparece en la figura 13.15. Observe la gran area que se requiere para la resistencia
de 1 kn,en comparaci6n con 10s otros elementos seiialados.
Un aniculo reciente indica, en porcentaje, el costo relativo de las diversas etapas de la
producci6n de IC monoliticos comparados con transistores discretos. Las srificas resultantes
aparecen en la figura 13.16. La fase de procesamiento incluye todas las etapas que llevan hasta
10s IC individuales de la figura 13.15. Observe la diferencia en costo de las diversas fases de
producci6n determinadas par el tamafio y la densidad del microcircuito.
LSI (mas VLSl (mar

pequefias. grandes,
Transirtores un~dader unidades m6,
discretos menor densas) denras)
l - - - l I
Figura 13.16 Divisi6n de costos para

transistores discretos
y circuitos integrados en gran escala
h e b a s (10%)
(I513 y circuitos integrados a muy alta
La difusi6n selectiva necesaia en la formation de 10s diversos elementos activos y pasi-

vos de un circuit0 integrado se logra mediante el uso de mascarillas, como la que se muestra en
la figura 13.17. Las ireas claras son las linicas por las que pueden pasar las impurezas donoras
y aceptoras. Las &eas oscuras bloquean la difusion de impurezas, en forma parecida a una
sombra que impide que la luz del sol cambie el pigmento de la piel.
-..? '
Rgura 13.17 Mascarilia. (Cortesia de

. .. Motorola. Inc.)
CapiNo 13 Tecnicas de fablicacion de circuitos discretos e integrados

La secuencia de pasos que llevan a la mascarilla final se controla por el ancho en micrones
de las caractensticas mis pequeiias de la oblea. La litografia por rayo de electrones a 0.5 pm
(0.25 pm en el futuroj es la mas comun que se usa en la secuencia de produccion con mascarillas.
Hace tiempo la fabricaci6n de una mascarilla requeria primer0 un trazo en estabilene a gran
escalade todas las capas. Luego el disefio se transferia a Mylar claro recubieno con un plastic0
rojo llamado Rubylira. Se hacen cones muy precisos en el material rojo y se retiran las secciones
para revelar las regiones donde se llevara a cab0 la difusion de impureras. El patron resultante
se fotografia y se reduce en 500 x (500 veces el tamaiio deseado para produccion) en una sene
de pasos basta que se obtiene el patron maestro (reticula) deseado. Hoy dia, todo se hace en
una estacion de trabajo de computadora. Los datos son transferidos directamente al sistema de
rayos de electrones que se usa para dibujar Ins patrones necesarios en la reticula. Este mktodo
de "escritura directa" usa un sistema como el que aparece en la figura 13.18. Ahorra muchos
pasos interrnedios "conando" directamente el patron de la mascarilla desde la estaci6n de
trabajo, con la ayuda de un rayo de electrones como "berramienta de exposicion". El disminuir
la cantidad de pasos y la exposicion directa de la mascarilla reduce la cantidad de fallas y
omisiones que pueden aparecer en el product0 final. Para unidades VLSI. el tiempo involucra-
do desde el disefio inicial hasta la disponibilidad de la mascarilla puede extenderse desde unos
cuantos dias hasta uno o dos meses.
figurn 13.18 Sistema Direct Write E-beam. (Cortesia de Perkin-Elmer Corporation.)
13.7 EL CICLO DE PRODUCCION

Las prioridades no permiten un estudio detallado de cada paso del ciclo de produccion, pero se
describiran varias de las fases mas importantes para desarrollar alguna apreciacion de la
secuencia de fabricaci6n.
Desputs de haber "rebanado" el lingote por crecimienro. una oblea de silicio tipo p es
rectificada y pulida (figura 13.19aj y revisada (figura 13.19b) para producir la estructura de la
figura 13.19~.Tambiin se le aplica un proceso de corrosion quimica para alisar todavia mds la su-
perficie y eliminar una capa de la oblea que pueda haber sido daiiada durante la secuencia de
rectificacion y pulido.
Luego se hace crecer una region epitaxial tipo n sobre el sustrato tipo p, como se muestra
en la figura 13.20. Se deposita e ~tal
l forma que resulte una estructura de monocristal, con la
misma estructura y orientation cristalina que el sustrato, pero con un nivel de conductividad
13.7 El ciclo de produccibn

Figura 13.19 a) Etapa de
rectliicado y pulido en la
preparaci6n de obleas: b j revision Oblea de iliicio
de la oblea con computadora; c) tip0 p
oblea de silicio tipo p. (Cortesia
de lexas Instruments,1nc.j
diferente. Es en esta capa epitaxial delgada en donde serlin difundidos 10s elementos activos y
pasivos. El irea tipo p es esencialmente una estructura de soporte y aiiade algdn grosor a la
estructura para aumentar su resistencia y permitir un manejo mis facil.
Figura 13.20 Oblea de silicio tipo

Rrgi6n epitaxial ripo ri p. despues del proceso de difusihn
epitaxial tipo n.
El aparato que con m b frecuencia se utiliza en el proceso de deposit0 es el reactor cilindrico

de calentamiento por radiaci6n de lafigura 13.21. El suscepror (grafito recubierto de silicio) es
una estructura de secci6n transversal hexagonal sobre la cual se colocan varias obleas en cada
cara. Los gases con las impurezas deseadas se inyectan en la camara y se extraen por la pane
superior. Las obleas se calientan mediante lamparas de cuarzo enfriadas con agua. Sosteniendo
las obleas en una posicion casi vertical (solamente 2.5' de la vertical) hay menos probabilidad
de contaminacion.
Luego, se tiene que definir la regi6n de estructura monolitica que va a ser dopada. Se hace
crecer una capa de dioxido de silicio (SiO?) en la supelficie de la oblea, tal como se muestra en
la figura 13.22. Esta capa superficial impedira que se introduzca cualquier impureza a1 silicio
tipop. Sin embargo, la corrosi6n selectiva de esta capa de SiOz permitira la implantation de
iones y la difusion de las impurezas adecuadas en las areas indicadas del material tipo p.
Capitulo 13 Tecnicas de fabncaci6n de circuitos diiretos e integrados

Ventilador Cmara Escape
dr nuio lammar de aplanvdo
figura 13.21 Reactor cilindrico

calentado por radiacibn: a)
esquema; b) colocacion de obleas
no contaminadas; c) control
externo. (Cortesia de Applieci
Materials. Inc.)
. .,. . . -
, .,. .. -1..
. .
Rezi6n epitaxial t t p n
Figura 13.22 Oblea d c la figura
13.20 a continuacibn del
13.7 El ciclo de produccion

El aparato empleado en el proceso de oxidacion es similar a1 que se utiliza para depositar
la capa epitaxial en que las obleas son colocadas en el bote (ahora hecho de cuarzo), e insertadas
en un tub0 de cuarzo; por lo general, se introducen cerca de 200 obleas al mismo tiempo. Sin
embargo, en este caso una resistencia de calentamiento alrededor del tub0 eleva la temperatura
entre 900" y 1,100"C. Se introduce oxigeno hfimedo o seco hasta que se establece la capa de
SiO, deseada. Recientes avances incluyen la elevacion de la presi6n atmosfirica en el recipiente
para permitir una reducci6n considerable en la temperatura de procesamiento. Para cada aumento
de 1 atm (atmbsfera) de presion, hay una reducci6n de 30°C en la temperatura requerida. A 10
atm, la temperatura puede ser reducida en 300'C. A menores temperaturas de procesamiento,
tambien hay una mejor calidad de bxido, una reduccion de 10s esfuerzos introducidos y una
disminucibn o eliminacion de varias limitaciones en el diseiio del dispositivo. El tiempo necesario
para el proceso de oxidacion puede ir desde unas cuantas horas hasta 24, dependiendo del
espesor del6xido y la calidad deseada.
La corrosi6n selectiva de la capa de S i 0 2 se logra mediante el uso de un proceso
fotolitografico. La oblea primer0 se recubre con una capa delgada de material fotosensible,
conocido comofotoresist, por medio del sistema que aparece en la figura 13.23. La aplicacion
delfororesist se controla completamente por computadora. Se deposita un grupo de obleas
dentro de las handejas receptoras que aparece en la pane izquierdade la figura 13.23. El equipo
aplica automriticamente un lavado a alta presion, un proceso de deshidratacibn, la capa resistiva
y un homeado suave. Un equipo similar revela y endurece las obleas.
Figurn 13.23 M6dulo de aplicaci6n de fotoresisr controlado por microprocesador

(Cortesia de Motorola. Inc.)
El siguiente paso es usar una mascarilla para determinar las ireas de la capa de SiO, , que
deben eliminarse en la prepmacibn para el proceso de difusion del aislamiento usando un
proceso fotolitogrrifico. Se aplica luz ultravioleta usando un sistema de proyeccion por pasos,
que expondri aquellas regiones del material fotosensible que no estrin cubienas por el patron
de la mascarilla (figura 13.24).
La oblea resultante se somete luego a una soluci6n quimica o una corrosibn por iones
reactivos para eliminar el material fotosensible no expuesro. Una secci6n transversal de un
microcircuito (s-s en la figura 13.24) aparecera entonces como se indica en la figura 13.25.
Una segunda soluci6n corroeri luego la capa de SiO, que no este cubiena por el material foto-
rresistivo (figura 13.26).
Capitulo 13 Tecnicas de fabricacion d e circuitos discretos e integrados

Lur ultravioleta
Pairdn de enmascarado
Mascsriiia de vidrio
\
Fororrsiri -
SiO,
/ t
I
Esrmeturv de riiicio t i p p original 5
Flgura 13.24 Proceso fotoiitografico: la aplicacion de luz ultravioleta despues de que la mascarilla
se coloca de manera correcta: la estructura puede ser solamente una de cientos de miles de circuitos
de compuertas NAND que se estan formando en una sola oblea.
SlO, -
A I
Regi6n epitaxial tipa n F m r a 13.25 Corte transversal
(S-s) del rnicrocircuito de la ligura
Esmrctura de silicio tipop original 13.24, despues de la eliminacidn del
lotoresist no expuesto.
Sio, j A Sio,
.L- ! ~...
.- . Rcgi6n epitaxial lipo n Figura 13.26 Corte transversal de
la figura 13.25 despuks de la
eliminaci6n de las regiones de SiOz
Esrmma de silicio tipop original
no cubiertas.
Se elimina despues el jororesist (paso innecesaxio si se usa el proceso de implantacidn

de iones) y luego se somete la estructura a una difusi6n tipop o a un proceso de implantation de
iones, dando como resultado las islas de regiones tip0 n indicadas en la figura 13.27. El proce-
so asegura una region tipo p altamente dopada (indicada por p+) entre las islas tipo p. Las
regionesp+d a r h como resultado mejores propiedades aislantes entre 10s componentes activos
y pasivos que seran fonnados en las islas tip0 n.
Sio,
Esrmcava de rilicio tipop original
Flgura 13.27 SecciBn transversal de la figura 13.26 despues del proceso de difusion del aislamienta
El aparato empleado incluy e un bote y un t u b contenedor de cuarzo (para minimizar la

posibilidad de contaminacian del ambiente del proceso) que se calienta mediante una resistencia
de alambre enrollada alrededor del tubo. La operacion de difusion sucede nonnalmente a una
temperatura cercana a 10s 12WC. El sistema que aparece en la figura 13.28 es controlado
13.7 El ciclo de producci6n

Figura 13.28 Operacion de
diiusi6n controlada por
microprocesador (con obleas de 5
pulgadas). (Cortesia de Motorola.
Inc.)
totalmente por un microprocesador. Tres o cuatro personas pueden opera 16 homos y toda la
operacion, desde meter y sacar 10s botes en 10s homos hasta monitorear la temperatura y nivel
dc dopado, es controlada por computadora.
Una altemativa a1 proceso de difusi6n a alta temperatura es la implanracion de iones. Un
rayo de iones dopantes (de un tamaiio similar a un lapiz) es dirigido hacia una oblea a muy alta
velocidad por medio de un acelerador de iones. Los iones penetrain el med'io a un nivel que
puede ser controlado a menos de 0.1 pm. Ademas de un mejor control, la temperatura de
procesamiento es mejor y se dispone ahora de un rango mas amplio de parametros eltctricos.
El proceso de difusion o implantation de iones se repetiri en una cantidad de ciclos usando un
juego de mascarillas, tales como las que aparecen en la figura 13.29,hasta que resulte la estluctura
de lafigura 13.30. En la seccion transversal de la figura 13.30puede apreciarse que se constmyo
un transistor npn.
Una mascarilia con el patron final expone aquellas regiones de cada elemento sobre las
cuales se debe hacer un contact0 metalico. Luego, la oblea completa se recubre con una capa
delgada de aluminio (or0 u otras aleaciones para aplicaciones especiales) que, despuis de
haber sido atacada adecuadamente, dari como resultado el patr6n de conduccion o interconexion
deseado. El proceso de metalizacion terminado aparece en la figura 13.31.
Capitulo 13 Tecnicas de fabncacion de circuitos discretos e integrados

Difuii6n de uiilamiento D~fusiOnde emisor Difusi6n debase
Figura 13.29 Mascarillas empleadas en los cicios de difusi6n (o implantation de iones) de

aisiamiento. emisor y base.
Difuiidn ds base
\ / / Regidn cphtarial tipo ,!
Rgura 13.30 Corte transversal del

Eitmctuni original de silicio tipo p transistor despues de 10s ciclos de
difusi6ndebase y emisor.
Los dos metodos que se aplican mis para establecer la capa uniforme de material conduc-
tor son la disqersibn y la evaporacibn
Un sisteka de dispersion automatizado que emplea unidades roMticas, como las que se mues-
tran en la figura 13.32, pone el metal fuente (a un potencial negativo muy alto) enfrente, per0 sin
tocar a una placa de h o d 0 a un potencial positive. Un gas inerte como el w o n , introducido entre
las placas. liberara iones positivos que bombardear& la placa negativa y dispersaxh algo del metal
fuente. El metal "libre" luego ser&depositado en la<obleas sobre la superf~ciedel anodo.
Figura 13.31 Proceso de

rnetalizaci6n terminado. (Cortesia
de Motorola Monitor.)
Figura 13.32 Equipo de dispersi6n

automatico. (Cortesia de PerkinElmer
Corporation.)
En el sistema de evaporaci6n el metal se funde mediante el uso de bobinas calentadoras o

bombardeado con una "pistola" de electrones a fin de obtener la evaporaci6n del metal fuente.
El material de metalizaci6n es, por tanto, dispersado sobre las obleas que estin sostenidas
mediante sujetadores en un tambor o estructura hemisferica, como se muestsa en la figura 13.33.
13.7 El ciclo de produccion

Fuenle de:
Orbitador
(a) d 24.. dia. --4
Figura 13.33 Deposito del metal

de interconexi6n mediante
evaporaci6n de metal. (Cortesia
de Motorola. Inc.) (b)
Con frecuencia se prefiere la tecnica de dispersidn sobre el metodo de evaporacion, debido

a que el recubrimiento es menos visible. Por tanto. existe una capa mas uniforme de depdsito
sobre uniones abruptas.
En la figura 13.34 aparece el circnito completo y la distribucibn para una compuerta NAND
construida en la secuencia anterior. Trate de relacionar las rutas metalicas de interconexibn con
el diseiio original.
Capitulo 13 Tecnicas de fabricaci6n de circuitos discretos e integrados

Salida
@
(C) -
I
Indica regi6n aislada 0 Indica metalizaci6n
I
Rgura 13.34 Compuerta NAND: a) circuito; b) distribuci6n para fabrication monolitica: c)

estructura monolitica.
Pasivacion
Una capa de SiO, que se deposit6 sobre la superficie de la estructura completa serri una capa de
protecci6n efectiva ante el vapor de agua y algunos contarninantes. Sin embargo, ciertos iones
metalicos pueden emigrar a traves de la capa de SiO, y perturbar las caracterkticas del
dispositivo. En un esfuerzo para rnejorar el proceso de pasivaci6n. se aplica una capa de vidrio
dopado con f6sforo (2,000 a 5,000 A) para atrapar iones, balancear 10s esfuerzos y reducir afin
m& el problerna de degradation.
13.7 El ciclo de producci6n

Pruebas
Antes de cortar la oblea en dados individuales, se realiza una pmeba elecuica de cada dado
mediante el sistema de inspecci6n que aparece en la figura 13.35. Para reducir aun m i s el
grado de "manejo", el sistema carga y descarga automaticamente las obleas con la ayuda de
canuseles. Este proceso, a1 igual quela mayoria del ciclo de producci6n. tambien esd controlado
por computadora. Hay una tarjeta de pmeba para cada IC que permitiri no so10 el rechazo, sino
la categorization del tipo de falla (ab'ierto, corto. ganancia, etc.). El dado malo puede identificarse
por un punto rojo que deposita automaticamente el sistema de inspeccion.
Figura 13.35 Prueba electrica de 10sdados individuales. [a) estaci6n de prueba con varios
probadores, cortesia de Electroglas inc.; b) inspecci6n manual, cortesia de Texas Instruments, Inc.;
c) contactos multiprueba sobre 10s microcircuitos, cortesia de Autonetics, North American Rockwell
Corporation.]
Encapsulado
Una vez que se ban terminado 10s procesos de metalizacion y p ~ e b a la , oblea debe ser
fragmentada en sus mictocircuitos individuales. Esta se hace por medio del proceso de cone.
Luego puede encapsularse cadamicrocircuito individual en alguna de las formas que se muestran
en la figura 13.36.
13.8 CIRCUITOS INTEGRADOS DE PEL~CULA

DELGADA Y P E ~ C U L AGRUESA
Las caractensticas, propiedades y apariencia genetales de 10s circuitos integrados de pelicula
delgada y Zruesa son similares, aunque ambos difieren en muchos aspectos de los circuitos
integrados monoliticos. No se forman dentro de una oblea semiconductora, sino sobre la
superficie de un sustrato aislante, como vidrio o un material c e r h i c o adecuado. Ademas,
solamente se forman elementos pasivos (resistencias, capacitores) por medio de tecnicas de
pelicula delgada o gmesa en la superficie aislante. Despues de que se forman 10s elementos
pasivos, 10s elementos activos (transistores, diodos) se aiiaden como elementos discreros sobre
la superficie de la estructura. Los dispositivos activos discretos se producen la mayona de las
veces gracias a1 proceso monolitico.
La principal diferencia entre las tknicas de pelicula delgada y ,mesa es el proceso empleado
para fotmar 10s componentes pasivos y el patten de conduction metalica. El circuito de pelicula
delgada aprovecha una tecnica de evaporation o de dispersion por citodo, y el circuito de
pelicula ,mesa emplea tecnicas de serigrafia. Aqui, las prioridades no permiten una descripci6n
detallada de estos procesos.
En general, 10s componentes pasivos de 10s circuitos integrados de pelicula pueden for-
marse con un amplio raugo de valores y tolerancias, en comparaci6n a 10s IC monoliticos. El
uso de elementos discretos tambiCn incrementa la flexibilidad del diseiio de circuitos integra-
Capitulo 13 Tecnicas de fabncacion de circuitos discretos e integrados

Figura 13.36 Tknicas de encapsulado monolitico. (Cortesia de Motorola, Inc.)
do de pelicula, aunque el circuito resultante sera mucho mas grande. El costo de 10s circuitos ".
.')
integrados de pelicula con una glan cantidad de elementos es tamb'l&nconsiderablemente ma- :*
yor que el de 10s circuitos integrados monolfticos. !
-i .- -i
13.9 CIRCUITOS INTEGRADOS H~BRIDOS

El tLrmino circuiro integrado hibrido se aplica a una amplia variedad de circuitos integrados
formados por varios microcircuitos, y tambitn en aquellos formados por una combinacion de
las ttcnicas de pelicula y de IC monolitico. Un circuito integrado por varios microcircuitos
emplea las ttcnicas monolitica o de pelicula para crear 10s diversos componentes, o juegos de
circuitos individuales, que luego se interconectan sobre un sustrato aislante y son encapsulados
juntos. En la figura 13.37 aparecen circuitos integrados de este tipo. En un tipo m b sofisticado 64
de circuito integrado hibrido, primer0 se forman 10s dispositivos activos dentro de una oblea 8 :i 24 32 40 48 56
1
! ~ ~ & I I ~ ~ I I ~ I ~ I ~ ~
semiconductors, cubierta desputs con una capa aislante, como el SOz. Desputs se emplean
las ticnicas de pelicula para formar los elementos pasivos sobre la superficie de SiO?. Las 13.37 circuitos int,:grados
conexiones se hacen de la pelicula hacia la estmctura monolitica a travts de "ventanas" corta- hibridos. (Cortesia de Texas
das en la capa de SiO,. Instruments,Inc.)
13.9 Circuitos integrados hibridos 627

14 Amplificadores
operacionales
Un amplificador operacional, u op-amp, es un amplificador diferencial con una ganancia muy

alta, con una elevada impedancia de entrada y una impedancia de salida baja. Los usos m b
tipicos del amplificador operacional son proporcionar cambios de amplitud de voltaje (ampli-
tud y polaridad), osciladores, circuitos de filtros y muchos otros tipos de circuitos de
instrumentacibn. Un op-amp contiene varias etapas de amplificador diferencialpara lograr una
ganancia de voltaje muy alta.
La figura 14.1 muestra un op-amp bhico con dos entradas y una salida, como podrfa
resultar con el uso de una etapa de entrada diferencial. Recuerde lo que se explic6 en el capitu-
lo 12, que cada enuada da como resultado una salida de la misma polaridad (o fase) o de la
opuesta, dependiendo de si la seiial se aplica en la entrada con el signo de mas (+) o a la del
signo de menos (-).
Enuada 2 -
Figura 14.1 Opamp basico.
Entrada en una sola terminal

La operacion con la entrada en una sola terminal resulta cuando la seiial de entrada se conecta
a una terminal de entrada, mientras la oua terminal de enuada se conecta a la tierra. La figura
(a)
Figura 14.2 Operaci6n en una sola terminal.

14.2 muestra las seriales conectadas para esta operacion. En la figura 14.2a la entrada se aplica
a la terminal de entrada con un signo mas (con la terminal de entrada con signo menos a tierra).
lo que da como resultado una salida que tiene la misma polaridad que lade la seiial aplicada a
la entrada. La figura 14.2b muestra una seaal de entrada aplicada a la terminal de entrada con
un signo menos, siendo la salida opuesta en fase con la serial aplicada.
Entrada en doble terminal (diferencial)

Ademas de usar una sola entrada, es posibie tambiCn aplicar seriales en cada terminal de entra-
da, por lo que se convierte en una operacion de dos terminales. La figura 14.3a muestra una
entrada, V,, aplicada entre las dos terminales de entrada (notese que ninguna terminal de entra-
da esta conectada a tierra). con la salida resultante amplificada en fase con la aplicada entre las
terninales de entrada con signo mas y con sign0 menos. La figura 14.3b muestra la misma
accion que resulta cuando se aplican dos seiiales separadas alas terminales de entrada, siendo
la seiial diferencial V, ,- V,
figurn 14.3 Operaci6n en doble terminal (diierencial).
Salida en doble terminal

Aunque la operacion tratada hasta ahora ha tenido una sola salida, el op-amp tambiCn puede "'1 + V, ,
operar con salidas opuestas, como se indica en la figura 14.4. Una entrada aplicada a cualquier
terminal de entrada dara como resultado salidas en ambas terminales de salida, siendo estas
salidas siempre opuestas en polaridad. La figura 14.5 muestra una entrada de una sola terminal
con una salida en dos terminales. Como se muesua, la seiial aplicada a la terminal de entrada con "'1
- -
.
signo mas, da como resultado dos salidas amplificadas de polaridad opuesta. La figura 14.6
Flgurn 14.4 Salida en doble
terminal.
I v.,
Figurn 14.5 Salida en doble terminal con entrada en una sola terminal. Flgura 14.6 Salida en doble terminal.
14.1 Inlroduccion

Boylestad &amp; Nashelsky 6a Ed

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Boylestad &amp; Nashelsky 6a Ed

Enviado por

Direitos autorais:

Formatos disponíveis

6 Polarizacib de FET Polarization fija: VCS = -VcG.

VDs = VDD- I s D ;autopolarizacion: VcS = -IsS,VDS= VDD-

1 Diodos semiconductores W = QV, 1 eV = 1.6 X IO-l9J, ID= I,T(e'V~fl~

3 Transistores bipolares de uni6n IE= 1, + Is, 1, = Ic, I c o . , Ic = IE.VsE = 0.7 V. = /,/IE'

= blC/AIB, a = p ( P + I ), p = CLI(1 - a), I, = &,I, =

Sergio Luis Maria Ruiz Faud6n

BOYLESTAD I ELECTRONICA: TEOR~ADE CIRCUITOS, 6a.Ed.

Derechos reservados 6 1997 respecto a la cuarta edicion en espaiiol publicada por

Miembro de la Chmara Nacional de la Industria Editorial, Reg. Ndm. 1524.

IMPRESO EN M~~xICOIPRINTEDIN MEXICO

ELSE MARIE, ERIC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA

MODELAJE DE TRANSISTORES BIPOLARES 311

92 Modelo de pequefia seiial del FET 416

~onfiguraci6nde ~utopolarizaci6npara el JFET 426

APROXIMACIONA LOS SISTEMAS:

15 APLICACIONES DEL AMPLIFICADOR

Introducci6n: definiciones y tipos de amplificadores 701

18 CIRCUITOS CON RETROALIMENTACION

20 OTROS DISPOSITIVOS DE DOS T W I N A L E S 83'2

' 21 DISPOSITIVOS pnpn

UTILIZACION DEL TEXT0

Ernest Lee Abbott Napa College, Napa, CA

1.2 EL DlODO IDEAL

V, -5, -20, o cualquier potencial de polarizaci6n inversa

Capihllo 1 Diodos semiconductores

1.3 MATERIALES SEMICONDUCTORES

p =R.4 = (Q)(cm2) R-cm (1.1)

De hecho, si el irea de la figura 1.4 es de 1 cm2 y la longitud de 1 cm, la magnitud de la A = icmz i = I C ~

1.3 Materiales semiconductores

Capitulo 1 Diodos semiconductores

1.3 Materiales semiconductores

1.4 NIVELES DE ENERG~A

Nivel de valencia (capa mds externa)

Segunda nivel (siguiente capa interna)

Capitulo 1 Diodos semiconductores

1.5 MATERIALES EXTMNSECOS:

1.5 NLateriales extrinsecw.tipo n y tip p

- 1.9 lmpureza de antimonio

I3gum 1.10 Efecto de las impurezas del donor sobre la estructura

Capfitulo1 Diodos semiconductores

Tipo n Tip0 p rninoritar~os

ngura 1.13 a) material tip0 n ; b) material tipop.

1.6 DIODO SEMICONDUCTOR

Capitulo 1 Diodos semiconductores

Flulo de ponadores mayoritarios

u Figura 1.14 Uni6n pn sin

Sin polarizacion aplicada (V, = 0 V)

1.6 Diodo semiconductor

Condicion de polarizaci6n inversa (V, c 0 V)

Sin embargo, el ndmero de portadores minoritarios que estin entrando a la regi6n de

Condici6n de polarizacion directa (VD > 0 V)

12 Capitulo 1 Diodos semiconductores

La aplicacion de un potencial de polarizaci6n directa V, "presionarP los electrones en el

Figura 1.19 Caracteristicas del

1.6 Diodo semiconductor 13

donde IT = comente de saturation inversa

F~gura1.22 Region Zener.

Silicio en funcibn de germanio

1.6 Diodo semiconductor

Capitulo 1 Diodos semiconductores

No es poco frecuente que un diodo de germanio con un i,del orden de 1 o 2 p.4 a 25 OC

1.7 Niveles de resistencia

Figura 1.25 Determinaci6n de la

EJEMPLO I .I Determine los niveles de resistencia en dc para el diodo de la figura 1.26 en

Boylestad & Nashelsky 6a Ed

Boylestad & Nashelsky 6a Ed