Escolar Documentos
Profissional Documentos
Cultura Documentos
Parâmetro de transcondutância:
Capacitância/área do óxido:
Parâmetro de transcondutância:
Capacitância/área do óxido:
•
(a) Circuit symbol for the n-channel enhancement-type MOSFET. (b) Modified circuit symbol with an arrowhead
on the source terminal to distinguish it from the drain and to indicate device polarity (i.e., n channel). (c)
Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body
on device operation is unimportant.
S
Tipos de MOSFET:
= 0,5 mA/V2
Condição para estrangulamento
do canal induzido
4.0 Vt+4.0
NMOS: 3.0
Vt=1V
=0.5 mA/V2 Vt+3.0
2.0
1.0 Vt+2.0
Vt+1.0
2 4 6 8
NMOS:
Vt=1V
=0.5 mA/V2
NMOS:
Vt=1V
=0.5 mA/V2
NMOS:
Vt=1V
=0.5 mA/V2
o MOSFET se comporta como
uma pequena resistência
NMOS:
Vt=1V
= 1 mA/V2
Resistência dreno-fonte:
NMOS:
Vt=1V
= 1 mA/V2
NMOS:
Vt=1V
=0.5 mA/V2
NMOS:
Vt=1V
=0.5 mA/V2
triodo
NMOS:
Vt=1V
=0.5 mA/V2
Sumary:
com efeito Early
NMOS:
Vt=1V
1.00 •
=0.5 mA/V2
0.75
0.50
0.25
=Vt
=Vt
MOSFET do tipo Enhancement
em Circuitos DC
ADENDO:
:
12
ID 5
4
VG
+
VGS _
6 5
IS
(continua...)
m k
a)
(continua...)
b)
#####
MOSFET do tipo Enhancement:
Circuitos Amplificadores
Tensão
de saída
amplificada
: Análise gráfica
•
Amplificador •
elementar:
D
G
S•
.
a corrente drenada é
proporcional à tensão de controle.
gm =
is
vd
• •
separar a porção AC do
amplificador elementar
Modelo-T para pequenos sinais:
= is
= is
Modelo-T:
iD é função de vDS
manter cte.
(tensão em excesso)
A
(a fim de que vDS varie levemente com iD)
ig=0 id
Modelo-π para
pequenos sinais:
is
Nota:
O valor DC da corrente de
dreno é obtida resolvendo-se o
circuito DC sem levar em conta o
efeito Early.
Ou seja, o efeito Early não precisa
ser levado em conta na análise DC.
=+10V
=3k5
+
vDS
−
C1 e
=2M3
=2mA
C1
= −10V ig
=+10V
=3k5
IG=0 +
VDS
+ −
VGS − VS
=2M3 (para ID em mA)
=2mA
=−10V
Reta de carga:
•
de fonte (ver TBJ).
Resistência de entrada:
2,3
2,3 2,3
Ganho total=-7v2=-7(-7v1)=+49v1=+49vs
Inserir a
carga aqui.
• ° Vo • ° Vo
≡
Ideia central:
vGS é o mesmo para ambos os NMOS
Inserir a
carga aqui.
• ° Vo
• ° Vo
≡
(Dados VDD e RD, é
necessário calcular VGS )
=5V
=5V
+VDD
Fora da Inserir a
pastilha carga aqui
+ +
VDS2 VDS3=VD3−(−VSS)
− −
MOSFET do tipo Enhancement:
MOSFET com Canal P
Multiplos símbolos: Sedra & Smith
(a) Circuit symbol for the p-channel enhancement-type MOSFET. (b) Modified symbol with an arrowhead on the source
lead. (c) Simplified circuit symbol for the case where the source is connected to the body.
D
E-MOSFET com canal-N × canal-P
• •
Vtp Vtn
Sketches of the iD–vGS characteristics for MOSFETs of enhancement type, of both polarities
(operating in saturation).
Note that the characteristic curves intersect the vGS axis at Vt.
Also note that for generality somewhat different values of |Vt| are shown for n-channel and
p-channel devices.
Inserir a Inserir a
carga aqui carga aqui
Cross-section of a CMOS integrated circuit.
Note that the PMOS transistor is formed in a separate n-type region, known as an n well.
Another arrangement is also possible in which an n-type body is used and the n device is
formed in a p well. Not shown are the connections made to the p-type body and to the n well;
the latter functions as the body terminal for the p-channel device.
MOSFET do tipo Enhancement:
Amplificador com Carga Ativa
Torna-se necessário que o
valor da fonte DC seja no
mínimo igual a 10V.
Torna-se necessário
uma fonte DC no
mínimo igual a 100V.
+VSS +VSS
Fonte de
corrente
PMOS Usar
espelho PMOS PMOS
Polariza e PMOS
é carga ativa
R
NMOS
RG
RG
−VDD −VDD
−VDD
•
• • • •
= 0 ampéres = 0 ampéres
• • •
• °
•
• •
• •
Ganho elevado!
Elevadíssimo!
Valor grande!
MOSFET do tipo Enhancement:
Modo de Chaveamento
−Vt=1.4V
(mA)
VDD/RD −Vt=1.0V
ON
0.500 −
0.250 − −Vt=0,75V
0.125 − −Vt=0.5V
OFF
−
−
VDD/RD −Vt=1.0V
ON
0.500 −
0.250 − −Vt=0,75V
0.125 − −Vt=0.5V
vGS≤Vt , cut OFF
−
−
0.5 1.0 (V)
(ponto A)
≈ 0 volt
SW
(ponto C)
−Vt=1.4V
(mA)
VDD/RD −Vt=1.0V
ON
0.500 −
0.250 − −Vt=0,75V
0.125 − −Vt=0.5V
vGS=0, cut
−
−
B B
6 > vGS5
5 > vGS4
4 > vGS3
3 > vGS2
pequenos
2 > vGS1 valores
de vGS
1
Fabricantes costumam estabelecer um ponto Qtest na região ôhmica (triodo) de uma curva
característica típica, na qual VGS= VGS(on).
Os valores ID(on) e VDS(on) são medidos neste ponto de teste, a partir do qual o fabricante
determina o valor de RDS(on):
SW
Nesta situação, o valor da tensão VDS é muito pequena (≈mV), e o dispositivo se comporta
aproximadamente como um curto-circuito; esta aproximação é tanto melhor quanto menor
for ID(sat).
rDS ≈ 0
SW
RD
=5V
VGSP −
+
VGSN −
=5V
VGSP −
+
VGSN −
i
5
VCTLE =0
0
+ rDS (ou rD) i =0
−
−
VCTLE =0
+
Exemplo: Multiplexador
Cada MOSFET age como uma chave série. Os sinais de controle (V1, V2 e V3) comuta os
MOSFETs entre os estados ON e OFF. Quando um sinal de controle está alto, seu sinal de
saída é transmitido para a saída.
Normalmente somente um dos sinais de controle é alto, assegurando que apenas uma das
entradas seja transmitida para a saída.
(a) Circuit symbol for the n-channel depletion-type MOSFET. (b) Simplified circuit symbol applicable for the case
the substrate (B) is connected to the source (S).
modo intensificação
modo depleção
Agora Vt é positivo.
(a) Circuit symbol for the p-channel depletion-type MOSFET. (b) Simplified circuit symbol applicable for the case
the substrate (B) is connected to the source (S).
D-MOSFET canal-P: as equações para iD=f(vGS,vDS) permanecem válidas,
porém, com os devidos ajustes de sinais.
Vt negative Vt positive
Sketches of the iD–vGS characteristics for MOSFETs of enhancement and depletion types, of
both polarities (operating in saturation).
Note that the characteristic curves intersect the vGS axis at Vt.
Also note that for generality somewhat different values of |Vt| are shown for n-channel and
p-channel devices.
1 W
I DSS = K n′ Vt 2
2 L
JFET canal-n com IDSS=8mA e Vp=-4V.
D-MOSFET canal-P: as equações para iD=f(vGS,vDS) permanecem válidas,
porém, com os devidos ajustes de sinais.
n-channel p-channel
JFET JFET
Sketches of the iD–vGS characteristics for FETs of enhancement, depletion and JFET types, of
both polarities (operating in saturation).
Note that the characteristic curves intersect the vGS axis at Vt (or Vp).
Also note that for generality somewhat different values of |Vt| (or|Vp|) are shown for n-
channel and p-channel devices.
+
_
+
_
Q2 •
Q1 •
(VTH ,RTH )
• ° VD
IG=0
+
VGS _ •
° VS Obs: como IG=0, não circula corrente através de RTH
Thévenin
A diferença entre os valores de ID
para Q1 e Q2 é muito pequena.
+
ID=IC VGS
_
≡
+ I0
VBE _ +
_
= I0
Circuitos de Polarização:
E-MOSFET × D-MOSFET × JFET
Não há
intersecção!
linha de
autopolarização
Vt
FIM