17/04/2021

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Circuito de saídas das Famílias Lógica TTL:

Chamada do Módulo – Saída Totem Pole;
Técnicas de Circuitos Digitais – Saída Coletor Aberto (Open Collector);
– Saída Tri-State.

prof. Alvaro 209 prof. Alvaro 210

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Circuito TTL NAND duas entradas; • Circuito TTL NAND duas entradas Open Collector;
Para E1 e E2
estiverem em VCC.
E1 E2 SAÍDA

0 0 1

0 1 1

1 0 1

1 1 0

Configuração Para E1 ou E2 ou ambas Para E1 e E2 estiverem Para E1 ou E2 ou ambas

Totem-Pole estiverem aterradas
prof. Alvaro
ligadas à VCC. 211 prof. Alvaro
estiverem aterradas
212
Eletrônica Digital - Teoria e Laboratório -Paulo Alves Garcia p.25 Elementos_de_Eletronica_Digital_-_Idoeta_e_Capuano, p. 451

1
 17/04/2021

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Circuito TTL NAND duas entradas Tri-State; • Família CMOS (Complementary Metal Oxide
Não importa o nível lógico de
E1 e E2, se o controle de saída
Semiconductor):
G estiver em nível lógico baixo, – São construídos por transistores MOS-FET
os transistores Q1 e Q2 estão
abertos complementares:
• tipo canal N (é usado apenas para passar nível lógico
zero) e
Controle
da Saída
• tipo canal P (é usado apenas para passar nível lógico
um).
Elementos_de_Eletronica_Digital_-_Idoeta_e_Capuano, p. 453 prof. Alvaro 213 Elementos_de_Eletronica_Digital_-_Idoeta_e_Capuano, p. 458 prof. Alvaro 214

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Família CMOS: • Circuito CMOS NOR duas entradas:

– Vantagens da tecnologia:
• alto fan-out; E1 E2 SAÍDA

• alta margem de imunidade ao ruído; 0 0 1

0 1 0
• baixíssimo consumo;
1 0 0

1 1 0
Complementary

Elementos_de_Eletronica_Digital_-_Idoeta_e_Capuano, p. 458 prof. Alvaro 215 Elementos_de_Eletronica_Digital_-_Idoeta_e_Capuano, p. 458 prof. Alvaro 216

2
 17/04/2021

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Circuito CMOS NOR duas entradas: • Impedância de saída dos circuitos

digitais:
E1 E2 SAÍDA – As saídas dos circuitos TTL Totem-Pole
0 0 1 possuem baixa impedância seja com estado
0 1 0
Alto ou Baixo:
1 0 0
• estado Alto, ZO = 110 ;
1 1 0
Complementary • estado baixo, ZO  0 .

Elementos_de_Eletronica_Digital_-_Idoeta_e_Capuano, p. 458 prof. Alvaro 217 prof. Alvaro 218

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Análise de impedância de saída dos • Análise de impedância de saída dos

circuitos digitais: circuitos digitais:
– Saídas dos circuitos TTL open collector – Saídas dos circuitos TTL Tri-State (ativo)
tem as seguintes características: – Se não tem nível de saída e tem a seguinte
• estado Alto, ZO = RX; característica:
• estado baixo, ZO  0 . • ZO =  .

prof. Alvaro 219 prof. Alvaro 220

3
 17/04/2021

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Análise de impedância de • Análise de impedância de saída dos

saída dos circuitos digitais: circuitos digitais:
– Saídas dos circuitos CMOS tem – Saídas dos circuitos CMOS tem as
as seguintes características: seguintes características:
• Nível lógico zero, ZO  0 ; • Nível Alto de saída, ZO = 0 ;
• Nível lógico um, ZO  0 ; • Nível Baixo de saída, ZO = 0 .

prof. Alvaro 221 Elementos_de_Eletronica_Digital_-_Idoeta_e_Capuano, p. 458 prof. Alvaro 222

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Circuito CMOS Transmition Gate (TG): • Circuito CMOS Transmition Gate (TG):
– A Porta de Transmissão (TG) é uma forma de
construir chave lógica (logic switch) com CMOS; – Não é conectado diretamente ao VDD e ao GND ou
VSS;
– Em geral são necessários os dois tipos de
transistores: – São combinados com portas lógicas ou buffers
• tipo n só passa nível lógico zero; para simplificar estruturas lógicas. 𝑒𝑛

• tipo p só passa nível lógico “um”;

– O TG é bi-direcional (portas lógicas contrárias).
𝑒𝑛
prof. Alvaro 223 prof. Alvaro 224
https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf

4
 17/04/2021

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Exemplo de aplcação Transmition Gate (TG): • Circuito CMOS Buffer Tri-

𝑖𝑛
– Multiplexador 2 entradas;
State:
s0 𝑒𝑛 – O Z da tabela significa alta OE IN OUT

impedância ou circuito aberto. 0 0 Z

𝑜𝑢𝑡 = 𝑖𝑛 ∙ 𝑠 + 𝑖𝑛 ∙ 𝑠
𝑒𝑛 – É inserido mais um par 0 1 Z

1 0 0
in0 complementar;
1 1 !
out
in1

prof. Alvaro 225 prof. Alvaro 226

https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Circuito CMOS Tri-State Buffers: • Circuito CMOS Tri-State Buffers:

– O 𝑒𝑛 e 𝑒𝑛 é o que garante que a saída do 𝑖𝑛 – Permite conexões bidirecionais;
circuito tenha alta impedância; 𝑒𝑛 – São usados quando múltiplos circuitos, todos
– O TG é útil na implementação do Tri-State; conectados a um ponto comum por um condutor;
𝑒𝑛 𝑒𝑛 – Apenas um circuito em um tempo é permitindo
acionar o barramento;
in out

𝑒𝑛
𝑖𝑛 – Todos os outros “desconectam” suas saídas, mas
prof. Alvaro 227
podem “escutar”. prof. Alvaro 228
https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf

5
 17/04/2021

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO 𝑜𝑒 = 0
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Bi-direcional Tri-State Buffers: in0

𝑜𝑒 = 1
• múltiplos circuitos Tri-State Buffers:
𝑜𝑒 = 0 𝑜𝑒 = 1
out0
in0 in0
in0 in0 in0
𝑜𝑒 = 1 out0
𝑜𝑒 = 1 𝑜𝑒 = 0 out0
out0
in1
out0 out0 𝑜𝑒 = 0
out1 in1

out1
𝑜𝑒 = 1 𝑜𝑒 = 0
𝑜𝑒 = 0
in1 in1 in1
in1
inn
𝑜𝑒 = 0 𝑜𝑒 = 1 out1 𝑜𝑒 = 1 inn
out1
out1 out1 outn
outn
prof. Alvaro 229 prof. Alvaro 230
https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf

Técnicas de Circuitos Digitais

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Técnicas de Circuitos Digitais
INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda Campus Volta Redonda

• Circuito CMOS Tri-State Latch e Flip-Flop: • Circuito CMOS Tri-State Latch e Flip-Flop:
Latch sensível a nível positivo Flip-Flop trigado por flanco positivo Implementação do Latch 𝐶𝑙𝑘
construído por dois latches sensitivo a nível
𝐶𝑙𝑘
𝐷
D Q
D Q D Q D Q
𝐶𝑙𝑘 𝐶𝑙𝑘
Clk C C 𝑄

Clk 𝐶𝑙𝑘

prof. Alvaro 231 prof. Alvaro 232

https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf https://www-inst.eecs.berkeley.edu/~cs150/sp11/agenda/lec/lec08-cmos.pdf

6
 17/04/2021

INSTUTUTO FEDERAL DE
EDUCAÇÃO CIÊNCIA E TECNOLOGIA
RIO DE JANEIRO
Campus Volta Redonda

Fim do Módulo
Técnicas de Circuitos Digitais

prof. Alvaro 233