Departamento de Ciência da Computação

GCC113 – Circuitos Digitais

Arquitetura Registrador-Acumulador e Projetos Hierárquicos

1. Objetivos
 Aprender a implementar Flip-Flops e registradores em Verilog;
 Saber implementar projetos hierárquicos.

2. Atividade
Crie um novo projeto no Quartus II 9.0sp2 Web Edition e implemente, em
Verilog, uma arquitetura registrador-acumulador, em que os valores são
representados com 4 bits. A arquitetura registrador-acumulador, consiste em
dois registradores, sendo que apenas um deles recebe entradas do usuário
(registrador B) e o outro (registrador A) se inicia com o valor zero e ele acumula
o resultado das operações realizadas pela Unidade Lógica e Aritmética (ALU, do
inglês, Arithmetic Logic Unit). Utilize as descrições comportamentais do
registrador e da ALU fornecidas pelos arquivos Register.v e ALU.v (disponíveis
no Campus Virtual). O arquivo principal (Accumulator.v) deverá ser feito de modo
que esteja conforme o diagrama de blocos abaixo:

Figura 1: Arquitetura Registrador-Acumulador.

As conexões em negrito representam conexões de quatro bits.

 Para implementar o arquivo principal (Top-level entity), utilize e complete
o seguinte esboço do código:
// Accumulator.v
module Accumulator(clock, reset,data, ALUCtrl, result);

parameter N = 4;

input clock, reset;

input [N-1:0] data;
input [3:0] ALUCtrl;

output [N-1:0] result;

wire [N-1:0] rega_output, regb_output, rega_input;

// (...) Complete o seu código

endmodule

Após compilar corretamente o projeto e corrigir eventuais erros, visualize

o diagrama de blocos gerado pelo Quartus II, acessando o RTL Viewer. Confira
se as ligações estão corretas e de acordo com a Figura 1.
Crie um arquivo de simulação (Vector Waveform File) e simule o circuito.
A sua simulação deverá mostrar que o circuito está acumulando corretamente
os resultados das contas anteriores e também demonstrar o funcionamento de
todas as operações possíveis na ALU, assim como o funcionamento do reset.
A etapa de gravação não será realizada nesta prática, pois este projeto
precisa de adaptações para executar corretamente na placa do laboratório.
Compacte a pasta de seu projeto e envie para a sala virtual.