Escolar Documentos
Profissional Documentos
Cultura Documentos
ELD1 PRN PDF
ELD1 PRN PDF
ELETRÔNICA DIGITAL 1
CIRCUITOS COMBINACIONAIS
FLORIANÓPOLIS
AGOSTO/2001
PROGRAMA Página
1 Sistemas de numeração: decimal, binário, octal, hexadecimal 03
1.1 Conversões de sistemas 04
1.2 Operações aritméticas no sistema binário 05
2. Funções lógicas e portas lógicas 06
2.1 Lógica: conceito, histórico e aplicações 06
2.2 Função E 07
2.3 Função OU 08
2.4 Função NOT (Inversora) 08
2.5 Função NÃO-E 09
2.6 Função NÃO-OU 09
2.7 Equivalência de portas lógicas 11
2.8 Função Ou-Exclusivo 12
2.9 Função Coincidência 13
2.10 Interligação de blocos Ou-Exclusivo e Coincidência 13
3. Famílias de circuitos lógicos: TTL e CMOS 14
3.1 Conceitos e parâmetros 14
3.2 Interfaceamento 16
3.3 Leitura e interpretação de folhas de dados de circuitos integrados 16
digitais
4. Circuitos combinacionais 16
4.1 Fluxograma para desenvolvimento de projetos 16
4.2 Resolução de projetos lógicos 17
4.3 Resolução de projetos usando o Diagrama de Veitch-Karnaugh 18
5. Códigos, codificadores e decodificadores 22
5.1 Códigos 22
5.2 Codificador decimal/binário 22
5.3 Decodificador para display de 7 segmentos (anodo comum e catodo 23
comum)
6. Circuitos aritméticos 26
6.1 Meio somador 26
6.2 Somador completo 26
6.3 Meio subtrator 27
6.4 Subtrator completo 28
6.5 Somador/subtrator binário 29
6.6 Somador/subtrator usando complemento de 2 29
7. Circuitos multiplex e demultiplex 30
7.1 Multiplexadores 30
7.2 Demultiplexadores 34
7.3 Mux e Demux ut ilizados na transmissão de dados 37
Referências Bibliográficas 38
Experiências 39
CARGA HORÁRIA: 60 horas
1
METODOLOGIA
Aulas teóricas: expositivas/dialogadas com recursos de quadro, marcador, apostila e livro
referência, abordando conteúdos teóricos e resolução de problemas/projetos
Aulas práticas: experimentos com circuitos integrados usando equipamentos didáticos de
montagem
BIBLIOGRAFIA RECOMENDADA
IDOETA, Ivan V. e CAPUANO, Francisco G. Elementos de Eletrônica Digital. São Paulo:
Editora Érica, 1998.
INSTRUMENTOS DE AVALIAÇÃO
? Testes escritos com consulta bibliográfica;
? Testes práticos;
? Ficha de observação experimental;
? Trabalho de pesquisa bibliográfica;
? Projeto interdisciplinar.
2
1 SISTEMAS DE NUMERAÇÃO
47(10) ?_2__
1 23 ?_2__
1 11 ?_2__
1 5 ?_2__
1 2 ?_2__
0 1 Obtenção do no binário ? 101111(2)
4
1.2 OPERAÇÕES ARITMÉTICAS NO SISTEMA BINÁRIO
Adição
0+0=0
0+1=1
1+0=1
1 + 1 = 0 e “vai-1”
Exemplos:
110 11001 111
+111 +1011 +111
+111
Subtração
0–0=0
1–1=0
1–0=1
0 – 1 = 1 e “empresta-1”
Exemplos:
1110 1000 11000
-1001 -111 - 111
Multiplicação
0x0=0
0x1=0
1x0=0
1x1=1
Exemplos:
11010 11011 1011101
x 11 x 101 x 1001
Divisão
0? 1=0
1? 1=1
Exemplos:
10100 ?100_ 110110 ?110_ 101010 ?11_
5
2 FUNÇÕES LÓGICAS E PORTAS LÓGICAS
A lógica aristotélica
A lógica formal ocupa um lugar de destaque no pensamento contemporâneo que, por sua
importância filosófica, tendeu sempre a assumir o caráter de disciplina exata, terminando por se
fundir intimamente com a matemática. Desenvolveu-se de modo extraordinário nos últimos
decênios, abrangendo enorme quantidade de temas, evoluindo a partir da lógica aristotélica,
passando pela lógica binária (booleana) e culminando com seu uso científico e tecnológico nos
atuais equipamentos informatizados.
A relação entre a lógica e a realidade sempre foi uma das mais importantes questões da
filosofia e da teoria das ciências. Nascida na Grécia clássica, a lógica formal sempre tendeu a
assumir o caráter de disciplina exata. A palavra lógica nos é familiar, pois, freqüentemente, falamos
em comportamento lógico, explicação lógica, espírito lógico. Lógica, no sentido epistemológico,
vem do latim lógica, ciência das leis do raciocínio. É empregada, fundamentalmente, na mesma
acepção de “razoável”.
O estudo da lógica é o estudo dos métodos e princípios usados para distinguir o raciocínio
correto do incorreto. Naturalmente, não se pretende afirmar que só é possível argumentar
corretamente com alguém que tenha estudado lógica. No entanto, uma pessoa com conhecimentos
de lógica tem mais probabilidades de raciocinar corretamente do que aquela que não se aprofundou
nos princípios gerais implicados nessa atividade.
Para Aristóteles, os constituintes básicos dos enunciados são os termos, que costumam ser
distribuídos em dois grupos: os singulares e os gerais. Os enunciados, construídos a partir dos
termos, assumem a forma "sujeito-predicado", onde um termo (o sujeito) é ligado a outro (o
predicado), por meio do verbo "é" (são), no caso de concordância entre os termos, ou "não é" (não
são), no caso de discordância. Se a concordância ou discordância afirmada fôr constatada, o
enunciado será verdadeiro; falso, na hipótese oposta (Hegenberg, 1972).
A lógica booleana
O período contemporâneo da lógica tem suas raízes nos trabalhos de George Boole (1815-
1864) que inaugura, com sua obra "The mathematical analysis of logic", de 1847, novos rumos para
os estudos da matéria. A obra fundamental de Boole, "Investigations of the laws of thought",
publicado em 1854, compara as leis do pensamento às leis da álgebra (Hegenberg, 1972).
Na sua álgebra da lógica, Boole interpretou os símbolos "0" e "1" como classes especiais, de
modo que "1" representa a classe de todos os objetos (o universo) e "0" representa a classe a que
nenhum objeto pertença (a classe vazia) (Hegenberg, 1972).
A lógica plurivalente
"Esta espécie de lógica foi, de certa forma, desenvolvida, no último século, por C.S. Pierce
e, independente dele, posteriormente por Lukasiewicz. Ela é semelhante à lógica das funções-
verdade, exceto ao reconhecer três ou mais assim chamados valores-verdade, em vez de verdade e
falsidade" (Quine, 1972).
As chamadas redes neurais, cujos modelos tiveram como inspiração o sistema nervoso e
fundamentados pela lógica plurivalente, em muito contribuíram para a idealização de softwares
ditos inteligentes ou, mais especificamente, sistemas especialistas1 . Hoje, estas mesmas redes
neurais artificiais são utilizadas para se analisar e compreender as redes neurais originárias de
comunicação do cérebro humano.
Um dos segredos para tornar o computador "inteligente" está na chamada "fuzzy logic"
(lógica difusa)2 , pois permite ao computador processar informações vagas em termos relativos,
como faz o homem. A teoria da "fuzzy logic" foi desenvolvida em 1965 por Lotfi Zadeh e só
recentemente começou a ser explorada pelas indústrias.
Alguns aparelhos de consumo já estão sendo adotados com lógica difusa por inúmeras
indústrias japonesas e americanas, como: aspirador de pó, máquina de lavar roupa, câmara
fotográfica, máquina de usinagem, medidor de grandezas elétricas, dentre outros.
Expressão:
S=A.B (lê-se: A e B)
A B A B S
0 0
S 0 1
1 0
1 1
Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a um.
1
Sistema especialista: "software" que através de algoritmos específicos codificam o conhecimento humano,
transformando-o num conjunto de regras que permitem obter respostas a problemas relacionados a
determinado assunto
2
"A lógica fuzzy, quando aplicada em um equipamento, age como se um operador bastante experiente
estivesse dentro dele, controlando sua operação e tomando decisões rapidamente" (Mason, 1993:16).
7
Símbolo: A
A B
S C ..... S
B N
Expressão:
S=A+B (lê-se: A ou B)
B A B S
0 0
S 0 1
1 0
1 1
Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a um.
Símbolo: A
A B
S C ...... S
B N
Expressão:
_
(lê-se: A barra)
S=A
R A S
0
A S 1
8
2.5 Função NÃO-E (Nand)
Expressão:
R A A B S
0 0
S 0 1
B 1 0
1 1
Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a zero.
Símbolo: A
A B
S C ..... ? ? S
B N
Expressão:
R A B S
0 0
A B S 0 1
1 0
1 1
Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a zero.
Símbolo: A
A B
S C ...... S
B N
9
Exercícios
1. Escrever as expressões lógicas dos circuitos apresentados abaixo:
2. Desenhar os circuitos com portas lógicas a partir das expressões lógicas abaixo:
------- ----- __
a) S = (A+B).C.(B+D) d) S = [(A + B) + (C.D)].D
------ ----- _ _ _
b) S = A.B.C + (A+B).C e) S = [(A.B) + (C.D)].E + [(A.D.E) + (C.D.E)].A
-------------
c) S = (A.B + C.D)
___
S = (A + B).(B.C)
___
ABC A+B B.C S
000 0 1 0
001 0 1 0
010 1 1 1
011 1 0 0
100 1 1 1
101 1 1 1
110 1 1 1
111 1 0 0
10
Exercícios:
1. A partir da expressão lógica, desenhe o circuito e obtenha a tabela da verdade.
S = A.B.C + A.D + A.B.D
2. Demonstre através da tabela da verdade as seguintes igualdades/desigualdades:
_ _ ___ _ _ ____ __ ____ _ _ ___
a) A.B ? A.B b) A + B ? A + B c) A.B = A + B d) A + B = A.B
c) Porta lógica OU (S = A + B)
___
11
d) Porta lógica NÃO-E (S = A.B)
____
e) Porta lógica NÃO-OU (S = A + B)
Expressão:
_ _ (lê-se: A ou exclusivo B)
S = A.B + A.B = A ? B
Circuito:
Tabela da verdade:
A B S
0 0
0 1
1 0
1 1
Função lógica: A saída será um, se e somente se, quando as entradas forem diferentes entre si.
Símbolo:
A
S
B
12
2.9 Função COINCIDÊNCIA (Não Ou-exclusivo - Exclusive Nor)
Expressão:
_ _ (lê-se: A coincidência B)
S = A.B + A.B = A ? B = A ? B
Circuito:
Tabela da verdade:
A B S
0 0
0 1
1 0
1 1
Função lógica: A saída será um, se e somente se, quando as entradas forem iguais entre si.
Símbolo:
A
S
B
13
3. FAMÍLIAS DE CIRCUITOS LÓGICOS
VIL – Low- level Input Voltage (Tensão máxima que garante nível 0 na entrada)
VO L – Low-level Output Voltage (Tensão máxima que garante o nível 0 na saída)
VIH – High- level Input Voltage (Tensão mínima que garante o nível 1 na entrada)
VOH – High- level Output Voltage (Tensão mínima que garante o nível 1 na saída)
IIL – Low- level Input Current (Corrente de entrada máxima quando é aplicado nível 0)
IO L – Low-level Output Current (Corrente de saída máxima quando em nível 0)
IIH – High-level Input Current (Corrente de entrada máxima quando é aplicado nível 1)
IOH – High- level Output Current (Corrente de saída máxima quando em nível 1)
Nível 1 Nível 1
VIH VOH
Nível indefinido
Nível indefinido
VIL VOL
Nível 0 Nível 0
tPLH tPHL
Escalas de integração
Faixa relativa ao número de componentes por chip, determinadas pela quantidade de portas lógicas
do circuito integrado.
Designação Significado Densidade (portas/chip)
SSI Small Scale Integration <12
MSI Medium Scale Integration 13 a 99
LSI Large Scale Integration 100 a 999
VLSI Very Large Scale Integration 1000 a 99999
ULSI Ultra Large Scale Integration >100000
Versões de circuitos
Versões Identificação Tempo de Potência Freqüênci Obs
TTL da série atraso/porta por porta a máxima
Standard 54/74 10 ns 10 mW 35 MHz comum
Low power 54L/74L 33 ns 1 mW 3 MHz baixíssimo consumo
High speed 54H/74H 6 ns 22 mW 50 MHz alta velocidade
Schottky 54S/74S 3 ns 19 mW 125 MHz altíssima velocidade
Schottky avançado 54F/74F 5 ns 5 mW 125 MHz altíssima velocidade
Fairchild
Advanced 54AS/74AS 1,5 ns 8,5 mW 200 MHz altíssima velocidade e
Schottky baixo consumo
Low power 54LS/74LS 10 ns 2 mW 45 MHz baixíssimo consumo
Schottky
Advanced low 54ALS/74ALS 4 ns 1 mW 70 MHz altíssima velocidade
power Schottky baixíssimo consumo
*Versão Schottky usa o transistor Schottky, que no chaveamento não atinge a saturação por
completo, apresentando um tempo de comutação muito baixo e uma alta velocidade de trabalho.
15
3.2 Interfaceamento
Dispositivos pertencentes a famílias diferentes não podem ser interligados de qualquer forma.
Vários parâmetros devem ser compatíveis antes de se efetuar as interligações, especialmente
aquelas relacionadas aos níveis de tensão, corrente, polaridade e impedância
CMOS TTL
TTL R CMOS Buffer
2k
Exercício: Consulte as folhas de dados de alguns circuitos integrados das famílias TTL e CMOS e
estabeleça uma avaliação comparativa entre os blocos Standard, preenchendo a tabela abaixo.
Fan-out
Manuseio
4 CIRCUITOS COMBINACIONAIS
Característica: o nível lógico da saída do circuito depende única e exclusivamente dos valores das
entradas.
16
4.2 Resolução de projetos lógicos
Rua
B
- Rua A
Semáforos 1 Semáforos 2
Situação:
CD player Tape playback Radio receptor
Amplificador
Situação:
Presidente Vice Presidente Engenharia Chefes de Seção
Central
Secretária
17
4.3 Simplificação de circuitos lógicos usando o Diagrama de Veitch-Karnaugh
B B
A A.B A.B
A A.B A.B
Método de simplificação
? Agrupam-se as regiões onde S=1, no menor número possível de pares (conjunto de 2 regiões
vizinhas);
? As regiões que não puderem ser agrupadas em pares, serão tratadas isoladamente;
? Verifica-se em cada par o valor da variável: se a mesma muda de valor lógico, é desprezada; se
a variável mantém seu nível lógico, será o valor do par;
? Escreve-se a expressão de cada par, isto é, o valor que o mesmo ocupa no diagrama;
? Somam-se os pares e/ou termos isolados.
Obs: A simplificação baseia-se na Identidade do Postulado da Adição: A ? A ? 1
Exemplos
a) S ? A.B ? A.B ? A.B
B B
A 0 1 Expressão simplificada: S = A + B
A 1 1
18
Método de simplificação
? Localizam-se as quadras (agrupamento de 4 regiões) e escrevem-se suas expressões;
? Localizam-se os pares e escrevem-se suas expressões, não considerando os pares já incluídos
nas quadras. Todavia, pode-se ter um par formado por “1” externo à quadra e outro “1”
pertencente à quadra;
? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;
? Somam-se as expressões das quadras, dos pares e dos termos isolados.
Obs : O diagrama para 3 variáveis fecha-se nas laterais, como um cilindro.
Exemplos
a) S ? A.B.C ? A.B.C ? A.B.C ? A.B.C ? A.B.C
B B
A 1 1 Expressão simplificada: S ? A.C ? A.B ? A.C
A 1 1 1
C C C ou: S ? A.C ? B.C ? A.C
C C
A A.B.C.D A.B.C.D A.B.C.D A.B.C.D B
A.B.C.D A.B.C.D A.B.C.D A.B.C.D B
A A.B. C.D A.B.C.D A.B.C.D A.B.C.D
A.B.C.D A.B.C.D A.B.C.D A.B.C.D B
D D D
Método de simplificação
? Localizam-se as oitavas (agrupamento de 8 regiões) e escrevem-se suas expressões;
? Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadras já
inclusas nas oitavas. Localizam- se os pares e escrevem-se suas expressões, não considerando os
pares já incluídos nas oitavas e/ou quadras. Todavia, pode-se ter uma quadra/par formado por
“1s” externos à oitava/quadra e outros “1s” pertencentes à oitava/quadra;
? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;
? Somam-se as expressões das oitavas, das quadras, dos pares e dos termos isolados.
Obs : O diagrama para 4 variáveis fecha-se nas laterais, bem como nos extremos superior e inferior.
19
Exemplos
S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ?
a)
? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D
C C
A 1 1 1 B
1 1 B Expressão simplificada:
A 1 1 1 S ? D ? A.C ? A.B.C
1 1 1 B
D D D
b)
S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D
C C
A 1 1 1 B
1 B Expressão simplificada:
A 1 1 S ? A.B.D ? C.D ? B.D
1 1 1 B
D D D
Condição irrelevante (? ou x)
Quando uma variável pode assumir o nível lógico igual a um ou zero, indiferentemente.
Nesta situação, adota-se o nível lógico que representar maior grau de simplificação de uma
expressão.
Exemplo:
C C
A X X 1 B
1 1 1 B Expressão simplificada:
A X X S ? A.C ? A.D ? A.C.D
1 X B
D D D
20
4.3.4 Diagrama para 5 variáveis
A A
D D D D
A .B .C . D .E A.B.C.D.E A. B.C.D.E A..B.C.D.E C A.B.C.D.E A. B.C. D.E A. B.C.D.E A.B.C.D.E C
A .B.C. D . E A.B.C. D.E A.B.C.D.E A.B.C.D. E A.B.C. D.E A.B.C.D.E A.B.C.D.E A.B.C.D.E
B B
A. B. C .D . E A.B.C.D.E A.B. C.D.E A.B. C.D.E C A.B.C.D.E A.B.C.D.E A.B.C.D.E A.B.C.D.E C
E E E E E E
Método de simplificação
? Localizam-se as hexas (agrupamento de 16 regiões) e escrevem-se suas expressões;
? Localizam-se as oitavas e escrevem-se suas expressões, não considerando as oitavas já inclusas
nas hexas. Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadras
já inclusas nas oitavas e/ou hexas. Localizam-se os pares e escrevem-se suas expressões, não
considerando os pares já incluídos nas hexas, oitavas e/ou quadras. Todavia, pode-se ter uma
oitava/quadra/par formado por “1s” externos à hexa/oitava/quadra e outros “1s” pertencentes à
hexa/oitava/quadra;
? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;
? Somam-se as expressões obtidas das hexas, das oitavas, das quadras, dos pares e dos termos
isolados.
Obs : O diagrama para 5 variáveis é constituído de dois diagramas para 4 variáveis.
21
5 CÓDIGOS, CODIFICADORES E DECODIFICADORES
5.1 Códigos
CÓDIGO SIGNIFICADO
BCD 8421 Binary Coded Decimal – Codificação do sistema decimal em binário
8421 – valores dos algarismos: 23 =8, 22 =4, 21 =2, 20 =1
EXCESSO 3 Código BCD 8421 adicionado de três unidades binárias
2 ENTRE 5 Código que possui 2 bits iguais a 1 dentre 5 bits
JOHNSON Código base para o contador Johnson
9876543210 Código usado para ativar as válvulas eletrônicas numitron e nixie
GRAY Código cuja variação de um número para outro é de apenas 1 bit
ch0
ch1 A
ch2 Codificador B
............ C
Decimal/Binário
ch9 D
22
Tabela da verdade
Relação da entrada decimal com a saída em binário
Chave A B C D
Ch0 0 0 0 0
Ch1 0 0 0 1
Ch2 0 0 1 0
Ch3 0 0 1 1
Ch4 0 1 0 0
Ch5 0 1 0 1
Ch6 0 1 1 0
Ch7 0 1 1 1
Ch8 1 0 0 0
Ch9 1 0 0 1
S0 S1 S2 S3 S4 S5 S6 S8 S9
S7
74LS00
A
74LS20
B
74LS20
C
74LS30
D
f b
g
e c
d
Display catodo comum – possui todos os catodos dos leds interligados, sendo necessário aplicar
nível 1 no anodo respectivo para acender cada segmento.
Display anodo comum – possui todos os anodos dos leds interligados, sendo necessário aplicar
nível 0 no catodo respectivo para acender cada segmento.
23
CARACTERES DISPLAY BCD 8421 CÓDIGO P/ 7 SEGMENTOS
A B C D a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
a) a ? A ? C ? B ? D
b) b ? B ? C ? D
c) c ? B ? C ? D
e) e ? B.D ? C. D
g) g ? A ? B ? C ? C.D
24
Circuito simplificado do Decodificador para display de 7 segmentos
A B C D
25
6 CIRCUITOS ARITMÉTICOS
A B SOMA TS
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
B TE S TS
0 0 0 0 0 Expressões simplificadas:
0 0 1 1 0
0 1 0 1 0 S = A ? B ? TE
0 1 1 0 1 TS = B.TE + A.TE + A.B
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
A B TE
Somador Completo
TS S
26
Diagrama em blocos de um Somador de 2 números binários de 4 bits
A3 B3 A2 B2 A1 B1 A0 B0
A B TE A B TE A B TE A B
TS S TS S TS S TS S
S4 S3 S2 S1 S0
A B SUB TS
0 0 0 0
0 0 1 1
1 0 1 0
1 1 0 0
27
6.4 Subtrator Completo (full subtractor)
A B TE S TS
0 0 0 0 0 Expressões simplificadas:
0 0 1 1 1
0 1 0 1 1 S = A ? B ? TE
0 1 1 0 1 TS ? A.B ? A.TE ? B.TE
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
A B TE
Subtrator Completo
TS S
28
6.5 Somador/Subtrator Binário
M A B TE S TS
0 0 0 0 0 0 Expressões simplificadas:
0 0 0 1 1 0
0 0 1 0 1 0 S = A ? B ? TE
0 0 1 1 0 1 TS ? B.TE ? (M ? A) . (B ? TE)
0 1 0 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 1 1
1 0 0 0 0 0
1 0 0 1 1 1
1 0 1 0 1 1
1 0 1 1 0 1
1 1 0 0 1 0
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 1 1
29
Exemplo:
+ 24 ? 00011000
complemento de 24 ? 11100111
soma-se 1 ? +1
- 24 ? 11101000
VccSubt
0VSomador
7.1 MULTIPLEX
Usado para enviar informações contidas em vários canais (fios), a um só canal (fio).
I0
...........
Circuito elementar analógico que efetua uma multiplexação: chave de 1 polo x n posições
I0 entradas de seleção
I1 S
I2
I3
IN
30
Circuito lógico básico de um multiplex de 2 canais
a) Relaciona-se as entradas de seleção com a informação de entrada que deve ser conectada à
saída. Monta-se uma tabela da verdade com as entradas de seleção e as respectivas informações
que devem ter na saída.
Para as 4 entradas que serão conectadas à saída, necessita-se de 2 variáveis de seleção (2N).
31
I0
I1 S
MUX de
I2 4 canais
I3
A B
I0
MUX de S
16 canais
I15
A B C D
A partir de circuitos multiplex de baixa capacidade, podem-se obter outros multiplex de maior
capacidade.
I0
S0
I1 MUX-2
MUX-2 S
I2
S1
I3 MUX-2
B A
32
Exemplo 2: Multiplex de 16 canais usando Multiplex de 8 canais
I0
MUX-8 S0
I7 S
MUX-8
I0
MUX-8 S1
I7
B C D A
I0
MUX-8 S
I7
Contador 0-7
Inicialmente, obtém-se a tabela da verdade do circuito lógico que se deseja. Na seqüência, as saídas
do circuito combinacional devem ser injetadas nos canais de entrada de informação do Multiplex. E
ainda, as entradas do circuito combinacional definem o endereçamento da informação no circuito
Multiplex.
A grande vantagem é a facilidade de esquematização de circuitos combinacionais para um elevado
número de variáveis.
A B C S1 S2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
33
1
MUX-8 S1
MUX-8 S2
A B C
7.2 DEMULTIPLEX
Usado para enviar informações vindas de um só canal (fio) para vários canais (fios). Efetua a
função inversa do Multiplex.
S0
...........
Circuito elementar analógico que efetua uma demultiplexação: chave de 1 polo x n posições
entradas de seleção S0
S1
E S2
S3
SN
34
Circuito lógico básico de um Demultiplex de 2 canais
a) Relaciona-se as entradas de seleção com o canal de saída da informação que deve ser conectada
à entrada. Monta-se uma tabela da verdade com as entradas de seleção e os respectivos canais
de informação, que serão conectados à entrada.
Para as 4 saídas que serão conectadas à entrada, necessita-se de 2 variáveis de seleção (2N).
35
S0
E S1
DEMUX de
4 canais S2
S3
A B
A partir de circuitos demultiplex de baixa capacidade, podem-se obter outros demultiplex de maior
capacidade.
S0
DEMUX-2
S1
E
DEMUX-2
S2
DEMUX-2
S3
A B
DEMUX-8
S7
E DEMUX-8
S8
DEMUX-8
S15
A B C D
36
7.2.3 - Endereçamento seqüencial num Sistema Demultiplex
S0
E
DEMUX-8
S7
Contador 0-7
Transmissão paralela
S0 LT I0
E Transmissor Receptor S
DEMUX MUX
S1 I1
A1 A2
Transmissão série
I0 Transmissor S LT E Receptor S0
MUX DEMUX
I1 S1
A1 A2
7.3.2 - Sistema de transmissão de dados usando mux e demux de 8 canais, com endereçamento
seqüencial
I0 S0
MUX-8 S E DEMUX-8
I7 S7
sincronismo
37
REFERÊNCIAS BIBLIOGRÁFICAS
38
EXPERIÊNCIA 1 - PORTAS LÓGICAS BÁSICAS
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores
encontrados na saída correspondem à análise teórica do circuito, através da tabela da verdade;
4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus
respectivos lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
Questões
a) Como obter um circuito que necessita de uma porta lógica X de 3 entradas usando-se apenas
portas lógicas X de 2 entradas?
b) Num circuito que necessita de uma porta lógica Y de 2 entradas, têm-se apenas portas lógicas Y
de 3 entradas. O que fazer com a terceira entrada?
c) Pode-se conectar entre si as saídas de 2 portas lógicas? Explique.
39
EXPERIÊNCIA 2 - PEQUENOS PROJETOS DE CIRCUITOS LÓGICOS
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
40
EXPERIÊNCIA 3 - CODIFICADORES E DECODIFICADORES
S0 S1 S2 S3 S4 S5 S6 S8 S9
S7
74LS00
A
74LS20
B
74LS20
C
74LS30
D
Vcc f g a b c d e
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
A1 A2 EL RBO RBI A3 A0 GND
g f cc a b
Display PD560
Catodo comum
e d cc c DP
41
1.3 - Decodificador para display de 7 segmentos - anodo comum
Vcc f g a b c d e
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
B C Lamp. RB RB D A GND
Test output input
g f ac a b
a
Display
f PD507 b
e c
d . DP
e d ac c dp
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados
na saída correspondem à análise teórica do circuito, através da tabela da verdade;
4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus
respectivos lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
42
EXPERIÊNCIA 4 –CIRCUITOS ARITMÉTICOS
B4 E4 C4 C0 GND B1 A1 E1
16 15 14 13 12 11 10 9
A4A3A2A1C0
Somador Binário Completo de 4 bits + B4B3B2B1
7483 ---------------------
C4E4E3E2E1
1 2 3 4 5 6 7 8
A4 E3 A3 B3 Vcc E2 B2 A2
7483
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout
VccSubt
0VSomador
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
43
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados
na saída correspondem à análise teórica do circuito, através da tabela da verdade;
ENTRADAS SAÍDAS
Vem 1 Número A Número B Vai 1 Soma
C0 A4 A3 A2 A1 B4 B3 B2 B1 C4 E4 E3 E2 E1
0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1
0 0 0 1 0 0 0 1 0
0 0 0 1 1 0 0 1 1
0 0 1 0 0 0 1 0 0
0 0 1 0 1 0 1 0 1
0 0 1 1 0 0 1 1 0
0 0 1 1 1 0 1 1 1
0 1 0 0 0 1 0 0 0
0 1 0 0 1 1 0 0 1
0 1 0 1 0 1 0 1 0
0 1 0 1 1 1 0 1 1
0 1 1 0 0 1 1 0 0
0 1 1 0 1 1 1 0 1
0 1 1 1 0 1 1 1 0
0 1 1 1 1 1 1 1 1
44
EXPERIÊNCIA 5 - CIRCUITOS MULTIPLEX E DEMULTIPLEX
MUX-4 (2)
MUX-4 (1)
1 2 3 4 5 6 7 8
I0 S E S0
I1 MUX - 4 DEMUX - 4 S1
I2 S2
I3 S3
A1 B1 A2 B2
2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;
3. Organize e interprete os dados coletados na experimentação. Verifique se os valores
encontrados na saída correspondem à análise teórica do circuito;
4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares;
5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
45