XVIII Congresso Brasileiro de Automtica / 12 a 16-setembro-2010, Bonito-MS

UMA PROPOSTA DE INVERSOR MULTINVEL UTILIZANDO CONVERSORES BUCK EIE NATLIA M. A. COSTA, LUIZ C. DE FREITAS, JOO BATISTA V. JUNIOR, ERNANE A. A. COELHO, VALDEIR J. FARIAS E LUIZ C. G. FREITAS Ncleo de Pesquisa em Eletrnica de Potncia (NUPEP) Faculdade de Engenharia Eltrica (FEELT) Universidade Federal de Uberlndia (UFU) Av. Joo Naves de vila, 2160 - Bloco 3N - Campus Santa Mnica CEP: 38400-902 Uberlndia, MG, Brasil E-mails: nataliamcosta@yahoo.com.br, lcgfreitas@yahoo.com.br
Abstract A novel proposal of multilevel inverter is presented in this paper. The concept of the proposed topology is based on the association of Buck EIE converters in order to constitute a multilevel inverter and to provide an ac output with low harmonic distortion and low voltage stress over the power semiconductor devices. The output voltage provided by the proposed multilevel is totally controlled and follows a reference signal, which assures low harmonic distortion without the necessity of using passive filters. Detailed circuit description is given and simulation and experimental results are also presented in order to confirm the operation of the proposed topology. Keywords Multilevel, inverter, buck EIE, harmonic distortion Resumo Este trabalho apresente uma nova proposta de inversor multinvel. O conceito da topologia proposta baseado na as sociao de conversores Buck EIE no intuito de constituir um inversor multinvel e fornecer tenso de sada alternada, com baixa distoro harmnica e baixos nveis de estresse de tenso sobre os dispositivos semicondutores. A tenso de sada provida pelo multinvel proposto totalmente controlada e segue um sinal de referencia, o que garante a baixa distoro harmnica, sem a necessidade de utilizao de filtros passivos na sada do conversor. Uma descrio detalhada do circuito apresentada, bem como resultados de simulao e experimentais a fim de confirmar a operao da topologia do prottipo. Palavras-chave Multinvel, inversores, Buck EIE, distoro harmnica

Introduo

Aplicaes em eletrnica de potncia, tais como drivers eletrnicos e compensadores, que necessitam de conversores de potncia em media e/ou alta tenso vem crescendo ao longo dos anos. Inmeras so as topologias que esto sendo desenvolvidas no intuito de suprir esta potencial necessidade do mercado e, em sua grande maioria, as solues apontam para o uso de inversores multinveis (Batschauer, 2009), (Wang, 2009) e (Waltrich, 2009). Pesquisas mostram que o primeiro conversor multinvel surgiu h mais de 30 anos, quando um inversor com sada alternada foi desenvolvido a partir da conexo de duas clulas full-bridge. Com o passar do tempo, novas topologias foram desenvolvidas e, atualmente, pode-se destacar a existncia de trs grandes grupos de conversores multinveis: topologia diode-clamped, topologia capacitor-clamped e a topologia cascateada (Rodriguez, 2002), (Su, 2004) e (Sneineh, 2006). Entre estas topologias, segundo Wang (2009) as topologias diode-clamped e a topologia cascateada (em particular, a topologia denominada Cascaded H-Bridge) so as mais utilizadas em aplicaes industriais. As topologias clamped so amplamente utilizadas devido ao nmero de interruptores utilizados ser relativamente pequeno. No entanto, seu uso se torna impraticvel para aplicaes em alta potncia, uma vez que o nmero de componentes necessrios (diodos e capacitores), bem como a tenso reversa em

cada um destes componentes aumentariam significativa e bruscamente. Para as topologias em cascata, em seu arranjo convencional, cada nvel alimentado por uma fonte de tenso contnua independente. Resumidamente, cada clula do conversor multinvel em cascata capaz de prover trs nveis de tenso de sada: 0, +Vdc e Vdc e, a tenso de sada total do conversor obtida por meio da soma das n-tenses de sada de cada um de seus n-nveis, resultando-se em uma tenso pulsada. As topologias grampeadas no requerem fontes de alimentao independente em cada nvel do inversor, o que explica, em partes, a razo pela qual grande parte dos estudos nesta rea est relacionada com o desenvolvimento destas topologias (Hu, 2009). Entretanto, a topologia cascateada apresenta algumas vantagens, principalmente em funo de sua implementao modular (Sneineh, 2006). Alm disso, estudos mostram que o custo da implementao das topologias em cascata 15% menor que o custo da implementao dos arranjos clamped (Panagis, 2008). Deve-se tambm ressaltar que a maioria dos conversores multinveis presentes na literatura, especialmente em se tratando da topologia clamped, so desenvolvidos para aplicaes em baixa e mdia tenso. Este artigo contribui com a apresentao de um novo arranjo topolgico multinvel que apresenta como principal vantagem, a possibilidade de ser utilizado em aplicaes de alta tenso mantendo-se baixos nveis de estresse de tenso sobre os dispositivos

3128

XVIII Congresso Brasileiro de Automtica / 12 a 16-setembro-2010, Bonito-MS

de potncia semicondutores., fornecendo tenso de sada senoidal, com baixa distoro harmnica, sem a necessidade de utilizao de filtros passivos na sada do conversor. Uma descrio detalhada do princpio de operao e da estratgia de controle aplicada ao conversor, bem como resultados de simulao e experimentais so apresentados. 2 Estudo do Conversor Proposto 2.1 Inversor Multinvel em Cascata Tradicional A Figura 1 apresenta um inversor multinvel em cascata tradicional, bem como, as formas de onda operacionais do conversor. Resumidamente, de acordo com Rodrguez (2002), um inversor multiclula em cascata constitudo por inversores monofsicos em srie, com fontes de alimentao cc separadas. Cada clula do inversor armazena energia em seu capacitor de sada e a tenso total do conversor sintetizada atravs da adio de todos os nveis de tenso dos capacitores de sada, gerados por diferentes clulas do conversor.

Figura 1. Inversor Multinvel em Cascata Tradicional

2.2 Inversor Multinvel Buck EIE Buscando o desenvolvimento de novas topologias de conversores, uma clula de comutao ativa, utilizando dois interruptores, foi desenvolvida, como mostra a Figura 2(a). Esta clula de comutao foi denominada EIE devido s suas caractersticas (tenso[E]-corrente[I]-tenso[E]) e, a partir dela, toda uma nova famlia de conversores cc-cc PWM foi criada. Dentre estes novos conversores, pode-se destacar o conversor Buck EIE apresentado na Figura 2(b), que se difere da topologia Buck tradicional devido ao uso de uma chave adicional (S2) e um diodo extra (D2). Comparando-se estas topologias, pode-se observar que a principal vantagem do conversor Buck EIE est na sua capacidade de operao sem apresentar overshoot na tenso de sada, uma vez que a corrente no indutor (IL) e a tenso no capacitor (VC) so controlador separadamente. Portanto, devido s suas caractersticas operacionais, o uso do conversor Buck EIE em aplicaes cc-ca tem demonstrado ser uma interessante soluo (Bissochi, 2001), (Freitas, 2003).

Apoiados pela clula de comutao EIE e esperando atingir o desenvolvimento de uma nova topologia multinvel passvel de ser utilizada em aplicaes de baixa, mdia e alta tenso, uma nova abordagem acerca dos inversores multinveis em cascata foi construda. Para tornar isto possvel, este artigo apresenta uma nova proposta de topologia multinvel, derivada da associao de inversores Buck EIE, compondo um arranjo topolgico no qual os nvies de tenso sobre os dispositivos interruptores so menores, se comparados com valores encontrados nas topologias convencionais. Cada nvel da topologia apresentada consiste na associao de dois conversores Buck EIE, formando o inversor Buck EIE, como ilustrado pela Figura 3. A construo do conversor proposto est baseada nos conceitos de inversores multiclulas em cascata tradicional apresentados anteriormente. Cada clula do inversor Buck EIE armazena energia em seu capacitor de sada e a tenso de sada total do conversor sintetizada atravs da soma das tenses armazenadas no capacitor de sada das diferentes clulas do conversor. A tenso de sada totalmente controlada, sem apresentar overshoots e, utilizando-se da estratgia de controle adequada, o conversor pode operar como um seguidor de tenso, o que significa que a tenso de sada do conversor seguira um sinal de referncia desejado. Admitindo-se que o conversor opere como seguidor de tenso, com referncia senoidal, cada clula do inversor multinvel apresentar uma tenso de sada senoidal imposta ao capacitor de sada. A tenso de sada total ser sintetizada por meio da soma da tenso de cada uma das clulas. Uma vez que a tenso de cada clula j senoidal, a tenso de sada total ser tambm senoidal, sem a necessidade de utilizao de filtros passivos. Exemplificando, a Figura 4 apresenta um Inversor Buck EIE de quatro nveis, derivado da combinao de oito conversores Buck EIE ou quatro inversores Buck EIE. A tenso de sada total do inversor apresentado representada pela soma dos nveis de tenso dos quatro capacitores, como representado na Figura 5.

(a)

(b) Figura 2. (a) Clula de Comutao EIE (b) Conversor Buck EIE

3129

XVIII Congresso Brasileiro de Automtica / 12 a 16-setembro-2010, Bonito-MS

Figura 3. Conversor Multinvel Buck EIE Um nico nvel.

de conhecimento geral que, para topologias multinveis convencionais, o nmero de nveis do conversor est diretamente relacionado com o nmero de nveis (degraus) na tenso de sada. No entanto, para a topologia proposta, devido s suas caractersticas operacionais e estratgia de controle aplicada, a forma de onda da tenso de sada senoidal, o que significa que no haver nveis de tenso definidos em degraus. Assim, visando manter a nomenclatura utilizada neste trabalho em concordncia com aquela utilizada para definir as topologias tradicionais, o nmero de nveis para os Inversores Buck EIE est associado ao nmero de nveis de tenso que contribuem com o nvel total da tenso de sada. Em outras palavras, para a topologia proposta, o nmero de nveis do conversor representado pelo nmero de clulas que compem a estrutura topolgica do conversor. O inversor multinvel Buck EIE opera com quantos nveis forem necessrios para fornecer a tenso de sada requerida pela carga. Quanto maior for o nmero de nveis, maior ser o custo final da aplicao mas, por outro lado, um nmero maior de nveis pode fornecer uma tenso de sada maior, mantendo-se os mesmos (ou at mesmo menores) nveis de estresse de tenso sobre os interruptores do conversor. Os requisitos da aplicao definem, ento, o melhor arranjo do conversor, capaz de fornece a melhor relao de custo-benefcio. importante enfatizar que diferentemente dos inversores multinveis convencionais, a tenso de sada do conversor proposto sempre senoidal, independentemente do nmero de nveis do conversor e sem a necessidade de utilizao de filtros passivos na sada do conversor.

Fig. 5. Inversor Multinvel Buck EIE Composio senoidal da tenso de sada.

3 Princpio e Estgios de Operao O inversor Buck EIE, referenciado anteriormente e apresentado na Figura 3, uma topologia desenvolvida a partir da clula de comutao EIE e sua operao pode ser descrita em dois estgios: (1) os interruptores S1 e S2 so acionados e a energia armazenada no indutor L1 transferida para o capacitor de sada C1; (2) os interruptores S1 e S2 so desativados e a energia remanescente armazenada em L1 agora devolvida fonte V1 atravs dos diodos D1 e D2 que, neste momento, esto diretamente polarizados. O mecanismo de operao de um inversor Buck EIE de quatro nveis, tambm pode ser descrito atravs de apenas dois estgios distintos de operao. A principal razo para isto reside no fato de que os interruptores localizadas na parte esquerda do conversor (S1 a S8) e aquelas localizadas no lado direito do conversor (S9 a S16) so acionados de forma complementar. Considerando-se que as fontes cc so independentes, os estgios de operao do circuito proposto podem ser ilustrados e explicados como segue abaixo. 3.1 Primeiro Estgio Aumento da Tenso de Sada Neste primeiro estgio de operao, representado pela Figura 6, os interruptores S1 a S8 so ativados, enquanto S9 a S16 desativados. Neste momento, a energia armazenada nos indutores L1 a L4 transferida para os capacitores (C1 a C4) e para a carga, ocasionando um aumento na tenso de sada. Caso haja energia armazenada nos indutores L5 a L8 durante este estgio de operao, a mesma transferida de volta s fontes de alimentao V5 a V6, respectivamente, atravs dos diodos D10 a D16. 3.2 Segundo Estgio Decrscimo da Tenso de Sada No segundo estgio, representado pela Figura 8, os interruptores S1 a S8 so agora desativadose S9 a S16 ativados. Neste momento as fontes de alimentao V5 a V8 e os indutores L5 a L8 constituem fontes de corrente e fazem com que a tenso sobre os capacitores de sada C1 a C4 decaia. De forma anloga ao primeiro estgio de operao, caso haja ener3130

Figura 4. Estudo de Caso Conversor Buck EIE de Quatro Nveis.

XVIII Congresso Brasileiro de Automtica / 12 a 16-setembro-2010, Bonito-MS

gia armazenada nos indutores L1 a L4 a mesma transferida para as fontes de alimentao V1 a V4 atravs dos diodos D1 a D8.

Vs Valor do estresse de tenso sobre o interruptor Vdc - Valor de tenso da fonte de alimentao Vpeak Valor de pico da tenso de sada G ganho esttico do conversor 4 Estratgia de Controle Uma das vantagens desta topologia apresentar uma estratgia de controle relativamente simples, se comparada s demais estratgias aplicadas em conversores multinveis. O circuito de controle consiste basicamente em uma comparao analgica. Uma amostra da tenso de sada enviado entrada inversora do comparador analgico enquanto a entrada no-inversora recebe o sinal de referencia. O dispositivo avalia os dois sinais e fornece pulsos discretos na sada do comparador, em funo dos valores da comparao. Toda a estratgia de controle pode ser ilustrada como mostra a Figura 8. A sada do comparador analgico conectada a um circuito gate driver, responsvel por enviar pulsos de nvel alto ao gatilho dos interruptores S9 a S16 quando o sinal de realimentao for maior que o sinal de referncia; quando o sinal de referncia for maior que o sinal de realimentao, o circuito gate driver ser responsvel por enviar pulsos em nvel alto ao gatilho dos interruptores S1 a S8. Este circuito tambm responsvel por isolar os pulsos, uma vez que o potencial de referncia de cada nvel do conversor distinto. Utilizando-se da estratgia de controle proposta, a tenso no capacitor ir seguir o sinal de referncia e a forma de onda desejada ser imposta tenso de sada. O ganho mximo atingido por este conversor 85% e, como mostrado na Equao (1), este valor interfere tambm diretamente nas especificaes dos interruptores do conversor. As principais vantagens deste conversor so: (1) tenso de sada totalmente controlada, (2) a possibilidade de utilizar o inversor multinvel em aplicaes de alta tenso, graas ao valor reduzido de estresse de tenso sobre os dispositivos semicondutores, (3) tenso de sada senoidal, independente do nmero de nveis do conversor, sem utilizao de filtros passivos e (4) estratgia de controle simples e eficiente.

Figura 6. Estgios de Operao Primeiro Estgio.

Figura 7. Estgios de Operao Segundo Estgio.

Para os dois estgios de operao, cada nvel do conversor possui dois interruptores sendo acionados em um nico intervalo, no entanto, o estresse de tenso sobre cada um desses semicondutores diferente. Considerando as fontes de alimentao independentes V1 a V8 como o referencial, o estresse de tenso sobre os primeiros interruptores (S1, S3, S5 e S7 esquerda da carga e S10, S12, S14 e S16 direita da carga) representa, no mximo, a soma do valor da fonte de alimentao com a queda de tenso sobre os diodos. Os demais interruptores (S2, S4, S6 e S8 esquerda da carga e S9, S11, S13 e S15 direita da carga) esto submetidas a um nvel de estresse de tenso maior, que varia de acordo com a Equao (1).

VS = Vdc + V peak G
Onde,

(1)
Figura 8. Circuito Esquemtico da Estratgia de Controle.

3131

XVIII Congresso Brasileiro de Automtica / 12 a 16-setembro-2010, Bonito-MS

5 Resultados de Simulao Experimentais Visando validar o conversor proposto, uma simulao computacional utilizando-se da plataforma PSPICE foi construda. Para isto, as formas de onda do conversor Buck EIE em quatro nveis foram analisadas em duas condies distintas: (1) carga linear e (2) carga no-linear. Para a segunda condio proposta, admitiu-se um retificador de diodos em ponte como carga. O conversor foi proposto a fim de alimentar uma carga de 1kW e, para tornar isto possvel, as especificaes de projeto foram consideradas como na Tabela 1.
Tabela 1. Especificaes de Projeto Parmetro e valores PARAMETER FONTE CC INDUTORES CAPACITORES DE SADA DIODOS INTERRUPTORES ELEMENT V1~V8 L1~L8 C1~C4 D1~D16 S1~S16 VALUE 48V 100UF 22UF IDEAL IDEAL Figura 11. Tenso Dreno-Source (interruptores S2 e S4).

Figura 10. Tenso Dreno-Source (interruptores S1 e S3).

5.2 Carga No-Linear 5.1 Carga Linear R = 10 ohms A partir do grfico apresentado na Figura 9, possvel assegurar que a carga simulada , certamente, linear, uma vez que a tenso na carga (verde) e a corrente (vermelho) esto em fase. A tenso de sada senoidal, com pico de tenso de sada em cerca de 160V, o que implica em uma tenso rms de aproximadamente 115V. Nas figuras 10 e 11, as tenses dreno-source dos interruptores S1 e S2, respectivamente, so apresentadas. Analisando-se os grficos possvel concluir que o maior nvel de estresse de tenso sobre os interruptores nesta condio de carga em torno do valor da fonte de alimentao cc utilizada para alimentar um nico nvel da topologia proposta, adicionado o valor das quedas de tenso nos diodos. Ainda que este valor possa atingir duas vezes o valor da fonte de alimentao, estes dados reafirmam a proposta deste trabalho, assegurando que os nveis de estresse de tenso sobre os interruptores estaro reduzidos, se comparados com os valores ocorridos nas topologias convencionais. Analisando-se os resultados de simulao para a condio de alimentao de uma carga no-linear possvel observar que, na Figura 12, ainda que a corrente de carga apresente grandes nveis de contedo harmnico ( > 83%), a tenso na carga, alimentada pelo inversor proposto, no apresenta distores significantes ( < 5%). Ainda, a partir da Figura 12, possvel assegurar que a tenso de sada se mantm em formato senoidal, fornecendo uma tenso rms de aproximadamente 115V. Nas Figuras 13 e 14, a tenso dreno-source sobre os interruptores S1 e S2, respectivamente, so apresentadas para a condio de carga no-linear. Analisando-se os grficos, possvel concluir que o maior nvel de estresse de tenso sobre um interruptor, para esta condio, cerca de duas vezes o valor da fonte de alimentao cc utilizada para alimentar um nico nvel da topologia proposta. Ainda que o nvel de estresse de tenso sobre os interruptores seja maior que aqueles aferidos na primeira condio de carga, estes nveis ainda so menores que aqueles encontrados em aplicaes tradicionais. Ainda, em ambas as situaes, o nvel de estresse de tenso est diretamente relacionado com os valores das fontes de alimentao cc, o que significa que possvel limitar e controlar estes valores limitando-se o valor das fontes de alimentao.

Figura 9. Corrente e Tenso na Carga.

Figura 12. Tenso e Corrente na Carga.

3132

XVIII Congresso Brasileiro de Automtica / 12 a 16-setembro-2010, Bonito-MS

6 Concluso Este artigo apresenta uma topologia de inversor multinvel aplicando-se clulas de comutao EIE que se caracteriza por trabalhar com imposio de tenso na carga atravs de uma estratgia de controle simples e eficiente. A topologia utilizada reduz os nveis de estresse de tenso sobre os interruptores e fornece uma tenso de sada com baixa distoro harmnica. Os resultados de simulao reafirmam que o conversor proposto opera adequadamente, tornando-se uma boa alternativa para aplicaes de potncia em alta tenso, suprindo cargas lineares e nolineares. Um prottipo foi desenvolvido e testado em laboratrio, apresentando resultados satisfatrios que validam a operao do conversor. Resultados experimentais obtidos atravs da construo do Inversor EIE de quatro nveis sero apresentados em trabalhos futuros. Agradecimentos Os autores gostariam de agradecer a CAPES, CNPQ e FAPEMIG pelo apoio financeiro a este projeto. Referncias Bibliogrficas
Batschauer, L., Heldwein, M. L., Mussa, S. A. e Perin, A. J. (2009). Hybrid Multilevel Converter Employing Half-Bridge Modules, Brazilian Power Electronics Conference, pp.369-376. Bissochi Jr., C. A., Vicenzi, F.R.S., Farias, V. J., Vieira Jr., J.B., Freitas, L. C. (2001). A New Familiy of EIE Converters, COBEP01. Freitas, L. C. G., Coelho, E. A. A., Vieira Jr., J. B., Farias, V. J. e Freitas, L. C. (2003). A New Proposal of Switched Power Oscillator Applied as a SelfOscillating Auxiliary Medium Open Loop Power Supply, IEEE PESC03, Vol. 2, pp. 600-605. Hu, B., Xu, G., Zhang, M., Kang, J. e Xia, L. (2009). Study on a Novel Clamped Topology of Multilevel Converters, Electric Machines and Drivers Conference IEMDC, pp. 379-384. Panagis, P., Stergiopoulos, F., Marabeas, P. e Manias S. (2008). Comparison of the Art Multilevel Inverters, PESC08, pp. 806-812. Rodrguez, J., Lai, J. S. e Peng, F. Z. (2002). Multilevel Inverters: A Survey of Topologies, Controls and Applications, IEEE Trans. Ind. Electronics, Vol. 49, no. 4, pp. 724-738. Sneineh, A. A., Wang, M. e Tian K. (2006). A New Topology of Capacitor-Clamp Cascade Multilevel Converters, Power Electronics and Motion Control Conference IPEMC CES/IEEE, Vol. 2, pp. 1-5. Su, G. J. (2004). Multilevel DC Link Inverter, IEEE/IAS Annual Meeting, Vol. 2, pp. 806-812. Waltrich, G., Barbi, I. (2009). Three-Phase Cascades Multilevel Inverter Using Power Cells with Two Inverter Legs in Series, IEEE Energy Conversion Congress and Exposition ECCE, pp. 3085-3092. Wang, W., Li, Y. e Zheng, Z. (2009). A new transformerless casacaded multilevel converter topology, IEEE Energy Conversion Congress and Exposition ECCE, pp. 3124-3129.

Figura 13. Tenso Dreno-Source (interruptores S1 e S3).

Figura 14. Tenso Dreno-Source (interruptores S2 e S4).

5.3 Resultados Experimentais Preliminares A fim de verificar experimentalmente a operao do conversor, um prottipo da topologia proposta foi desenvolvido em laboratrio. No presente momento foi construdo o primeiro mdulo do conversor, o que representa um inversor Buck EIE de um nico nvel. A seguir so apresentados os resultados experimentais deste prottipo sendo que a figura 15 apresenta a tenso de sada do conversor juntamente com o sinal de referncia e a figura 16 apresenta um zoom da tenso de dreno-source dos interruptores S1, S2, S3 e S4. Cabe ressaltar que no foram utilizados circuitos Snubber.

Figura 15. Tenso de Referncia e Tenso de Sada.

(a) (b) Figura 16. Tenso Dreno-Source (a) Interruptores S1 e S3 (b) Interruptores S2 e S4.

3133