Escolar Documentos
Profissional Documentos
Cultura Documentos
Projeto Fnix
BRAZIL IP
(rjacobi@cic.unb.br)
Projeto Fnix
Histrico de Alteraes
Data Verso Descrio ltimo RF ltimo RNF Autor
04/07/03
0.1.0
inicial
do
Jacobi
Lista de Aprovadores
Nome Funo
Guido Arajo
92297503.doc
Pg 3/6
Projeto Fnix
Contedo
92297503.doc
Pg 4/6
Projeto Fnix
1. Introduo
Mdulo IP que prov conectividade via interface USB (Universal Serial Bus) entre um SoC e um Host USB. O modulo dever ser compatvel com a verso 1.1, que permite conexes com velocidade de at 12 Mb/s.
2. Interfaces
A comunicao serial USB controlada por um host ao qual podem ser interligados at 127 dispositivos. Existe apenas um host por barramento. Os conectores so diferentes para dispositivos (downstream) e host (upstream). A especificao 2.0 introduz um terceiro conector downstream de dimenses mais reduzidas para serem utilizados em dispositivos mveis do tipo celular, pager, etc. Usualmente os chipsets USB so interfaceados com microcontroladores compatveis com MCS 51 Intel. A conexo fsica se realiza atravs de um cabo com 4 fios: D+, D-, VCC e GND. Os dados so enviados atravs das linhas D+ e D- utilizando a codificao NRZI.
3. Configurao
O USB 1.1 define duas velocidades de transmisso:
A verso 2.0 introduz ainda a High Speed, de 480 Mbits/s. A determinao da velocidade de transmisso se d atravs da conexo de resistor de pull-up externo na linha D+, para trabalhar em Full Speed ou na linha D- para trabalhar em Low Speed.
4. Caractersticas Funcionais
Um core da interface USB ir trabalha com um relgio de 48 Mhz. Este pode ser fornecido diretamente ou pode ser gerado internamente atravs de PLL, tomando por base uma frequncia de 24 Mhz. A transmisso em si ocorre a 12 Mhz para Full Speed com uma tolerncia de apenas 0,25%. Neste projeto propomos desenvolver um coore que implemente o control em hardware das funes bsicas das camadas inferiores do protocolo, tais como:
reconhecimento / gerao de frames converso srie/paralela bit-stuffing/unstuffing verificao/gerao de CRC verificao/gerao de PID (Packet ID)
92297503.doc Pg 5/6
Projeto Fnix
interface com microcontrolador MCS 51 (OCP) gerenciamento das FIFOs (USB endpoints) interface com transceiver para acionamento das linhas USB.
O processamento dos comandos USB ser feito por software em microcontrolador da famlia MCS 51. Uma vez que este mdulo est sendo desenvolvido pela UFPE, a interface entre o controlador USB e o MCS 51 dever ser via OCP, integrada no controlador. A grosso modo, um controlador USB divide-se em 4 blocos: Interface com microcontrolador Gerenciamento das fifos Serial Interface Engine (SIE) Transceiver
Destes, o transceiver um circuito analgico e no pode ser prototipado em FPGA. Assim, a nvel de prototipao, a idia seguir as especificaes do consrcio USB relativas a SIE de forma a interface-la a transceivers comerciais, tipo PDIUSBP da Philips, provavelmente o mais utilizado pelos desenvolvedores de interfaces USB. Numa implementao em silcio, seria possvel objetivar a integrao do transceiver no SoC. Neste caso, as restries eltricas deste devem ser incorporadas no projeto.
92297503.doc
Pg 6/6