PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica

Eletrnica Digital
Cap. II
por F.C.C. De Castro
1
Captulo II
lgebra Booleana e Minimizao Lgica
1 Introduo
Vimos no Captulo I que a unidade bsica construtiva de um sistema digital a
Porta Lgica e que Funes Lgicas com diversas variveis de entrada
podem ser obtidas mediante a interligao de portas lgicas bsicas. Alis, a
prpria porta lgica bsica (NAND, NOR, XOR, etc...) executa uma funo
lgica elementar.
Vimos tambm no final do Captulo I que para facilitar o tratamento analtico
das diversas funes lgicas possveis de serem implementadas atravs da
interligao entre portas, utiliza-se a representao da funo lgica atravs
de Equaes Booleanas, conforme mostra a Tabela I a seguir:
Funo Lgica
Bsica
Smbolo Grfico da Porta Equao Booleana
AND B A Y =
OR B A Y + =
XOR B A Y =
NOT
A Y =
NAND
B A Y =
NOR
B A Y + =
XNOR
B A Y =
Tabela 1: Equaes Booleanas bsicas correspondentes s Funes Lgicas
Bsicas.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
2
Este captulo descreve o mtodo algbrico para anlise e projeto de circuitos
digitais que utilizam portas lgicas. As operaes algbricas elementares do
mtodo algbrico Booleano consiste nas Equaes Booleanas mostradas na
Tabela I.
Veremos que:
No importando o nmero de variveis de entrada, a quantidade e os tipos
de portas lgicas interligadas necessrias para que se obtenha uma funo
lgica desejada na sada Y ,
No importando o nmero de variveis de entrada da tabela verdade que
descreve uma funo lgica
( ) ! , , B A f Y =
Sempre poderemos escrever uma equao algbrica Booleana que
poder ser simplificada e/ou otimizada atravs do uso dos Teoremas e
Postulados Booleanos.
2 Teoremas e Postulados Booleanos
A lgebra Booleana possui as mesmas propriedades da lgebra Linear
ordinria, se considerarmos:
a operao lgica bsica B A AND como a multiplicao B A (ou AB )
a operao B A OR como a soma B A+
Propriedade Comutativa:
BA AB =
A B B A + = +
Propriedade Associativa:
( ) ( )C AB BC A =
( ) ( ) C B A C B A + + = + +
Propriedade Distributiva:
( ) AC AB C B A + = +
Tabela 2: Propriedades da lgebra Booleana.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
3
P1
0 se 1 = A A
P6
0 0 0 = +
P2
1 se 0 = A A
P7
0 0 1 =
P3
0 0 0 =
P8
1 1 0 = +
P4
1 1 1 = +
P9
1 0 =
P5
1 1 1 =
P10
0 1 =
Tabela 3: Postulados da lgebra Booleana.
T1
A A = + 0
T8
( ) A A =
T2
A A = 1
T9
1 = + A A
T3
1 1 = + A
T10
0 = A A
T4
0 0 = A
T11
! ! = + + + C B A C B A
(Teorema I de Morgan)
T5
A A A = +
T12
! ! + + + = C B A C B A
(Teorema II de Morgan)
T6
A A A =
T13
( ) ( ) A B A AB A B A A = + = + = + 1
T7
( ) A A =
T14
( ) A B A A AB A = + = +
Tabela 4: Teoremas da lgebra Booleana.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
4
Exemplo 1:
Determinar a expresso (equao) Booleana que representa a Tabela Verdade
abaixo. Simplifique e otimize a expresso utilizando os resultados das Tabelas
2, 3 e 4. Desenhe a interligao de portas bsicas que implementa esta Tabela
Verdade.
A B C Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
Tabela 5: Tabela verdade de uma funo lgica hipottica de 3 variveis.
Soluo:
C AB BC A C B A Y + + =
( ) C A C A B C B A Y + + =
Mas a funo lgica XOR com duas variveis A e C tem a seguinte Tabela
Verdade/Expresso Booleana:
A C
C A C A C A Y + = =
0 0 0
0 1 1
1 0 1
1 1 0
Logo,
( ) C A B C B A Y + =
Utilizando o T11 da Tabela 4 obtemos a seguinte Expresso Booleana
simplificada:
( ) ( ) C A B C B A Y + + =
Que resulta no seguinte circuito lgico:
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
5
Figura 1: Interligao de portas bsicas que implementa a Tabela Verdade da
Tabela 5.
3 Mapas de Karnaugh
Um Mapa de Karnaugh (Mapa K) a representao das linhas de uma
Tabela Verdade em forma de quadrculos adjacentes.
Dois quadrculos adjacentes verticalmente ou horizontalmente em um
mapa K correspondem duas linhas da Tabela Verdade tal que apenas uma
varivel tenha seu valor lgico alterado de um quadrculo para o outro. Isto
permite que a Propriedade Distributiva da Tabela 2 em conjunto com o teorema
T9 da Tabela 4 leve eliminao de uma varivel.
A simplificao lgica obtida com um Mapa K segue os seguintes
princpios:
(I) Seleciona-se uma combinao de quadrculos tal que inclua todos os
quadrculos pelo menos uma vez, sendo o nmero de quadrculos
selecionados uma potncia inteira de 2. Ou seja, um quadrculo pode
aparecer em mais de uma combinao.
(II) As combinaes devem ser selecionadas objetivando incluir o maior
nmero de quadrculos por combinao, utilizando para tanto o menor
nmero possvel de combinaes.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
6
Exemplo 2:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C
Y
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Soluo:
Figura 2
AB C B A Y + + =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
7
Exemplo 3:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C D
Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
Soluo:
Figura 3
C B D BC A Y + + =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
8
Exemplo 4:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C D
Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0
Soluo:
Figura 4
C B Y =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
9
Exemplo 5:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C D
Y
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Soluo:
Figura 5
D B Y =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
10
Exemplo 6:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C D
Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Soluo:
Figura 6
B A Y =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
11
Exemplo 7:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C D
Y
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Soluo:
Figura 7
D B Y =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
12
Exemplo 8:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C D
Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0
Soluo:
Figura 8
C Y =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
13
Exemplo 9:
Simplifique a Expresso Booleana resultante da Tabela Verdade abaixo.
A B
C D
Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Soluo:
Figura 9
B Y =
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
14
3.1 Mtodo de uso dos Mapas de Karnaugh
Para efeito de sistematizar o uso de um Mapa K na minimizao lgica,
sugere-se adotar o seguinte procedimento:
(I) Assinalar inicialmente apenas os quadrculos que no podem ser
combinados com nenhum outro.
(II) Identificar os quadrculos que podem ser combinados com um nico
outro quadrculo somente de uma maneira. Assinalar estas
combinaes de dois quadrculos por combinao. Quadrculos que
podem ser combinados em grupos de dois de mais de uma maneira
so deixados temporariamente de lado.
(III) Identificar quadrculos que podem ser combinados com trs outros
quadrculos somente de uma maneira. Assinalar estas combinaes
de quatro quadrculos por combinao. Quadrculos que podem ser
combinados em grupos de quatro de mais de uma maneira so
deixados temporariamente de lado.
(IV) Identificar quadrculos que podem ser combinados com sete outros
quadrculos somente de uma maneira. Assinalar estas combinaes
de oito quadrculos por combinao. Quadrculos que podem ser
combinados em grupos de oito de mais de uma maneira so
deixados temporariamente de lado.
(V) Repetir o processo para grupos de 16,32, etc...
(VI) Se, uma vez encerrado o processo acima, ainda restarem quadrculos
no includos em agrupamentos, estes quadrculos podem ser
combinados uns com os outros ou com quadrculos j includos em
outros agrupamentos (se houver adjacncia e o agrupamento
resultante contiver uma potncia inteira de 2).
(VII) importante relembrar que o objetivo obter o menor nmero de
agrupamentos possvel, cada agrupamento contendo o maior
nmero possvel de quadrculas que resulte em uma potncia
inteira de 2.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
15
As Figuras 10, 11, 12 e 13 mostram a aplicao do mtodo em um
exemplo especfico:
Figura 10: Mapa de Karnaugh para a funo lgica descrita por
D C B A D ABC ABCD D C AB D BC A BCD A D C B A D C B A CD B A D C B A Y + + + + + + + + + =
Etapa (I) do mtodo para sistematizao do uso de mapas K.
Figura 11: Mapa de Karnaugh para a funo lgica descrita por
D C B A D ABC ABCD D C AB D BC A BCD A D C B A D C B A CD B A D C B A Y + + + + + + + + + =
Etapa (II) do mtodo para sistematizao do uso de mapas K.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
16
Figura 12: Mapa de Karnaugh para a funo lgica descrita por
D C B A D ABC ABCD D C AB D BC A BCD A D C B A D C B A CD B A D C B A Y + + + + + + + + + =
Etapa (III) do mtodo para sistematizao do uso de mapas K.
Figura 13: Mapa de Karnaugh para a funo lgica descrita por
D C B A D ABC ABCD D C AB D BC A BCD A D C B A D C B A CD B A D C B A Y + + + + + + + + + =
Mapa K completo. A funo lgica minimizada resulta em
BC D B B A CD A D C A D C B A Y + + + + + = .
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
17
3.2 Mapas de Karnaugh para 5 Variveis
Suponhamos que queiramos minimizar a funo lgica
( ) E D C B A Y , , , , f 1 =
definida por:
E D C AB E D C AB E ABCD E CD B A CDE B A
E D C B A E D C B A E D C B A E D C B A E D C B A E BCD A
E D BC A E D BC A E CD B A CDE B A E D C B A E D C B A Y
+ + + +
+ + + + + +
+ + + + + + = 1
O Mapa K para
( ) E D C B A Y , , , , f 1 =
:
Figura 14: Mapa de Karnaugh para a funo lgica
( ) E D C B A Y , , , , f 1 =
.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
18
Figura 15: Adjacncias entre quadrculos no Mapa de Karnaugh para a funo
lgica
( ) E D C B A Y , , , , f 1=
dada, caracterizadas sob um ponto de vista
tridimensional. O termo resultante para o agrupamento amarelo E D , para o
agrupamento laranja CE B , para o agrupamento magenta D B A , e para o
agrupamento cinza (superposto ao magenta para 0 = A ) E D C B . Portanto,
a funo lgica minimizada resulta em E D C B D B A CE B E D Y + + + = 1 .
Suponhamos agora que queiramos minimizar a funo lgica
( ) E D C B A Y , , , , f 2 =
definida por:
CDE B A ABCDE E D ABC E D C B A E D C B A BCDE A
E D BC A E D C B A E D C B A E D BC A E D C B A E D C B A Y
+ + + + +
+ + + + + + = 2
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
19
Figura 16: Adjacncias entre quadrculos no Mapa de Karnaugh para a funo
lgica
( ) E D C B A Y , , , , f 2 =
dada, caracterizadas sob um ponto de vista
bidimensional. A funo lgica minimizada resulta em
D C B BCE E D A ACDE Y + + + = 2 .
3.3 Mapas de Karnaugh para 6 Variveis
Suponhamos que queiramos minimizar a funo lgica
( ) F E D C B A Y , , , , , f 3 =
definida por:
F E ABCD DEF C AB
F E D C AB F E D C B A F E BCD A F E D C B A F E D C B A Y
+
+ + + + + = 3
.
O Mapa K para
( ) F E D C B A Y , , , , , f 3 =
:
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
20
Figura 17: Adjacncias entre quadrculos no Mapa de Karnaugh para a funo
lgica
( ) F E D C B A Y , , , , , f 3 =
dada, caracterizadas sob um ponto de vista
bidimensional. A funo lgica minimizada resulta em
DF C AB F E BD F E D C Y + + = 3 .
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
21
4 Funes Incompletamente Especificadas (dont care condition)
Vamos supor que um determinado processo industrial a ser controlado por
um circuito lgico tenha uma varivel Y representada por:
A B C D Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 X
1 0 0 0 1
1 0 0 1 1
1 0 1 0 X
1 0 1 1 X
1 1 0 0 0
1 1 0 1 0
1 1 1 0 X
1 1 1 1 X
Tabela 6: Tabela verdade de
( ) D C B A Y , , , f =
.
O valor X atribudo sada Y em determinadas linhas da Tabela
Verdade significa que, para os especficos valores lgicos das variveis
A, B , C e D nestas linhas, o valor lgico da sada Y irrelevante para o
processo controlado (dont care).
O mapa K resultante
Figura 17: Mapa K para a Tabela 6.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
22
Mas, uma vez que os quadrculos contendo X representam situaes
irrelevantes ao processo industrial, podemos atribuir a cada X um valor lgico
conveniente no contexto de minimizao lgica de forma a nos permitir agrupar
o maior nmero possvel de quadrculos gerando o menor nmero possvel de
agrupamentos:
Figura 18: Mapa K para a Tabela 6 com os valores lgicos dos Xs atribudos
objetivando a minimizao da funo lgica resultante. A funo lgica
minimizada resulta em B A B A B A Y = + = .
5 Distncia de Hamming
As linhas de uma Tabela Verdade formam Palavras Binrias formadas por
tantos bits (bit: binary unit) quantos sejam o nmero de variveis da funo
lgica descrita pela tabela. Por exemplo, as linhas nas 4 primeiras colunas da
Tabela 6 formam palavras binrias de 4 bits.
Em muitas situaes prticas de controle digital de processos industriais tais
palavras binrias constituem Instrues de Comando que devem ser
enviadas por longas distncias atravs de um Canal de Transmisso (cabo
coaxial, fibra tica, etc...) antes de chegarem ao destino onde a instruo
desencadear uma ao especfica no processo controlado. A Tabela 7 mostra
um possvel exemplo com 4 instrues de comando cada uma delas definida
por uma palavra binria de 5 bits:
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
23
Palavra-Cdigo binria (Instruo de
Comando) enviada remotamente
Ao efetuada no Ponto de Destino
[ ] 0 0 0 0 0
Abre comporta da represa
[ ] 1 1 0 1 0
Fecha comporta da represa
[ ] 1 0 1 0 1
Liga motor da bomba de dreno
[ ] 0 1 1 1 1
Desliga motor da bomba de dreno
Tabela 7: Exemplo de processo remotamente controlado. O conjunto de
instrues de comando formado por 4 instrues cada uma delas definida por
uma palavra binria de 5 bits.
Sempre que palavras binrias so enviadas atravs de um Canal de
Transmisso estas ficam sujeitas a algum tipo de Interferncia (rudo aleatrio,
interferncia de outras fontes de energia, interferncia intersimblica, etc...).
Portanto, devido interferncia sofrida no canal de transmisso, as
Instrues de Comando de um processo remotamente controlado podem
chegar ao ponto de destino com alguns de seus bits tendo seu valor lgico
invertido. Isto constitui um Erro de Transmisso que deve ser corrigido.
Uma tcnica de correo de erros de transmisso a denominada FEC
(Forward Error Correction). Em palavras simples, quando uma palavra binria
chega ao seu destino ela comparada com uma tabela contendo todas as
possveis Instrues de Comando de um processo, denominada Tabela de
Decodificao.
A comparao efetuada com base na Distncia de Hamming entre a
palavra binria recebida e aquelas contidas na Tabela de Decodificao. A
Distncia de Hamming entre duas palavras binrias a contagem dos bits
com valores lgicos complementares em posies correspondentes nas duas
palavras.
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
24
Por exemplo, suponhamos que para o processo remotamente controlado da
Tabela 7, seja enviada em determinado instante a instruo
[ ] 1 1 0 1 0
(fecha comporta da represa) e que, por ao de interferncia no canal de
transmisso, seja recebido no ponto de destino a palavra binria errada
[ ] 1 0 0 1 0
( erro no segundo bit da direita para a esquerda).
O decodificador FEC no ponto de destino calcula as Distncias de
Hamming entre a palavra recebida e todas as possveis instrues vlidas
(Tabela de Decodificao):
Palavra-Cdigo binria (Instruo de
Comando) enviada remotamente
Distncia de Hamming da
Palavra-Cdigo recebida
[ ] 1 0 0 1 0
:
[ ] 0 0 0 0 0
2
[ ] 1 1 0 1 0
1
[ ] 1 0 1 0 1
3
[ ] 0 1 1 1 1
4
Tabela 8: Distncias de Hamming entre a palavra [ ] 1 0 0 1 0
e todas as
possveis instrues vlidas (Tabela de Decodificao).
A seguir, o decodificador FEC no ponto de destino faz a seguinte
inferncia: A instruo originalmente transmitida aquela que resulta na menor
Distncia de Hamming da palavra recebida sob erro (instruo que mais
parecida com a palavra recebida).
Portanto, da Tabela 8, o decodicador FEC infere que a instruo
originalmente transmitida foi
[ ] 1 1 0 1 0
(menor Distncia de Hamming
entre as 4 obtidas). Note que o decodificador efetuou uma inferncia correta,
porque a palavra originalmente transmitida efetivamente a palavra inferida.
Observe que se tivesse sido recebida uma palavra binria com mais de
um bit em erro, o decodificador FEC deste exemplo no teria capacidade de
corrigir os erros mltiplos. Portanto, surge a questo: Qual o fator que
determina a capacidade de um decodificador FEC corrigir erros mltiplos ?
PUCRS Faculdade de Engenharia Eltrica Departamento de Engenharia Eltrica
Eletrnica Digital
Cap. II
por F.C.C. De Castro
25
O fator que rege a Capacidade de Correo de Erro de um decodificador
FEC a Distncia de Hamming entre as palavras binrias do conjunto de
instrues.
Quanto maior for a Mnima Distncia de Hamming obtida entre todas
as palavras binrias do conjunto de instrues, maior ser a capacidade
de correo do decodificador FEC. Demonstra-se que o nmero de erros
simultneos t que um decodificador FEC capaz de corrigir dado por

2
1
=
min
d
t
(1)
onde
min
d representa a Mnima Distncia de Hamming obtida entre todas as
palavras binrias do conjunto de instrues e

o operador que resulta no

menor inteiro mais prximo do argumento.
No exemplo da Tabela 7,
3 =
min
d resultando 1 = t , o que significa que o
decodificador FEC consegue corrigir no mximo um bit recebido em erro. Para
aumentar a capacidade de correo teramos que utilizar instrues
representadas por palavras binrias com um nmero maior do que 5 bits, de
modo a aumentar a Mnima Distncia de Hamming entre elas.