Aulas Pratica Eletronica ANALOGICA

CENEL Colegiado Acadmico de Eng.
Eltrica
AULAS PRTICAS
ELETRNICA
ANALGICA
(Laboratrio de Eletrnica Analgica - ELET0031)
Prof. ISNALDO COLHO, DSc.

isnaldo.coelho@univasf.edu.br
2012
1
NORMAS PARA APRESENTAO DE RELATRIOS

Os relatrios devero seguir as normas de formao apresentadas nas
disciplinas de Comunicao e Expresso e Metodologia da Pesquisa,
devendo conter minimamente: 1) uma seo de introduo terica, onde
deve ser apresentada uma breve fundamentao terica dos ensaios
experimentais propostos, sempre enfatizando quais aspectos tericos sero
verificados na prtica. interessante incluir aplicaes dos conceitos
explorados em implementaes de sistemas de interesse tecnolgico e,
quando necessrio, tambm frmulas e esboos grficos; 2) uma seo de
procedimentos, com a seqncia das montagens experimentais realizadas e
testadas com o emprego dos instrumentos de medio, bem como ajustes e
improvisos; 3) uma seo de resultados, expondo de forma sistemtica e
organizada cronologicamente as medies de grandezas eltricas
relacionadas avaliao de requisitos de qualidade e de parmetros de
performance do sistema/projeto. Sempre comparar com os valores tericos
esperados; e, finalmente, 4) uma seo de concluses, com discusses
sobre os resultados relatados anteriormente, e hipteses justificativas para
eventuais discrepncias entre teoria e prtica. interessante comentar sobre
a contribuio da experincia para a sua formao.
AVALIAO DOS RELATRIOS

Nos relatrios observar os seguintes pontos indicados:
( ) Colocar Introduo Terica
( ) Na Introduo Terica focalizar o assunto da prtica
( ) Na Introduo Terica apresentar as equaes utilizadas
( ) Colocar desenho dos circuitos ensaiados
( ) Melhorar os desenhos dos circuitos
( ) Colocar equaes utilizadas
( ) Colocar lista de materiais
( ) Descrever o procedimento prtico executado
( ) Colocar tabelas com resultados medidos
( ) Colocar formas de ondas observadas/medidas
( ) Colocar grfico_____________________
( ) Arrumar os eixos na escala
(no Excel usar Disperso XY, no usar grfico Colunas ou Linha)
( ) No grfico a curva terica
( ) No grfico os pontos so medidos
( ) Cuidar com as unidades (A , V , Hz , , s , F , H , dB, _________ )
( ) Cuidar com os prefixos ( p , n , , m , k , M , G , ___________ )
( ) Colocar Concluso
( ) Melhorar a Concluso
( ) Comentar as diferenas entre valores tericos e prticos
( ) Comentar sobre o que foi (ou no foi) observado na prtica
( ) Comentar sobre o que foi aprendido na prtica
( ) _______________________________________
2
UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

CENEL - Colegiado Acadmico de Engenharia Eltrica
Laboratrio de Eletrnica Analgica - 1 semestre 2012.
Professor: ISNALDO COLHO, DSc.
Experincia 1
DIODOS CARACTERSTICAS ELTRICAS
Esta experincia tem como objetivos: verificar o comportamento I-V dos diodos
(retificador, Zener e LED), compreender o procedimento para anlise de circuitos contendo
diodos e introduzir aspectos relativos ao projeto de fontes de alimentao cc.
Reviso Bibliogrfica:
1) Junes p-n;
2) circuitos com diodos;
3) equivalentes de Thvenin e de Norton.
Alguns conceitos teis:
Equao de Shockley. Tambm conhecida como equao do diodo, deriva
dos processos de difuso de portadores atravs da interface entre os materiais no
interior dos diodos (junes p-n e metal-semicondutor). Modela o comportamento
no-linear da curva caracterstica I-V, sendo utilizada em projetos para determinao
do ponto de operao do dispositivo nas aplicaes em circuitos eltricos.
Tenso de limiar (Von). Tambm referida como tenso de joelho
corresponde tenso de polarizao direta a partir da qual o dispositivo comea a
conduzir corrente aprecivel do nodo ao ctodo.
Tenso de ruptura (break-down). Tambm referida como tenso de Zener
corresponde tenso de polarizao reversa para a qual o dispositivo rapidamente
passa a conduzir elevados nveis de corrente no sentido reverso, ou seja, do ctodo
para o nodo.
Fator de Idealidade. Parmetro n da Equao de Shockley que ajusta o
comportamento real do diodo. Valores tpicos situam-se na faixa 1<n<2 enquanto
valores adequados para bons dispositivos esto prximos da unidade.
Corrente de Saturao Reversa. Parmetro I0 da Equao de Shockley,
corresponde ao nvel de corrente que se estabelece quando da polarizao reversa do
diodo, em nveis de potencial aplicado aos eletrodos de mdulo inferior tenso de
ruptura (break-down).
Reta de Carga. Equao da reta que relaciona a corrente I que atravessa o
diodo diferena de potencial V aplicada aos seus eletrodos (terminais), e que
definida pelo circuito externo de polarizao do dispositivo.
Ponto de Operao. Tambm chamado de ponto

ponto quiescente
quiescente ou ponto Q,
o ponto de interseco no plano I-V entre a curva caracterstica do diodo e a reta de
carga do circuito de polarizao. Pode ser obtido graficamente,, via plotagem das
curvas e verificao direta do ponto de interseco, ou analiticamente,
analiticamente atravs da
soluo do sistema de duas equaes a duas
d
incgnitas (sistema determinado,
determinado porm
no-linear).
No laboratrio utilizaremos diodos retificadores, diodos Zeners e diodos
emissores de luz (LEDs)
(LED ) para verificao experimental das caractersticas eltricas I-V
respectivas.
PR-RELATRIO
Exerccio 1. Caractersticas Eltricas dos Diodos
Pesquise em fontes confiveis (listar referncias) informaes sobre as caractersticas
I-V de diodos retificadores, diodos Zeners
Zener e LEDs,, bem como suas aplicaes tpicas em
circuitos eletrnicos, para subsidiar a seo de introduo terica do relatrio parcial referente
a esta atividade prtica.
Exerccio 2. Montagem Experimental para Caracterizao I-V
Analise o circuito proposto (Fig.1 abaixo), em termos de seus equivalentes de Thvenin
e de Norton, para obteno das caractersticas I-V dos diodos. Quais seriam (teoricamente) as
tenses mxima e mnima na derivao do potencimetro
po
na ausncia do dispositivo sob teste
(DUT) ? Que papel desempenham as resistncias fixas de 220 ?
Fig. 1 Caracterizao I-V utilizando um ampermetro e um voltmetro.
Exerccio 3. Anlise do comportamento I-V

a) Seria possvel estimar a corrente reversa de saturao (I0) do diodo retificador a partir dos
pontos da sua curva I-V obtidos com as tenses negativas ?
b) Defina um critrio para estabelecer a tenso de limiar da conduo direta (Von).
c) Considerando apenas os pontos de polarizao acima do limiar,
limiar, na polarizao direta, seria
possvel estimar a corrente reversa I0 ? E o fator de idealidade n ? Explique.
d) Quais so os valores esperados para os
o limiares de conduo direta: de um diodo
di
retificador
de Silcio; de um diodo Zener;
Zener e de um LED ? E para os fatores de idealidade ?
Exerccio 4. Anlise de regime
egime cc
Expresse a reta de carga e determine o ponto Q do circuito da Fig. 1,
1 assumindo o
diodo retificador operando no limite mximo de polarizao direta (assuma: n = 1,5;
1,5 I0 = 1 pA).
4
LABORATRIO
Atividade 1. Equivalentes de Norton e de Thvenin
Execute a montagem do divisor de tenses da Fig. 1 sem DUT, e.g., mantendo a
derivao central do potencimetro em circuito-aberto, sem desconectar o voltmetro. Anote:
a) o valor mnimo e o mximo da tenso, medidos no terminal central do potencimetro;
b) o que foi observado, i. , se foi ou no possvel controlar a excurso do nvel de tenso com
preciso (digamos com avanos de ~100 mV) entre o valor mnimo e o valor mximo.
Atividade 2 . Levantamento das Curvas I-V
a) Conecte o diodo retificador (ref. 1N4148) ao terminal central do potencimetro, da forma
ilustrada na Fig. 1. Iniciando pela tenso mnima (e.g, mais negativa), excursione
progressivamente o nvel de tenso na derivao central do potencimetro, de forma a
obter um ponto experimental da curva I-V a intervalos regulares de tenso de ~50 mV.
Registre se agora possvel controlar a excurso com preciso durante todo o intervalo.
b) Repita o procedimento do item anterior com o LED vermelho. Registre o nvel de tenso
para o qual se inicia a eletroluminescncia do LED. Observe se os limiares de conduo
direta e de eletroluminescncia coincidem.
c) Repita o procedimento do item (a) com o diodo Zener (ateno: iniciar a excurso a
partir do nvel zero de tenso, seguindo progressivamente para os nveis positivos, at
alcanar a tenso mxima; retornar novamente ao nvel zero de tenso, agora seguindo
regressivamente para os nveis negativos, at alcanar a tenso mnima). Registre o que
foi observado nas duas excurses (progressiva e regressiva, a partir do nvel zero).
Atividade 3 Caracterizao dinmica
Proponha uma montagem para visualizao direta, de forma dinmica, das
caractersticas I-V dos diodos, utilizando o gerador de sinais e o osciloscpio da bancada.
(sugesto: Utilize a forma de onda dente de serra como fonte de tenso num circuito de
polarizao onde o resistor (colocado em srie com o DUT) possa fornecer a leitura da
corrente instantnea, atravs da leitura da tenso nos seus terminais. Com o osciloscpio no
modo dual visualiza as formas de onda da tenso no CANAL 1 e da corrente no CANAL 2).
RELATRIO
Prepare o relatrio a partir dos dados colhidos. O relatrio deve conter:
1. As anotaes solicitadas nas atividades da parte prtica
2. O pr-relatrio expandido da equipe.
3. As respostas para as questes abaixo.
1) (1,5 pontos) Equivalentes de Norton e de Thvenin (Atividade 1)
a) (0,5) Quais foram as tenses mxima e mnima observadas no terminal central do
potencimetro na ausncia de carga ? Compare com as previses tericas.
b) (0,25) Pra que servem as resistncias fixas de 220 ?
c) (0,25) Por que mais difcil controlar a tenso entre os terminais dos diodos para
nveis de polarizao aplicados acima dos limiares de conduo direta ?
d) (0,25) Por que o nvel de tenso mximo no mais foi alcanado na derivao central
do potencimetro quando um diodo estava conectado ?
e) (0,25) Por que tambm foi difcil controlar a tenso reversa aplicada ao diodo Zener a
partir de certo nvel de tenso ? Que nome se d a esse nvel de tenso ?
2) (2,5 pontos) Levantamento das curvas I-V (Atividade 2)
Voc deve ter verificado que os limiares de conduo direta para os diodos retificador
e Zener so prximos, enquanto que o limiar de conduo direta para o LED bem superior.
a) (0,25) Que critrio foi utilizado para definir os limiares de conduo dos diodos ?
b) (0,25) Quais foram os valores estimados para os limiares de conduo direta nos trs
diodos e para o limiar de conduo reversa para o diodo Zener ?
c) (0,5) Qual a explicao para as semelhanas e discrepncias observadas ?
d) (0,5) Por que o limiar de conduo direta coincide com o limiar de emisso de luz no
LED ? Qual a origem fsica da luz emitida por esse dispositivo ?
e) (0,5) O diodo Zener se destaca dos demais por possuir um limiar de conduo reversa
num nvel negativo de tenso relativamente prximo. A origem fsica desse limiar de
conduo reversa a mesma dos limiares de conduo direta ? Explique.
f) (0,5) O limiar de conduo reversa uma caracterstica exclusiva dos diodos Zener ?
3) (2,0 pontos) Equao de Shockley (relativo Atividade 2)
a) (0,5) Foi possvel observar experimentalmente o valor da corrente reversa de
saturao (I0) na regio de polarizao reversa ?
b) (0,5) Como proceder para estimar a corrente reversa de saturao (I0) e o fator de
idealidade (n) a partir dos pontos experimentais ?
c) (0,5) razovel admitir que as caractersticas I-V experimentais so bem ajustadas pela
Equao de Shockley ? Os fatores de idealidade (n) estimados para os trs diodos
caracterizados esto prximos ? E as correntes reversas de saturao (I0) ?
d) (0,5) Como proceder para estimar as resistncias dinmicas (rd) a partir dos pontos
experimentais obtidos na regio acima dos limiares de conduo ?
4) (2,0 pontos) Anlise dos Dados Experimentais
a) (0,5) Lance os pontos experimentais obtidos num Editor de Grficos (sugesto: Origin
ou Excel) e trace as curvas I-V para os trs diodos caracterizados. Identifique os nveis
de limiar de conduo direta de acordo com o critrio estabelecido anteriormente.
b) (0,5) Estime os parmetros da Equao de Shockley (n e I0), a partir dos pontos acima
do limiar de conduo direta das curvas experimentais, para os trs diodos analisados.
Qual o valor da tenso de Zener ? Por que o n do LED maior ?
c) (0,5) Edite a Equao de Shockley com os parmetros estimados num Editor de
Equaes (sugesto: MathCAD ou MatLAB) e trace as curvas I-V tericas para os trs
6
d)
diodos caracterizados, apenas nas regies de polarizao direta). Compare com as

curvas experimentais obtidas no item (a).
(0,5) A partir das curvas tericas obtidas no item (b), estime os valore das resistncias
dinmicas dos dispositivos acima do limiar de conduo. Apenas para o Zener, estime a
resistncia dinmica na regio de operao reversa (regio de ruptura).
5) (1,0 ponto ) Reta de carga e ponto quiescente

Explique como se processa o levantamento dos pontos das curvas I-V dos diodos em
termos do comportamento da reta de carga e do seu ponto de interseo com a equao do
diodo sob teste.
6) (1,0 pontos) Caracterizao dinmica (Atividade 3)
Caso tenha desenvolvido a Atividade 3, ilustre e explique sua montagem.
OBSERVAO: Na confeco de seu relatrio verifique as Normas para Apresentao de
Relatrios, atentando para o check-list na pgina inicial dessa apostila.

Experincia 2
DIODOS APLICAES
Esta experincia tem como objetivos: verificar a dinmica de funcionamento dos
dispositivos (diodos retificador, Zener e LED) em um sistema de interesse prtico,
compreender as restries impostas na etapa de projeto pelas suas limitaes fsicas, e
abordar aspectos relativos ao dimensionamento dos componentes para atendimento a
especificaes de qualidade.
1) Circuitos retificadores de meia-onda e de onda-completa;
2) Redes RC;
3) Regulao de tenso.
Linearizao por partes. Aproximao til na aplicao de dispositivos que
possuem caractersticas eltricas intrinsecamente no-lineares, para simplificao da
anlise e projeto de circuitos prticos. Consiste na substituio de trechos da curva
caracterstica eltrica por segmentos de reta, permitindo que o dispositivo seja
substitudo por modelos equivalentes lineares na anlise dos circuitos, desde que sua
operao seja restrita regio linear.
Caracterstica de Transferncia. Curva no plano sada vs. entrada que define a
forma dos sinais de sada em funo do tempo, que resultam da aplicao de formas
de onda conhecida na entrada do circuito.
Corrente direta mxima do diodo (IDmx). Corrente cc mxima que um diodo
pode conduzir sem prejuzo de sua estrutura fsica interna. Corresponde condio de
mxima potncia que o dispositivo consegue dissipar em condies normais de
operao e em regime de polarizao direta.
PIV (Peak Inverse Voltage). Mxima tenso reversa aplicada a um diodo
numa montagem especfica, sem que este alcance a condio de ruptura (breakdown) da juno. Tipicamente, se a tenso de ruptura do dispositivo for conhecida,
digamos VZ, deve-se garantir que VPIV < (2/3)VZ.
No laboratrio utilizaremos diodos retificadores, diodos Zener e diodos
emissores de luz (LED) para verificao experimental da operao em regime dinmico
num sistema de interesse prtico: uma fonte cc de + 5 V.
PR-RELATRIO
Exerccio 1. Linearizao por Partes
Pesquise em fontes confiveis (listar referncias) informaes sobre os modelos
eletrnicos equivalentes correspondentes linearizao por partes das caractersticas I-V de
diodos retificadores, diodos Zener e LEDs, bem como suas aplicaes tpicas em circuitos
eletrnicos, para subsidiar a seo de introduo terica do relatrio parcial referente a esta
atividade prtica.
Exerccio 2. Montagem Experimental de um Retificador de Meia-Onda
Analise o circuito proposto (Fig.1 abaixo) para retificao do sinal ac da fonte do Kit
Scientech ST 2613 (5 Vrms, 60 Hz). Qual a expresso para a VPIV desta montagem ? Ilustre as
formas de onda de entrada e de sada considerando o modelo linearizado para o diodo
retificador (a partir da anlise dos dados da Experincia 1 da ltima aula).
Fig. 1 Montagem para retificao de meia-onda.
Exerccio 3. Montagem Experimental de Retificadores de Onda-Completa

Analise os circuitos propostos (Fig.2 a-b) para retificao do sinal ac da fonte do Kit
Scientech ST 2613 (5 Vrms, 60 Hz). Quais as expresses para a VPIV destas montagens ? Ilustre as
formas de onda de entrada e de sada considerando o modelo linearizado para o diodo
retificador (a partir da anlise dos dados da Experincia 1 da ltima aula).
1
V1
D1
1N4148
D4
1N4148
R1
1k
5 Vrms
60 Hz
0
V1
5 Vrms
60 Hz
0
0 V2
5 Vrms
60 Hz
0
2
D1
1N4148
D2
1
R1
2
1k
D3
1N4148
D2
1N4148
0
1N4148
a)
Fig. 2 Montagens para retificao de onda-completa:

utilizando a derivao central como referncia zero; b) utilizando a montagem em ponte com 4 diodos.
Exerccio 4. Implementao do Filtro Capacitivo

Dimensione a capacitncia necessria a ser associada em paralelo com a resistncia de
carga na Fig. 1, para garantia de uma tenso de ripple inferior a 0,5 V. Para a implementao
do filtro com o capacitor escolhido, estime a corrente mdia que fluiria no diodo. possvel
eliminar completamente o ripple elevando o valor da capacitncia ? Justifique sua resposta.
Exerccio 5. Regulao de Tenso utilizando um Zener

Considere o circuito proposto na Fig. 3, onde a capacitncia assumir o mesmo valor
dimensionado anteriormente (cf.
( Exerccio 4). O Zener empregado (4V7)) e o LED (vermelho)
(
seriam substitudos por seus modelos equivalentes linearizados (a partir da anlise dos dados
da Experincia 1 da ltima aula).
aula) A corrente drenada pela carga variar na faixa 5mA - 50mA.
a) Estime o valor da resistncia R1 a ser empregada na montagem.
b) Estime o valor da resistncia R2 que limita a corrente no LED indicador a 20 mA.
mA
c) Estime a regulao de linha e a regulao de carga desta fonte cc.
Fig. 3 Montagem sugerida para implementao de uma fonte cc de 5 V regulada por um diodo Zener
Exerccio 6. Regulao de Tenso utilizando Diodos Retificadores

Considerando que um conjunto de 8 diodos retificadores associados em srie com a
mesma polaridade seja conectado em substituio ao Zener da Fig. 3 (cf. Fig. 4 abaixo),
abaixo) repita
as estimativas do item c do exerccio anterior. Qual seria o modelo linearizado equivalente
destaa associao ? A substituio seria vantajosa ? Justifique sua resposta.
Fig. 4 Montagem sugerida para implementao da mesma

mes
fonte cc de 5 V regulada por diodos retificadores.
retificadores
10
LABORATRIO
Atividade 1. Retificador de Meia-Onda
Execute a montagem do retificador de meia-onda da Fig. 1 utilizando o diodo
retificador 1N4148, cuja caracterstica eltrica I-V foi obtida na aula passada. Visualize a
caracterstica de transferncia e as formas de onda de entrada e de sada com o auxlio do
osciloscpio da bancada (CANAL 1: sinal 5 Vrms; CANAL 2: sinal retificado na carga). Para o
relatrio anote:
a) a tenso de limiar de conduo direta do diodo;
b) o perodo observado das formas de onda;
c) o valor de pico da corrente no diodo (estimada);
d) o valor da corrente cc na carga (estimada);
e) o valor da diferena (em volts) observada entre os picos das formas de onda de
entrada e de sada.
Atividade 2 . Retificadores de Onda-Completa
Execute seqencialmente as montagens dos retificadores de onda-completa ilustradas
na Fig. 2 a-b utilizando diodos retificadores 1N4148. Visualize a caracterstica de transferncia
(somente para a montagem da Fig. 2 a) e as formas de onda de entrada e de sada com o
auxlio do osciloscpio da bancada (CANAL 1: sinal 5 Vrms; CANAL 2: sinal retificado na carga).
Para o relatrio anote:
a) os valores das correntes cc na carga (estimadas) em cada montagem;
b) os valores das diferenas (em volts) observadas entre os picos das formas de onda de
entrada e de sada (somente para a montagem da Fig. 2 a).
Atividade 3. Filtro Capacitivo
Com o auxlio do osciloscpio verifique a amplitude da tenso de ripple sobre a
resistncia de carga no circuito da Fig. 1, quando o capacitor dimensionado anteriormente
(Exerccio 4) estiver conectado.
Atividade 4. Regulao de Tenso utilizando o Zener
Utilizando a fonte ac ajustvel do kit Scientech ST 2613, reduza a amplitude do sinal de
entrada de 10% relativamente tenso de entrada anterior. Verifique com isso a razo de
rejeio de ripple, as regulaes de linha e de carga da fonte cc implementada pelo circuito
da Fig. 3 nas trs situaes:
a) na ausncia de carga , i.e, quando os terminais de sada esto em circuito-aberto;
b) na presena da carga mnima (1.100 );
c) na presena da carga mxima (100 ).
Atividade 5. Regulao de Tenso utilizando Diodos Retificadores
Com o mesmo procedimento descrito na atividade anterior, verifique a razo de
rejeio de ripple, as regulaes de linha e de carga da fonte cc implementada pelo circuito
da Fig. 4 nas trs situaes:
a) na ausncia de carga , i.e, quando os terminais de sada esto em circuito-aberto;
b) na presena da carga mnima (1.100 );
c) na presena da carga mxima (100 ).
11
RELATRIO
1. As anotaes solicitadas nas atividades da parte prtica.
1) (2,0 pontos) Retificador de meia-onda (Atividade 1)
a) (0,25) Qual a expresso para a VPIV da montagem da Fig. 1 ?
b) (0,25) Qual foi o modelo linearizado por partes utilizado para previso terica da
forma de onda da tenso atravs da carga ?
c) (0,25) Qual a tenso de limiar de conduo direta do diodo, segundo a forma de
onda de sada ? Justifique sua resposta.
d) (0,25) Qual foi o perodo observado das formas de onda de entrada e de sada ?
e) (0,25) Qual foi o valor de pico estimado para a corrente no diodo ?
f) (0,25) Qual foi o valor estimado para a corrente cc na carga ?
g) (0,5) Qual foi o valor da diferena entre as tenses de pico observadas nas formas de
onda de entrada e de sada ? Este valor coerente com o modelo terico adotado ?
2) (2,0 pontos) Retificadores de onda-completa (Atividade 2)
a) (0,5) Quais so as expresses para a VPIV das montagens da Fig.2 a-b ?
b) (0,5) Quais foram os valores estimados para as correntes cc na carga em cada caso ?
c) (0,5) Quais foram os valores das diferenas entre as tenses de pico observadas nas
formas de onda de entrada e de sada em cada caso considerado ?
d) (0,5) Que valor seria esperado para a diferena entre os picos no caso da Fig. 2 b ?
3) (2,0 pontos) Filtro capacitivo (Atividade 3)
a) (0,5) Que valor o capacitor teria para uma amplitude de ripple de 0,5 V exatamente ?
b) (0,5) Que valor seria estimado para a corrente mdia fluindo no diodo neste caso ?
c) (0,5) Qual o valor da capacitncia utilizada na montagem real ?
d) (0,5) Qual foi o valor da amplitude do ripple observada ?
4) (2,0 pontos) Regulao de tenso utilizando diodo Zener (Atividade 4)
a) (0,25) Qual foi o valor da resistncia R1 empregada no projeto da fonte cc ?
b) (0,25) Qual foi o valor da resistncia R2 empregada para limitar a corrente no LED ?
c) (0,25) Quais foram os modelos linearizados por partes utilizados para o LED e para o
Zener no projeto da fonte ?
d) (0,25) Qual foi a regulao de linha estimada para a fonte cc na ausncia de carga ?
e) (0,5) Qual foi a razo de rejeio de ripple e quais foram as regulaes de linha e de
carga estimadas para a fonte cc na presena da carga mxima ?
f) (0,5) Qual foi a razo de rejeio de ripple e quais foram as regulaes de linha e de
carga estimadas para a fonte cc na presena da carga mnima ?
5) (2,0 pontos) Regulao de tenso utilizando diodos retificadores (Atividade 5)
a) (0,5) Qual foi o modelo linearizado equivalente para a associao dos 8 diodos ?
b) (0,25) Qual(is) seria(m) a(s) vantagem(ns)/desvantagem(ns) da substituio ?
c) (0,25) Qual foi a regulao de linha estimada para a fonte cc na ausncia de carga ?
d) (0,5) Qual foi a razo de rejeio de ripple e quais foram as regulaes de linha e de
carga estimadas para a fonte cc na presena da carga mxima ?
e) (0,5) Qual foi a razo de rejeio de ripple e quais foram as regulaes de linha e de
carga estimadas para a fonte cc na presena da carga mnima ?
12

Experincia 3
TBJs CARACTERSTICAS ELTRICAS
Esta experincia tem como objetivos: verificar os comportamentos I-V de entrada e de
sada dos Transistores Bipolares de Juno (TBJ), compreender o princpio da amplificao de
corrente no TBJ e apresentar aspectos relativos ao projeto de fontes de alimentao cc
empregando esses dispositivos.
1) Junes p-n;
2) Princpio fsico de funcionamento dos TBJs;
3) Polarizao de TBJs.
Equao de Shockley. Tambm conhecida como equao do diodo, deriva
dos processos de difuso de portadores atravs da interface entre os materiais nas
junes p-n e metal-semicondutor. Modela o comportamento no-linear da curva
caracterstica I-V de entrada do TBJ, sendo utilizada em projetos para determinao do
ponto de operao do dispositivo nas aplicaes em circuitos eltricos.
Tenso de limiar (Von). Tambm referida como tenso de joelho
corresponde tenso de polarizao direta da juno base-emissor a partir da qual o
dispositivo comea a conduzir corrente aprecivel no terminal do coletor, mesmo
quando a juno base-coletor se encontra reversamente polarizada. Delimita a
fronteira entre a operao no corte e na regio ativa do TBJ.
Reta de Carga de Entrada. Equao da reta que relaciona a corrente IB fluindo
no terminal da base ddp VBE aplicada entre os terminais da base e do emissor do TBJ,
e que definida pelo circuito externo de polarizao de entrada do dispositivo. A
interseco no plano iB vBE da reta de carga de entrada com uma das curvas da
famlia de caractersticas de entrada do TBJ (especfica para uma dada ddp VCE
aplicada entre os terminais do coletor e do emissor) determina o ponto de operao
quiescente do circuito de entrada.
Reta de Carga de Sada. Equao da reta que relaciona a corrente IC fluindo no
terminal do coletor ddp VCE aplicada entre os terminais do coletor e do emissor do
TBJ, e que definida pelo circuito externo de polarizao de sada do dispositivo. A
interseco no plano iC vCE da reta de carga de sada com uma das curvas da famlia
de caractersticas de sada do TBJ (especfica para uma dada ddp VBE aplicada entre os
terminais da base e do emissor e/ou para uma dada corrente IB fluindo no terminal da
base) determina o ponto de operao quiescente do circuito de sada.
13
No laboratrio utilizaremos um TBJ n-p-n para verificao experimental das

caractersticas eltricas I-V de entrada (iB - vBE)e de sada (iC vCE).
PR-RELATRIO
Exerccio
ccio 1. Caractersticas Eltricas dos TBJ
Pesquise em fontes confiveis (listar referncias) informaes sobre a origem terica
das curvas caractersticas I--V de entrada e de sada de TBJs,, bem como das distores
atribudas ao Efeito Early,, para subsidiar a seo de introduo terica do relatrio parcial
referente a esta atividade prtica.
Exerccio 2. Montagem Experimental para Caracterizao I-V de entrada
Analise o circuito proposto na Fig.1a abaixo em termos de seu equivalente de Thvenin
para obteno da caracterstica de entrada iB - vBE do TBJ. Que comportamento se espera da
curva iB - vBE para um dado valor (fixo) de polarizao VCE ? Por que o valor de VCE afetaria o
comportamento desta curva ? Que comportamento seria esperado para uma condio de
medio com o terminal coletor em aberto(iB - vBEO) ?
(a)
(b)
Fig. 1 Montagens para caracterizao

aracterizao eltrica do TBJ utilizando um ampermetro, um voltmetro e uma fonte cc ajustvel (V1):
a)
levantamento
evantamento da curva caracterstica iB
- vBE de entrada; b) levantamento

evantamento da curva caracterstica iC vCE de sada.
Exerccio 3.. Montagem Experimental para Caracterizao I-V de sada

Com
om relao ao circuito proposto na Fig.1b,
Fig.1 , analise o comportamento da corrente de
coletor iC com base na dinmica interna do fluxo dos portadores de carga no TBJ para uma
tenso de entrada fixa VBE e uma tenso de sada variando continuamente 0 < VCE < 15 volts .
Que comportamento se espera da curva iC vCE para um dado valor (fixo) de polarizao VBE ?
Por que o valor da corrente IC no seria independente do valor da tenso vCE para um dado
valor (fixo) de VBE ? Que comportamento seria esperado para uma condio de medio com o
terminal base em aberto(iC vCEO) ?
Exerccio 4. Anlise de regime cc com resistncia de coletor RC
Considere que uma resistncia RC ser conectada entre
re o terminal do coletor e o
terminal da fonte cc ajustvel (V1),, posteriormente etapa de caracterizao eltrica do TBJ.
Que efeito ter RC sobre o valor da corrente iC para uma dada tenso de entrada fixa VBE ?
Determine as equaes das retas
reta de carga e os pontos de operao (pontos Q) dos circuitos de
entrada e de sada. Que importncia teria a estabilidade da fonte cc para a determinao da
corrente de entrada iB do TBJ ? Que importncia tem a estabilidade da mesma fonte cc para a
determinao da corrente
rente de sada iC quando o Efeito Early for desprezvel ? E quando o Efeito
Early for considervel ?
14
LABORATRIO
Atividade 1. Equivalentes de Thvenin
Execute a montagem do divisor de tenses com a fonte cc fixa (VCC = 15V) da Fig. 1 sem
carga (e.g., mantendo a sada do divisor em circuito-aberto),conectando o voltmetro. Anote:
a) os valores mnimo e mximo de tenso reais no terminal de sada do divisor;
b) o que foi observado, i. , se foi ou no possvel controlar a excurso do nvel de tenso com
preciso (digamos com avanos de ~100 mV) entre o valor mnimo e o valor mximo.
Atividade 2 . Levantamento de Curvas Caractersticas de Entrada iB-vBE
a) Conecte o terminal da base do TBJ n-p-n (ref. BC 337) ao terminal de sada do divisor de
tenses, o terminal do emissor referncia de potencial nulo (terra) e o terminal do
coletor fonte cc ajustvel (0-15 volts) do Kit Scientech ST 2613, cf. ilustrado na Fig. 1a.
Ajuste a fonte cc do kit didtico em ~5 volts. Iniciando pela tenso mnima, excursione
progressivamente o nvel de tenso no divisor atravs do potencimetro do circuito de
entrada, de forma a obter um ponto experimental da curva iB - vBE a intervalos regulares
de tenso de ~100 mV.
b) Ajuste a fonte cc do kit didtico em ~10 volts e repita o procedimento do item anterior.
c) Ajuste a fonte cc do kit didtico em ~15 volts e repita o procedimento do item (a).
d) Desconecte a fonte cc fixa do kit didtico e repita o procedimento do item (a).
Atividade 3 . Levantamento de Curvas Caractersticas de Sada iC-vCE
a) Conecte o terminal da base do TBJ n-p-n (ref. BC 337) ao terminal de sada do divisor de
tenses, o terminal do emissor referncia de potencial nulo (terra) e o terminal do
coletor fonte cc ajustvel (0-15 volts) do Kit Scientech ST 2613, cf. ilustrado na Fig. 1b.
Mantendo nulo o potencial na fonte cc ajustvel do kit didtico, ajuste o potencimetro
do circuito de entrada de forma a fixar a tenso de polarizao VBE em ~600 mV. Iniciando
pela tenso nula, excursione progressivamente o nvel de tenso da fonte cc ajustvel do
kit, de forma a obter um ponto experimental da curva iC vCE a intervalos regulares de
tenso de ~100 mV no intervalo 0-15 volts.
b) Aps anular novamente o potencial da fonte cc, ajuste o potencimetro do circuito de
entrada fixando a tenso de polarizao VBE agora em ~650 mV e repita o procedimento
do item anterior.
c) Aps anular novamente o potencial da fonte cc, ajuste o potencimetro do circuito de
entrada fixando a tenso de polarizao VBE agora em ~700 mV e repita o procedimento
descrito no item (a).
d) Desconecte o terminal da base do terminal de sada do divisor de tenses e repita o
procedimento do item (a).
Atividade 4 Verificao do efeito da resistncia de coletor RC
Conecte uma resistncia RC = 1 k entre o terminal do coletor e o terminal da fonte cc
ajustvel (V1), posteriormente etapa de caracterizao eltrica do TBJ. Repita os
procedimentos sugeridos na Atividade 3, itens a-c, para verificar o efeito da presena de RC
sobre o valor da corrente iC em cada tenso de entrada fixa VBE. Compare os resultados.
Atividade 5 - EXTRA
Proponha uma montagem para visualizao direta, de forma dinmica, das
caractersticas de sada iC-vCE do TBJ, utilizando o gerador de sinais e o osciloscpio.
15
RELATRIO
1. As anotaes solicitadas nas atividades da parte prtica
1) (1,5 ponto) Equivalente de Thvenin (Atividade 1)
a) (0,5) Quais foram as tenses mxima e mnima observadas no terminal de sada do
divisor de tenses na ausncia de carga ? Compare com as previses tericas.
b) (0,25) Pra que servem as resistncias fixas R1 = 13 k e R2 = 560 ?
c) (0,25) Por que mais difcil controlar a tenso no terminal do divisor (i. e, VB) para
nveis de polarizao aplicados acima de ~600 mV ?
d) (0,5) Por que o nvel mximo de corrente entrando no terminal da base (i. e, IB) no
alcana a escala de mA, como seria esperado numa juno p-n comum ?
2) (2,5 pontos) Levantamento das curvas caractersticas de entrada iB -vBE (Atividade 2)
Voc deve ter verificado que o limiar de conduo direta da juno base-emissor do
TBJ no afetado pela tenso aplicada entre os terminais de coletor e de emissor (VCE), mas
que os valores mximos da corrente entregue ao terminal da base (IB) para o valor mximo da
tenso de entrada (VBE, Mx) so menores para valores maiores de VCE .
a) (0,5) Quais foram os valores mximos de corrente de entrada (IB) medidos para os
valores estabelecidos da tenso de sada (VCE) ? Qual o valor estimado ?
b) (1,5) Qual a explicao para as semelhanas e discrepncias observadas ?
c) (0,5) Qual a explicao para o comportamento observado na condio de
levantamento da curva iB - vBEO com o terminal do coletor em aberto ?
3) (4,0 pontos) Levantamento das curvas caractersticas de sada iC vCE (Atividade 3)
Voc deve ter verificado que, aps fixar a tenso da juno base-emissor (VBE) do TBJ
em um nvel cc (i.e, em 600 mV, 650 mV ou 700 mV) a corrente no terminal do coletor (IC)
pouco afetada pela tenso aplicada entre os terminais de coletor e de emissor (VCE), para
valores tais como VCE > 1 volt. Contudo, na faixa 1 < VCE < 15 volts as maiores variaes de IC
com VCE foram verificadas para os maiores valores de VBE .
a) (1,5) Quais foram os valores mximos e mnimos da corrente de sada (IC) medidos nos
extremos do intervalo de variao 1 < VCE < 15 volts, para os valores estabelecidos da
tenso de entrada (VBE) ? Quais so os valores estimados para IC em cada caso ?
b) (1,5) Qual o valor estimado da relao VCE/IC em cada caso do item anterior ?
d) (0,5) Qual a explicao para as semelhanas e discrepncias observadas nos nveis de
corrente IC para os nveis de tenso de controle VBE ?
e) (0,5) Qual a explicao para o comportamento observado na condio de
levantamento da curva iC vCEO com o terminal da base em aberto ?
4) (1,0 ponto ) Verificao do efeito da resistncia de coletor RC (Atividade 4)
Explique como se processa o levantamento dos pontos das curvas IB VBE e IC VCE dos
TBJs em termos do comportamento das retas de carga de entrada e de sada e dos respectivos
pontos de interseo com as curvas caractersticas eltricas de entrada e de sada.
5) (1,0 pontos) Teste Dinmico (Atividade 5 - EXTRA)
Caso tenha desenvolvido a Atividade 5, ilustre e explique sua montagem.
16

Experincia 4
TBJs APLICAES
Esta experincia tem como objetivos: verificar a dinmica de funcionamento dos
dispositivos (diodos retificador, Zener e LED, e transistor bipolar de juno - TBJ) em um
sistema de interesse prtico, compreender as restries impostas na etapa de projeto pelas
suas limitaes fsicas, abordar aspectos relativos ao dimensionamento dos componentes para
atendimento a especificaes de qualidade, e verificar a estabilidade da tenso da fonte
regulada quanto a variaes da tenso da rede pblica e da resistncia de carga.
1)
2)
3)
4)
5)
Circuitos retificadores;
Redes RC;
Regulao de tenso;
Transistores bipolares de juno - TBJs;
Anlise cc de circuitos com TBJs.

Linearizao por partes. Aproximao til na aplicao de dispositivos que
possuem caractersticas eltricas intrinsecamente no-lineares, para simplificao da
anlise e do projeto de circuitos prticos. Consiste na substituio de trechos da curva
caracterstica eltrica por segmentos de reta, permitindo que o dispositivo seja
substitudo por modelos equivalentes lineares na anlise dos circuitos, desde que sua
operao seja restrita regio linear.
Corrente direta mxima do diodo (IDmx). Corrente cc mxima que um diodo
pode conduzir sem prejuzo de sua estrutura fsica interna. Corresponde condio de
mxima potncia que o dispositivo consegue dissipar em condies normais de
operao e em regime de polarizao direta.
Sinal de Ripple (Vr). Forma de onda decorrente dos sucessivos ciclos de recarga e descarga do componente capacitivo na rede RC que implementa o filtro de
uma fonte cc, num dos estgios do processo de retificao da tenso ac da rede
eltrica de distribuio.
Tenso de limiar (VBEon). Tambm referida como tenso de joelho,
corresponde tenso de polarizao direta da juno base-emissor (JBE) a partir da
qual o dispositivo comea a conduzir nveis apreciveis de corrente de base (IB) e de
coletor (IC), quando h uma ddp aplicada entre os terminais de coletor e emissor (VCE).
17
Tenso de saturao (VCE,sat,). Diferena de potencial entre os terminais de

coletor e de emissor a partir da qual ocorre a efetiva polarizao reversa da juno
base-coletor (JBC), concomitante polarizao direta da juno base-emissor (JBE),
acarretando uma relativa independncia do nvel de corrente de coletor IC para com a
ddp aplicada entre os terminais de coletor e emissor (VCE). Essa condio de
independncia de IC com VCE caracteriza a regio ativa de operao do TBJ.
Regio ativa. Regio das caractersticas de sada do TBJ (iC vCE) onde o nvel
de corrente de sada (iC) independe do nvel da tenso de sada (vCE), dependendo
apenas do nvel da tenso de entrada (vBE). Esta a regio onde o transistor deve
operar para promover a estabilidade da corrente cc entregue carga (corrente de
coletor, IC) diante das ondulaes do ripple na tenso coletor-emissor (vCE).
Fisicamente, corresponde polarizao do dispositivo que promove a polarizao
reversa da JBC, restringindo o controle da corrente de sada iC tenso de entrada vBE.
Regio de Corte. Regio das caractersticas de sada do TBJ onde o nvel de
corrente de sada (iC) efetivamente zero, independe do nvel da tenso de sada (vCE),
em conseqncia de um nvel de tenso de entrada (vBE) inferior ao valor crtico (VBEon).
Fisicamente, corresponde polarizao do dispositivo que no promove o trnsito
dos portadores (i. e, dos majoritrios nas regies de emissor e coletor ) atravs da
regio de base, que daria origem s correntes de entrada (IB) e de sada (IC).
Regio de Saturao. Regio das caractersticas de sada do TBJ onde o nvel
de corrente de sada (iC) determinada no somente pela tenso de controle na
entrada (vBE) mas tambm pela tenso de sada (vCE). Fisicamente, corresponde
polarizao do dispositivo tal que as junes p-n internas (JBE e JBC) no oferecem
barreiras efetivas para a injeo dos portadores majoritrios das regies de emissor
e de coletor na regio de base, saturando a regio de base de portadores
minoritrios e reduzindo significativamente a resistncia medida entre os terminais de
sada do TBJ.
No laboratrio utilizaremos um TBJ n-p-n de aplicao geral (ref. BC 337) para
implementao de fontes reguladas de tenso em duas configuraes usuais de circuito.
18
PR-RELATRIO
Exerccio 1. Fontes reguladas de tenso
Pesquise em fontes confiveis (listar referncias) informaes sobre as
implementaes usuais de fontes reguladas utilizando componentes discretos e CIs
reguladores monolticos, bem como aplicaes tpicas dessas fontes em circuitos eletrnicos
analgicos e digitais, para subsidiar a seo de introduo terica do relatrio parcial referente
a esta atividade prtica. Defina razo de rejeio de ripple (Rrr), regulao de linha (RegL) e
regulao de carga (RegC) e mostre como se determinam esses parmetros/requisitos de
projeto a partir da observao da tenso da rede pblica e da tenso de sada sobre a carga.
Exerccio 2. Montagem experimental das fontes reguladas com TBJ
Analise os circuitos propostos (Fig.1 a-c) para verificao da estabilidade da tenso
fornecida resistncia de carga pelas fontes reguladas nessas configuraes. Considere que a
fonte ac (+10 Vrms) do Kit Scientech ST 2613 ser utilizada para fornecer o sinal para retificao,
simulando o sinal ac disponvel na rede pblica atravs do secundrio de um transformador.
Dimensione a capacitncia C1 do filtro de entrada, bem como a resistncia R1 de polarizao do
LED, para que as oscilaes de ripple no sejam superiores a 5 % do valor cc da tenso no
terminal de coletor do TBJ (Q1). Estime as correntes dos coletores (iC) e considere as
resistncias vistas a partir daqueles terminais como sendo idealmente infinitas. Estime
tambm a corrente mdia fluindo atravs do(s) diodo(s) retificador(es).
(a)
D1
Q1
BC337
1N4148
V1
R2
220
R1
14.1 Vpk
60 Hz
0
C1
LED
0
(b)
D1
14.1 Vpk
60 Hz
0
0
V1
1N4148
Q2
BC337
R1
R3
0
R5
330
PL
1k
Key=A
0
R6
R4
220
2
Q2
BC337
R3
0
10
XMM1
Dz2v4
0
Q1
BC337
RL
100
R4
220
8
R2
1k
LED
0
C1
D1
14.1 Vpk
60 Hz
0
PL
1k
Key=A
0
Dz5v6
Dz2v4
XMM1
6
C1
LED
(c)
R3
1k
Key=A
R2
1k
R1
RL
100
Q1
BC337
1N4148
V1
5
XMM1
Q3
BC857
10
R5
330
0
RL
100
CURTO
PL
1k
Key=A
0
Fig. 1 Montagens para verificao da estabilidade das tenses entregues s resistncias de carga conectadas nas sadas dos
circuitos: a) fonte regulada tpica; b) fonte regulada aprimorada; c) fonte regulada com proteo contra curto-circuito.
Importante: Um voltmetro est sendo empregado para verificao do estado de funcionamento dos diodos reguladores Zener.
19
Exerccio 3. Avaliao do desempenho da fonte regulada tpica

O circuito ilustrado na Fig.1a utiliza um diodo Zener de 5,6 volts e o TBJ n-p-n de
aplicao geral caracterizado a partir da anlise dos dados da Experincia 3 (ref. BC 337), com
hFE # 200 (valor tpico), para implementao de uma fonte regulada de tenso de +5 V. Sabe-se
que o Zener mantm a tenso nos seus terminais estvel desde que seja percorrido por uma
corrente no inferior a 10 mA, e que sua resistncia dinmica no ponto de operao do
circuito de rz = 3,8 .
a) Explique como este circuito reagiria a variaes da tenso de sada sobre uma carga
de valor fixo, assumindo que o Zener mantm a tenso de base VB estvel.
b) Estime os valores mnimo e mximo da corrente e da tenso no Zener, obtidas nas
condies extremas de excurso do potencimetro R3, admitindo vlido o modelo
linearizado na operao na regio de ruptura reversa.
c) Estime os valores mnimo e mximo da corrente da base do TBJ (IB), obtidas nas
condies extremas de carregamento da fonte (i.e, para RL = 1,1 k e para RL = 100 ),
admitindo que o TBJ opere na regio ativa com o valor tpico de hFE dado.
d) Obtenha expresses que lhe permitam estimar as regulaes de linha (R.L.) e de carga
(R.C.), considerando a tenso na JBE constante (VBE = 600 mV).
e) Qual o valor mnimo da carga RL que pode ser alimentada por essa fonte ?
f) A performance dessa fonte melhora ou piora quando a carga RL aumenta ? Por qu ?
Exerccio 4. Avaliao do desempenho da fonte regulada aprimorada
O circuito ilustrado na Fig.1b utiliza um diodo Zener de 2,4 volts e dois TBJs n-p-n de
aplicao geral (ref. BC 337), com hFE # 200 (valor tpico), para implementao de outra fonte
regulada de tenso de +5 V. Sabe-se que o Zener mantm a tenso nos seus terminais estvel
desde que seja percorrido por uma corrente no inferior a 10 mA, e que sua resistncia
dinmica no ponto de operao pode ser desprezada nessa configurao.
a) Explique como este circuito reagiria a variaes da tenso de sada sobre uma carga
de valor fixo, assumindo que o Zener mantm uma tenso fixa entre seus terminais.
b) Dimensione o valor da resistncia R3 para que o Zener opere adequadamente.
c) Explique por que se espera que o desempenho dessa fonte seja superior ao
apresentado pela configurao anterior.
d) Que funo desempenha o conjunto formado pelas resistncias R4 e R5 ?
e) Estime os valores mnimo e mximo da corrente da base de Q1 (IB), obtidas nas
condies extremas de carregamento da fonte (i.e, para RL = 1,1 k e para RL = 100 ),
admitindo que aquele TBJ opere na regio ativa com o valor tpico de hFE dado. De que
forma essa corrente na carga afeta a corrente de polarizao do Zener agora ?
Exerccio 5. Avaliao do desempenho da fonte regulada com proteo contra curto-circuito
O circuito ilustrado na Fig.1c utiliza um diodo Zener de 2,4 volts e trs TBJs de aplicao
geral, sendo dois destes n-p-n (ref. BC 337), e um p-n-p (ref. BC 557). Todos possuem o mesmo
hFE # 200 (valor tpico). A diferena fundamental relativamente montagem anterior reside na
presena de aparato para proteo automtica da fonte em caso de curto-circuito nos seus
terminais de sada.
a) Explique como funciona este aparato.
b) Que valor crtico da corrente de sada aciona a proteo ? O que ocorre para valores
menores de corrente de sada ?
c) Avalie o efeito da presena de R6 sobre a tenso de sada da fonte ?
20
LABORATRIO
Atividade 1. Filtro capacitivo das fontes reguladas de tenso
Com o auxlio do osciloscpio verifique a amplitude da tenso de ripple no terminal do
coletor do TBJ (Q1) no circuito da Fig. 1a, quando o capacitor C1 dimensionado anteriormente
(Exerccio 2) estiver conectado em paralelo com o bloco sinalizador (R1 + LED) e o bloco
regulador de entrada (R2 + R3 + Zener), nas condies extremas:
a) R3 = 0 e sem carga (i.e, sada da fonte regulada em circuito-aberto);
b) R3 = 0 e na presena da carga mxima (1.100 );
c) R3 = 0 e na presena da carga mnima (100 );
d) R3 = 1 k e sem carga (i.e, sada da fonte regulada em circuito-aberto);
e) R3 = 1 k e na presena da carga mxima (1.100 );
f) R3 = 1 k e na presena da carga mnima (100 ).
Atividade 2. Regulao de Tenso utilizando a configurao tpica
Verifique a regulao de linha (R.L.) da fonte cc implementada pelo circuito da Fig. 1a
nas seis situaes anteriores, anotando para cada caso o valor do nvel cc da tenso de sada.
a) R3 = 0 e sem carga (i.e, sada da fonte regulada em circuito-aberto);
b) R3 = 0 e na presena da carga mxima (1.100 );
c) R3 = 0 e na presena da carga mnima (100 );
d) R3 = 1 k e sem carga (i.e, sada da fonte regulada em circuito-aberto);
e) R3 = 1 k e na presena da carga mxima (1.100 );
f) R3 = 1 k e na presena da carga mnima (100 );
g) utilize os valores cc da tenso dos itens (b) e (c) para obter uma estimativa da
regulao de carga (R.C.) da fonte quando R3 = 0;
h) utilize os valores cc da tenso dos itens (e) e (f) para obter uma estimativa da
regulao de carga (R.C.) da fonte quando R3 = 1 k.
Atividade 3. Regulao de Tenso utilizando a configurao aprimorada
Verifique a regulao de linha (R.L.) da fonte cc implementada pelo circuito da Fig. 1b
nas trs situaes extremas de carregamento, anotando para cada caso o valor do nvel cc da
tenso de sada.
a) sem carga (i.e, sada da fonte regulada em circuito-aberto);
b) na presena da carga mxima (1.100 );
c) na presena da carga mnima (100 );
d) utilize os valores cc da tenso dos itens (b) e (c) para obter uma estimativa da
regulao de carga (R.C.) dessa fonte.
Atividade 4. Regulao de Tenso utilizando a proteo contra curto-circuito
Verifique a regulao de linha (R.L.) da fonte cc implementada pelo circuito da Fig. 1c
nas trs situaes extremas de carregamento, anotando para cada caso o valor do nvel cc da
tenso de sada.
a) sem carga (i.e, sada da fonte regulada em circuito-aberto);
b) na presena da carga mxima (1.100 );
c) na presena da carga mnima (100 );
d) utilize os valores cc da tenso dos itens (b) e (c) para obter uma estimativa da
regulao de carga (R.C.) dessa fonte;
e) curto-circuite os terminais de sada dessa fonte para verificar a atuao do bloco de
proteo. Por que no se faz necessrio associar um resistor em srie com o LED
sinalizador (dispositivo CURTO, ilustrado na figura) ?
21
RELATRIO
1) (2,0 pontos) Filtro capacitivo das fontes reguladas de tenso (Atividade 1)
a) (0,5) Qual o valor calculado para capacitncia C1 das Fig. 1a-c ? Qual foi o valor
utilizado na implementao dos circuitos ?
b) (0,5) Qual o valor calculado para resistncia R1 das Fig. 1a-c ? Qual foi o valor
utilizado na implementao dos circuitos?
c) (0,5) Qual foi o valor estimado para a corrente de coletor em Q1 e para a corrente
mdia no(s) diodo(s) retificador(es) na montagem da Fig. 1a ?
d) (0,5) Quais foram as amplitudes das oscilaes de ripple medidas nas condies
extremas especificadas para R3 e a resistncia de carga na montagem da Fig. 1a ?
2) (3,0 pontos) Regulao de tenso utilizando a configurao tpica (Atividade 2)
a) (0,75) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
especificadas para a resistncia R3 e a resistncia de carga na montagem da Fig. 1a ?
b) (0,75) Quais foram as regulaes de linha estimadas nas condies extremas
c) (0,5) Qual foi a regulao de carga estimada a partir das condies extremas
especificadas para a resistncia de carga, com R3 = 0 na montagem da Fig. 1a ?
d) (0,5) Qual foi a regulao de carga estimada a partir das condies extremas
especificadas para a resistncia de carga, com R3 = 1 k na montagem da Fig. 1a ?
e) (0,5) Qual o valor mnimo da carga que pode ser alimentada por essa fonte ?
3) (3,0 pontos) Regulao de tenso utilizando a configurao aprimorada (Atividade 3)
a) (0,5) Qual o valor calculado para resistncia R3 da Fig. 1b ? Qual foi o valor utilizado
na implementao do circuito ?
b) (0,75) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
especificadas para a resistncia de carga na montagem da Fig. 1b ?
c) (0,75) Quais foram as regulaes de linha estimadas nas condies extremas
d) (0,5) Qual foi a regulao de carga estimada a partir das condies extremas
e) (0,5) De que forma a corrente na carga afeta a corrente de polarizao no Zener ?
4) (2,0 pontos) Regulao de tenso utilizando a proteo contra curto-circuito (Atividade 4)
a) (0,5) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
especificadas para a resistncia de carga na montagem da Fig. 1c ?
b) (0,75) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
c) (0,75) Quais foram as regulaes de linha estimadas nas condies extremas
22

Experincia 5
TBJs AMPLIFICAO DE SINAIS
Esta experincia tem como objetivos: visualizar a caracterstica de transferncia do
circuito amplificador na montagem emissor-comum, estimar a tenso de limiar da JBE do
dispositivo, verificar o efeito da escolha adequada do ponto de operao e da amplitude do
sinal de entrada, verificar a validade do modelo de amplificao de pequenos sinais,
compreender o procedimento de anlise de circuitos amplificadores a transistor e abordar
aspectos relacionados ao projeto de amplificadores de um nico estgio empregando TBJs.
1)
2)
3)
4)
5)
Transistores Bipolares de Juna - TBJ;

Anlise cc de circuitos comTBJ na configurao emissor-comum (EC);
Caractersticas de sada iC vCE e retas de carga de sada;
Caractersticas de transferncia vO - vI ;
Modelos do TBJ para amplificao de pequenos sinais.
Alguns conceitos:
Tenso de limiar (VBEon). Tambm referida como tenso de joelho,
corresponde tenso de polarizao direta da juno base-emissor (JBE) a partir da
qual o dispositivo comea a conduzir nveis apreciveis de corrente de base (IB) e de
coletor (IC), quando h uma ddp aplicada entre os terminais de coletor e emissor (VCE).
Tenso de saturao (VCE,sat,). Diferena de potencial entre os terminais de
coletor e de emissor a partir da qual ocorre a efetiva polarizao reversa da juno
base-coletor (JBC), concomitante polarizao direta da juno base-emissor (JBE),
acarretando uma relativa independncia do nvel de corrente de coletor IC para com a
ddp aplicada entre os terminais de coletor e emissor (VCE). Essa condio de
independncia de IC com VCE caracteriza a regio ativa de operao do TBJ.
Caracterstica de Transferncia de um Amplificador. Curva que relaciona o
nvel tenso de sada ao nvel de tenso de entrada num circuito amplificador. A tenso
de sada pode ser expressa analiticamente como uma funo no-linear da tenso de
entrada, que pode ser linearizada numa faixa do domnio onde a inclinao
consideravelmente elevada, permitindo a amplificao linear de um sinal de interesse.
Ponto Quiescente (Q). Ponto no plano vO x vI sobre a caracterstica de
transferncia, definido pela anlise cc do circuito, em torno do qual sero promovidas
variaes da tenso de entrada que resultaro em variaes proporcionais (ampliadas)
da tenso de sada.
23
Regio ativa. Regio das caractersticas de sada do TBJ (iC vCE) onde o nvel
apenas do nvel da tenso de entrada (vBE). Esta a regio onde o transistor deve
operar para promover a estabilidade da corrente cc entregue carga (corrente de
coletor, IC) diante das ondulaes do ripple na tenso coletor-emissor (vCE).
Fisicamente, corresponde polarizao do dispositivo que promove a polarizao
reversa da JBC, restringindo o controle da corrente de sada iC tenso de entrada vBE.
Regio de Corte. Regio das caractersticas de sada do TBJ onde o nvel de
corrente de sada (iC) efetivamente zero, independe do nvel da tenso de sada (vCE),
em conseqncia de um nvel de tenso de entrada (vBE) inferior ao valor crtico (VBEon).
Fisicamente, corresponde polarizao do dispositivo que no promove o trnsito
dos portadores (i. e, dos majoritrios nas regies de emissor e coletor ) atravs da
regio de base, que daria origem s correntes de entrada (IB) e de sada (IC).
Regio de Saturao. Regio das caractersticas de sada do TBJ onde o nvel
de corrente de sada (iC) determinada no somente pela tenso de controle na
entrada (vBE) mas tambm pela tenso de sada (vCE). Fisicamente, corresponde
polarizao do dispositivo tal que as junes p-n internas (JBE e JBC) no oferecem
barreiras efetivas para a injeo dos portadores majoritrios das regies de emissor
e de coletor na regio de base, saturando a regio de base de portadores
minoritrios e reduzindo significativamente a resistncia medida entre os terminais de
sada do TBJ.
Nas aplicaes em que o transistor opera como chave analgica, o ponto de
operao do circuito deve excursionar diretamente entre a regio de corte e a regio
de saturao.
implementao de um amplificador de tenso de estgio nico na configurao EC.
24
PR-RELATRIO
Exerccio 1. Caractersticas
cas Eltricas de Sada de TBJs
TBJ
Pesquise em fontes confiveis (listar referncias) informaes sobre as caractersticas
iC vCE de TBJs, suas regies ativa, de saturao e de corte,, bem como aplicaes tpicas desses
transistores em circuitos eletrnicos amplificadores e digitais, para subsidiar a seo de
introduo terica do relatrio parcial referente a esta atividade prtica. Defina reta de carga
e mostre como se determina o ponto quiescente (Q)) de operao do circuito transistorizado.
Exerccio 2.. Montagem experimental com um TBJ em emissor-comum (EC)
Analise os circuitoss propostos (Fig.1a-b)) para verificao da caracterstica de
transferncia do TBJ na configurao EC. Considere que a fonte cc (+15 V)) do Kit Scientech ST
2613 ser utilizada para polarizao dos terminais de sada do dispositivo, e que a fonte cc de
polarizao dos terminais de entrada ser simulada pelo nvel de off-set
off
do sinal de
entrada fornecido pelo gerador de sinais da bancada. Obtenha a expresso da reta de carga a
partir do circuito
o de sada ilustrado. Que
Q valor de RC deve ser adotado para que esta reta
intercepte o eixo das correntes em IC = 15 mA ?
(a)
(b)
Fig. 1 Montagens com TBJ em EC para verificao: a) da caracterstica de transferncia vO - vI; b) da porta inversora.
Exerccio 3. Caracterstica de transferncia vO - vI

Ilustre a caracterstica de transferncia no plano vO vI do circuito da Fig. 1a,
1 indicando
seus pontos notveis e a regio de interesse para amplificao de sinais. Escolha um ponto
de operao quiescente (ponto Q) adequado para transferncia de sinal com distoro
reduzida, consultando o data-sheet
data
do TBJ n-p-n de referncia BC 337.
7. Obtenha uma
expresso para estimativa da corrente de saturao IS deste TBJ a partir dos valores de RC, VCC e
VIK (tenso crtica de entrada a ser obtida a partir da observao experimental da caracterstica
de transferncia). Calcule os parmetros do modelo
modelo de pequenos sinais do TBJ (g
( m, r, re e ro).
Exerccio 4. Amplificao de sinal
Suponha que um sinal de tenso com forma de onda triangular,, de amplitude 100 mVp
p.p. e freqncia de 1kHz, seja superposto tenso quiescente de entrada (V
( IQ). Para um TBJ
com IS = 1 fA estime os valores mximo e mnimo da forma de onda da tenso de sada vO.
Esboce essa forma de onda. Compare com os valores previstos pela aplicao do modelo de
pequenos sinais dessa montagem.
Exerccio 5. Operao na funo de
d chaveamento digital
Mostre que o circuito da Fig. 1b, com VCC = 5 V e um valor de RB adequado, tambm
pode implementar uma porta lgica inversora (NOT),
(NOT) quando a tenso vBE assume um dos
valores cc de 0 ou 5V (padro nas tecnologias TTL e CMOS).
25
LABORATRIO:
Atividade 1. Verificao do funcionamento do TBJ
Execute a montagem ilustrada na Fig. 1a utilizando o transistor BC 337 __ cujas
caractersticas eltricas iC vCE se encontra na folha de dados do fabricante __ sem sinal (vi = 0)
e com VCC = 15 V. Monitorando a tenso na base vBE = vI e a tenso no coletor vC = vO com as
pontas de prova do osciloscpio da bancada, varie lentamente o nvel de off-set do gerador de
sinais fazendo vBE variar no intervalo 0,0 - 0,65 V. Anote o valor de vBE a partir do qual se
observa alguma variao de vC.
Atividade 2. Visualizao da caracterstica de transferncia vO - vI
Ainda com a montagem do amplificador a TBJ na configurao EC da Fig. 1a, agora
com um sinal vi do tipo onda triangular (1 kHz, 500mVp) fornecido pelo gerador de sinais da
bancada, ajuste o nvel de off-set para conferir uma tenso cc na base de VBE = 500 mV.
Visualize a caracterstica de transferncia vO vI com o auxlio do osciloscpio no modo dual
(CANAL 1: sinal triangular de entrada vi de 1 V p.p, sobreposto a VBE ; CANAL 2: sinal de sada
vO). Para o relatrio, anote:
a) a tenso de limiar VBEon de conduo do transistor;
b) a tenso crtica vIK que delimita o incio da regio de saturao;
c) o valor mnimo da tenso de sada vO na caracterstica vO - vI observada;
d) o ponto dessa caracterstica de transferncia que voc adotaria para operao do
circuito como amplificador de baixa distoro. Justifique sua escolha.
Atividade 3. Amplificador na configurao EC
Na montagem da Fig. 1a ajuste o nvel de off-set do sinal de entrada no valor
quiescente adotado (cf. Exerccio 3) e visualize as formas de onda de entrada e de sada com o
auxlio do osciloscpio da bancada (CANAL 1: sinal triangular de entrada vi de 200 mVpp
sobreposto a VBE; CANAL 2: sinal de sada vO). Para o relatrio, anote:
a) o nvel cc da tenso de sada, VO;
b) a amplitude p.p. da forma de onda do sinal de sada;
c) a amplitude do sinal de sada se a tenso cc na base VBE for variada de 50 mV para mais
e para menos. Explique o comportamento observado.
d) o que ocorre com a forma de onda do sinal de sada se a amplitude do sinal do gerador
for reduzida para 100 mVpp ? Explique o comportamento observado.
Atividade 4. Verificao do funcionamento como porta NOT
Na montagem da Fig. 1b aplique um sinal do tipo onda quadrada de amplitude 2,5 VP
base do TBJ, com o nvel de off-set ajustado em VBE = 2,5 V. Observe a forma de onda da
tenso de sada vO com o auxlio do osciloscpio. Para o relatrio, anote:
a) h algum atraso da resposta vO em relao excitao vI ?
b) como se explica o comportamento do circuito utilizando a caracterstica de
transferncia vO vI obtida anteriormente ?
c) como se explica o comportamento do circuito utilizando as caractersticas eltricas de
sada iC vCE e a reta de carga ?
26
RELATRIO
1) (2,5 pontos) Verificao do funcionamento do TBJ (Atividade 1)
a) (0,25) Qual foi o valor utilizado para a resistncia RC na montagem da Fig. 1a ?
b) (0,25) Qual a amplitude mnima do sinal fornecido pelo gerador da bancada ? Qual
a amplitude do rudo ? Foi possvel distinguir sinal de rudo na amplitude mnima ?
c) (0,25) Qual o valor esperado para o limiar de conduo da JBE ? Qual foi o valor
verificado para este limiar na implementao do circuito da Fig. 1a ?
d) (0,25) Foi possvel distinguir sinal de rudo na sada, mantendo o sinal de entrada com
a amplitude mnima fornecida pelo gerador ?
e) (0,5) Estime as relaes sinal/rudo na entrada e na sada do circuito da Fig. 1a para
um nvel de tenso de off-set ligeiramente acima do limiar de conduo da JBE.
f) (0,5) Qual foi o nvel de tenso cc na sada (VO) observado para o valor mximo de offset de entrada (VI = 0,65 V) ? Qual a corrente cc de coletor correspondente estimada ?
g) (0,5) Qual foi a expresso obtida para estimativa da corrente de saturao IS do TBJ
utilizado ? Qual o valor estimado para IS com base nessa expresso ?
2) (2,5 pontos) Visualizao da caracterstica de transferncia vO - vI (Atividade 2)
a) (0,5) Foi possvel visualizar a caracterstica vO - vI do circuito amplificador da Fig.1a ?
Explique em detalhes o perfil obtido da curva caracterstica obtida.
b) (1,0) Explique as causas das distores observadas nas formas de onda de entrada e de
sada do circuito da Fig. 1a, quando o sinal de entrada foi ajustado conforme as
especificaes da Atividade 2 (onda triangular, 1 kHz, 500mVp, off-set de 500 mV).
c) (1,0) Obtenha um modelo equivalente de grandes sinais para o circuito da Fig. 1a.
3) (2,5 pontos) Amplificador na configurao EC (Atividade 3)
a) (0,5) Qual foi o valor escolhido de off-set de entrada para operao quiescente do
circuito da Fig. 1a ? Justifique a escolha com base nas observaes da Atividade 1.
b) (0,5) Foi possvel distinguir sinal de rudo na entrada, quando a amplitude de sinal foi
ajustada em 50 mVp ? E na sada ?
c) (0,5) Qual foi a amplitude p.p. da forma de onda de sada ? Esta forma de onda estava
distorcida e/ou defasada em relao forma de onda de entrada ? Comente.
d) (0,5) O que aconteceu com a forma de onda de sada quando o nvel de off-set de
entrada foi variado de 50 mV para mais e para menos ? Comente.
e) (0,5) Compare os resultados experimentais com os resultados tericos previstos a
partir do modelo equivalente de pequenos sinais para este amplificador EC.
4) (2,5 pontos) Verificao do funcionamento como porta NOT (Atividade 4)
a) (0,5) Qual foi o valor utilizado para a resistncia RB na montagem da Fig. 1b ?
b) (0,5) Qual o valor estimado da corrente cc de base (IB) para o nvel de entrada alto ?
c) (0,5) Estime o hFE (ganho de corrente cc) do TBJ com base nas suas observaes.
d) (0,5) Explique o comportamento do circuito utilizando a caracterstica de transferncia
vO vI visualizada na Atividade 2.
e) (0,5) Explique o comportamento do circuito utilizando as caractersticas eltricas de
sada iC vCE e a reta de carga de sada.
27

Experincia 6
AMPLIFICADORES TBJ NA CONFIGURAO EMISSOR-COMUM (EC)
Esta experincia tem como objetivos: verificar o efeito da escolha adequada do ponto
de operao, verificar a validade do modelo de pequenos sinais para amplificadores
transistorizados, compreender o procedimento de anlise de circuitos amplificadores a
transistor e abordar aspectos relacionados ao projeto de amplificadores de um nico estgio
empregando transistores bipolares de juno (TBJs).
1)
2)
3)
4)
Transistores Bipolares de Juna - TBJ;

Caractersticas de entrada e de sada dos TBJs;
Polarizao do TBJ (anlise cc);
Modelos do TBJ para amplificao de pequenos sinais.
Alguns conceitos:
Ponto Quiescente (Q). Ponto no plano vO - vI sobre a caracterstica de
da tenso de sada.
Regio Ativa. Regio das caractersticas de sada do TBJ (iC vCE) onde o nvel
apenas do nvel de tenso de entrada (vBE) ou, equivalentemente,do nvel da corrente
de entrada (iB). Esta a regio onde o transistor deve operar para promover a
amplificao linear do sinal de interesse. Fisicamente, corresponde polarizao
direta da juno base-emissor (JBE) concomitante polarizao reversa da juno
base-coletor (JBC).
Regio de Corte. Regio das caractersticas de sada do TBJ (iC vCE) onde o
nvel de corrente de sada (iC) efetivamente zero, independentemente do nvel da
tenso de sada (vCE), em conseqncia de um nvel de tenso de entrada inferior ao
limiar (VBEon) ou, equivalentemente, de um nvel de corrente de entrada (IB) nulo.
Fisicamente, corresponde polarizao da JBE aqum do limiar de conduo daquela
juno p-n concomitante polarizao reversa da JBC.
28
Regio de Saturao. Regio das caractersticas de sada do TBJ (iC vCE) onde
o nvel de tenso de sada (vCE) efetivamente zero, independentemente do nvel da
corrente de sada (iC). Corresponde polarizao direta de ambas JBE e JBC.
Nas aplicaes em que o transistor opera como chave analgica, o ponto de
operao do circuito deve excursionar diretamente entre a regio de corte e a regio
de saturao.
implementao de diferentes circuitos amplificadores de tenso de estgio nico, em
variaes clssicas de configurao EC.
29
PR-RELATRIO
Exerccio 1. Caractersticas de circuitos amplificadores a TBJ
Pesquise em fontes confiveis (listar referncias) informaes sobre as configuraes
exploradas nas montagens sugeridas nessa prtica (Fig. 1 a-d), suas vantagens e desvantagens,
caractersticas de impedncia de entrada e de impedncia de sada, e aplicaes tpicas desses
circuitos amplificadores em sistemas eletrnicos de interesse, a fim de subsidiar a seo de
introduo terica do relatrio parcial referente a esta atividade prtica. Defina as
correspondentes retas de carga e mostre a influncia das estratgias de realimentao
utilizadas na estabilizao dos ganhos de tenso obtidos.
(a)
VCC
R1
15k
VCC
15V
Rc
1k
1
Q1
C1
2
10uF
(b)
R1
15k
C2
1uF
VCC
R1
15k
100%
VCC
15V
Rc
1k
1
(d)
P2
100
Key=A
7
R2
560
30%
VCC
C2
Re
10
P2
100
Key=A
Re1
10
100%
Rc
1k
1
C2
1uF
10uF
Re
100
VCC
15V
BC337
3
R2
560
1uF
Q1
C1
1uF
BC337
100
Key=A
C2
R1
15k
10uF
3R3
Q1
C1
Rc
1k
BC337
10uF
(c)
VCC
15V
Q1
C1
BC337
P2
100
Key=A
3
R2
560
100%
VCC
C3
50uF
8
R2
560
2
C3
50uF
Re
7
100
Re1
10
Fig. 1 Amplificadores a TBJ: a) configurao EC; b) configurao EC com resistor de emissor Re; c) configurao EC com bypass do
resistor de polarizao Re; d) configurao EC com bypass do resistor de polarizao Re e realimentao atravs de Re1.
Exerccio 2. Estgio EC
Analise o circuito proposto na Fig.1a para verificao da instabilidade do ganho de
tenso relativamente substituio do elemento ativo (TBJ). Considere que a fonte cc (+15 V)
do Kit Scientech ST 2613 ser utilizada. Explique o que acontecer com o ganho de tenso da
montagem quando for efetivada a substituio do TBJ do circuito por outro similar.
30
Exerccio 3. Montagem EC com resistor de emissor Re

Analise o circuito proposto na Fig.1b para verificao da instabilidade do ganho de
tenso relativamente substituio do elemento ativo (TBJ). O que acontecer com o ganho
de tenso da montagem quando for efetivada a substituio do transistor do circuito por outro
similar ? Compare com o exerccio 2 anterior.
Exerccio 4. Montagem EC com bypass do resistor de polarizao de emissor
Analise o circuito proposto na Fig.1c para verificao da instabilidade do ganho de
similar ? Compare com os exerccios 2 e 3 anteriores.
Exerccio 5. Montagem EC com realimentao atravs do resistor de emissor Re1
Analise o circuito proposto na Fig.1d para verificao da instabilidade do ganho de
similar ? Compare com os exerccios 2, 3 e 4 anteriores.
Exerccio 6. Amplificao de pequenos sinais
Suponha que um sinal de tenso senoidal (amplitude 50 mV p.p., freqncia de 1 kHz)
seja sobreposto tenso quiescente de entrada (VIQ) em cada montagem proposta (Fig. 1 a-d).
Para um TBJ tpico (BC 337) com hfe = 100 estime os valores mximos e mnimos da forma de
onda da tenso de sada vO. Esboce as formas de onda de sada a partir dos modelos de
pequenos sinais para os amplificadores de tenso correspondentes. Explique o que acontecer
com o ganho de tenso de cada montagem quando uma carga de 1k for conectada sada e
uma fonte de sinal de tenso com impedncia interna de 50 for conectada entrada.
Exerccio 7. Casamento de impedncias
Projete um estgio de sada utilizando um TBJ tpico (BC 337), com hfe = 100, para
adequar a impedncia de sada do sistema impedncia de carga de 1k, mantendo o ganho
de tenso sem carga (Avo, das Tabelas V, VI, VII e VIII), conseguido no estgio de entrada EC em
cada uma das configuraes sugeridas (Fig. 1a-d).
31
LABORATRIO:
Atividade 1. Verificao da instabilidade do ganho de tenso
Execute consecutivamente as montagens ilustradas nas Figs. 1a-d utilizando o
transistor especificado. Com o auxlio do multmetro digital, verifique as tenses de
polarizao VB, VE, VC, VBE e VCE dos circuitos e compare com os valores previstos teoricamente
(preencha as Tabelas I a IV abaixo). Em cada montagem aplique o sinal de tenso senoidal
(amplitude 50 mV p.p. e freqncia 1 kHz) atravs do capacitor de acoplamento ac de entrada
(C1). Com o auxlio das pontas de prova do osciloscpio da bancada, observe os ganhos de
tenso sem carga (preencha as Tabelas V a VIII abaixo). O sinal de entrada possui a amplitude
prevista em todas as montagens ? H alguma distoro presente nos sinais de entrada e/ou
sada em cada montagem ? Anote os ganhos de tenso AVo e AVs, bem como as amplitudes dos
sinais de sada correspondentes. Desligue a alimentao dos circuitos e substitua o transistor
por outro de mesma referncia. Aplique novamente o sinal e anote o novo ganho de tenso
AVo. Confira o resultado com o desenvolvimento dos Exerccios 2 a 5.
Tabela I Tenses e correntes de polarizao do circuito da Fig. 1a.
VBE
VCE
IB
IC
Terico
Prtico
Tabela II Tenses e correntes de polarizao do circuito da Fig. 1b.
VB
VC
VE
IE
IC
IE
IC
IE
IC
Terico
Prtico
Tabela III Tenses e correntes de polarizao do circuito da Fig. 1c.
VB
VC
VE
Terico
Prtico
Tabela IV Tenses e correntes de polarizao do circuito da Fig. 1d.
VB
VC
VE
Terico
Prtico
32
Tabela V Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1a.

Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
(TBJ 1)
Prtico
(TBJ 2)
X
X
Tabela VI Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1b.

Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
(TBJ 1)
Prtico
(TBJ 2)
X
X
Tabela VII Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1c.
Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
(TBJ 1)
Prtico
(TBJ 2)
X
X
Tabela VIII Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1d.
Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
(TBJ 1)
Prtico
(TBJ 2)
X
X
* Nas estimativas tericas utilize os valores medidos das correntes e tenses cc (inseridos nas
Tabelas I a IV) para obteno dos parmetros dos modelos equivalentes de pequenos sinais dos
TBJs, empregando-os na anlise do comportamento ac dos circuitos propostos. Considere que
os dispositivos operam em condio de equilbrio trmico temperatura ambiente.
33
Atividade 2. Estimativa da impedncia interna do gerador de sinais

A partir do valor estimado para a resistncia base-emissor (r) do modelo de pequenos
sinais empregado para anlise ac da montagem da Fig. 1a, e das amplitudes dos sinais de
entrada Vi medidos (Tabela V), estime a o valor da impedncia interna (rs) do gerador de sinais.
Atividade 3. Estimativa das impedncias de entrada e de sada
Nas montagens das Figs. 1a-d acrescente um resistor RS de 500 entrada (entre o
gerador de sinais e o capacitor de acoplamento de entrada C1), e tambm um resistor de carga
RL de 1 k sada (aps o capacitor de acoplamento de sada C2). Com o auxlio das pontas de
prova do osciloscpio da bancada, observe os sinais antes e depois de RS (ou seja, vs e vi,
respectivamente), e sobre RL (ou seja, voL), preenchendo as Tabelas IX a XII abaixo.
Tabela IX Impedncias de entrada e sada do circuito da Fig. 1a.
AV
Ii
Zi
Vs
Vi
VoL
(VoL/Vi) (Vs-Vi)/RS
(Vi/Ii)
Io
(VoL/RL)
Zo
(Vo-VoL)/Io
Zi
(Vi/Ii)
Io
(VoL/RL)
Zo
(Vo-VoL)/Io
Tabela XI Impedncias de entrada e sada do circuito da Fig. 1c.

AV
Ii
Zi
Vs
Vi
VoL
(VoL/Vi) (Vs-Vi)/RS
(Vi/Ii)
Io
(VoL/RL)
Zo
(Vo-VoL)/Io
Io
(VoL/RL)
Zo
(Vo-VoL)/Io
Terico*
Prtico
Tabela X Impedncias de entrada e sada do circuito da Fig. 1b.
Vs
Vi
VoL
AV
(VoL/Vi)
Ii
(Vs-Vi)/RS
Terico*
Prtico
Terico*
Prtico
Tabela XII Impedncias de entrada e sada do circuito da Fig. 1d.
AV
Ii
Zi
Vs
Vi
VoL
(VoL/Vi) (Vs-Vi)/RS
(Vi/Ii)
Terico*
Prtico
34
Atividade 4. Verificao da eficcia do estgio adicional de sada

Execute consecutivamente as montagens ilustradas nas Figs. 1a-d acoplando-lhes
sada o estgio projetado no Exerccio 7. Com o auxlio do multmetro digital, verifique as
tenses e estime as correntes de polarizao do novo estgio VB, VC, VE, IB, IC e IE comparando
com os valores previstos teoricamente (preencha a Tabela XIII). Em seguida aplique entrada
do primeiro estgio (no esquea do resistor RS) de cada montagem um sinal de tenso
senoidal de amplitude 50 mV p.p. e freqncia 1 kHz. Com o auxlio das pontas de prova do
osciloscpio da bancada observe as amplitudes dos sinais de sada e os ganhos de tenso sem
carga (preencha as Tabelas XIV a XVII) e com carga (preencha as Tabelas XVIII a XXI).
Tabela XIII Tenses de polarizao do estgio de sada acoplado.
VB
VC
VE
IB
IC
IE
Terico
Prtico
Tabela XIV Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1a acoplado ao
estgio adicional de sada.
Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
Tabela XV Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1b acoplado ao

Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
Tabela XVI Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1c acoplado ao
Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
35
Tabela XVII Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1d acoplado ao
Vs
Vi
Vo
AVo = Vo/Vi
AVs = Vo/Vs
Terico*
Prtico
Tabela XVIII Impedncias de entrada e sada do circuito da Fig. 1a acoplado ao estgio

adicional de sada.
AV
Ii
Zi
Io
Zo
Vs
Vi
VoL
(VoL/Vi) (Vs-Vi)/RS
(Vi/Ii)
(VoL/RL)
(Vo-VoL)/Io
Terico*
Prtico
Tabela XIX Impedncias de entrada e sada do circuito da Fig. 1b acoplado ao estgio
adicional de sada.
Vs
Vi
VoL
AV
(VoL/Vi)
Ii
(Vs-Vi)/RS
Zi
(Vi/Ii)
Io
(VoL/RL)
Zo
(Vo-VoL)/Io
Terico*
Prtico
Tabela XX Impedncias de entrada e sada do circuito da Fig. 1c acoplado ao estgio
adicional de sada.
AV
Ii
Zi
Io
Zo
Vs
Vi
VoL
(VoL/Vi) (Vs-Vi)/RS
(Vi/Ii)
(VoL/RL)
(Vo-VoL)/Io
Terico*
Prtico
Tabela XXI Impedncias de entrada e sada do circuito da Fig. 1d acoplado ao estgio
adicional de sada.
AV
Ii
Zi
Io
Zo
Vi
VoL
Vs
(VoL/Vi) (Vs-Vi)/RS
(Vi/Ii)
(VoL/RL)
(Vo-VoL)/Io
Terico*
Prtico
36
RELATRIO
1) (2,0 pontos) Filtro capacitivo das fontes reguladas de tenso (Atividade 1)
h) (0,5) Qual o valor calculado para capacitncia C1 das Fig. 1a-c ? Qual foi o valor
utilizado na implementao dos circuitos ?
i) (0,5) Qual o valor calculado para resistncia R1 das Fig. 1a-c ? Qual foi o valor
utilizado na implementao dos circuitos?
j) (0,5) Qual foi o valor estimado para a corrente de coletor em Q1 e para a corrente
mdia no(s) diodo(s) retificador(es) na montagem da Fig. 1a ?
k) (0,5) Quais foram as amplitudes das oscilaes de ripple medidas nas condies
extremas especificadas para R3 e a resistncia de carga na montagem da Fig. 1a ?
2) (3,0 pontos) Regulao de tenso utilizando a configurao tpica (Atividade 2)
d) (0,75) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
e) (0,75) Quais foram as regulaes de linha estimadas nas condies extremas
f) (0,5) Qual foi a regulao de carga estimada a partir das condies extremas
especificadas para a resistncia de carga, com R3 = 0 na montagem da Fig. 1a ?
g) (0,5) Qual foi a regulao de carga estimada a partir das condies extremas
especificadas para a resistncia de carga, com R3 = 1 k na montagem da Fig. 1a ?
h) (0,5) Qual o valor mnimo da carga que pode ser alimentada por essa fonte ?
3) (3,0 pontos) Regulao de tenso utilizando a configurao aprimorada (Atividade 3)
f) (0,5) Qual o valor calculado para resistncia R3 da Fig. 1b ? Qual foi o valor utilizado
na implementao do circuito ?
g) (0,75) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
h) (0,75) Quais foram as regulaes de linha estimadas nas condies extremas
i) (0,5) Qual foi a regulao de carga estimada a partir das condies extremas
j) (0,5) De que forma a corrente na carga afeta a corrente de polarizao no Zener ?
4) (2,0 pontos) Regulao de tenso utilizando a proteo contra curto-circuito (Atividade 4)
d) (0,5) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
e) (0,75) Quais foram os nveis cc da tenso de sada medidos nas condies extremas
f) (0,75) Quais foram as regulaes de linha estimadas nas condies extremas
37

Experincia 7
AMPLIFICADORES CONFIGURAES BASE-COMUM (BC) E COLETOR-COMUM (CC)
Esta experincia tem como objetivos verificar o funcionamento dos amplificadores a
TBJ nas configuraes base-comum (BC) e coletor-comum (CC), e compreender a importncia
da otimizao das relaes entre as impedncias dos estgios associados em cascata.
1)
2)
3)
4)
5)
Transistores Bipolares de Juna - TBJs;

Anlise cc de circuitos com TBJs;
Aproximao de pequenos sinais para TBJs;
Modelos do TBJ para amplificao de pequenos sinais;
Estgios amplificadores acoplados em cascata.
Alguns conceitos:
Ponto Quiescente (Q). Ponto no plano vO x vI sobre a caracterstica de
da tenso de sada.
Ganho de tenso sem carga (AVo). Relao entre o fasor tenso de sada e o
fasor tenso de entrada, para uma dada freqncia fixa do sinal de excitao, quando
o amplificador tem como carga um circuito aberto. A impedncia interna da fonte de
sinal no levada em conta.
Ganho de tenso com carga (AV). Relao entre o fasor tenso de sada e o
fasor tenso de entrada, para uma dada freqncia fixa do sinal de excitao, quando
o amplificador conectado a uma carga de impedncia finita. A impedncia interna da
fonte de sinal no levada em conta.
Ganho de tenso global (AVs). Relao entre o fasor tenso de sada e o fasor
tenso de sinal, para uma dada freqncia fixa do sinal de excitao, quando o
amplificador conectado a uma carga de impedncia finita e a impedncia interna da
fonte de sinal levada em conta no acoplamento com a entrada do circuito.
Impedncia de entrada (zi). Relao entre o fasor tenso de entrada e o fasor
corrente de entrada, para uma dada freqncia fixa do sinal de excitao.
38
Impedncia de sada (zo). Relao entre o fasor tenso de teste e o fasor

corrente de teste, para uma dada freqncia fixa do sinal de excitao de teste
aplicado entre os terminais de sada do circuito, quando no h excitao aplicada aos
terminais de entrada.
No laboratrio utilizaremos um TBJ npn de aplicao geral para
implementao dos estgios amplificadores.
39
PR-RELATRIO:
Exerccio 1. Estgios BC e CC isolados
Pesquise em fontes confiveis (listar referncias) informaes sobre as configuraes
exploradas nas montagens sugeridas nessa prtica (Fig. 1 a-b), suas vantagens e desvantagens,
caractersticas de ganho de tenso e de ganho de corrente sem carga e com carga,
impedncias de entrada e de sada, e aplicaes tpicas desses circuitos em sistemas
eletrnicos de interesse, a fim de subsidiar a seo de introduo terica do relatrio parcial
referente a esta atividade prtica.
Exerccio 2. Montagem experimental com TBJ em coletor-comum (CC)
Analise o circuito proposto na Fig.1a considerando que a fonte cc (+15 V) do Kit
Scientech ST 2613 ser utilizada para polarizao do elemento ativo. Estime todas as tenses e
correntes de polarizao decorrentes dos valores utilizados para os componentes e
considerando o valor de hFE especificado pelo fabricante do transistor. Explique o que
acontecer com o ganho de tenso da montagem quando uma carga de 100 for conectada
sada e uma fonte de sinal de tenso com impedncia interna de 50 for conectada entrada.
(a)
VCC
(b)
VCC
15V
C1
Q3
BC337
47uF
C1
47uF
10uF
VCC
R1
30k
Q1
BC337
3
R2
1k
R2
5k
R1
15k
C2
Re
10
VCC
15V
C2
10uF
Q2
BC337
Q1
BC337
VEE
-15V
VEE
Fig. 1 Amplificadores a TBJ: a) configurao CC (seguidor de emissor; b). ) configurao BC (cascode).
Exerccio 3. Montagem experimental com TBJ em base-comum (BC)

Analise o circuito proposto na Fig.1b considerando que as fontes cc (+15 V e -15 V) do
Kit Scientech ST 2613 sero utilizadas. Estime todas as tenses e correntes de polarizao.
Explique o que acontecer com o ganho de tenso da montagem quando uma carga de 100
for conectada sada e uma fonte de sinal de tenso com impedncia interna de 50 for
conectada entrada do circuito, excitando-o com uma forma de onda senoidal de amplitude
40 mV p.p. e freqncia de 1 kHz.
Exerccio 4. Amplificador de tenso com 2 estgios
Suponha que a montagem da Fig. 1a (amplificador seguidor de emissor) seja conectada
entrada da montagem da Fig. 1b (amplificador cascode). Analise o circuito resultante,
supondo que uma fonte de sinal de tenso com impedncia interna de 50 ser conectada
entrada do primeiro estgio, e que uma carga resistiva de 100 ser conectada sada do
ltimo estgio. Utilize os modelos de amplificao de pequenos sinais correspondentes a cada
estgio para estimativa do ganho de tenso e do ganho de corrente da montagem em cascata.
40
Exerccio 5. Amplificador de tenso com 3 estgios

Projete um estgio EC utilizando um TBJ tpico (BC 337), com hFE especificado pelo
fabricante, para substituir o estgio CC na entrada do circuito amplificador sugerido no
Exerccio 4. O estgio CC passar a ser o terceiro estgio, na sada do circuito, para adequar a
impedncia de sada do amplificador impedncia de carga de 100 , mantendo o ganho de
tenso conseguido nos estgios anteriores (EC e BC). Projete o estgio adicional EC de modo
que o ganho de tenso do amplificador de 3 estgios seja superior a 300 V/V. Estime tambm
os ganhos de corrente e de potncia do sinal, promovidos por este amplificador. Haveria
alguma vantagem se a carga fosse conectada diretamente no emissor do TBJ no estgio de
sada (no lugar de Re) ?
41
LABORATRIO:
Atividade 1. Estimativa da impedncia interna do gerador de sinais
Conecte um resistor de 100 diretamente no canal de sada do gerador de sinais da
bancada, que deve estar ajustado para fornecer um sinal senoidal de freqncia 1 kH, sem
tenso de off-set e com amplitude de 50 mV p.p. Verifique o sinal de tenso efetivamente
presente nos terminais do resistor (carga). Estime o valor da impedncia interna (rs) do gerador
de sinais a partir do valor da amplitude deste sinal. Anote.
Atividade 2. Implementao do estgio CC
Execute a montagem ilustrada na Fig. 1a utilizando resistores de 1/8 W e um dos
transistores disponveis no LESD (BC 337). Com o auxlio do multmetro digital, verifique as
tenses de polarizao VB e VE do transistor Q1 e compare com os valores previstos
teoricamente (preencha a Tabela I abaixo). Em seguida aplique o sinal ajustado previamente
(50 mV p.p., 1 kHz) ao terminal de entrada monitorando, por meio do osciloscpio da bancada,
o sinal naquele terminal e no terminal de sada, sem e com o resistor de carga RL = 100
conectado. Observe e anote os ganhos de tenso sem carga (preencha a Tabela II) e com carga
(preencha a Tabela III). Verifique que agora o sinal na carga possui a amplitude ajustada no
gerador de sinais. Pode-se dizer que o estgio CC casou a carga ao gerador de sinais ?
Com base na medida da amplitude do sinal de entrada Vi e na resistncia interna da
fonte (50 ), estime a impedncia de entrada do amplificador; e, com base nas medidas da
tenso de sada com e sem carga (VoL e Vo, respectivamente) e na corrente na carga Io, estime a
impedncia de sada (preencha a Tabela VI). Compare com os valores tericos estimados no
Exerccio 1.
Tabela I Tenses e correntes de polarizao do circuito da Fig. 1a.
VB
VE
IB
IE
Terico
Prtico
Tabela II Amplitudes dos sinais no circuito da Fig. 1a sem carga.
Vi
Vc
Vo
AVo = Vo/Vi
Terico*
Prtico
Tabela III Amplitudes dos sinais no circuito da Fig. 1a com carga.
Vi
Vc
VoL
AV = Vo/Vi
Terico*
Prtico
* Nas estimativas tericas utilize os valores medidos das correntes e tenses cc (inseridos na
Tabela I) para obteno dos parmetros dos modelos equivalentes de pequenos sinais dos TBJs,
empregando-os na anlise do comportamento ac dos circuitos propostos. Considere que os
dispositivos operam em condio de equilbrio trmico temperatura ambiente.
42
Tabela IV Impedncias de entrada e sada do circuito da Fig. 1a.

Vs
Vi
Vo
VoL
Zi =
Io=
Zo=
rsVi/(VS-Vi)
VoL/RL
(Vo-VoL)/Io
Terico
Prtico
Atividade 3. Implementao do estgio BC
Execute a montagem ilustrada na Fig. 1b utilizando resistores de 1/8 W e os
transistores disponveis no LESD (BC 337). Com o auxlio do multmetro digital, verifique as
tenses de polarizao VE e VC, do transistor de sinal (Q3) e compare com os valores previstos
teoricamente (preencha a Tabela V abaixo). Em seguida aplique o sinal ajustado previamente
(50 mV p.p., 1 kHz) ao terminal de entrada monitorando, por meio do osciloscpio da bancada,
o sinal naquele terminal e no terminal de sada, sem e com o resistor de carga RL = 100
conectado. Observe e anote os ganhos de tenso sem carga (preencha a Tabela VI) e com
carga (preencha a Tabela VII). Verifique que o sinal de entrada mais uma vez no possui a
amplitude ajustada no gerador de sinais. H alguma distoro presente nos sinais de entrada
e/ou de sada ? Pode-se dizer que se trata de um bom estgio amplificador de tenso ?
fonte (50 ), estime a impedncia de entrada do amplificador; e, com base nas medidas da
tenso de sada sem e com carga (VoL e Vo, respectivamente) e na corrente na carga Io, estime a
impedncia de sada (preencha a Tabela VIII). Compare com os valores tericos estimados no
Exerccio 1.
Tabela V Tenses e correntes de polarizao do circuito da Fig. 1b.
VE
VC
IE
IC
Terico
Prtico
Tabela VI Amplitudes dos sinais no circuito da Fig. 1b sem carga.
Vs
Vi
Vo
AVo = Vo/Vi
AVos = Vo/Vs
Terico**
Prtico
Tabela VII Amplitudes dos sinais no circuito da Fig. 1b com carga.
Vs
Vi
VoL
AV = VoL/Vi
AVs = VoL/Vs
Terico**
Prtico
** Nas estimativas tericas utilize os valores medidos das correntes e tenses cc (inseridos na
Tabela V) para obteno dos parmetros dos modelos equivalentes de pequenos sinais dos
43
Tabela VIII Impedncias de entrada e sada do circuito da Fig. 1b.

Vs
Vi
Vo
VoL
Zi =
Io=
Zo=
rsVi/(VS-Vi)
VoL/RL
(Vo-VoL)/Io
Terico**
Prtico
Atividade 4. Implementao do amplificador de 2 estgios
Conecte a entrada do estgio BC (Fig. 1b) sada do estgio CC (Fig. 1a), no
esquecendo o capacitor de acoplamento. Aplique o sinal ajustado previamente ao terminal de
entrada do primeiro estgio (CC), monitorando o sinal naquele terminal e nos terminais do
resistor de carga RL = 100 , que deve estar conectado ao terminal de sada do segundo
estgio (BC) atravs de outro capacitor de acoplamento. Estime os ganhos de tenso sem carga
(AVo) e com carga (AV) (preencha as Tabelas IX e X); repita o procedimento substituindo a carga
por um resistor de 10 k (preencha a Tabela XI). Pode-se dizer que o estgio CC casou a
entrada do estgio BC ao gerador de sinais ? Pode-se dizer que a sada do amplificador est
casada com a carga de 100 ? E com relao carga de 10 k ?
Tabela IX Amplitudes dos sinais no circuito dos estgios acoplados e sem carga.
Vi
Ve
Vo
AVo = Vo/Vi
Terico**
Prtico
Tabela X Amplitudes dos sinais no circuito dos estgios acoplados e com a carga de 100 .
Vi
Ve
VoL
AV = Vo/Vi
Terico**
Prtico
Tabela XI Amplitudes dos sinais no circuito dos estgios acoplados e com a carga de 10 k.
Vi
Ve
VoL
AV = Vo/Vi
Terico
Prtico
** Nas estimativas tericas utilize os valores medidos das correntes e tenses cc (inseridos nas
Tabelas I e V) para obteno dos parmetros dos modelos equivalentes de pequenos sinais dos
44
Atividade 5. Implementao do estgio EC

Execute a montagem do estgio EC projetado anteriormente no Exerccio 5, utilizando
um dos transistores disponveis no LESD (BC 337). Com o auxlio do multmetro digital,
verifique as tenses e as correntes de polarizao do novo estgio e compare com os valores
previstos teoricamente (preencha a Tabela XII). Aplique o sinal ajustado previamente (50 mV
p.p., 1 kHz) ao terminal de entrada desse estgio, monitorando o sinal naquele terminal e nos
terminais de um resistor de RL = 10 conectado a sua sada (esse valor simula a impedncia
de entrada do estgio BC). Estime os ganhos de tenso sem carga (AVo) e com carga (AV)
(preencha as Tabelas XIII e XIV).
fonte (50 ), estime a impedncia de entrada do amplificador; e com base nas medidas da
tenso de sada com e sem carga (VoL e Vo, respectivamente) e na corrente na carga Io, estime a
impedncia de sada (preencha a Tabela XV).
Tabela XII Tenses de polarizao do estgio EC de entrada.
VBE
VCE
IB
IC
Terico
Prtico
Tabela XIII Amplitudes dos sinais no circuito do estgio EC sem carga.
Vs
Vi
Vo
AVo = Vo/Vi
AVos = Vo/Vs
Terico***
Prtico
Tabela XIV Amplitudes dos sinais no circuito do estgio EC com carga.
Vs
Vi
VoL
AV = VoL/Vi
AVs = VoL/Vs
Terico***
Prtico
Tabela XV Impedncias de entrada e sada do circuito do estgio EC.
Vs
Vi
Vo
VoL
Zi =
Io=
Zo=
rsVi/(VS-Vi)
VoL/RL
(Vo-VoL)/Io
Terico***
Prtico
*** Nas estimativas tericas utilize os valores medidos das correntes e tenses cc (inseridos na
Tabela V) para obteno dos parmetros dos modelos equivalentes de pequenos sinais dos
45
Atividade 6. Implementao do amplificador de 3 estgios

Conecte a entrada do estgio CC (Fig. 1a) sada do estgio BC, e entrada desse
ltimo conecte a sada do estgio EC caracterizado anteriormente (Atividade 5), no
esquecendo os respectivos capacitores de acoplamento. Aplique o sinal ajustado previamente
(50 mV p.p., 1 kHz) ao terminal de entrada do primeiro estgio (EC), monitorando o sinal
naquele terminal e nos terminais do resistor de carga RL = 100 , que deve estar conectado ao
terminal de sada do terceiro estgio (CC) atravs de um outro capacitor de acoplamento.
Estime os ganhos de tenso AVo e AV. Pode-se dizer que o estgio EC casou a entrada do
estgio BC ao gerador de sinais ? Pode-se dizer que a sada do amplificador est casada com
a carga de 100 ? Qual(is) o(s) estgio(s) responsvel pelo ganho de tenso deste
amplificador ? Qual(is) o(s) estgio(s) responsvel pelo ganho de corrente deste amplificador ?
Repita os procedimentos conectando a carga diretamente ao terminal emissor do
transistor no estgio CC de sada (no lugar do resistor de emissor Re = 10 ) (preencha as
Tabelas XVI a XVIII abaixo). H alguma vantagem evidente nessa substituio ?
Tabela XVI Amplitudes dos sinais no circuito dos estgios acoplados e sem carga.
Vi
Vi2
Vo2
Vo
AVo = Vo/Vi
Terico
Prtico
Tabela XVII Amplitudes dos sinais no circuito dos estgios acoplados e com a carga de 100 .
Vi
Vi2
Vo2
VoL
AV = Vo/Vi
Terico
Prtico
Tabela XVIII Amplitudes dos sinais no circuito dos estgios acoplados e com RL no lugar de Re.
Vi
Vi2
Vo2
VoL
AV = Vo/Vi
Terico
Prtico
Nas estimativas tericas utilize os valores medidos das correntes e tenses cc (inseridos nas
Tabelas I,V e XII) para obteno dos parmetros dos modelos equivalentes de pequenos sinais
dos TBJs, empregando-os na anlise do comportamento ac dos circuitos propostos. Considere
que os dispositivos operam em condio de equilbrio trmico temperatura ambiente.
46

Aulas Pratica Eletronica ANALOGICA

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Aulas Pratica Eletronica ANALOGICA

Enviado por

Direitos autorais:

Formatos disponíveis

CENEL Colegiado Acadmico de Eng.

Prof. ISNALDO COLHO, DSc.

NORMAS PARA APRESENTAO DE RELATRIOS

AVALIAO DOS RELATRIOS

UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

Ponto de Operao. Tambm chamado de ponto

Fig. 1 Caracterizao I-V utilizando um ampermetro e um voltmetro.

Exerccio 3. Anlise do comportamento I-V

diodos caracterizados, apenas nas regies de polarizao direta). Compare com as

5) (1,0 ponto ) Reta de carga e ponto quiescente

UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

Fig. 1 Montagem para retificao de meia-onda.

Exerccio 3. Montagem Experimental de Retificadores de Onda-Completa

Fig. 2 Montagens para retificao de onda-completa:

Exerccio 4. Implementao do Filtro Capacitivo

Exerccio 5. Regulao de Tenso utilizando um Zener

Exerccio 6. Regulao de Tenso utilizando Diodos Retificadores

Fig. 4 Montagem sugerida para implementao da mesma

UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

No laboratrio utilizaremos um TBJ n-p-n para verificao experimental das

Fig. 1 Montagens para caracterizao

- vBE de entrada; b) levantamento

Exerccio 3.. Montagem Experimental para Caracterizao I-V de sada

UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

Alguns conceitos teis:

Tenso de saturao (VCE,sat,). Diferena de potencial entre os terminais de

Exerccio 3. Avaliao do desempenho da fonte regulada tpica

UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

Transistores Bipolares de Juna - TBJ;

Exerccio 3. Caracterstica de transferncia vO - vI

UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

Transistores Bipolares de Juna - TBJ;

Exerccio 3. Montagem EC com resistor de emissor Re

Tabela V Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1a.

Tabela VI Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1b.

Atividade 2. Estimativa da impedncia interna do gerador de sinais

Tabela XI Impedncias de entrada e sada do circuito da Fig. 1c.

Atividade 4. Verificao da eficcia do estgio adicional de sada

Tabela XV Amplitudes dos sinais de entrada e de sada no circuito da Fig. 1b acoplado ao

Tabela XVIII Impedncias de entrada e sada do circuito da Fig. 1a acoplado ao estgio

UNIVERSIDADE FEDERAL DO VALE DO SO FRANCISCO

Transistores Bipolares de Juna - TBJs;

Impedncia de sada (zo). Relao entre o fasor tenso de teste e o fasor

Fig. 1 Amplificadores a TBJ: a) configurao CC (seguidor de emissor; b). ) configurao BC (cascode).

Exerccio 3. Montagem experimental com TBJ em base-comum (BC)

Exerccio 5. Amplificador de tenso com 3 estgios

Tabela IV Impedncias de entrada e sada do circuito da Fig. 1a.

Tabela VIII Impedncias de entrada e sada do circuito da Fig. 1b.

Atividade 5. Implementao do estgio EC

Atividade 6. Implementao do amplificador de 3 estgios

Você também pode gostar