Escolar Documentos
Profissional Documentos
Cultura Documentos
ElementosdeAutomação 1
ElementosdeAutomação 1
PAULO GARRIDO
DEI-UM
1. INTRODUO
13
35
55
1. INTRODUO
Cap. 1
Introduo
Varivel de
Comando
Controlador
Processo
Varivel
Controlada
Cap. 1
Introduo
Conjunto
ou
Sequncia
de
Acontecimentos
Controlador de
Acontecimentos
Discretos
Processo
Cap. 1
Introduo
Conjunto
ou
Sequncia
de
Acontecimentos
Controlador de
Acontecimentos
Discretos
ou
Actuadores
Processo
Controlador Lgico
Sensores
Fig 1.3 A comunicao entre controlador e processo realiza-se atravs de actuadores e sensores.
Cap. 1
Introduo
x0
Controlador lgico
Objecto
Fig. 1.4 Quando um certo objecto do processo atinge a posio x0 do interruptor, provoca o seu fecho e,
logo, uma mudana bem definida no estado do circuito elctrico em que este est inserido. Esta mudana
interpretada como a comutao do valor de uma varivel lgica, cujo significado "( verdade/falso
que) o objecto est na (atingiu a) posio x0". A abertura do interruptor, quando o objecto se afasta,
assegurada por uma mola ligada ao contacto.
Contacto
em repouso
actuado
NA
Valor de a
NF
Valor de a/
Aberto
Fechado
Fechado
Aberto
a/
Cap. 1
Introduo
O nmero e tipo (NA ou NF) de contactos num rel varia com o modelo deste. Como
caso particular, interessa mencionar os contactores. So rels electromecnicos com 1 ou 3
contactos NA construdos para comutar correntes elctricas mono ou trifsicas elevadas,
como as que so muitas vezes exigidas na alimentao de motores.
Cap. 1
Introduo
Motor
Lmpada
Fig. 1.7 Representao grfica de alguns elementos referenciados no texto. Os contactos de rels e
contactores no se apresentam, pois normalmente eles sero representados, no junto das bobinas,
mas sim nos pontos dos circuitos elctricos em que se inserem.
Cap. 1
Introduo
- Pneumtica
- Electrnica digital.
Tecnologia electromecnica
Neste caso, cada sada do controlador tem associado um rel. A funo lgica associada a
essa sada implementada directamente no circuito da bobina do rel (circuito de comando)
recorrendo a ligaes srie e paralelo dos contactos correspondentes s entradas do
controlador (botes de comando e sensores).
No caso de controladores sequenciais, as variveis internas do controlador, so tambm
implementadas por um rel associado que funciona como elemento de memria. Vejamos um
exemplo combinacional e um exemplo sequencial. A representao grfica usar os
chamados diagramas de escada (do ingls 'ladder diagrams').
Exemplo
Por questes de segurana, pretende-se que o motor de uma prensa s seja energizado se o operador
carregar simultaneamente em dois botes afastados entre si. Se forem b1 e b2, as variveis lgicas
associadas a cada um dos botes e M a varivel lgica associada sada do controlador, ento a equao
lgica, que descreve este, M = b1.b2, ou seja, a varivel de sada, que determina a energizao do motor,
o "E" lgico das duas variveis de entrada. Graficamente, o controlador ser ento representado como:
24 V
0V
b2
b1
A alimentao de sensores e controladores lgicos muito usualmente realizada com uma tenso de 24
Volt. Neste caso e em termos de circuito elctrico, o controlador consiste na colocao em srie, entre os
24 V e os 0 V de alimentao, dos contactos dos botes e da bobina do rel que liga o motor.
Suponhamos que este trifsico, requerendo portanto uma alimentao de 220 Volt trifsica. O sistema
total pode ser representado simplificadamente por:
0V
220 V
m
24 V
b1
Circuito de potncia
b2
0V
Circuito de comando
Cap. 1
Introduo
minscula. Se no se realizarem ligaes instveis, claramente, o valor lgico da varivel que descreve a
energizao da bobina do rel e das variveis que descrevem o estado dos seus contactos NA, o mesmo.
Note-se que, falando estritamente, a representao de sensores e actuadores no faz parte da
representao de um controlador lgico. O que se representa no diagrama de um controlador lgico so
as variveis lgicas que descrevem o estado de sensores e actuadores. Nesta metfora grfica, que teve
origem na implementao electromecnica dos controladores, as variveis so representadas por
contactos e rels.
xd
xe
be
bd
be
bd/
l/
be/
r/
bd
Cap. 1
Introduo
10
energizao permite que a mesa se continue a deslocar mesmo depois de cessar a actuao sobre os
botes. Com efeito, a energizao dos rels E e D provoca o fecho dos seus contactos auxiliares e e d,
constituindo um 'by-pass' aos contactos NA dos botes que mantm os rels energizados, mesmo que os
botes sejam largados.
- a colocao em srie de contactos NF dos fins-de-curso garante que os rels, e logo os motores, sejam
desligados quando a mesa atinge as posies extremas.
- a colocao em srie de contactos NF dos botes impossibilita que os motores sejam ligados ao mesmo
tempo (uma situao a evitar claramente), mesmo que se carregue simultaneamente nos dois botes.
Este controlador pode ser descrito pelas seguintes equaes lgicas:
E = (be + e) bd / l /
D = (bd + d ) be / r /
O controlador tem 4 variveis de entrada (be, bd, l e r), duas variveis de sada (E e D), e duas variveis
internas (e e d). portanto um controlador sequencial em que as variveis internas e de sada so as
mesmas. Repare-se que a resposta actuao em qualquer um dos botes diferente consoante a mesa
esteja parada ou no.
Tecnologia pneumtica
A tecnologia pneumtica usa elementos que funcionam tendo como fonte de energia ar
comprimido. Existem elementos capazes de realizar funes lgicas (como o "E" ou o "Ou").
A existncia de sensores e actuadores funcionando com o mesmo princpio, permite constituir
sistemas totalmente baseados em ar comprimido.
A sua utilizao de especial interesse em ambientes explosivos ou sujeitos a fortes
campos electromagnticos onde a tecnologia anterior pode ser perigosa ou sofrer
interferncias.
O principal inconveniente a necessidade de estabelecimento de um circuito de ar
comprimido prprio, com custos elevados de instalao e manuteno, bem como o volume
ocupado pelos dispositivos.
Electrnica digital
A electrnica digital comeou a ser utilizada em Automao a partir do momento em que se
criaram os circuitos lgicos integrados em pequena e mdia escala (SSI e MSI). Mas foi com
o aparecimento dos microprocessadores, que se abriram perspectivas de larga aplicao, nesta
rea devido generalizao dos dispositivos conhecidos como Controladores Lgicos
Programveis (abreviadamente PLC's na literatura inglesa, tambm referidos como
Autmatos na literatura francesa).
Um controlador lgico programvel fundamentalmente um microcomputador cujo
Cap. 1
Introduo
11
Cap. 2
13
atravs de equaes lgicas que caracterizam as sadas como funes booleanas apenas das
entradas. Para este tipo de controladores, a lgebra de Boole fornece um mtodo praticamente
directo, no s para a sntese das equaes, como tambm para a simplificao destas, de
modo a reduzir o custo e complexidade da implementao.
2.1.1 Definio
Seja um sistema algbrico B definido como um quntuplo ordenado:
B = (B, +,,O , U )
em que B um conjunto com mais de um elemento, + e so operaes binrias em B, O e U
so elementos distinguidos de B. B ser uma lgebra de Boole no domnio B, se forem
satisfeitos os seguintes postulados:
Comutatividade:
A a,bIB
a+b=b+a
ab=ba
Distributividade:
A a,b,cIB
a + ( b c ) = ( a + b) ( a + c )
a(b+c)=(ab)+(ac)
Identidades:
A aIB
aO=O
a+U=U
Existncia de complementar:
A aIB, a IB
a+ a =U
a a =O
Cap. 2
14
b | +
b |
---------------0
0
0
---------------0
0
0
2.1.2 Teoremas
A partir dos postulados de uma qualquer lgebra de Boole, podem deduzir-se como teoremas
as seguintes propriedades:
Associatividade:
A a,b,cIB
(a+b)+c=a+(b+c)
(ab)c=a(bc)
Idempotncia:
A aIB
a+a=a
aa=a
Absoro:
A a,bIB
a+(ab)=a
a(a+b)=a
Involuo:
Cap. 2
A aIB
15
=a
Leis de De Morgan
A a,bI B
(a+b) = a b
(ab) = a + b
a+( a b)=a+b
a( a +b)=ab
(ab)+(a b )=a
(a+b)(a+ b )=a
(ab)+( a c)+(bc)=(ab)+( a c)
(a+b)( a +c)(b+c)=(a+b)( a +c)
f B:Bn B
Exemplo
Seja B = { 0 , 1 }. Ento, B2 = { (0,0) , (0,1), (1,0) , (1,1) }. Existem 16 funes de B2 para B. A funo
"Ou Exclusivo", por exemplo, corresponde seguinte associao de elementos de B2 a elementos de B:
fOuX =
Dada uma lgebra booleana B com domnio B define-se uma expresso booleana por
- os elementos de B so expresses,
- as variveis x 1 , x2 ,... x i ,... so expresses e
- se F e G so expresses ento tambm o so
( F ) + (G )
( F ) (G )
F
Cap. 2
16
Cap. 2
17
abordagem elementar.
Existem 4 formas das expresses lgicas que tem interesse referir:
- forma cannica soma de produtos
- forma cannica produto de somas
- forma mnima soma de produtos
- forma mnima produto de somas
Uma expresso lgica est na forma soma de produtos quando constituda por somas
lgicas de produtos lgicos (estes produtos so tambm designados por termos).
Exemplo:
(a b c)+( b d )+( a c d )
Uma expresso lgica est na forma produto de somas quando constituda por
produtos lgicos de somas lgicas (estas somas so tambm designadas por factores).
Exemplo:
(a+b+d)( b +d)( a +c+ d )( a +d)
Diz-se que uma expresso lgica est na forma cannica produto de somas quando
todos os seus factores contm todas as variveis (da funo que implicitamente a expresso
define).
Estas somas so tambm designados por somas desenvolvidas, factores
desenvolvidos ou maxtermos. A forma cannica produto de somas tambm designada por
produto de somas desenvolvidas.
Cap. 2
18
Exemplo:
F(a, b, c, ) = (a + b + c ) ( a + b + c) ( a + b + c )
Tabelas de verdade
As tabelas de verdade constituem outro processo de descrever as funes lgicas. A sua
utilizao deve-se ao modo simples como so obtidas a partir da especificao informal da
funo. Alm disso, permitem a obteno directa das formas cannicas das expresses
algbricas das funes.
A tabela de verdade apresenta todas as combinaes possveis das variveis da funo,
juntamente com os correspondentes valores assumidos pela funo para cada uma dessas
combinaes.
Exemplo
a
b
c
|
F
------------------------------------0
Cap. 2
19
Esta tabela descreve uma funo F de 3 variveis a, b e c que assume o valor lgico 0 para as seguintes
combinaes dos valores das variveis:
a b c ,
a b c , a b c , a b c , a b c
a b c ,
a b c
A obteno da expresso lgica da funo na forma cannica soma de produtos reduzse a escrever a funo como uma soma das expresses das combinaes de valores das
variveis para os quais o valor da funo 1.
Exemplo
Para a tabela anterior, tem-se:
F (a,b,c) = a b c + a b c + a b c
Para se obter a expresso lgica na forma cannica produto de somas, pode escrever-se
o complementar da funo como uma soma de produtos e complementar a expresso
resultante, usando as leis de De Morgan.
Exemplo
Para a tabela anterior, tem-se:
F ( a , b , c ) = ( a b c ) + (a b c) + ( a b c ) + ( a b c ) + (a b c)
F ( a , b , c ) = F (a , b, c ) =
= ( a b c ) + (a b c) + ( a b c ) + ( a b c ) + (a b c) =
= ( a b c ) ( a b c ) (a b c ) (a b c) (a b c ) =
= ( a + b + c) (a + b + c ) ( a + b + c ) ( a + b + c ) ( a + b + c )
Cap. 2
20
a+(ab)=a
a(a+b)=a
A a,bIB
a( a +b)=ab
Teorema da adjacncia lgica
A a,bIB
(ab)+(a b )=a
(a+b)(a+ b )=a
Cap. 2
21
Exemplo
Seja agora a funo:
F=ab c + abc + a b c + a b c
Aqui pode aplicar-se directamente o teorema da adjacncia lgica
F=ab + a b
Recorrendo apenas aos teoremas nem sempre se obtm a expresso mais simples, pelo
que no constituem a ferramenta mais eficaz para a minimizao de expresses lgicas.
Os mapas de Karnaugh e os mtodos tabulares (em particular o de Quine-McCluskey)
so alternativas a considerar. Para a utilizao manual os mapas de Karnaugh afiguram-se
mais convenientes.
2.2.2 Mapas de Karnaugh
Cap. 2
22
Examinando a expresso da funo pode verificar-se que possvel aplicar o teorema da adjacncia aos
dois ltimos termos.
A B C + AB C
= B C
Observando agora o mapa de Karnaugh, verifica-se que aqueles dois termos correspondem a clulas
geometricamente 'adjacentes' com o 1 inscrito. A simplificao pode ser assinalada "agrupando" essas
clulas como se ilustra na figura seguinte.
Cap. 2
23
No mapa que temos vindo a utilizar como exemplo, a correspondncia entre clulas e
mintermos , pois, a que se ilustra a seguir:
B
A.B.C.
A.B.C.
A.B.C.
A.B.C.
A.B.C.
A.B.C.
A.B.C.
A.B.C.
000 0
A B C
A B C
001 1
A B C 101 5
A B C
010 2
A B C 110 6
A B C 011 3
ABC
100 4
111 7
Cap. 2
24
2 Variveis
3 Variveis
A
C
4 Variveis
B
A
D
5 Variveis
A
D
Cap. 2
25
=A B CD+A B C D + AB C D+ ABCD
=AD( B C+ B C +B C +BC)
Notando que dentro dos parntesis est a soma lgica de todos os mintermos de uma funo das variveis
B e C, temos
F ( A, B, C, D ) = A D 1 = A D
Cap. 2
26
A.B.D
1
1
1
1
B.C.D
A.B.C
B.C
1
1
A.B
A
D
B.D
A.D
B
A
D
1
D
Cap. 2
27
B
1
1
B
B
1
D
Leitura de mapas na forma mnima soma de produtos
Porventura a utilizao mais comum (se bem que no a nica) dos mapas de Karnaugh a
obteno da forma mnima soma de produtos (FMSP) para uma funo, quando o ponto de
partida a forma cannica soma de produtos.
Para chegar a um processo sistemtico (ou quase...) de obteno da FMSP vamos
comear por definir, grupos (de adjacncia) primrios:
Um grupo de adjacncia diz-se primrio se no est totalmente includo em outro grupo
maior.
Exemplo:
C
Grupo n2
A.B.C
Grupo n1
A.B.C
A
1
D
Grupo n3
B.C
O grupo n2 no primrio, pois est totalmente includo no grupo n3. Os grupos n1 e 3 so primrios.
Cap. 2
28
Resta o problema de escolher quais os grupos primrios que formam a FMSP. Cada
clula 1 deve estar includa em pelo menos um dos grupos primrios escolhidos. Ora, haver
muitas vezes 1s que esto includos em apenas um grupo primrio.
Um grupo primrio diz-se essencial se incluir uma ou mais clulas 1 que no esto
includas em qualquer outro grupo primrio.
Tambm claro que todos os grupos primrios essenciais devem estar includos na
FMSP. No entanto, nem sempre a FMSP consta apenas de grupos primrios essenciais. Isso
acontece se, aps remoo dos 1s contidos em grupos primrios essenciais, subsistirem um ou
mais 1s.
Exemplo
C
1*
1*
1 *
B
1
A
D
Grupos primrios
D
Aps remoo dos grupos
primrios essenciais
"*" assinala as clulas que s so includas num grupo primrio e que portanto definem os grupos
primrios essenciais - estas clulas so chamadas clulas essenciais.
1 tentativa de extraco
dos restantes 1s
2 tentativa de extraco
dos restantes 1s
Cap. 2
A.C
1
A
1
1*
B.C.D
1
1
1*
B.C.D
A.B.D
1
B
B.C.D
A.B.C
29
A
D
Cap. 2
30
restantes. "Extrair" esses grupos, notando que se isso simplificar os termos que se esto a
extrair, devem ser utilizados, para formar grupos maiores, os 1s j considerados em passos
anteriores.
5.2 - Como o nmero de 1s restantes reduzido, geralmente fcil ver qual o melhor
nvel de simplificao dos 1s que ficaram depois do passo 4. Assim que se chegar a uma
soluo com esse nvel de simplificao, d-se por concluda a minimizao.
Exemplo:
Grupos primrios
(h 2 grupos essenciais)
1s restantes
A maior simplificao
2 grupos de 2
1
1
*1
*1
1
A
Nota: se no fosse possvel cobrir os 3 1s restantes por meio de 2 grupos de 2, teramos de ensaiar a
seguir a hiptese de 1 grupo de 2 e 1 grupo de 1, e assim sucessivamente.
H funes lgicas para as quais certas combinaes das variveis de entrada nunca podem
ocorrer, pelo menos, em termos de funcionamento normal dos dispositivos.. Tambm surgem
casos em que para determinadas condies de entrada, que podem ocorrer, as sadas do
circuito simplesmente no so utilizadas.
Exemplo (combinaes de entrada que no podem surgir):
Num tanque de lquido os sensores 1 e 2 ficam a "1" quando imersos.
A combinao S2=1, S1=0 nunca poder surgir.
Cap. 2
31
Sensor 2
S2
Sensor 1
S1
Y0
Y1
Y2
Y3
Overflow
Multiplicador
X0
X1
X2
X3
Z0
Z1
Z2
Z3
Z4
Z5
Z6
O circuito multiplicador da figura acima multiplica uma palavra X de 4 bits por outra palavra Y tambm
de 4 bits, apresentando o resultado numa palavra de 7 bits.
No entanto, quando o resultado, por demasiado grande, j no exprimvel em 7 bits, apenas deve activar
a sada Overflow, que indica ultrapassagem da capacidade.
Nessa situao indiferente o estado das sadas Z, porque no vo ser utilizadas.
Por outras palavras, para todas as combinaes de entrada que resultarem num produto no exprimvel
em 7 bits, as sadas Z so opcionais dado que no sero utilizadas.
Quer num caso quer noutro, para essas combinaes de entrada as sadas so indiferentes, isto , a
funcionalidade do circuito no afectada pelos valores que as sadas possam ento tomar.
H ento completa liberdade para estabelecer valores para as sadas relativas a esses
combinaes, de acordo com o que seja mais vantajoso para a simplificao do circuito. Para
realar esse facto, os valores indiferentes das sadas representam-se (numa tabela de verdade
ou num mapa de Karnaugh) por X.
Num mapa de Karnaugh, o procedimento a tomar em relao aos Xs o seguinte:
- se tomar um [ou mais] X como 1 resultar na compactao de um termo necessrio
para "extrair" alguns dos 1s do mapa, o X tomado como 1;
- caso contrrio, o X tomado como 0.
Cap. 2
Exemplo:
S um dos Xs que tomado a 1:
B.C
B.C
32
3. PROJECTO DE CONTROLADORES
LGICOS
SEQUENCIAIS
Cap. 3
34
projectista.
3.2 O Mtodo do Grafcet
Cap. 3
35
OPERADOR
Sinalizaes
Instrues
Ordens
PARTE
COMANDO
Autmato
Informaes
PARTE
OPERATIVA
Processo a
automatizar
Cap. 3
36
30
ESPERA
Aces:
20
INICIO
Ligar o sinalizador L
Arrancar o motor M
OU
20
INICIO
L=1
M=1
Cap. 3
37
A execuo das aces pode depender tambm da verificao duma expresso lgica
(condio) envolvendo:
a) Entradas (E),
b) Variveis auxiliares relacionadas com
contadores (T e C).
c) O estado (activo ou inactivo) de outras etapas (X).
E1/
20
INICIO
L=1
X30
M=1
Transies
As transies indicam as possibilidades de evoluo entre etapas. Essa evoluo ocorre
quando uma transio transposta originando uma alterao na situao do autmato.
A transposio depende da validao da transio e da verificao da sua receptividade.
Uma transio encontra-se validada sempre que todas as etapas imediatamente
precedentes esto activas.
Transio
Receptividades:
Nas transies, a interaco com a parte operativa processa-se atravs das receptividades, que contm as informaes susceptveis de fazer evoluir o estado do sistema.
As receptividades so expresses lgicas idnticas s condies associadas a algumas
aces.
Cap. 3
38
Ligaes Orientadas
As ligaes orientadas indicam as vias de evoluo possveis nos diagramas.
O sentido convencionado para estes elementos do Grafcet descendente. No caso
contrrio necessrio indicar expressamente o sentido.
Regras de sintaxe
A alternncia entre etapa - transio e transio - etapa deve ser sempre respeitada qualquer
que seja a sequncia percorrida.
Assim duas etapas no podem estar ligadas directamente, devendo encontrar-se
separadas por uma transio.
------> Etapa
------> Transio
------> Etapa
Do mesmo modo entre duas transies tem de existir uma etapa intermdia.
------> Transio
------> Etapa
------> Transio
Regras de evoluo
Seguidamente so apresentadas um conjunto de regras que determinam o estado activo ou
Cap. 3
39
----->
Etapa Inicial
Regra 2:
Uma transio diz-se validada quando todas as etapas imediatamente precedentes esto
activas.
A transposio duma transio realiza-se no caso de:
- a transio estar validada.
- a receptividade associada transio for verdadeira.
Nesta situao, a transposio obrigatria. Veja-se a figura seguinte.
a + b.c = 0
a + b.c = 0 ou 1
3
Transio no validada
a + b.c = 1
3
Transio validada
3
Transio transposta
Regra 3:
A transposio de uma transio provoca a activao das etapas imediatamente a seguir
ao mesmo tempo que se desactivam todas as imediatamente precedentes.
Quando existem vrias etapas ligadas a uma mesma transio representa-se o conjunto
das ligaes por 2 traos paralelos.
Cap. 3
a + b.c = 0 ou 1
Transio no validada
40
a + b.c = 0
Transio validada
a + b.c = 1
Transio transposta
Regra 4:
Vrias transies validadas simultaneamente com receptividades verdadeiras so
transpostas tambm em conjunto.
Regra 5:
Se durante a evoluo do autmato, uma mesma etapa deva ser desactivada e activada
ao mesmo tempo, ela permanece activa.
Nota: O tempo de transposio de uma transio no pode ser considerado
rigorosamente nulo, estando dependente da tecnologia utilizada para implementar a parte
comando. A mesma situao se verifica com a durao da activao de uma etapa.
Estruturas de base
As estruturas que surgem mais frequentemente nos diagramas so:
- Sequncia nica
- Sequncias simultneas
- Sequncias mltiplas
Sequncia nica
Esta sequncia, constituda por uma srie de etapas, caracteriza-se pelo facto de apenas
uma delas se encontrar activa em cada instante.
Cap. 3
41
Sequncias simultneas
Nos diagramas Grafcet est tambm prevista a evoluo em paralelo de vrias
sequncias.
Esta situao decorre aps a transposio de uma transio mltipla que origina a
activao de vrias etapas.
A evoluo nessas etapas entretanto activas processa-se de um modo independente de
acordo com as regras estabelecidas.
Esta estrutura assegura a sincronizao dos processos que se desenrolam em paralelo
dada a simultaneidade no incio e no fim.
Cap. 3
42
Sequncias exclusivas
Num Grafcet formado por vrias sequncias pode ser necessrio optar por apenas uma
dessas sequncias. Um modo de garantir essa seleco a elaborao de receptividades
mutuamente exclusivas.
a . b/
2
a/. b
3
Pretende-se automatizar um sistema de transporte constitudo por um tapete rolante e por uma
arrastadeira.
As peas so colocadas no incio sobre o tapete e depois retiradas da zona de evacuao
por mecanismos externos ao sistema em causa.
Aps a ordem de arranque (actuao do boto BOT por parte do operador), o tapete
rolante accionado por um motor trifsico M1 (150W) desloca a pea no sentido da zona de
Cap. 3
43
evacuao. O posicionamento da pea no fim do tapete assinalado pelo fim de curso FCa.
Nessa altura deve iniciar-se o movimento de avano da arrastadeira que retira a pea do
tapete colocando-a na zona de evacuao. A arrastadeira implementada por um dispositivo
fixo num tapete accionado tambm por um motor trifsico M2 (150W).
A actuao do fim de curso FCc confirma a presena da pea na zona de evacuao.
Para concluir o ciclo resta o movimento de retrocesso da arrastadeira de modo a colocla na posio inicial caracterizada pela actuao do fim de curso FCb. Esse retrocesso
consegue-se invertendo as ligaes do motor responsvel pelo movimento da arrastadeira.
Fcb
M1
M2
Fca
Fcc
Especificaes do projecto
A definio do diagrama funcional Grafcet assenta em vrias noes que importa esclarecer
para este caso concreto.
Cap. 3
44
Cap. 3
45
OPERADOR
Sinalizaes
Instrues
Ordens
PARTE
COMANDO
Automato
Informaes
PARTE
OPERATIVA
Sistema de
Transporte
(tapete +
arrastadeira)
estado da botoneira.
estado do interruptor (ciclo a ciclo ou automtico).
Sinalizaes -
no previstas.
Cap. 3
46
1
Ordem de arranque * condies inic
2
iais
Movimento do tapete
Pea no fim do tapete
Avano da arrastadeira
Pea na zona de evacuao
Retrocesso da arrastadeira
Arrastadeira recuada
ETAPA 1
TRANSIO 1-2
ETAPA 2
TRANSIO 2-3
ETAPA 3
TRANSIO 3-4
ETAPA 4
TRANSIO 4-1
.c5.
Cap. 3
TAPETE = 0
A. ARRASTADEIRA = 0
R. ARRASTADEIRA = 0
TAPETE = 1
FCa
TAPETE = 0
A. ARRASTADEIRA = 1
FCc
A. ARRASTADEIRA = 0
T0 = 1s
4
FT0
R. ARRASTADEIRA = 1
5
FCb
47
Cap. 3
Alteraes da especificao
TAPETE = 0
A. ARRASTADEIRA = 0
R. ARRASTADEIRA = 0
TAPETE = 1
FCa
TAPETE = 0
A. ARRASTADEIRA = 1
3
FCc
A. ARRASTADEIRA = 0
T0 = 1s
4
FT0
5
R. ARRASTADEIRA = 1
FCb * (Aut#c-c)
FCb * (Aut#c-c)
R. ARRASTADEIRA = 0
FCa * FCc
48
Cap. 3
49
TAPETE = 0
A. ARRASTADEIRA = 0
R. ARRASTADEIRA = 0
FCa * FCb
22
R. ARRASTADEIRA = 1
FCa * FCb
FCb
TAPETE = 1
FCa
R. ARRASTADEIRA = 0
TAPETE = 0
TAPETE = 5
1
FCa
TAPETE = 0
FCc
A. ARRASTADEIRA = 1
FCc
A. ARRASTADEIRA = 0
T0 = 1 s.
9
FT0
Cap. 3
50
I 1,0
O 0,0
A. ARRASTADEIRA R. ARRASTADEIRA -
O 0,1
O 0,2
A programao do TSX 27-20 afigura-se simples pois dispe de um editor grfico. Para
a definio das aces e das receptividades recorre aos diagramas de escada acessveis
atravs da funo Zoom. Na pgina seguinte representa-se o aspecto visual do programa
editado com recurso ao uso da consola de programao do autmato.
3.3 Linguagens de Programao
O recurso a uma linguagem convencional (por exemplo Basic, Pascal) para programar o
controlador surge como uma opo atraente pois aproveita editores e compiladores j
existentes.
No entanto, dado o carcter genrico destas linguagens, os programas desenvolvidos
no evidenciam necessariamente as especificaes do controlo sequencial, tornando difcil
qualquer tarefa de alterao ou mesmo manuteno dos programas. Assim a programao dos
PLC's deve realizar-se com base nos modelos de representao dos automatismos (linguagens
dedicadas).
Numa primeira fase utilizaram-se as funes lgicas e/ou a sua representao grfica
(diagramas de escada) como linguagem de programao (dedicadas de baixo nvel). Esta
opo prende-se com o aproveitamento dos mtodos clssicos de sntese dos controladores.
Os controladores programveis, no entanto, permitem a implementao directa do
Grafcet e de outros diagramas de estado, prximos das especificaes funcionais (linguagens
dedicadas de alto nvel) e que apresentam vantagens no tempo de projecto, na capacidade de
modelao, na manuteno e na deteco de avarias. Na pgina seguinte, apresenta-se um
possvel diagrama geral dos diferentes mtodos.
Cap. 3
51
R
R
R
I 1.0
I 1.1
I 1.2
O 0.0
O 0.1
O 0.2
I 1.3
#
O 0.0
I 1.1
#
O 0.0
O 0.1
I 1.3
#
M0
TB = 100 ms
P = 10
O 0.1
B0
B0
#
O 0.2
I1.2
#
Cap. 3
Especificaes
Funcionais
Diagramas de
Estados
52
Matrizes de
Estados
Funes
Lgicas
IMPLEMENTAO
"Hardware"
Linguagem de
Contactos
WLC's
Linguagens dedicadas
de alto nvel
PLC's
.
c2.
Bibliografia
Entre parntesis indica-se a cota da obra nos Servios de Documentao da Universidade do Minho.
53