Escolar Documentos
Profissional Documentos
Cultura Documentos
ELETRNICA DE POTNCIA
REVISTA DA SOCIEDADE BRASILEIRA DE ELETRNICA DE POTNCIA SOBRAEP
VOL. 7, N 1, NOVEMBRO DE 2002
NDICE
Corpo de Revisores................................................................................................................. ii
Editorial................................................................................................................................... iii
Chamada de Trabalhos para a Seo Especial Acionamentos Eletrnicos e Controle de
Mquinas Eltricas.................................................................................................................. iv
Editorial Convidado................................................................................................................ v
ARTIGOS DA SEO ESPECIAL RETIFICADORES COM ALTO FATOR DE POTNCIA
Retificadores PWM trifsicos unidirecionais com alto fator de potncia
Ivo Barbi, Yales Rmulo de Novaes, Fabiana Pttker de Souza e Deivis Borgonovo................................. 1
Implementao e controle de retificador trifsico de alta qualidade com comutao em
baixa freqncia
Joanna A. G. Marafo, Jos Antenor Pomilio e Giorgio Spiazzi............................................................ 15
Retificador trifsico isolado em alta freqncia e com baixa distoro de corrente na rede
Falcondes Jos Mendes de Seixas e Ivo Barbi...................................................................................... 22
Digital implementation of three-phase rectifier with deadbeat controller
Loureno Matakas Jr., Wilson Komatsu e Alisson Dias Junqueira.............................................................. 30
Melhoria do fator de potncia atravs do aumento do nmero de pulsos de conversores
graetz comutados pela rede: Modelagem e resultados experimentais
Angelo J. J. Rezek, Jos P. G. de Abreu, Valberto F. da Silva, Jos M. E. Vicente, Jos A. Cortez, Otvio H.
S. Vicentini, Adriana C. de S e Mauro S. Miskulin............................................................................
38
46
ii
EDITORIAL
Com a presente edio marcamos o incio de uma nova linha de ao da revista: as sees
especiais, em que pretendemos lanar, anualmente, uma chamada especfica de trabalhos em um tema de
interesse da Sociedade Brasileira de Eletrnica de Potncia.
Em sua primeira edio, o tema proposto foi RETIFICADORES COM ALTO FATOR DE
POTNCIA, tendo como Editor da Seo o Prof. Carlos Alberto Canesin, da UNESP Ilha Solteira.
Alis, j a partir da prxima Edio o Prof. Canesin assume a Edio Geral da nossa revista, sendo esta
minha ltima atuao como tal.
Nos dois anos em que estive como Editor passamos por um momento de desinteresse pela revista,
com uma submisso restrita de trabalhos. Estamos conseguindo superar os maus momentos com as sees
especiais. Aos poucos as submisses regulares iro se fortalecendo, com a reconquista da credibilidade da
revista.
Uma chamada de artigos para uma nova seo especial, referente a 2003, est sendo lanada com
este nmero. Alcanaremos, com ela, uma fatia fundamental e at o momento pouco presente na nossa
revista: as aplicaes em mquina eltricas. O Editor da Seo Especial ser o Prof. Richard Magdalena
Stephan, da COPPE - UFRJ.
Eu e meu Editor Associado, Prof. Marcelo Godoy Simes, encerramos nossos trabalhos
agradecendo aos autores que, durante nossa gesto, submeteram trabalhos, e ao nosso especializado corpo
de revisores, que garante a qualidade da revista.
Continuaremos colaborando com a revista. Ela estar sempre melhor.
iii
SEO ESPECIAL
A revista Eletrnica de Potncia da SOBRAEP est preparando uma seo especial com
artigos tcnicos de contedo especializado e artigos de contedo didtico significativo no tema:
ACIONAMENTOS ELETRNICOS E
CONTROLE DE MQUINAS ELTRICAS.
Os artigos de contedo especializado devem necessariamente conter uma introduo
abrangente, onde o assunto proposto esteja clara e solidamente situado em termos de estado
da arte e da sua importncia.
Os tpicos contemplados incluem:
iv
EDITORIAL CONVIDADO
Seo Especial Retificadores com Alto Fator de Potncia
Foi uma grande honra para este editor especial receber o convite para realizar e gerir esta seo especial
Retificadores com Alto Fator de Potncia.
O tema envolve diretamente a busca pelo processamento da energia eltrica com melhor qualidade, uma vez que
tal fonte de energia deve ser considerada como um bem pblico, raro e esgotvel.
Fatos recentes no pas demonstraram como devemos trilhar pelos caminhos da normatizao, no que se refere
aos equipamentos eletroeletrnicos processadores de energia eltrica.
Infelizmente, o pas muitssimo carente de normas tcnicas atualizadas nesta rea, em conseqncia, levando o
sistema nacional de gerao, transmisso e distribuio a conviver com ndices de qualidade muito reduzidos e grandes
desperdcios de energia eltrica.
Dentre estes dispositivos processadores de energia eltrica, encontram-se os amplamente difundidos conversores
ca/cc, ou, tambm denominados de retificadores, em todos os seguimentos da sociedade moderna, dentre os quais: os
setores industrial, comercial, agropecurio e residencial.
Entretanto, um grave problema tcnico para estes retificadores convencionais a elevada distoro harmnica da
corrente drenada da rede de alimentao em corrente alternada, resultando em reduzido fator de potncia. Tais fatores
levam os sistemas de energia eltrica a conviverem com desperdcios significativos, pois, os valores eficazes das
correntes drenadas por estes dispositivos so bem maiores do que o mnimo valor necessrio para transferir a desejada
potncia ativa para a carga. Alm deste fato, agregam-se os problemas decorrentes dos harmnicos presentes na
corrente: interferncias eletromagnticas, perdas e aquecimento, ressonncias, mau funcionamento de equipamentos,
necessidade de aumento de bitolas de condutores, etc...
Neste contexto, certamente o pas necessita caminhar para a normatizao, por exemplo adotando as normas
Europias IEC que, desde o final da dcada de 80, restringem o contedo harmnico das correntes drenadas por tais
dispositivos. Estas normas sofreram constantes atualizaes durante estas ltimas dcadas, resultando nas atuais IEC
61000-3-2 e IEC 61000-3-4.
Esta seo especial envolve diferentes tpicos relacionados com a correo do fator de potncia de retificadores
monofsicos e trifsicos, operando em baixas e elevadas freqncias, quais sejam: concepo de novas topologias,
correo passiva, correo ativa, tcnicas de comutao, tcnicas especiais de comando e controle. Portanto, esta seo
apresenta trabalhos consolidados e completos de forma analtica e experimental.
Para realizar a anlise dos trabalhos submetidos, que envolveram 80 autores em 20 diferentes artigos, contamos
com a colaborao de 30 revisores de 19 instituies de pesquisa, do pas e do exterior. Sem dvida, o xito desta
edio deve substancial parte aos vossos esforos e trabalho, a todos nosso muito obrigado. Nosso muitssimo obrigado
tambm aos autores, pois, sem eles no existiria esta importante seo especial. Em especial agradeo ao Prof. Ivo
Barbi que contribuiu com um importante artigo convidado a respeito de retificadores trifsicos.
Pela primeira vez implementamos um sistema totalmente eletrnico de submisso, anlise e reviso, o qual em
muito agilizou o processo desta seo especial. Outras sees especiais havero de vir em continuidade esta, e, a
partir de janeiro de 2003, quando assumiremos a edio geral da Revista Eletrnica de Potncia, todo o processo dever
ser por via eletrnica, atravs do seguinte endereo: http://www.dee.feis.unesp.br/lep/revista.
Finalmente, em funo dos prazos estabelecidos para esta edio, gostaria de informar aos leitores que outros
artigos aprovados ainda sero publicados nas edies normais da revista.
Espero, portanto, que esta edio contribua para o retorno da to necessria periodicidade de nossa revista. Muito
obrigado.
CARLOS ALBERTO CANESIN
EDITOR ESPECIAL
e-mail: canesin@dee.feis.unesp.br
UNESP FEIS
LEP Laboratrio de Eletrnica de Potncia
http://www.dee.feis.unesp.br/lep/power.html
15385-000 Ilha Solteira SP Cx. Postal 31
Fone: 0xx18 3743 1086
Fax: 0xx18 3742 2735
SOBRAEP
Diretoria (2002-2004)
Presidente: Domingos Svio Lyrio Simonetti UFES
Vice-Presidente: Carlos Alberto Canesin UNESP Ilha Solteira
1.o Secretrio: Gilberto C. D. Sousa UFES
2.o Secretrio: Jos Luiz F. Vieira UFES
Tesoureiro: Wilson C. P. de Arago Filho UFES
Endereo da Diretoria
SOBRAEP
DEL / CTUFES
Cx. Postal 01-9011
Vitria - ES - Brasil
29060-970
Fone: +55.(27).33352681
Fax.: +55.(27).33352644
Eletrnica de Potncia
Editor:
Prof. Domingos Svio Lyrio Simonetti
UFES - DEE
C. P. 01-9011
29060-970 Vitria ES Brasil
http://www.dee.feis.unesp.br/lep/revista
S2
D1
S3
D2
S5
S6
La
D5
Lb
+
-
D6
Lc
+
Va
+
Vb
D1a
S1
D1b
D1d
S1a
S2a
D1a D1b
S1b
S3a
D2b
S2b
D4a D4b
D3b
D5b
D6a
D5
+
-
S3b
D5a
D4
D3a
Vo
D6b
D6
La
Lb
Lc
+
Va
-
+
Vb
-
+
Vc
-
D3a
S2
D2c
D2d
D3c
D3d
Lc6
D6
Va
Vb
Vo
S3
D5
D3b
Lb4
D4
D1
D3
D2a
D3
Lc5
D2b
La2
Vc
D2a
D1c
D1
D2
Lb3
Vc
Com caractersticas muito similares topologia Boost 2n 02, tem-se a topologia apresentada na Fig. 4, aqui
denominada de Boost 2n-04, derivada de [6]. Esta topologia
utiliza apenas um interruptor controlvel por fase, reduzindo
metade a necessidade de circuitos de comando isolados, em
relao s estruturas Boost 2n-01 e 2n-02.
- Vo
D4
D1
La1
D3
+
S4
D1a
D2
D1b
D2a
S1
D1c
D1d
D2c
Va
D3a
D3b
D2d
D3c
+
Vo
S3
D5
Lb
+
D2b
S2
D4
La
D3
D3d
D6
Lc
+
-
Vb
+
-
Vc
S1
D2
S2
D1a
D1c
D1b
D2a
D2c
D1d
S1b
S4
S2a
D2b
S3a
S5
D4
D3b
D3d
S3b
S6
D5
La
Lb
Lc
+
Va
-
D3a
Vb
S1b
D4
D1a
D1c
D1b
D1d
S2a
D5
D6
La
Lb
Lc
+
Va
-
+
Vb
-
S2b
D2c
D2b
D2d
D5
D6
D1
D2
D3
Vo/2
D3a
D1a
D1b
D1c
D3b
D2b
D3a
S2
D1d
D2c
D3c
D3d
Vo/2
Lc
Va
Vb
Vc
D3c
D3d
+
D4
D5
D6
La
Lb
Lc
+
Va
-
+
Vb
-
+
Vc
-
Va
D2
D3
D1a
Vb
+
Vo/2
D2a
D3a
S1b
D2b
Lb
S2a
Vc
D1b
La
S3
D2d
S2b
D3b
Lc
+
Vo/2
S3a
Lb
D3b
Vo/2
+
-
D2a
S1
La
Vc
S1a
S3b
Vo/2
D3
D2a
S3a
S3b
D4
Vc
S3a
S2b
D3b
D6
Vo/2
S1a
D3a
Vo/2 +
S2a
D2b
D1
D2a
S1a
D3
D1b
+
Vo/2
D2
S1b
D3c
D2d
S2b
D1a
D3
S3
Vo/2
S1a
D1
D4
D5
S3b
D6
Xa
La
Sa
Ia(t)
Ya
VSa(t)
Vb(t)
Lb
Xb
Sb
Co
Yb
Ib(t)
Ro
Vo
-
Vc(t)
Lc
VSb(t)
Xc
Sc
Yc
Ic(t)
VSc(t)
(1)
VSb (t) = [1 Db (t)] Vo
0 , Sa Xa
Da ( t ) =
1 , Sa Ya
0 , Sb Xb
Db( t ) =
1 , Sb Yb
0 , Sc Xc
Dc( t ) =
1 , Sc Yc
(2)
Pode-se ainda representar o conversor apresentado na Fig.
10, pelo circuito equivalente apresentado na Fig.11.
Alm disso, VO corresponde tenso de sada, que por
enquanto ser considerada constante.
Observa-se ainda que o circuito equivalente da Fig. 11
apresenta trs variveis de estado (correntes nos indutores), o
que daria origem a um sistema de terceira ordem, entretanto,
La
Vb(t)
Lb
Vc(t)
Lc
VSc(t)
VSb(t)
VSa(t)
(4)
(5)
(7)
[Vb ( t ) Vc ( t )] = [VLb ( t ) VLc ( t )] + VSbc ( t )
[V ( t ) V ( t )] = [V ( t ) V ( t )] + V ( t ) (Re dundante)
a
Lc
La
Sca
c
Va ( t )
La
Vb ( t )
Lb
Vc ( t )
Lc
VSab ( t )
V Sbc ( t )
dIb (t)
dI (t)
d
dI (t)
L c = L [ Ib (t) Ic (t)] = L bc
VLb (t) VLc (t) = L
dt
dt
dt
dt
dIc (t)
dIa (t)
dIca (t)
d
Tem-se ento:
dIab (t)
(9)
dI bc (t)
Vo D bc (t)
Vbc (t) = L
dt
dIca (t)
(10)
[ VLa (t) + VLb (t) + VLc (t)] [ VSa (t) + VSb (t) + VSc (t)]
(11)
(13)
Obtm-se ento:
3 [ Va (t) VLa (t) VSa (t)] + [ VSa (t) + VSb (t) + VSc (t) ] = 0
(14)
Logo:
3 Va ( t ) 3 L
Ou:
3 Va (t) 3 L
dI La ( t )
2 VSa ( t ) + VSb ( t ) + VSc ( t ) = 0
dt
(15)
dI La (t)
2 [1 D a (t) ] + [1 D b (t) ]
(16)
+ Vo
=0
dt
+ [1 D c (t) ]
3 0 3 L
3 L
2 [ 0 d a (t) ] + [ 0 0]
di La (t)
+ Vo
=0
dt
+ [ 0 0]
di La (t)
+ Vo 2 d a (t) = 0
dt
(17)
(18)
(19)
(21)
Vb (t) = VP sen ( t + 120 )
(22)
Vbc (t) = 3 VP sen ( t + 90 )
(23)
I b (t) = I P sen ( t + 120 )
2 Po
3 VP
Pode-se escrever ainda:
2 Po
sen ( t 30 )
Iab (t) =
3 VP
2 Po
sen ( t + 90 )
I bc (t) =
3 VP
2 Po
sen ( t 150 )
Ica (t) =
3 VP
IP =
(25)
+ VSab (t)
Vab (t) = L
dt
(27)
dI bc (t)
+ VSbc (t)
Vbc (t) = L
dt
dI
ca (t)
Vca (t) = L dt + VSca (t)
Logo:
dI (t)
Vab (t) L ab
dt
Dab (t) =
Vo
dI (t)
(28)
Vbc (t) L bc
dt
=
D
(t)
bc
Vo
dI (t)
Vca (t) L ca
dt
Dca (t) =
Vo
3 VP
sen ( t 30 )
Dab (t) =
Vo
3 VP
sen ( t + 90 )
Dbc (t) =
Vo
Vo
L 2 Po
cos ( t 30 )
3 VP Vo
(29)
L 2 Po
os ( t + 90 )
3 VP Vo
L 2 Po
cos ( t 150 )
3 VP Vo
2 L Po
cos ( t 30 )
sen ( t 30 )
2
3
V
p
(32)
2 Vo
s Co
1
+
Zeq =
s R SE Co + 1 R eq
(37)
(38)
Assim, obtm-se:
(30)
2 L Po
cos ( t + 90 )
sen ( t + 90 )
2
3 Vp
2 L Po
cos ( t 150 )
sen ( t 150 )
2
3
V
p
1
[ Iab (t) Dab (t) + I bc (t) D bc (t) + Ica (t) Dca (t)]
3
Ro =
3 VP
Dab (t) =
Vo
3 VP
D bc (t) =
Vo
3 VP
Dca (t) = V
o
Vo2
( s R SE Co + 1)
Vo (s)
Po
=
Io (s)
C V2 R P
s o o 1 + SE 2 o + 1
Po
Vo
(39)
=
=
(40)
Logo:
Vo (s) 3 VP Vo
=
I P (s)
2 Po
s [ R SE Co ] + 1
(41)
C V R SE Po
s o
1 +
+ 1
Vo2
Po
2
o
D1
-
1a Etapa
D1
-
Ds11
2a Etapa
Cs12
Ls1
D1a
+
Cs11
-
S1
D1a
+
Cs11
-
S1
D1c
D1d
D4
Vo
Ia
Ds13
D1b
Vo
Ia
Ds13
D1d
Cs12
Ls1
Ds12
D1b
Vo
D1c
Ds11
Ds12
D1b
Ia
3 a Etapa
Cs12
Ls1
Ds12
D1a
D1
-
Ds11
Ds13
+
Cs11
-
S1
D1c
D1d
D4
D4
D1
-
4a
Etapa
Ds11
5a
Cs12
Ls1
Etapa
D1a
Vo
+
Cs11
-
S1
D1c
D1d
Cs12
Ls1
Ds12
D1b
D1a
+
Cs11
-
S1
D1c
D1d
D4
Vo
Ia
Ds13
D1b
Vo
Ia
Ds13
Etapa
Ds11
Ds12
D1b
Ia
6a
Cs12
Ls1
Ds12
D1a
D1
-
Ds11
Ds13
+
Cs11
-
S1
D1c
D1d
D4
D4
7a Etapa
Ds11
D1
-
8a Etapa
Cs12
Ls1
9 a Etapa
Cs12
Ls1
Ds12
D1a
+
Vo
S1
D1c
D1d
D1a
+
Cs11
-
D4
D1a
+
Cs11
-
D1d
Vo
Ia
Ds13
D1b
Vo
S1
D1c
Ds11
Ds12
D1b
Ia
Ds13
Cs12
Ls1
Ds12
D1b
Ia
D1
-
Ds11
Ds13
S1
D1c
D1d
D4
+
Cs11
-
D4
Vfpicomin =
VLpico
VLpico
max
= 215V
(47)
217
= 125, 7V
(48)
3
3
A tenso no barramento CC do retificador deve ser maior
que o valor de pico mximo da tenso de linha. Ento definise este valor 20% acima da tenso de linha mxima.
(49)
Vo = VLpico 1, 2 = 373 1, 2 450V
min
373
(46)
max
Po
2
2
6 103
=
= 36,16A
3 Vfpico 3 125, 7 0,88
min
(50)
ia
ib
La
Lb
Vb
S3
Vo
ic
Lc
ic '
Va
S2
Vc
RMO
Iref
Ri1
+
+
RZ
RCI
CZ
S3
CP
2Vo
k
Gi (s ) =
=
is
D ( s ) s 3 L a,b,c VT
1
2 R Z CZ
(56)
1
1 109 F
(57)
2800 2 56 103
O plo do controlador de corrente posicionado em 20
vezes a freqncia do zero, isto 56kHz. Assim, a
capacitncia CP calculada em (58) e (59):
CZ =
CP =
CZ
2 fp I R Z CZ 1
(58)
1 109
(59)
56 1012 F
2 56000 56000 1 109 1
A funo de transferncia do controlador est representada
por (60). A Fig. 17 mostra o diagrama de Bode de ganho das
funes de transferncia do conversor, controlador e FTLAi .
O diagrama de Bode de fase est representado pela Fig. 18.
Nota-se que a freqncia de cruzamento da FTLAi ocorre em
aproximadamente 1/5 da freqncia de comutao, porm
pode tornar-se necessrio ajust-la
durante a
experimentao.
CP =
Hi ( s ) =
(1 + s 56 10 )
s 5,9 10 (1 + s 2,97 10 )
-6
-6
(60)
-6
(52)
450
0, 05
(53)
s 3 400 106 5, 2
Adotando-se uma valor comercial para RCI, define-se RMO,
como segue:
(54)
R = R = 5, 6 k
G i (s) =
MO
f zi = 2800Hz =
50
FTLAi(s)
Hi(s)
Gi(s)
CI
(55)
R Z = 10
R CI = 56k
O zero do controlador de corrente posicionado em 2,8
kHz. Assim, a capacitncia CZ pode ser calculada conforme
(56) e (57).
50
100
1k
10k
100k
f(Hz)
0o
Hi(s)
o
50
Va
Gi(s)
100
150
Ia
FTLAi(s)
200
100
1k
10k
100k
f(Hz)
D. Resultados Experimentais
Os principais resultados experimentais obtidos para esta
topologia so apresentados nesta seo. Os valores
comerciais utilizados para implementao do Snubber foram
os seguintes: Cs11=33nF, Cs12=150nF, Ls1=4,5H.
Ia
Ia
Ib
Vo
Ic
10
Ia
Vo
VL=220V
95%
93%
VL=154V
% 90%
88%
85%
83%
80%
870
1670
1820
3560
4460
5260
5670
5960
6140
Po [W]
VL pico
max
(60)
VL pico
min
(61)
Vf pico
Vf pico
max
min
3,56
4,36
Po (kW)
5,16
max
3
VL pico
3
min
750
= 433V
(62)
= 262V
(63)
3
453
3
max
Ia , b,c pico
2,75
VL pico
Ia , b,c pico
1,95
max
min
=
=
2
Pi
3 Vf pico
2
Pi
3 Vf pico
2 26 103 0,96
= 69A
3
262
(65)
2 26 103 0,96
= 42A
3
433
(66)
min
max
Vo 2
Vf pico
min
450
= 1,72
262
(67)
11
L a , b, c =
Vo 2
I a , b, c max
1
3
f s 4 2
100
400 10 6 H
(68)
A. Controle do Retificador
O retificador a trs nveis tambm controlado
utilizando-se trs circuitos integrados do tipo UC3854B,
sendo um para cada fase.
O sinal de sincronismo para a gerao da corrente de
referncia obtido atravs de trs transformadores
monofsicos ligados em /. A tenso do barramento CC
controlada pelo 3854 da fase a, que tambm apresenta a
malha de feed-forward. O sinal de sada do controlador de
tenso e da malha de feed-forward ento entregue aos CIs
da fase b e c para a gerao das correntes de referncia.
B. Projeto das Malhas de Corrente
Assim como no retificador a 2 nveis, para o retificador a
3 nveis tambm necessrio se utilizar sensores de efeito
Hall para monitorar as correntes de entrada e as tenses no
barramento CC, garantindo o isolamento do estgio de
controle.
A funo de transferncia Gi(s) calculada de acordo com
a equao (69).
Vo
i (s )
G i (s ) = f
=
D(s ) s 3 La,b,c
900
s 3 400 10 6
750 103
=
s
R MO = R CI =
R z = 10
18
20
i mult.max
116,45 60 10 3
281,4 10 6
22k
(70)
(71)
O zero do controlador de corrente posicionado em 4kHz.
Assim, a capacitncia Cz calculada:
Cz =
1
2 R z Cz
1
4000 2 180 103
(72)
220 1012 F
(73)
Cz + Cp
(74)
2 R z Cz Cp
220 10 12
33 10 12 F
(75)
(1 + s 39,6 10 )
s 5,6 10 (1 + s 5,1 10 )
FTLAi (s ) =
-6
-6
Ki
G i (s ) H i (s )
VT
-6
(76)
(77)
12
FTLAi(s)
-50
100
1k
10k
f (Hz)
100k
Hi(s)
50
Gi(s)
100
FTLAi(s)
o
(69)
R CI 180k
f zi = 4000Hz =
Gi(s)
Hi(s)
150
50
200
100
1k
10k
100k
f (Hz)
min
Va
Ia
Ib
Ic
Fases
a
b
c
TDHi
5,33%
5,12%
8,36%
TDHV
2,45%
2,50%
2,85%
FP
0,992
0,998
0,995
Ia
Vc2
97.5
97
96.5
96
(%) 95.5
95
320 Vef
94.5
94
93.5
93
0
10
15
20
25
30
Po (kW)
VII CONCLUSO
13
14
DADOS BIOGRFICOS
Ivo Barbi recebeu os graus de Engenheiro Eletricista e
Mestre em Engenharia Eltrica em 1973 e 1976,
respectivamente, pela Universidade Federal de Santa
Catarina, e o grau de Doutor em Engenharia pelo Institut
National Polytechnique de Toulose, Frana, em 1979. Ivo
Barbi fundou a Sociedade Brasileira de Eletrnica de
Potncia (SOBRAEP) e o Instituto de Eletrnica de Potncia
da Universidade Federal de Santa Catarina. Atualmente ele
Professor Titular em Eletrnica de Potncia. Desde 1992 ele
Editor Associado na rea de Conversores de Potncia da
IEEE Transactions on Industrial Electronics. Seus campos de
interesse so conversores estticos para alta freqncia e alto
rendimento e correo do fator de potncia de fontes de
alimentao.
Yales Rmulo Novaes, Nasceu em Indaial - SC, concluiu o
curso em Engenharia Eltrica Industrial pela FURB Universidade Regional de Blumenau em 1998 e o mestrado
no Instituto de Eletrnica de Potncia - INEP na
Universidade Federal de Santa Catarina em 2000. Entre 2000
e 2001 trabalhou como engenheiro de desenvolvimento no
INEP onde atualmente est realizando seu doutoramento em
eletrnica de potncia, pesquisando na rea de clulas
combustvel. Suas reas de interesse so: clulas a
combustvel, retificadores com alto fator de potncia,
inversores, comutao suave e conversores para
telecomunicaes.
Fabiana Pttker de Souza recebeu os graus de Engenheira
Eletricista, Mestre e Doutora em Engenharia Eltrica em
1995, 1997 e em 2000, respectivamente, pela Universidade
Federal de Santa Catarina. Atualmente Professora
substituta na Universidade Federal de Santa Catarina (UFSC)
e Engenheira de Desenvolvimento no INEP-UFSC. Suas
reas de interesse incluem correo do fator de potncia de
fontes de alimentao e filtros ativos.
Deivis Borgonovo Nasceu em Rio do Sul SC em 1977,
recebeu os graus de Engenheiro Eletricista e Mestre em
Engenharia Eltrica em 1999 e 2001 respectivamente, pela
Universidade Federal de Santa Catarina UFSC -.
Atualmente doutorando no Instituto de Eletrnica de
Potncia INEP na UFSC. Suas reas de interesse incluem
correo de fator de potncia, retificadores trifsicos com
alto fator de potncia e controle de conversores estticos.
IMPLEMENTAO E CONTROLE DE
RETIFICADOR TRIFSICO DE ALTA QUALIDADE COM COMUTAO EM
BAIXA FREQNCIA
Joanna A. G. Marafo
Giorgio Spiazzi
Universidade de Pdua
Via Gradenigo 6/a,
35131 Padova PD
Itlia
15
16
va
ia
0
/6
/3
/2
Vo
V1
/3
2
5
/6
it
v2
v1
Vo-V1
vga
vgb
vgc
it
it
it
it
Corrente harmnica
admissvel
In/I1* %
3
5
7
9
11
13
15
17
19
21,6
10,7
7,2
3,8
3,1
2
0,7
1,2
1,1
Ordem
harmnica
n
Corrente harmnica
admissvel
In/I1* %
21
23
25
27
29
31
33
0,6
0,9
0,8
0,6
0,7
0,7
0,6
Ordem par
8/n ou 0,6
17
C. Compensador PI
O compensador escolhido para ser implementado do tipo
proporcional-integral.
A tenso de erro Ve calculada a partir da tenso de sada
Vs, obtida pelo conversor A/D e a tenso de referncia Vref,
previamente determinada e inserida na rotina de
inicializao.
gerada uma varivel de controle Vc que ser usada para
os clculos da largura de pulso do comando.
D. Clculo da largura de pulso
Para o controle dos interruptores optou-se pela modulao
por largura de pulso (PWM) para variarmos o tempo em que
os interruptores permanecem conduzindo.
O sinal de controle dos interruptores obtido de forma
anloga comparao do sinal de controle proveniente do
controlador PI com uma onda portadora triangular, de
freqncia f = 360Hz. Considerando que as tenses faseneutro nas trs fases evoluem na seqncia Va, Vb e Vc, os
interruptores sero disparados na seqncia Sa, Sc e Sb,
conforme mostra a figura 2.
A estratgia de controle adotada para regular a tenso de
sada atrasa o instante de conduo dos interruptores em
relao ao instante do cruzamento da respectiva tenso de
fase por zero, enquanto que o instante em que deixam de
conduzir mantido constante.
Aps os clculos necessrios para a modulao, so feitas
duas verificaes:
1. se existe a necessidade de conduo de um dos
interruptores auxiliares, pois para cargas leves a tenso
de sada tende a aumentar, sendo necessrio diminuir ou
at mesmo suprimir o tempo de conduo dos
interruptores.
2. se existe atraso, em relao ao cruzamento por zero da
tenso, no instante de conduo dos interruptores, pois
na potncia nominal o tempo de conduo mximo e os
interruptores auxiliares passam a conduzir a partir do
instante do cruzamento por zero.
E. Comando dos interruptores e temporizaes
Optou-se por fazer o sincronismo atravs de um circuito
externo, que envia essa informao ao microprocessador.
Aps o programa receber o sinal de sincronismo, verificase se deve ou no ser ligado um interruptor auxiliar. Caso no
seja necessrio, o programa volta para o incio de um novo
ciclo. Em seguida verifica-se tambm se um dos interruptores
deve conduzir pelo tempo mximo. Caso seja necessrio, o
programa pula para o comando de ligar o interruptor, seno o
temporizador carregado com o valor correspondente ao
atraso de comutao do interruptor auxiliar e acionado.
va ( ) ia ( )d =
0
V p2
L 0
3V p2
L=
van ( ) ian ( )d =
V p2
Pin
(1)
PinN
PinN
(2)
onde:
van a tenso de entrada normalizada em relao ao seu
valor de pico (Vp).
ian a corrente de entrada normalizada em relao a
(Vp/L).
PinN a potncia de entrada normalizada em relao a
(Vp2/L), sendo funo apenas do parmetro , e pode ser
obtida da curva mostrada na figura 4.
3. Clculo dos capacitores ressonantes a partir dos
valores de e L
4. Verificar a tenso mdia de sada mxima (VOmax);
VO max =
18V p
1
1 + 2
7
1
2 3
cos
+ F ( )sen
6
6
2
(3)
sin
2
6
onde F ( ) =
1 + cos
6
inN
0.56
0.54
0.52
0.5
0.48
0.46
0.44
0.42
0.4
0.38
0.5
1.5
2.5
3.5
3LC
rede.
18
Limites
200
Pin (W)
9828
8484
5820
3720
930
IEC1000-3-4
25,3
22,3
16,64
10,2
2,46
0,15
0,136
0,12
0,032
0,082
5,4648
100
50
2,03
1,51
0,444
0,728
0,578
2,7071
0,432
0,476
1,28
1,252
0,556
1,8216
0,01
0,014
0,032
0,018
0,9614
11
0,33
0,462
0,572
0,528
0,15
0,7843
13
0,276
0,278
0,204
0,204
0,196
0,506
17
0,084
0,062
0,156
0,316
0,084
0,3036
19
0,138
0,128
0,23
0,116
0,2783
23
0,062
0,102
0,016
0,032
0,046
0,2277
25
0,062
0,068
0,028
0,072
0,058
0,2024
29
0,022
0,046
0,026
0,032
0,1771
31
0,072
0,018
0,04
0,1771
35
0,014
0,036
0,04
0,046
0,032
0,1518
37
0,026
0,042
0,04
0,022
0,032
0,1518
150
0
0
2000
4000
6000
8000
10000
2,67
4,97
9,77
15,0
22,0
25,2
46,2
30,6
17,1
10,8
8,3
8,6
cos
1
FP
0,99
0,99
0,99
1,00
1,00
1,00
0,88
0,94
0,98
0,99
0,99
0,99
19
20
DADOS BIOGRFICOS
Joanna Aboin Gomes Marafo, nascida em 22/04/1976 em
Campinas (SP) engenheira eletricista (1999) pela
Universidade Estadual Paulista e mestre em Engenharia
Eltrica (2002) pela Universidade Estadual de Campinas. Em
2002 realizou um estgio junto Universidade de Pdua,
Itlia.
Jos Antenor Pomilio, nascido em 06/05/1960 em Jundia
(SP), engenheiro eletricista (1983), mestre (1986) e doutor
em Eng. Eltrica (1991) pela Universidade Estadual de
Campinas, onde docente desde 1984. De 1988 a 1991 foi
chefe do grupo de eletrnica de potncia do Lab. Nacional de
Luz Sncrotron. Em 1993/1994 realizou estgio de psdoutoramento junto Universidade de Pdua Itlia. Foi
presidente da SOBRAEP (2001/2002). Suas reas de
interesse so fontes de alimentao, qualidade de energia e
acionamento de mquinas eltricas.
Giorgio Spiazzi nasceu em Legnago (provncia de Verona,
Itlia) em 1962. Graduou-se em Engenharia Eltrica na
Universidade de Padova em 1988. Em 1993 obteve seu
doutorado em Eletrnica Industrial e Informtica no
Departamento de Eletrnica e Informtica da mesma
Universidade, onde professor desde 1993. Suas reas de
interesse so tcnicas de controle avanadas para conversores
de potncia, pr-conversores de alto fator de potncia e
tcnicas de comutao suave.
21
22
Lf
PT 1
Ia2
T1
PT 2
Cf
Vo
Ns
Np
Ib2 Ic2
Co
Ro
Ns
I ia
Va
Vb
PT 1
PT 2
PT 1
PT 2
Lf
I ib
N
Ian
Cf
Ibn
Vc
T2
Ns
PT 1
-
Np
PT 2
Icn
PWM
Ns
PT 1
PT 2
PT 1
PT 2
+
UC3875
Vref
I ic
Lf
Ia1 Ib1
Cf
T3
Ns
Np
Ic1
Ns
PT 1
Conversor de 18 pulsos
DC-link
PT 2
23
Va
Va
Na1
Na
Iia
Na2 Nan
Na1
Na2
Ic2
Ia2
I b2
Nan
VR2
VS2
VT2
Ian
Ibn
Icn
N
Vb
Nb1
Nb
Iib
Nb2
VRn
Nbn
VR1
Vc
Nc
Iic
Nc1
Nc2
VSn
VTn
VS1
Ib1
Ic1
Ia1
VT1
Ncn
Va
Nb1
VR1
Nan
Nc2
VRn
Vb1
100
VR2
60o
o
Va
Na
VR1
20o
20o
VS2
Na2
Vb
Vc
Nb
Nc
Nc1
VT1
VTn
VSn
Nbn
VS1
VT2
N
Na1
Ncn
Nb2
24
Va
(5)
= 8,29
VRn
Este resultado mostra que o nmero de espiras dos
enrolamentos secundrios 8,29 vezes menor que do
primrio.
Pode-se observar que as amplitudes de tenso dos trs
sistemas trifsicos so aproximadamente 88% dos valores
das tenses de fase da rede.
2) Correntes nos enrolamentos - A tcnica para eliminar
componentes harmnicos de corrente em conversores de
mltiplos pulsos requer operao da carga no modo de fonte
de corrente. O conversor de 18 pulsos obtido quando cada
um dos sistemas de tenso de sada conectado a um
retificador a diodo de seis pulsos. como se trs cargas
idnticas (I/3), com caractersticas de fonte de corrente,
fossem utilizadas.
A forma de onda de corrente, atravs de um enrolamento
secundrio (Nan), em fase com a tenso da rede Va,
mostrada na Fig. 4. Esta forma de onda adotado como uma
referncia angular para representar as correntes dos outros
enrolamentos.
A forma de onda de Ian pode ser decomposta em uma srie
de Fourier atravs da maneira convencional. No entanto,
quando se trata de uma funo descontnua, os termos da
srie podem ser obtidos por inspeo. Pode-se observar que
esta forma de onda apresenta simetria alternada, o semi-ciclo
negativo uma reproduo invertida do semi-ciclo positivo.
Assim, os componentes harmnicos pares so nulos e no h
nenhum termo em cosseno. O valor mdio tambm zero.
Note que o enrolamento Nan conduz a corrente I/3 durante
120o (2/3), a partir de 30o (/6). Assim, a expresso de
corrente resulta em (6).
4 I
1
1
I an ( t ) = cos k s e n( k t )
(6)
3 k k
6
Onde, k=1, 3, 5,...
As formas de onda de corrente que circulam pelos outros
enrolamentos secundrios deste sistema trifsico(Ibn e Icn) so
representadas pela mesma equao de Ian. No entanto, as
fases so deslocadas de -120o e +120o.
No outro sistema secundrio trifsico, (defasado de +20o),
a corrente Ib1 expressa por (7).
4 I
1
1
I b1 ( t ) = cos k s e n k ( t + 20 o ) (7)
3 k k
6
As outras correntes deste sistema trifsico (Ia1 e Ic1) so
representadas pela mesma equao de Ib1, porm, deslocadas
de -120o e +120o.
K2 =
Va (t)
I/3
I an(t)
0
30
150
t
T/2
(9)
K1
K2
I/6
0
T/2
Iia (t)
Iib (t)
Iic (t)
I/3
0
t
0
0.01
0.02
0.03
6
5
% I ia
4
3
2
1
0
0
18
36
54
72
90
108
126
144
162
180
25
Idc1
Lf
Vdc1
+20
Idc2
Cf
Lf
Vdc2
Lf
Vdc3
o
-20
S3
Is
Ip1
Np
S2
S4
S1
S3
Cf
0o
Idc3
S1
S4
S1
S3
Cf
Ip2
Ns
Ip3
Np
S2
Io
-Io
Np
S2
Ns
Ns
S4
DC-link
VDC
IDC
Ref
26
B. Resultados experimentais
A Fig. 10 mostra as formas de onda da tenso e da corrente
Ref
Ref
Iia
Va
Va
VR1
VRn
Ref
VR2
27
Iic
Iia
Iib
Va
Ref
nominal.
IV. CONCLUSES
Neste trabalho apresentado um retificador trifsico
isolado e com baixa distoro de corrente na rede. O
conversor de 18 pulsos baseado em um autotransformador
diferencial, conectado em Y, seguido de trs retificadores a
diodos e trs conversores full-bridge (ZVS-PWM-PS). Os
enrolamentos secundrios dos transformadores de alta
freqncia so conectados em srie e o comando dos trs
conversores full-bridge so sincronizados para que as
correntes nos barramentos CC fiquem equilibradas. O
equilbrio e a baixa ondulao na amplitude das correntes
dos barramentos so a exigncia fundamental para haver
reduo no contedo harmnico de corrente na rede. Um
prottipo de laboratrio de 12kW foi implementado e os
resultados experimentais completos esto apresentados.
Tratando-se de uma topologia isolada, o rendimento obtido
foi excelente, podendo ainda ser melhorado atravs da
reduo de perdas de conduo, tanto nos semicondutores
como no cobre dos diversos enrolamentos. A simplicidade,
robustez e alta densidade de potncia do conversor proposto
coloca-o como forte candidato para solues modernas para
sistemas retificadores trifsicos utilizados em sistemas de
alimentao para telecomunicaes e tambm para
acionamentos.
REFERNCIAS BIBLIOGRFICAS
2.3%
3.9%
3.5%
1.8%
THD = 3,67%
1.6%
2.6%
1.4%
2.2%
1.1%
1.7%
0.9%
1.3%
0.7%
0.9%
0.5%
0.4%
0.0%
2.0%
THD = 7,75%
3.0%
0.2%
2
0.0%
6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40
Harmonic magnitude as a % of the fundamental amplitude
6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40
Harmonic magnitude as a % of the fundamental amplitude
Rendimento
95
90
85
80
75
70
0
10
12
kW
28
29
I. INTRODUCTION
The growing use of non-linear loads in the electric power
system (e.g. diode rectifiers) has increased the concern with
the quality of the electrical energy. For low power, one-phase
applications, the full bridge diode rectifier + boost
converter topology has proved to be a good performance
low cost solution [6]. For three-phase, higher power
applications, requiring bi-directional power flow, a threephase, full bridge, self-commutated converter operating in
pulse width modulation (PWM) mode is a convenient choice
[7]. Typical applications include rectifiers for AC drives,
telecommunication equipments, etc.
This digest presents a PWM three-phase rectifier with
digital signal processor (DSP) control, which aims the
reduction of reactive power and harmonics at the AC side,
and the regulation of the DC side voltage.
Section II describes the mathematical modeling of the
three-phase VSC (voltage source converter), considering the
AC and DC sides of the converter.
Many authors, including ref. [14], consider the deadbeat
approach as a pole placement problem in the z domain, where
all closed loop poles are placed in z=0. Reference [13]
showed the deadbeat poles (z=0) as the solution of an
optimal control problem, whose cost function has zero
weighting factor to the inputs.
Some authors ([9][10][11][12]), develops the deadbeat
approach for the second order plants (LC filter), and takes
into account the instantaneous variation of the converter
output voltage during a switching cycle. This paper applies
the deadbeat strategy to the first order plant (L filter), and
uses an intuitive and simple approach to obtain the controller
equation. In this case, the converter output is considered
constant and equal to its local average during the sample
interval. No previous knowledge of discrete control theory is
required.
30
2C
R+
vcr
vcs
R-
S+
vct
S-
T+
vd
LOAD
G2
T-
vd
2C
vDC
iDC
G2
vct
vcs
v cr
is
it
vr
vs
vt
ir
G3
G1
vcr
Vc = vcs
vct
vcr mr
Vc = vcs = ms vd
vct mt
mr
m = ms
mt
v cr
vr
(3.6)
(3)
CO NVERTER
M A IN S
vcr
(3.5)
Vc = vcs = B Vc
v
ct
The converter output voltages vcr , vcs , vct can assume the
values v d and +v d ( vd = v DC / 2 is the voltage on each
capacitor drawn in Fig. 1). This results in eq. 3.6:
v cr + v cs + v ct = [1 1 1] v c = [1 1 1] B v c = 0 (2)
As the voltage between points G1 and G3 is zero, G1 and G3
can be connected for modeling purposes (Fig. 2).
Equation (3), in matrix form, can be obtained from Fig. 2.
dI 1
1
= V Vc = (V B Vc )
dt L
L
(3.4) and
(3.7)
ir
L
vs
v cs
B. DC side
v ct
is
L
vt
it
G1
G3
mr/2.ir
ms/2.is
mt/2.it
iC
iDC
(3.1),
v r
V = vs
vt
(3.2),
(4)
B=
2 1 1
1
1 2 1
3
1 1 2
vDC
(3.3),
ir
vr
Mains
is
vs
Converter
Load
it
vt
v DC
mr
L
mt
Iref
PWM
vr
PLL
ms
vs
v CrefR v CrefS
Gc
v CrefT
Deadbeat
Controller
DB T
irefR
irefS
vt
vr
PI
vs
Gp
vt
VDCref
DBs
irefT
DB R
ir
is
it
31
= iC = r ir + s i s + t it i DC =
dt
C
C 2
2
2
1 1
= I t m i DC
C2
(5)
cre f
k+1
k+2
s a m p lin g in s ta n ts
k+3
-v
32
(8)
vc
(7)
C. DC voltage loop
e rro r
+v
i a c tu a l
di 1
= v vc
dt L
Integration of eq. (7) results in eq. (8).
i ( k +1)
t ( k +1)
1
di
=
L t (k )(v vc )d
i(k )
di
dir
+ is L s +
dt
dt
di
dv
+ it L t + vDC C DC + vDC iDC
dt
dt
(12)
i = I ref x
(13.2)
GT (s ) =
Where:
V ( s ) (17)
s K KP + K KI
G P (s ) = DC
V DCref ( s )
1 + K KP K KI
s + s
+
cos( t )
2
x = cos( t
)
3
cos( t + 2 )
and
x xt = 3
(13.3)
The parameters V and Iref are the peak value of the mains
voltage ( v r , v s , vt ) and the reference currents
irefr , irefs , ireft .
The non-linear transfer function in eq. 14 is obtained from
eq. (12) and eq. (13).
dv
V i t = V I ref 3 = C v DC DC + v DC i DC
2
dt
V ( s)
= DC
s + 1 i ref ( s )
(16)
Where:
=
C vDC
iDC
(16.1)
V x2
i DC
(16.2)
C A=0
C A=1
G P (s ) =
1
s K KP + K KI
(17.1)
(14)
GT (s ) =
1
s 2 + s 239,4 + 29241
(18)
D. PLL block
PLL block generates three sinusoidal references
( v r , v s , vt ) in phase with each one of the reference voltages
vr, vs and vt (measured at the AC side of the converter) [2].
PLL block also synchronizes the sampling and switching
pulses and, together with the deadbeat controller, guarantees
null phase displacement between current and voltage signals
at the AC side. Fig. 6 illustrates PLL operation for one phase.
For a given fixed number of sampling pulses per cycle of
the mains voltage (PPC), the PLL block forces the first
sampling pulse (CA=0) to be coincident with the rising zero
crossing of the reference AC voltage (Fig. 6), and inserts
PPC equally spread sampling pulses per mains cycle. At
the beginning of each cycle (CA=0) the algorithm calculates
the error, according to eq. 19.
(19)
error= PPC CA
CA is the sampling pulse number counter. CA is reset
after counting PPC pulses. With this error information, the
PLL recalculates the next sampling period width that
forces the next pulse with CA=0 to be coincident with a
positive zero crossing of the mains voltage, ensuring
synchronization.
The PLL algorithm is applied only for the phase r. Its
corresponding sinusoidal output vr is obtained through a
C A=1
A
error
C A=P P C - 1
C A=0
33
1.5
1
vr(t)/100 (V)
0.5
ir(t) (A)
2
AC currents (A)
1.5
1
0.5
-0.5
-1
-0.5
-1.5
-1
-2
0.05
0.1
0.15
0.2
-2
0.25
time(s)
-1.5
0
0.01
0.02
0.03
0.04
0.05
0.06
time (s)
0.07
v DC(t) (V)
360
358
Vr(t)/100 (V)
356
1.5
354
352
0.5
350
348
346
-0.5
344
-1
342
-1.5
-2
340
Ir(t) (A)
0
0.01
0.02
0.03
0.04
0.05
0.06
time (s)
0.07
0.05
0.1
0.15
0.2
time (s)
0.25
34
Amplitude (PU)
0.014
1.5
0.012
0.01
irefR(t) (A)
0.008
ir(t) (A)
0.5
0.006
0
0.004
-0.5
0.0022
0
20
40
60
80
100
120
-1
Figures 12a, 12b and 12c show the behavior of the system
for the limit case L DB = 2 . The line current ir(t) will not
LA
-1.5
0.2
0.202
0.204
0.206
0.208
0.21
0.212
0.214
0.216
0.218
0.22
time(s)
Fig. 12a. Reference current irefR and current, phase r, with maximum
mismatch in the inductor (simulation).
v D C (V )
354
352
350
348
346
344
342
340
338
336
0
0 .0 5
0 .1
0 .1 5
0 .2
0 .2 5
tim e (s)
vr(t)/100 (V)
1.5
1
0.5
ir(t) (A)
0
-0.5
-1
-1.5
-2
0.2
0.202
0.204
0.206
0.208
0.21
0.212
0.214
0.216
0.218
0.22
time (s)
Fig. 12c. Phase r, voltage (v/100) and current, with maximum mismatch in
the inductor (simulation).
35
*
Fig. 14. Experimental waveforms of AC phase voltage (CH3-up), DC
voltage (CH1-center) and line current (CH2-down), during a DC load
insertion. (Scales: up: 250V/div; center: 100 V/div; down: 1A/div). *
*
Fig. 15. Experimental waveforms of AC phase voltage (CH3-up), DC
voltage (CH1-center) and line current (CH2-down), during a DC load partial
rejection. (Scales: up: 250V/div; center: 100 V/div; down: 1A/div).*
*
Fig. 13. Experimental waveforms of DC voltage (CH1-center) phase voltage
(CH2-up) and line current (CH3-down). (Scales: CH1: 100V/div; CH2: 100
V/div; CH3: 1A/div).
The legend of the experimental results () does not show the real
amplitudes, because the measurements were done with differential probes
(voltages Tektronix P5200) and current probes (Tektronix A6303 and
A6303).
36
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
[11]
[12]
[13]
[14]
[15]
[16]
*
Fig. 16. Experimental waveforms of AC phase voltage (CH3-up), DC
voltage (CH1-center) and line current (CH2-down), during a DC load
connection. (Scales: up: 250V/div; center: 100 V/div; down: 1A/div).*
*
Fig. 17. Experimental waveforms of AC phase voltage (CH3-up), DC
voltage (CH1-center) and line current (CH2-down), during a DC load
connection. (Scales: up: 250V/div; center: 100 V/div; down: 1A/div).*
VII. CONCLUSIONS
A three-phase PWM rectifier with deadbeat current loop
was presented. A simplified non-linear model was shown for
the AC/DC converter. An intuitive approach was used for
determining the deadbeat algorithm, which was shown to be
robust even to large parameter mismatch. The linearized
model of the converter was used for the design of the DC
control loop. The fixed parameters PI controller showed good
performance even for large transient in the load.
The parameters of linearized model depend on the
operating point, affecting the performance and stability
margin. This matter demands further analyses and will be
treated in a future paper.
Also, an improved behavior of the AC current ripple can
be easily obtained by the use of space vector modulation,
which would require the deadbeat algorithm to be computed
in the space vector domain.
37
BIOGRAPHICAL DATA
Loureno Matakas Jr. obtained his undergraduate (1983)
and graduate degrees (1989 and 1998) at the University of
So Paulo. He worked as an Assistant Professor at the
university of Tokyo and is now at the University of So
Paulo, Catholic University of Sao Paulo, and Sao Judas
University. His research areas are high power factor
rectifiers, modeling and control of power converters,
implementation of high power converters, and application of
power converters to power systems.
38
Mauro S. Miskulin
FEEC/UNICAMP - Universidade Estadual de Campinas
C.P.: 6101 CEP:13081-970 Campinas-SP - Brasil
Resumo A corrente alternada (CA) de conversores
comutados pela rede no senoidal, gerando desta
maneira, harmnicos em sistemas eltricos.
Conversores Graetz de seis pulsos so amplamente
utilizados na indstria. Conversores de doze pulsos
podem ser implementados a partir da associao de dois
conversores de seis pulsos em srie ou em paralelo. No
entanto, necessria a utilizao de transformadores de
alimentao. Estes transformadores devem ser
conectados de modo que seus ngulos de tenso de fase
sejam defasados de trinta graus entre si. Harmnicos de
ordem inferior (5 e 7) so eliminados neste caso,
tornando estes transformadores adequados para a
aplicao proposta.
Uma excelente reduo de harmnicos pode ser obtida
quando multiconversores de 24
e 48 pulsos so
implementados, pela associao de quatro ou oito
conversores graetz de seis pulsos, respectivamente.
Quando o nmero de pulsos do conversor aumentado,
haver tambm uma melhoria no fator de potncia do
sistema. Resultados experimentais sero apresentados e
discutidos.
Abstract - The alternating current (AC) of linecommutated converters is non-sinusoidal, generating,
therefore, harmonics in the electric system.
Six-pulse graetz line-commutated converters are
widely employed in industry. Twelve-pulse converter can
be achieved by associating two six-pulse converters in
series or in parallel. However it is necessary to use supply
transformers. These transformers are connected in such a
way that the secondary voltage phase angles are
displaced thirty degrees in relation to each other. Lower
order characteristic harmonics are eliminated in this case
(5, 7), rendering these transformers as adequate for
the proposed application.
A very good harmonic mitigation can be obtained
when 24 or 48 - pulse multiconverters are employed, by
associating four or eight graetz six - pulse converters,
respectively. When the converter pulse number is
increased there will be also, a system power factor
improvement. Experimental results will be presented and
discussed.
NOMENCLATURA
Fp Fator de potncia do conversor.
I1 Valor (RMS) da corrente fundamental de fase.
I Valor (RMS) da corrente de fase.
1 ngulo de fase da corrente fundamental I1.
ngulo de comutao (em radianos).
ngulo de disparo do conversor.
ngulo auxiliar.
Id Corrente no lado CC (corrente contnua).
m Nmero de pontes conectadas em srie.
In Valor (RMS) do harmnico de corrente de ordem n.
n Ordem do harmnico.
In0 Valor (RMS) da corrente harmnica de ordem n, para
ngulo de comutao = 0.
I10 Valor (RMS) da corrente fundamental, para ngulo de
comutao = 0.
DA Defasagem Angular.
FRH Fator de reduo de harmnicos.
FDH Fator de distoro de harmnicos.
H; K; H1; K1 Valores auxiliares para clculo de FRH.
k Varivel auxiliar para determinao de n (k= 0,1,2,3...).
I INTRODUO
Transformadores especiais conectados em delta zig-zag (15, 0, 15, 30) ou estrela delta estendido (15)
podem ser utilizados para que se obtenha 15 de
defasamento para implementao de multiconversores de 24
pulsos. No caso de um multiconversor de 48 pulsos, so
necessrios 7,5 de defasamento angular na tenso
secundria, o qual pode ser obtido atravs da utilizao dos
transformadores especiais mencionados anteriormente. Um
autotransformador especial ADZ (7,5) [10] foi tambm
desenvolvido e utilizado, como mostra a figura 9.
Uma recente e importante aplicao de sistemas
multiconversores pode ser exemplificada na utilizao do
48-pulse Static Var Generator - SVG (gerador esttico de
reativos de 48 pulsos), no sistema apresentado em [16] e em
inversores de 24 pulsos para serem aplicados em Adjusted
Speed Drives ASD (Acionamentos de velocidade
regulvel). Estes ASDs, oferecem significativas vantagens
39
I1
Fp = cos 1
I
(1)
K1=sen2-sen2-2
2
2 + sen 2 sen 2
cos 2 cos 2
1 =
TABELA 1
FRH para = 0 e = 15.
I1 =
Idm
I1
In =
n
sen((n 1) / 2)
K =
n 1
H 2 + K 2 2HKcos(2 + )
(cos cos )
FRH
Expresses (9)
e (12)
0,9980
0,7899
0,7174
0,3453
0,2922
I
Fp = 1 cos
I
De acordo com a expresso (6):
(6)
I=
sen((n + 1) / 2)
H =
n +1
FRH
Programa
FFT
0,9981
0,7899
0,7175
0,3457
0,2927
(5)
In
=
In0
n
Ordem
Harmnica
1
11
13
23
25
(4)
(12)
(3)
H 1 + K1
I1
=
I 10 4(cos cos )
=+
(2)
Sendo um ngulo auxiliar igual soma dos ngulos de
disparo e de comutao.
Considerando-se o efeito da comutao, tem-se que [2]:
tg 1 =
(11)
I1
n =1 n
(13)
(14)
6p=0,9550cos
(15)
(8)
12p=0,9901cos
(16)
(9)
Fp
24p=0,9978cos
(17)
H1=cos2 -cos2
40
(10)
48p=0,9996cos
(18)
V CONVERSOR DE 12 PULSOS
A. Um conversor de 12 pulsos convencional.
A figura 1 mostra um conversor de 12 pulsos
convencional, formado por duas pontes graetz de 6 pulsos em
srie, alimentadas por transformadores conectados em
estrela-estrela (0) e estrela-delta (30) - (Trs enrolamentos).
(19)
(20)
41
VI CONVERSOR DE 24 PULSOS
A. Conversor de 24-Pulsos utilizando transformadores
conectados em delta zig-zag.
TAPE N2
TAPE N3
-15
141,42 %
51,76 %
100 %
100 %
15
51,76 %
141,42 %
30
0%
173,21 %
42
(21)
Fp12p=0,9920
(22)
Fp24p=0,9980
(23)
Para outros tipos de carga, como cargas resistivasindutivas, os resultados obtidos foram praticamente os
mesmos. Considerando-se um aumento da corrente da sada,
43
44
45
46
a)
Lr1-Lr3
indutores ressonantes;
Cr1-Cr3
capacitores ressonantes.
Os interruptores T1, T3 e T5 so comandados
simultaneamente, assim como T2, T4 e T6. Por esse motivo
o circuito de comando se torna muito simples. Na figura 5, a
durao do sinal de comando para T1 e T2 mostrada
durante um perodo de chaveamento.
B. Princpio de Operao
A operao deste conversor baseada em alguns
princpios bsicos, tais como: 1) a freqncia de
chaveamento bem superior freqncia da rede de entrada;
2) a tenso da bateria Eo muito menor do que a tenso de
pico da fonte de entrada Vm, assim 1 (ngulo inicial)
muito pequeno; e 3) o estgio inversor opera em regime
permanente com freqncia constante.
Para um quarto do perodo da tenso de entrada, h dois
diferentes modos de operao, como est mostrado na figura
2.
Modo A: (0 < < 1) vac < 2.Eop. No h transferncia de
energia para a carga.
Modo B: (1 < < /2). Durante este intervalo, o
conversor transfere energia carga.
Portanto:
vac3
(2)
DG1
Cr1
Lr1
T2
D5
vac2
cos 1 = 1 sin 2 1 = 1 q 2
T1
D2
(1)
D3
F
I
L
T
E
R
vac1
2 Eop
sin 1 =
1 = arcsin( q )
Vm
DP1
DG2
Cr2
Tr1
D4
DP2
D7
T3
F
I
L
T
E
R
DG3
Cr3
Lr2
DP3
F I
TER
T4
D6
DG4
Cr4
Tr2
Eo
D8
DP4
D9
D11
F
I
L
T
E
R
T5
DG5
Cr5
Lr3
T6
D10
DG6
DP5
Cr6
Tr3
D12
DP6
47
48
(3)
Lr
I Lr ( t ) = E E e j o t
Cr
(4)
dI Lr ( t )
+ Eop = 0
dt
(5)
Eop
t
Lr
(6)
VCr ( t ) + j
Lr
dI Lr ( t )
dt
I Lr ( t ) = I 1
onde: o = 1 / Lr Cr ; Cr = Cr1 + Cr 2 ; Zo = Lr / Cr
E = Vin Eop .
A partir das equaes (3) e (4) pode-se construir o plano
de fase da estrutura (figura 6).
B. Curvas Relevantes e Expresses
Devido caracterstica de fonte de corrente na sada, a
potncia deste conversor dada pela soma das contribuies
individuais de cada fase.
Considerando a potncia de entrada igual potncia de
sada, obtm-se:
Ns
= 3 P1
Eop Io
Np
(7)
Zo
Vin
Ns
Io
Np
(8)
Vin Eop
Eop
=
E
Vin Eop
Eop
= cos( o t1 )
Vin Eop
(9)
(10)
Vin Eop
sen( o t )
2 Zo
(11)
+
T1
+
V
_in
D3
D4
Lr
i
D5
T2
D1
+
Eo
-
Lr
D6
Cr2
V
Cr1
_
T1
+
D4
Lr
V
_in
+
D2
D3
Cr1
+
Eo
-
Lr
T2
V
_Cr1
D1
D5
D6
V
_Cr2
V
_Cr2
D2
(a)
(b)
+
+
T1
+
D3
D4
Lr
V
_ in
i
T2
T1
V
_ Cr1
D1
+
Eop
-
Lr
D5
D4
Lr
V
_ in
D6
D3
V
_Cr1
D2
+
Eop
-
Lr
T2
D1
D5
D6
V
_ Cr2
V
_ Cr2
D2
(d)
(c)
Figura 4: Etapas de Operao.
j I
Lr
Lr
Cr
Ip
I1
C
E
Vin
VCr1
-I1
-Ip
1
Ts
Ts
Iin( t )dt =
2
Ts
t1
Vin Eop
sen( o t )dt
2 Zo
(12)
fs
Vm
sen 1
2 fo Zo
(13)
3 Vm fs
4 2 fo Eop
( 2 sen 1q + 2 q 1 q 2 )
(14)
FP = 1
2 1 sen( 2 1 )
2 sen 1q 2q 1 q 2
(15)
(16)
49
Tsmin =
(17)
t D = t 2 t1
1
2
To =
=
fo o
(18)
(19)
q 2
+
cos 1
1 q
q2 q
fs
( 2 sen 1q 2q 1 q 2 )
4 2 fo q
I GDmed
(20)
a corrente
fs
4 2 fo q
( 2 sen 1q + 2q 1 q 2 )
(21)
Corrente
potncia.
I Tef
eficaz
4 fs
3
3 fo q
( 1 q2 )( 1 q ) 2
normalizada
nos
interruptores
(22)
de
3
fs( 1 q 2 )
8
2
1 q
+ 2q 1 q +
( 1 q ) 2 (23
( 2 q ) cos
3
q2
3q
2 fo
)
Corrente de pico normalizada nos diodos de grampeamento.
I GD max = 1 q
(24)
Corrente de pico normalizada nos interruptores de potncia.
I T max =
50
2q
2
I Lr =
(25)
(26)
3 fs FPmim
Vm
Np
2 q fo
Lr / Cr Ns
fo =
1
2 Lr Cr
(27)
(28)
DG1-DG6
SKR e SKF 2F15/08, Semikron;
DP1-DP6
SKR 2F17/08, Semikron;
D1-D4 = D5-D8= Ponte retificadora SKBB500C3200/
D9-D12
2200, Semikron;
T1-T6
IGBT SKM40GB101D, Semikron.
0.8
0,9
0.6
0.4
0.2
0,1
0.2
0.4
0.6
0.8
b) Relao fsmax/fo vs q
FP
Lf11
D1
Cf1/2
D2
Rp
Cf1/2
Rp
T1
Cf1'
T2
Rc
D4
D3
Cr1
DG1
Lr1
DP1
Cr2
DG2
Cf1''
Tr1
DP2
Lf2
Lf22
vac1
D5
Rp
Cf2/2
D6
T3
Cf2'
vac2
Rp
Cf2/2
Rc
vac3
DG3
T4
D8
D7
Cr3
Lr2
DP3
DG4
Cf2''
Cr4
Tr2
Do
Co
Lo
Eo
Ro
DP4
Lf3
Lf33
Cf3/2
Rp
D9
Cf3/2
D10
T6
Rp
Rc
T5
Cf3'
D11
D12
Cf3''
DG5
Cr5
Lr3
DP5
DG6
Cr6
Tr3
DP6
51
Vin/100
15A
Iin
0A
-15A
(5A/div, 2ms/div)
(a) Corrente de entrada.
(5A/div;2,5ms/div)
(b) Tenso e corrente de entrada filtrada.
61A
i
I(EO)
IO
(1A/div,5ms/div)
56
(5A/div,5s/div)
(d) Detalhe da comutao (ZCS).
Figura 9: (a,b,c,d) Resultados de simulao.
52
V. CONCLUSES
O conversor estudado neste artigo comporta-se de acordo
com a anlise matemtica previamente desenvolvida. Ele
apresenta alto fator de potncia sem a necessidade de
circuitos intermedirios, o que o torna um sistema muito
simples de ser implementado. O circuito de comando gera
pulsos complementares que acionam cada um dos
interruptores de cada fase instantaneamente, mantendo a
isolao.
Os conversores em cada fase so independentes,
facilitando o projeto do sistema e aumentando a
confiabilidade global, tendo em vista que a perda de um dos
mdulos de uma fase, mantm o sistema operando, embora
com 30% a menos de potncia. Alm disso, devido a
configurao utilizada possvel o uso de mdulos
padronizados. A freqncia de operao determina a
potncia de sada.
Como caractersticas negativas tem-se: fluxo de potncia
pulsante e elevado nmero de componentes.
A caracterstica de fonte de corrente na sada oferece
facilmente a possibilidade de associao em paralelo. A
entrada do tipo trifsica permite diminuir drasticamente a
ondulao da corrente de sada
Finalmente os autores consideram a estrutura proposta
particularmente interessante para aplicaes industriais.
Vin
fase
R
S
T
Iin
0V- 0A
IRMS
4.01
4.02
4.06
DHT I(%)
23,6
22,35
20,76
DHT V(%)
3,4
3,4
3,3
FP
0,973
0,976
0,980
REFERNCIAS BIBLIOGRFICAS
(200V/div,2A/div,5ms/div)
0V- 0A
0 0A
(10A/div, 2ms/div)
0V
0A
22
24
26
28
30
fs(kHz)
53
54
L
iL
C1
vgS1 S1
vin
C2
vgS2 S2
vgS1
v1
v2
vgS2 D2
DSP controller
TABELA I
Lgica de Chaveamento
S1
S2
Regio 1 (vin<v1)
v1<v2
v1>v2
PWM
ON
ON
PWM
Regio 2 (vin>v1)
v1<v2
v1>v2
OFF
PWM
PWM
OFF
v1
Switching
Logic
vin
v2
u
iL
iref
ucc
Current Loop
Controller
Voltage Loop
Controller
v o ref 2
S1
C1
S2
C2
vin
S1
C1
S2
C2
vin
(a) Etapa 1
L
(b) Etapa 2
S1
C1
S2
C2
S1
C1
S2
C2
vin
vin
(c) Etapa 3
(d) Etapa 4
Fig. 2 Etapas de operao do retificador TLB-PFC em CCM.
55
S1
v1(k)
S2
v2(k)
v1(k)
S2
v2(k)
(b) Etapa 2
(a) Etapa 1
S1
vin(k)
vin(k)
S1
v1(k)
vin(k)
S1
v1(k)
S2
v2(k)
vin(k)
S2
(c) Etapa 3
v2(k)
(d) Etapa 4
+
, na regio 1
L
2L
2L
u L (k ) =
v in (k )T v o (k )T + v o (k )u (k )T , na regio 2
L
L
2L
(2)
v o (k )T
u (k ) =
(4)
u L (k ) L v in (k )T
2, na regio 2
1
+
v o (k )T
56
vin (k )T v o (k )T v o (k )u (k )T
, na regio 1
+
i L (k ) +
L
2L
2L
i L (k + 1) =
i (k ) + vin (k )T v o (k )T + v o (k )u (k )T , na regio 2
L
L
L
2L
2
onde x = v o2 (t ) e v in
= v p2 sin 2 (t ) .
A soluo de (13) :
x(kv + 1) = x(kv ) +
2 P(kv ) Tcc
Ccc
(14)
ou
x(kv + 1) = Gcc x(kv ) + H cc ucc (kv ) + Fcc P(kv )
(15)
onde
Tcc vp2
2T
(16)
Fcc = cc
Ccc
Ccc
Devido ao uso de vo2 como varivel de estado ao invs de
vo, a representao por variveis de estado (15) LTI, onde
ucc(kv) a ao de controle e P(kv) um distrbio
proporcional ao valor mdio da potncia de sada em meiociclo da tenso de entrada.
Gcc = 1
H cc =
v(k)
z 1
Planta
uL(k)
iL
z 1
k1
v(k+1)
k2
(5)
(6)
(19)
Para a obteno dos ganhos de realimentao, o projeto do
servo de corrente transformado em um problema de projeto
de realimentao de estados. Para este propsito, as variveis
erro de estados so definidas:
i Le (k ) = i L (k ) i L ()
(7)
u Le (k ) = u L (k ) u L ()
Como resultado, a representao por erro de espao de
estados torna-se:
i Le (k + 1) 1 1 i Le (k ) 0
(21)
u (k + 1) =
+ w(k )
Le
0 0 u Le (k ) 1
onde
i (k )
w(k ) = [ k1 1 k 2 ] Le
u Le (k )
(22)
k1
z 1
Planta
uL(k)
z 1
iL
z 1
k2
i( k + 1)
z 1
i(k )
ke
Observador de estados preditivo
(10)
O observador de estados (10) assimptoticamente estvel
se 0<ke<1, onde o ganho do observador ke pode ser definido
de diferente formas: (i) utilizando-se a tcnica do filtro de
Kalmann; (ii) fazendo-se ke=1, resultando em um observador
com resposta dead-beat; (iii) heuristicamente, selecionandose um valor entre zero e um para rejeitar rudos de aquisio
presentes nos sistema.
A Fig. 7 representa o diagrama de blocos completo do
controlador da malha interna de corrente proposto para o
retificador TLB-PFC.
Os ganhos de realimentao utilizados so k1=0.5 e k2=1,
sendo que as matrizes Qi e Ri utilizadas foram Qi=diag(1,1) e
Ri=1. A Fig. 8 apresenta a resposta transiente simulada e
experimental devido a um degrau na corrente de referncia
iref.. A comparao dos resultados valida o projeto
desenvolvido, onde pode-se perceber a conformidade dos
resultados experimentais com o resultados obtidos atravs de
um processo interativo.
57
iref
v(k+1)
v(k)
u(k+1)
uL(k+1)
k1
Eq. 4
limitador
z 1
vgS2
ZOH
+
PWM
Eq. 3
k2
vgS1
Lgica de
Chaveamento
iL(k)
i(k + 1)
z 1
i(k )
ke
Observador de estados preditivo
(a)
T.u(k)
Aquisies e controle de corrente
kT
(b)
Fig. 8 Corrente no indutor para um degrau em iref: (a) Resultado de
simulao; (b) Resultado experimental (500mA/div.).
k1cc
Planta
ucc(kv)
vcc(kv)
Hcc
vo2
k2cc
58
Corrente no indutor
kv+1
2
(k v ) vo2 (k v )
vcc (k v ) = vcc (k v 1) + vref
(k+1)T
Componente
S1 , S2
D1, D2
L
C1,C2
Descrio
IGBTs 27N60C3DR
HFA25PB60
1mH
470F / 400V
(28)
Norma
Harmnicas do TLB
0
2
(a)
V. CONCLUSO
Este artigo apresenta controladores discretos para o
retificador com fator de potncia corrigido boost trs nveis.
Modelos discretos lineares para ambas as malhas de tenso e
corrente so apresentadas e validadas experimentalmente.
Controladores servos com realimentao de estados so
utilizados em ambas as malhas de tenso e de corrente. Um
procedimento sistemtico para selecionar os ganhos de
realimentao apresentado baseado no regulador quadrtico
linear
discreto,
o
qual
garante
comportamento
assimptoticamente estvel para a malha de corrente e a malha
de tenso.
Para compensar atrasos devido computao das leis de
controle, um observador de estados preditivo foi projetado e
implementado. Alm de compensar o tempo de atraso, o
observador fornece um grau adicional de liberdade para a
filtragem dos rudos presentes na amostragem da corrente no
indutor.
Resultados experimentais de um prottipo de 1,5kW
validam a anlise desenvolvida, bem como demonstram a boa
performance do retificador TLB-PFC com os controladores
discretos propostos.
AGRADECIMENTOS
Os autores agradecem Thornton Inpec Eletrnica LTDA
e Epcos capacitores pela doao de componentes utilizados
neste trabalho, e CAPES pelo apoio financeiro.
(b)
Fig. 12 Corrente no indutor e tenso de sada vo para um degrau de
carga de 50% a 100% no retificador TLB-PFC: (a) Resultados de
simulao; (b) Resultados experimentais.
REFERNCIAS BIBLIOGRFICAS
[1] M.T. Zhang, Y.Jing, F.C. Lee, M.Jovanovic, "Singlephase three-level boost power factor correction
converter", Applyed Power Electronics and Specialists
Conference, pp. 434-439, 1995.
[2] J.R. Pinheiro, D.L.R. Vidor, H.A. Grndling, "Dual
output three-level boost power factor correction
converter with unbalanced loads", Power Electronics
Specialists Conference, vol. 1, pp. 733-737, 1996.
[3] G. Spiazzi, P. Mattavelli, L. Rossetto, "Power factor
preregulators with improved dynamic response", IEEE
Trans. on Power Electronics, vol. 12, no. 2, pp. 343349, 1997.
59
60
61
62
T1
Sn
vi
i Sn
L n-1
S3
i n-1
S n'
i S3
L2
S2
i2
S 3'
S 2'
i S2
L1
S1
i S1
Io
i1
S 1'
T2
63
ii
Db1
Db3
S2
iS2
L1
vi
i1
Db4
Db2
D2
iD2
S1
D1
iS1
Lo
iD1
vo
io
Ro
V(Vg2)*1.2
200V
0V
-200V
V(Vi:+,Vi:-)
20A
0A
-20A
I(i)
200V
0V
-200V
V(Lo:1,Ro:2)
20A
10A
0A
I(S1)
20A
Vi
S1
i1
L1
iD2
D2
iD1
Io
D1
P
64
I(S2)
30A
20A
Io
10A
I1
4.01s
AVG(I(Lo))
Time
4.02s
4.03s
AVG(I(L1))
iS1
S2
0A
0A
4.00s
I(Lo)
I(L1)
Clula MNC
iS2
10A
vo
FP =
FPD
1 + DHTi 2
(1)
Vo =
i (t ) =
2I o
{cos[( 2 n 1) ] +
( 2 n 1) n =1
+ cos[( 2 n 1) ( + )]}. sen[( 2 n 1) t ]
Ih =
( + )
1
2 .Vca . sen( ) d =
2 .Vca
[cos( ) + cos( + )] .
(2)
(3)
2I o
{cos(h ) + cos[h ( + )]}.
h
(4)
I
DHTi (%) = 100 h .
h =2 I i 1
(5)
Vo , n =
Vo
Vo ,base
(6)
Onde:
Vo,base = Vo ( = = 0) .
(7)
+ 80 .
(8)
65
V. O CIRCUITO DE SINCRONISMO
E GERAO DE PULSOS
66
60Hz
FILTRO
PASSABAIXA
v i'
vi
PLL
Entrada
do PLL
Entrada do
com parador
de fase
FILTRO
PASSABAIXA
COMPARADO R
DE FASE
VCO
v vco '
,
1
4
7
2
5
8
CANCELA 0
v vco
M IC R O C O N TR O LAD O R
D E 8 B ITS
Entrada do
Contador
v g1
3
6
9
v g1 '
S1
DRIVERS
v g2
ENTRA
v g2 '
S2
Rede ca
Filtro de
entrada
Ls
Vs
Db1
Db3
Q1
Q2
10
Rc
L1
6,8 uF
0,22
Lo
100mH
60mH
Db4
Db2
D2
D1
Ro
4.1
67
200V
0V
SEL>>
-200V
V(input:+,0)
20A
0A
-20A
320ms
330ms
I(input)
340ms
350ms
360ms
Time
1
Lsnb
Q1
Dsnb
Rsnb
Csnb
68
69
70
DADOS BIOGRFICOS
Estvo Coelho Teixeira nasceu em So Paulo (SP), em
28/06/1974. Graduou-se em Engenharia Eltrica em 1998
pela Universidade Federal de Juiz de Fora, onde concluiu
recentemente o curso de mestrado em Engenharia Eltrica.
Atuou como instrutor de formao profissional no SENAI de
Juiz de Fora em 1999/2000, nas reas de Eletricidade e
Eletrnica. Suas reas de interesse so conversores estticos
de energia, automao, microprocessadores e aplicaes
industriais.
Henrique A. C. Braga nasceu em Aimors, MG, em
01/08/1959. Graduou-se em Engenharia Eltrica pela
Universidade Federal de Juiz de Fora (UFJF) em 1982.
professor dessa mesma universidade desde 1985. Obteve o
ttulo de Mestre em Engenharia Eltrica, sub-rea Eletrnica
de Potncia, na COPPE/UFRJ em 1988. Em 1996 concluiu o
curso de doutoramento, na mesma rea do mestrado, pela
Universidade Federal de Santa Catarina, INEP-UFSC. Atuou
como membro do Conselho Executivo da SOBRAEP em
1994. Atualmente professor nos cursos de Graduao e Ps
Graduao (mestrado) em Engenharia Eltrica da UFJF,
lecionando disciplinas na rea de Eletrnica Bsica e
Eletrnica de Potncia. Senior Member do IEEE e foi
Diretor da Seo MG do IEEE no binio 2000/2001 e reeleito para o binio 2002/2003.
D r1
D r2
V in ( t)
Co
D r3
Vo
(carga)
D r4
71
LB
I in ( t)
D r1
D r2
V in ( t)
DB
SB
Co
Vo
(carga)
D r3
D r4
72
L in
I in ( t)
D r1
D r2
D1
L r1
L r2
S1
V in ( t)
D r3
D2
S2
Co
Vo
D r4
Cr
V Cr(mx) ( T i)
D1
v Cr (t)
Vo
I in ( T i)
S1
Vo
ZCS
D1
I Lr1(mn)( T i)
I in ( T i)
L r1
S1
i Lr2 (t)
I Lr2(mx) ( T i)
Vo
v S2 (t)
D1
I in ( T i)
v D1 (t)
ZVS
I D1(mx)( T i)
S1
S2
L r1
D1
I in ( T i)
Vo
S1
i D1 (t)
I in ( T i)
L r1
S1
S2
Vo
v D2 (t)
D1
I in ( T i)
Vo
L r1
S1
ZVS
D1
i D2 (t)
I in ( T i)
I in ( T i)
v gS1 (t)
t
L r1
S1
S2
t0 t1 t2
D( T i).T i
t3
D1
I in ( T i)
Vo
t7
t5 t6 t8
t9
L r1
S1
D2
L r2
S2
Vo
D2
L r2
S2
Vo
t4
Vo
Cr
v gS2 (t)
t
S2
D2
L r2
D2
L r2
Cr
Cr
V D2(mx)( T i)
Vo
D2
L r2
S2
Cr
D2
L r2
D2
L r2
Cr
t
I Lr2(mn)( T i)
Vo
I in ( T i)
Vo
ZCS e
ZVS
ZCS
S2
D1
L r1
Cr
ZCS e
ZVS
I in ( T i)
D2
L r2
v S1 (t)
i Lr1 (t)
L r1
Cr
I in ( T i)
L r1
S1
D2
L r2
S2
Vo
t6
Ti
73
L in
I in ( t)
D r1
D2
D1
Vo
D r2
L r1
S1
V in ( t)
D r3
v C r (t)
L r2
S2
Cr
Co
V C r(m n) ( T i)
D r4
S1
D2
L r2
Cr
S2
D1
I in ( T i)
Vo
S1
L r1
S1
L r2
Cr
S2
D1
L r1
S1
D1
L r1
S1
L r1
I in ( T i)
Vo
S1
L r1
I in ( T i)
Vo
S1
Cr
S2
L r2
S2
Cr
Vo
D2
L r2
S2
Cr
Vo
D2
L r2
Vo
D2
D1
Cr
Cr
S2
S2
D1
D2
L r2
D2
L r2
L r1
Vo
S1
D2
L r2
S2
Cr
Vo
L r1
S1
t1 t2
S2
L in
D r1
D1
D r2
Vo
t9
I in ( t)
Cr
t7
t5 t6 t8
t6
D2
L r2
t4
L r1
V in ( t)
74
t3
Ti
I in ( T i)
L r1
I in ( T i)
t0
D ( T i).T i
L r1
Vo
L r2
S1
D r3
S2
Cr
Co
Vo
D r4
D2
I in ( T i)
L r1
D1
L r2
S1
TABELA I
Principais Caractersticas das Clulas ZCS-PWM Analisadas
D2
D1
S2
I in ( T i)
Vo
Cr
L r1
L r2
S1
S2
Cr
Caracterstica
Vo
Tipo de Clula
a
D2
L r1
D1
D1
L r2
S1
Cr
D2
D1
I in ( T i)
S2
I in ( T i)
Vo
Cr
L r1
L r1
L r2
S1
S2
Fluxo da
Possibilidade
Corrente de Isolamento Conexo
Ressonante das Estruturas Srie dos
Atravs da Buck-Boost,
Diodos
Carga
Sepic e Zeta
Cr
D2
L r2
Vo
S1
Sim
No
Sim
No
Sim
Sim
No
Sim
No
S2
clula original
a
D2
D1
I in ( T i)
L r1
L r1
L r2
Cr
D1
L r2
S1
D2
D1
D2
S2
I in ( T i)
Vo
Cr
L r1
L r2
S1
S2
Cr
Vo
S1
S2
primeira variao
D2
D2
L r1
D1
L r2
S1
L r1
D2
D1
I in ( T i)
D1
S2
I in ( T i)
Vo
Cr
L r1
S1
L r2
S1
S2
Cr
Vo
D2
D1
L r1
L r2
S1
Cr
S2
Vo
v D 1 (t)
ZVS
i D 1 (t)
I D 1(mx)( T i)
I in ( T i)
V D 2(mx)( T i)
Vo
v D 2 (t)
ZVS
i D 2 (t)
I in ( T i)
t
t0 t1 t2
D( T i).T i
t3
t4
t7
t5 t6 t8
Cr
S2
clula atual
I in ( T i)
L r2
t9
t6
Ti
Iin (p)
Vo
Lr 2
<
Cr
(2)
(ef )
f
1
. A0
. ( A1 + A 2 ) + A 3
(4)
2.
(ef )
2.
75
f=
2..f B
= 2..f B . L r 2 .Cr
2
A0 =
1
(ef )
2.
+ +
2
1+
1
2
A1 = . (ef
) (ef ) .
A 2 = 1 . 1
( A1 )
UC 3854
(6)
t S2
t S1
(8)
1+
.arcsen
.A1
.arccos ( )
(9)
1+
220V 15%
60Hz
50kHz
400V
1200W
95%
circuito de
ataque de
gate (S 1)
porta OU
(4071)
circuito de
ataque de
gate (S 2)
monoestvel
(4528)
(7)
A3 =
76
D( T i).T i
(5)
Dr1, Dr2
Dr3, Dr4
S1
S2
D1
D2
SKR25/06
SKN25/06
IRG4PH50UD
IRG4PC50UD
MUR8100E
MUR8100E
v in
i in
0
(a)
2 ,8 %
2 ,5 %
2 ,2 %
T D H I in = 3 ,2 7 %
2 ,0 %
1 ,7 %
1 ,4 %
1 ,1 %
0 ,8 %
0 ,6 %
0 ,3 %
0 ,0 %
10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40
ord em h arm n ica
(b)
Figura 12 (a) Tenso de alimentao e corrente de entrada, e
(b) espectro de freqncias de Iin, para carga nominal.
i Lr2
v S1
v S2
i D1
0
i Lr1
0
0
i D2
0
i Lr2
v S1
i Lr1
v S2
0
0
i D2
0
97
Clula Atual ZCS-PWM
96
Clula "Hard"
(Clula Fig. 8)
94
(Clula Fig. 5)
93
92
(Clula Fig. 2)
91
90
500
600
700
800
900
1000
1100
1200
1300
P o [W]
77
[12]
[13]
[14]
[15]
AGRADECIMENTOS
Os autores agradecem FAPESP pelo apoio concedido ao
desenvolvimento deste trabalho.
[16]
REFERNCIAS BIBLIOGRFICAS
[1]
78
[17]
[18]
[19]
1
Nota de rodap na pgina inicial poder ser utilizada apenas pelo editor
para indicar o andamento do processo de reviso.
79
Cheia
texto do resumo
ttulos de tabelas
Itlica
ttulo do resumo e
subttulos
ttulo do trabalho
I L = I o +
3 Vi
.
2 Z
(1)
Onde:
IL - Corrente de pico no indutor ressonante.
Io - Corrente de carga.
Vi - Tenso de alimentao.
Z - Impedncia caracterstica do circuito ressonante.
AGRADECIMENTOS
Os autores agradecem a Fulano de Tal, pela colaborao
neste trabalho. Este projeto foi financiado pelo CNPq
(processo xxyyzz).
81
REFERNCIAS BIBLIOGRFICAS
[1] C.T. Rim, D.Y. Hu, G.H. Cho, Transformers as
Equivalent Circuits for Switches: General Proof and DQ Transformation-Based Analysis, IEEE Transactions
on Industry Applications, vol. 26, no. 4, pp. 832-840,
July/August 1990.
[2] N. Mohan, T. M. Undeland, W. P. Robbins, Power
Electronics: converters, applications, and design, John
Wiley & Sons, 2a Edio, Nova Iorque, 1995.
82
DADOS BIOGRFICOS
Fulano de Tal, nascido em 30/02/1960 em Talpoli
engenheiro eletricista (1983), mestre (1985) e doutor em
Engenharia Eltrica (1990) pela Universidade de Tallin. De
1990 a 1995 foi coordenador do Laboratrio de Tal.
Atualmente professor titular da Universidade de Tal. Suas
reas de interesse so: eletrnica de potncia, qualidade do
processamento da energia eltrica, sistemas de controle
eletrnicos e acionamentos de mquinas eltricas.