Electrnica 4 - Conversores Analogico-Digitais e Digital-Analgicos

A ponte entre o mundo da Electrnica Linear, que temos vindo a estudar, e o da Electrnica Digital, cujo representante maior seguramente o microprocessador, feita por dispositivos de interface1 que podem ter relaes entrada-sada hbridas, isto , uma delas digital e a outra analgica.

4.1 - Conversor Digital-Analgico (DAC)

Por convenincia, comeamos o nosso estudo por este dispositivo, utilizando desde j a sigla inglesa, DAC, para o designar abreviadamente2. A funo do DAC a de converter o nmero binrio que se apresenta nas suas N entradas numa quantidade (aproximadamente) analgica que lhe proporcional. Esta sada assume geralmente a forma de uma corrente ou de uma tenso. Mesmo antes de sabermos os detalhes da realizao electrnica dum DAC podemos, como na fig. 1, represent-lo como caixa preta e especular sobre a relao entrada-sada, ou curva caracterstica deste bloco funcional.

mA

2 N 1 2 N 2

I OUT

21

20

0 1

2N 3
N

2N 1

2 2

Fig. 4.1 a) Descrio simblica do DAC como um bloco de entradas digitais e uma sada analgica e b) a forma genrica da sua curva entrada-sada com o caracterstico formato em escada. Na curva caracterstica da fig. 1.b o eixo horizontal contem os valores discretos do nmero binrio que se introduz na entrada e o eixo vertical os valores correspondentes da sada, neste caso uma corrente. Um primeiro parmetro de avaliao do DAC pode ser desde j reconhecido a Resoluo. Para compreendermos o significado de resoluo de um DAC podemos imaginar dois DACs com valores extremos da sada iguais (suponhamos ambas as sadas a poder variar entre 0 e 5 mA) mas com um nmero de degraus entre esses valores, diferente. O DAC com maior nmero de degraus tem uma maior (ou melhor) resoluo.

1 2

Interface ex anglicanismo j integrado no lxico do portuguesa.. DAC Digital to Analog Converter.

Electrnica

Dada a natureza binria do numero presente na entrada o nmero de degraus sempre uma potncia de 8 dois, de modo que se um DAC tem uma resoluo correspondente a 2 = 256 degraus diz-se que tem uma resoluo de uma parte em 256 ou, mais correntemente, que tem uma resoluo de 8 bits. A fig.2 d uma ideia da simplicidade conceptual da arquitectura de um DAC. Trata-se de uma matriz de fontes de corrente de valores em escala binria,

I , I , I , ..... com um interruptor 2 4 8

2 4 8 2 associado a cada uma delas (N-1, N-2, ...). Cada bit do nmero binrio da entrada controla directamente o fecho do interruptor (em lgica positiva o 1 N 1 N2 N 3 0 binrio que corresponde ao fecho do interruptor, com a correspondente passagem de corrente). A equivalncia natureza binria da IOUT entrada conferida pela escala binria dos Fig.2 Diagrama funcional de um DAC pesos das correntes sendo, naturalmente o bit mais significativo do nmero da entrada ligado ao interruptor N-1, o bit menos significativo (o bit mais direita) ligado ao interruptor 0.

Uma arquitectura alternativa muito usada pelos fabricantes a da fig. 3 , designada por escada R-2R . As designaes LSB e MSB significam least significant bit e most significant bit , respectivamente, e do indicao sobre onde ligar cada bit do nmero binrio da entrada em funo da respectiva significncia ou peso Como pode ver-se esta arquitectura consiste de um divisor de tenso dinamicamente configurvel pelos comutadores comandados por cada bit da entrada. Fig. 3 Arquitectura escada R-2R. A sada , neste caso, uma tenso.

Electrnica

4.2

Conversores Analgico-Digitais (ADC)

O objectivo funcional deste dispositivo o de produzir um nmero binrio proporcional ao valor analgico da tenso ou corrente que se introduz na entrada. Uma figura em tudo semelhante fig.1 pode tambm descrever, nos mesmos termos, o comportamento deste bloco funcional.
2N 1

2 2

N 1 N 2

2N 2 2N 3

Vin
21
3
0

1
0
V

Fig. 4.1 a) Descrio simblica do ADC como um bloco de sadas digitais e uma entrada analgica e b) curva entrada-sada com o mesmo caracterstico formato em escada.Neste caso o eixo horizontal.

Tambm quanto resoluo possvel intuir que quanto maior o nmero binrio que a sada pode produzir, maior ser a resoluo. Um ADC cuja sada alcance o nmero 2
12

1 = 4095 (que em

binrio se escreve 1111 1111 1111) tem uma resoluo de uma parte em 4095, ou 12 bits. Pode aplicar-se ao ADC a definio geral de resoluo de um sistema de medida como sendo a menor variao da entrada que produz uma variao segura (que no se confunde com rudo) da sada. No caso do ADC essa variao mnima igual a um intervalo da escala horizontal. Se certo que em abstracto o DAC e o ADC so dispositivos semelhantes e homlogos, tambm verdade que as respectivas implementaes electrnicas so muito diferentes. Vamos estudar trs arquitecturas diferentes para realizar ADCs deixando para mais tarde a avaliao dos respectivos desempenhos. Na anlise que se segue dos tipos de ADC, devemos recordar que a operao fundamental que este dispositivo efectua uma medida produz um nmero que representa a quantidade desconhecida introduzida na entrada. Nestas condies, e sabendo que uma medida resulta sempre da comparao da quantidade desconhecida com uma quantidade referncia (ou unidade) devemos em cada caso a estudar procurar identificar onde se localiza o comparador e quem desempenha o papel de referncia. Se em relao ao comparador no pode haver dvida, em relao referncia, em cada caso, convm fazer a explicitao.

Electrnica 4.2.1 ADC tipo Wilkinson ou de rampa.

Esta arquitectura foi desenvolvida ainda na era da vlvula e foi a primeira a ser difundida nos laboratrios por ser adequada aos recursos tecnolgicos ento existentes e por apresentar bom desempenho para o fim a que mais frequentemente se aplicava, como veremos mais adiante. Existem muitas variantes para esta arquitectura. Escolhemos a representada na fig.5 por parecer a mais adequada ao entendimento do processo electrnico de produzir um nmero que representa o valor da entrada. O princpio de funcionamento baseia-se numa sucesso de operaes simples que consistem em 1 - Carregar um condensador com o valor (tenso) a . 2 - Isolar o condensador do circuito de carga (interruptor S1 ) . 3 - Iniciar uma descarga linear do condensador (interruptor S2 ). 4 Iniciar a contagem digital desde o instante anterior at ao instante em que o comparador C chega a zero..

vin

CLK
Contador

vC

S1

4 1 2 3

S1 vin S2
I

S2
C

Cont
0 N

Fig.4.2 Diagrama esquemtico do ADC de rampa e diagrama temporal explicativo do seu funcionamento. Na descrio do funcionamento dos interruptores supe-se que o estado 1 corresponde ao interruptor fechado.

Neste circuito o valor do final do contador pode ser facilmente calculado se recordarmos que o tempo que a rampa demora a chegar a zero

vin =

q It = C C

t = vin

C I f c Hz , o nmero final obtido ser

(1.1)

Consequentemente, se a frequncia que activa o contador fr

N = f c vin

C I

(1.2)

Electrnica
Um exerccio oportuno o da quantificao destes valores atendendo ao que possvel e razovel esperar de cada um dos dispositivos elctricos que os condiciona.

1. O condensador C. A propriedade mais importante do condensador a colocar neste ADC valor da corrente de fuga. De facto se existir uma corrente de fuga importante as relaes 1.1 e 1.2 no se verificam e a proporcionalidade entre N e vin , que elas garantem, tambm no. Esta corrente, como o nome indica, ocorre quando o dielctrico do espao entre armaduras de qualidade inferior. Os condensadores com melhor isolamento que a Indstria produz tm dielctricos de mica ou de polistireno e a gama de valores destes condensadores, com dimenses fsicas razoveis para implementao em circuito, situa-se entre 1 e 10 nF. 2. A corrente I Sobre a corrente podemos apenas conjecturar que sendo fornecida por um circuito com um AmpOp idntico aos anteriormente estudados, deve situar-se na ordem de 1 a 10 mA. 3. A frequncia de contagem f C . O dado inicial, aqui, o conhecimento da frequncia mxima de trabalho dos circuitos lgicos que fazem o contador. Se das duas grandes famlias lgicas que existem escolhermos a mais corrente e mais fcil de operar, estaremos a fixar uma frequncia mxima de cerca de 100 MHz. 4. A gama de valores da entrada Este dado foi estabelecido empiricamente pela prtica de algumas dcadas de Projecto de Electrnica e pode bem situar-se no intervalo de 0 a 10 V - 0 < vin < 10 . Nestas condies vamos ver as consequncias de fixarmos os parmetros atrs referidos no conjunto de valores da tabela seguinte C I 5 nF 5 mA 100 MHz

fC
vin

0 < vin < 10 V

Ao valor mximo da escala da entrada (10 V) corresponder o maior nmero produzido pelo ADC. Quando o condensador, depois de carregar at esse valor, descarrega linearmente a 5 mA, pode escrever-se

V=

Q It = C C

e consequentemente

VC 10 5 109 t= = = 105 s = 10 s 3 I 5 10
Neste intervalo de tempo o contador, que conta uma unidade em cada 10 ns, tem tempo para contar at

Electrnica
105 10
9

N=

= 104

O ADC de rampa assim dimensionado tem uma resoluo de 1 parte em 10.000 (um pouco superior a 13 bits). Como se constata, esta arquitectura de ADC no inerentemente binria, como so as outras duas. Tambm contrariamente aos outros dois tipos, este ADC tem um tempo de converso linearmente dependente da amplitude.

4.2.2

ADC de Aproximaes Sucessivas.

Este tipo de ADC apareceu na dcada de 70 quando indstria de semicondutores comeava a atingir alguma maturidade (foi em 1973 que foi produzido pela Intel o primeiro microprocessador industrial). A sua implementao assenta na operao de uma unidade lgica designada por Registo de Aproximaes Sucessivas (SAR) que introduz a maneira (algoritmo) de pesagem das balanas de fiel ao centro. Nestas balanas, quando uma massa desconhecida colocada num dos pratos, o operador comea por colocar no outro prato o maior peso-referncia de que dispe (podemos desde j imaginar que os pesos-referncia obedecem a um A B escalonamento binrio como se indica na fig. 6. O operador comea sempre por colocar o maior peso da escala (a que por convenincia atribumos o valor p/2) no prato B e decide, observando o fiel, se ele p/2 p/4 p/8 p/16 excessivo ( o fiel desvia-se para o lado do prato B) ou se, pelo Fig. 4.3 Pesagem com balana de fiel ao centro e escala binria de referncias. contrrio, tem de adicionar em B o peso-referncia seguinte, p/4. Na primeira hiptese tem de retirar p/2 do prato B e atribuir ZERO ao digito mais significativo do nmero que est a determinar. Na segunda hiptese o peso p/2 permanece em B e atribudo UM a esse digito. Em qualquer dos casos o operador prossegue testando o efeito de p/2 e decidindo, com o mesmo critrio, se o digito seguinte ZERO ou UM. O operador repete esta operao sucessivamente at chegar ao ltimo peso da escala binria de que dispe. Se dispuser de N elementos nesta escala o nmero binrio que construiu tem tambm N dgitos (designados por bits1). Os pesos de que dispe vo de p at p e a gama de nmeros (binrios) 2 2N N que pode produzir vai de 0 a 2 1 .

Bit abreviatura de binary digit.

Electrnica

O ADC de aproximaes sucessivas (AS), esquematizado na fig. 7, realiza electronicamente este algoritmo usando para o efeito uma unidade lgica dedicada designada por Registo de Aproximaes Sucessivas (SAR1 na literatura inglesa). O SAR actua nos interruptores das correntes em escala binria do DAC interno. Estas correntes desempenham o papel dos pesos-referncia no caso da balana e, obviamente, o mecanismo do fiel da balana aqui desempenhado pelo comparador. Quando o mecanismo das aproximaes sucessivas chega ao fim, a corrente estabelecida pelo RAS no DAC origina uma tenso em R que equilibra tanto quanto possvel vin (tal como, no caso da balana, os pesos colocados no prato da direita igualam o peso (anteriormente) desconhecido. Nesta altura, k o nmero que representa o valor da entrada. Uma outra forma de visualizar o modo de funcionamento deste ADC consider-lo como um mecanismo de realimentao que usa um DAC para igualar uma tenso desconhecida. O algoritmo usado pelo RAS apenas a maneiro de conseguir este resultado com o menor nmero possvel de iteraes.

vin

+ -

RAS
Sada (n linhas)

n I DAC R

Fig. 4.4 Representao diagramtica do funcionamento de um ADC de aproximaes sucessivas. Este tipo de ADC mereceu durante as dcadas de 1980 e 1990 preferncia de desenvolvimento por parte dos maiores fabricantes de circuitos electrnicos analgicos, acabando por atingir uma maturidade que est bem patente no desempenho e baixo custo das muitas dezenas de tipos disponveis. Em todos os ADCs de AS modernos quer a referncia de tenso necessria ao funcionamento do DAC quer o oscilador (ou relgio) necessrio ao funcionamento do RAS (que uma unidade lgica sequencial e no puramente combinatria) so includos no circuito e no constituem preocupao para o utilizador. O quadro seguinte resume o estado da arte para ADCs de aproximaes sucessivas de 12 bits data em que escrevemos.

Successive Approximation Register

Electrnica
ADCs de Aproximaes Sucessivas de 12 bits - 2001

Fabricante
Analog Devices Burr Brown Linear Technology Comlinear Maxim Philips

Ref AD9235 ADS807 LTC1412 CLC MAX1172

fS
(MSPS)

S/H S S

P (mW) 300 335

Out

vin

65 53 3 52 30

2 Vpp

TTL

2 Vpp

1.100

TTL

2 0-5

TDA8768

55

325

TTL

A tecnologia evoluiu tambm no sentido de integrar numa nica chip de Si vrias funes, para alem do ADC, formando verdadeiros sistemas de aquisio de dados. Parece porm que o conhecimento concreto destes dispositivos mais apropriado num contexto de aplicaes concretas como as que se encontram nas disciplinas de Projecto ou Monografia.

Electrnica

4.2.3 ADC Flash

Esta arquitectura, sendo porventura a mais bvia, s recentemente pde ser produzida em larga escala pela Indstria, por requerer meios tcnicos de fabrico mais sofisticados. O funcionamento deste ADC, fig. 8, requer um divisor de tenso formado por resistncias iguais polarizado por uma ou duas referncias de tenso que definem o domnio de valores da entrada. Quando se usa uma s referncia, caso da figura, a outra extremidade do divisor est terra e o domnio de valores possveis da entrada unipolar.

Vref
vin

Comparadores

Codificador de sada

Sada bin.

Strobe Fig. 4.5 Esquema da arquitectura dum ADC flash.

A tenso de entrada fornecida a todos os comparadores que por sua vez esto ligados a um bloco lgico encarregado de codificar o resultado das sadas dos comparadores num nmero binrio correspondente. Nesta arquitectura, para obter um ADC de 12 bits tem de integrar-se na chip de Si 4095 comparadores e um nmero idntico de resistncias. As dificuldades inerentes a esta integrao s recentemente foram ultrapassadas. Notemos que a dificuldade tarefa consiste no s em efectuar a integrao fsica mas tambm, e principalmente, garantir uma uniformidade das componentes compatvel com a resoluo que se pretende e que a dissipao de potncia no seja proibitiva.

Este tipo de ADC, tal como o de aproximaes sucessivas, tem na sua arquitectura fontes de no linearidade diferencial bem localizadas. A tolerncia dos valores das resistncias do divisor de tenso e o erro de tenso de decalagem dos comparadores so seguramente os principais.

Electrnica
Circuitos de adaptao entrada do ADC

10

Numa sequncia simples de raciocnios podemos afirmar que se um ADC, seja qual fr o seu tipo, o bloco electrnico bsico que efectua medidas e que se, por outro lado, a sua entrada activada por uma tenso, ento para medir uma grandeza fsica usando um ADC temos de dispr de um transdutor 1que efectue essa operao bsica e fundamental que consiste em converter o parmetro fsico a medir numa tenso. Embora o estudo sistemtico desta questo pertena ao contexto da cadeira de Transdutores da Licenciatura em Eng Fsica, todos conhecemos exemplos, mesmo elementares, de transdutores. Nesta disciplina abordmos at agora dois: um quando estudmos a dependncia trmica da queda de tenso directa de um dodo rectificador; o outro quando estudmos o fotododo. No primeiro caso temos um transdutor de temperatura, no segundo um transdutor de luz. Em qualquer caso, e sempre que temos de ligar a sada de um transdutor entrada de um ADC coloca-se quase sempre a questo de a gama de variao dos valores da tenso do transdutor no coincidir com a gama de valores possveis na entrada do ADC. pois quase sempre necessrio usar um circuito intermdio de adaptao destas duas gamas de valores, e esse circuito , invariavelmente, baseado em AmpOps. Problema- Propr e discutir o circuito de adaptao de um transdutor de sada 0 a 10 V a um ADC de gama de entrada -2,5 a +2,5 V.

Tambm assume importncia primordial saber avaliar a resoluo adequada do ADC que quantifica a sada de um certo transdutor. O factor a ter em conta o nvel de rudo do transdutor que condiciona o valor mnimo detectvel na sua sada. Como exemplo, um transdutor cuja sada varie entre 0 e 10 V mas cujo rudo referido sada seja de, por exemplo, 2 mV rms, no deve (ou no necessita) de uma quantificao a mais de um parte em

10 2 2 103

= 3546 , ou seja, deve usar-se um ADC de 12 bits.

Diz-se que o sistema de medida resultante tem uma dinmica de 12 bits. A especificao do rudo assume particular relevncia em certos detectores de luz, como o caso dos fotododos e CCDs, em que muito forte a sua dependncia relativamente temperatura. Em geral o rudo neste tipo de sensores (que por razes obvias tambm se designa por corrente no escuro, I d ) duplica para cada 6 ou 7 graus Celsius de aumento de temperatura, obrigando ao uso de meios de arrefecimento forado quando necessrio assegurar uma dinmica elevada. Problema - Um sensor de luz tem 5nA de rudo a 25 C e 10 A de corrente de saturao.

Assumindo uma dependncia Id ( T ) a duplicar para cada 7 C, a que temperatura deve operar para proporcionar uma dinmica de 16 bits ?

Noutra ocasio ser abordada a diferena entre sensor e transdutor.