Ative Cad

UNIVERSIDADE FEDERAL DE SANTA MARIA CENTRO DE TECNOLOGIA NCLEO DE PESQUISAS E DESENVOLVIMENTO EM ENGENHARIA ELTRICA
GUIA DE REFERNCIA PARA PROJETOS DE CIRCUITOS DIGITAIS USANDO A FERRAMENTA ALDEC ACTIVE-CAD
Prof.Tit. Jos Renes Pinheiro, Dr.Eng.
Santa Maria, Agosto de 1997.
GUIA DE REFERNCIA PARA PROJETOS DE CIRCUITOS DIGITAIS USANDO A FERRAMENTA ALDEC ACTIVE-CAD (Reviso 8) - UFSM / REENGE
SUMRIO
1. INTRODUO.....................................................................................................................4 1.1. OBJETIVOS ......................................................................................................................4 1.2. F ORMAS DE DISTRIBUIO .............................................................................................5 2. PROJETO DE UM CIRCUITO DIGITAL..........................................................................6 2.1. A A BORDAGEM CONVENCIONAL ....................................................................................6 2.2. A A BORDAGEM MODERNA .............................................................................................7 3. O SOFTWARE: ACTIVE CAD ........................................................................................12 3.1. P ROJECT MANAGER......................................................................................................12 3.1.1. Trabalhando com Arquivos de Projeto ............................................................13 3.1.2. Iniciando um Novo Projeto ................................................................................14 3.1.3. Abrindo um Projeto j Existente .......................................................................15 3.1.4. Selecionando as Bibliotecas do Projeto..........................................................16 3.1.5. Salvando um Projeto ..........................................................................................17 3.1.6. A Barra de Ttulos................................................................................................17 3.1.7. O Menu Principal.................................................................................................17 3.2. GERENCIAMENTO DE PROJETOS ..................................................................................27 3.2.1. Geral......................................................................................................................27 3.2.2. Gerenciando os Recursos dos Projetos ..........................................................27 3.3. O E DITOR DE ESQUEMTICOS......................................................................................29 3.3.1. Introduo.............................................................................................................29 3.3.2. Conceitos Bsicos ..............................................................................................29 3.3.3. Iniciando o Editor de Esquemticos.................................................................31 3.3.4. O Layout da Janela .............................................................................................33 3.3.5. Construindo um Esquemtico...........................................................................39 3.3.6. Colocando Smbolos ..........................................................................................42 3.3.7. Desenhando Conexes .....................................................................................45 3.3.8. Desenhando Grficos.........................................................................................50 3.3.9. Editando um Esquemtico ................................................................................51 3.3.10. O modo de Consulta.........................................................................................53 3.3.11. Trabalhando com o Simulador .......................................................................53 3.4. C RIANDO NOVOS COMPONENTES ...............................................................................56 3.4.1. Criando Novas Macros a partir de Esquemticos .........................................58 3.4.2. O Assistente de Criao de Macros.................................................................59 3.4.3. Consideraes Gerais na Criao de Novas Macros ...................................60 3.5. O E DITOR DE SMBOLOS ..............................................................................................62 3.5.1. Criando um Novo Smbolo ................................................................................62 3.5.2. Editando um Smbolo j Existente ...................................................................63 3.5.3. Descrio da Janela do Editor de Smbolos...................................................64 3.5.4. Editando o Texto de um Smbolo .....................................................................65 3.5.5. Editando a Parte Grfica de um Smbolo........................................................66 3.5.6. Dicas para Edio de Smbolos .......................................................................67 3.6. O S IMULADOR LGICO..................................................................................................67
Prof. Jos Renes Pinheiro, Dr.Eng.
renes@ctlab.ufsm.br
3.6.1. Introduo.............................................................................................................67 3.6.2. A Janela de Simulao ......................................................................................68 3.6.3. A Janela de Formas de Onda ...........................................................................70 3.6.4. Selecionando Sinais para Mostrar ...................................................................72 3.6.5. Simulando Desenhos Hierrquicos .................................................................73 3.6.6. Definindo Barramentos ......................................................................................74 3.6.7. Movendo Sinais...................................................................................................75 3.6.8. Vetores de Teste .................................................................................................75 3.6.9. Rodando uma Simulao..................................................................................82 3.6.10. Analisando os Resultados da Simulao.....................................................85 3.6.11. Salvando e Carregando Resultados da Simulao....................................85 4. REFERNCIAS .................................................................................................................88
renes@ctlab.ufsm.br
1.
Introduo
1.1. Objetivos
Esta apostila tem por objetivo apresentar ao aluno uma introduo na utilizao do software ALDEC Active CAD. Este software faz parte de um pacote integrado de hardware e software para o projeto de circuitos digitais utilizando FPGAs (Field Programable Gate Arrays - Gate Arrays Programveis no Campo). No o intuito do presente trabalho expor ao aluno noes detalhadas ou conceitos acerca de FPGAs e suas aplicaes, nem informaes sobre o hardware que acompanha o pacote mencionado. O software presentemente descrito por este trabalho , como a prpria traduo do nome pode expor, um gerente de projetos de circuitos digitais. Duas das partes do projeto de circuitos digitais cobertas pelo software so a entrada do problema (via esquemtico) e a posterior simulao do circuito (via software). sobre estas duas partes que este texto discorrer. Quando alguma informao exposta ou algum parmetro de software que deva ser fornecido pelo usurio tiver relao com FPGAs ou com a implementao do circuito sendo projetado, ser esclarecida em nveis superficiais. Esta apostila foi realizada pela equipe de pesquisa que trabalha com implementao de circuitos digitais utilizando FPGAs do NUPEDEE (Ncleo de Pesquisas e Desenvolvimento em Engenharia Eltrica) dentro do programa REENGE da UFSM (Universidade Federal de Santa Maria). Portanto, o objetivo maior deste material repassar o conhecimento e as informaes obtidas pelo estudo do software, aos alunos do curso de Engenharia Eltrica, nas cadeiras de Circuitos e Sistemas Digitais. As pessoas que tambm se interessem pelo assunto, podem consultar o presente material. O contedo desta apostila apenas de carter introdutrio e prtico, no descrevendo completamente o funcionamento do software. Mais informaes sobre o funcionamento do software ou sobre caractersticas mais avanadas, podem ser obtidas atravs da documentao on-line que acessvel a partir do programa. Portanto, qualquer informao que no estiver documentada neste material, e que o leitor acredite ser importante, ser bem vinda. inteno desta equipe, no futuro, elaborar outras apostilas e mesmo cursos e seminrios sobre assuntos correlatos ferramenta como FPGAs, HDL (Hardware Description Language - Linguagem de Descrio de Hardware), PLDs (Programable Logic Devices - Dispositivos Lgicos Programveis) e outros.
renes@ctlab.ufsm.br
1.2.
Formas de Distribuio
Este material tem objetivo puramente didtico e cientfico, no visando lucro. Sua distribuio ou reproduo integral permitida para fins didticos ou de pesquisa. Por motivos de direitos autorais vetada a modificao deste texto sem a prvia consulta aos autores. Qualquer dvida ou correo a esta apostila pode ser reportada para a equipe de redao, atravs do e-mail renes@ctlab.br.
renes@ctlab.ufsm.br
2.
Projeto de um Circuito Digital

2.1. A Abordagem Convencional
A Figura 2-1 mostra as etapas de criao de um projeto convencional de um circuito digital. Todo o projeto comea por um problema que, presume-se, ser resolvido por um circuito digital. Este problema pode ser um acionamento seqencial de mquinas, o monitoramento de sensores e aes tomadas baseadas nos valores destes sensores, o controle de injeo eletrnica de um carro, a necessidade de um microprocessador mais rpido para computadores pessoais, etc. Em seguida vem a concepo de uma idia para resolver o problema que pode ser expressa em forma de uma tabela verdade, se for um circuito combinatrio, ou em forma de um diagrama de estados, se for um circuito seqencial. Esta idia , ento, transformada em um diagrama esquemtico do circuito, contendo portas lgicas, pinos de conexo externos, barramentos e diversos outros smbolos que representaro o circuito visualmente. Este circuito , por sua vez, desenhado em uma prancheta de desenho. Conforme a complexidade do circuito projetado, esta etapa pode gerar 1 ou mais diagramas (tambm conhecidos como data sheets). Se vrios data sheets forem gerados, o sistema pode ficar difcil de ser gerenciado e entendido por terceiros, devido a interconexo entre os diversos data sheets no ser muito clara. A etapa seguinte a simulao do circuito desenhado, utilizando-se de pront-oBoards que so espcies de placas padro com interconexes fixas, onde so encaixados os componentes (chips que contm as portas lgicas). Estes chips so interconectados atravs de fios, e so alimentados com uma determinada tenso ( geralmente +5V, que pode ou no ser fornecida pelo prprio pront-o-board). Se tudo correr bem na simulao , ento, feito um prottipo do circuito, que pode ser em forma de placa de circuito impresso (PCB) ou em chip. Se for percebido algum malfuncionamento devido a falhas no projeto, retorna-se a fase anterior. Se o prottipo mostrar um bom funcionamento no campo, ento confecciona-se o produto final, que tambm pode ser uma placa ou um chip. Se o circuito for uma espcie de soluo genrica para algum problema, sero produzidas vrias unidades do produto final. Se o prottipo no funcionar bem retorna-se a fase anterior.
renes@ctlab.ufsm.br
Problema
Concepo da Idia
Tabela Verdade Diagrama de Estados
Circuito Digital
Esquemtico
Simulao Funcional
Pront o Board
Prototipao
PCB ou CI
Produto Final
PCB ou CI
Figura 2-1 - Metodologia de Projeto Convencional para Circuitos Digitais
2.2.
A Abordagem Moderna
Como se pode ver na seo anterior, a abordagem convencional possui alguns problemas quanto a parte de projeto, no que diz respeito a simulao e prototipao. Estes problemas se devem ao trabalho com data-sheets em papel, pront-o-boards e placas de circuito impresso. Os data-sheets causam problemas j mencionados de confuso se o circuito for muito complexo. Uma alternativa para diminuir este problema fazer os desenhos do esquemtico de forma hierrquica ou por blocos, e ir detalhando os blocos em data-sheets diferentes. Mas esta soluo no elimina a necessidade de vrias folhas para os data-sheets, e ainda no uma forma muito clara de observao do circuito. Os pronto-o-boards possuem o problema das ligaes terem que ser feitas com fios. Devido ao geralmente escasso espao fsico, tem-se que usar vrios pront-oboards juntos para simular o circuito. A interconexo dos diversos pront-o-boards pode ser to confusa quanto o nmero grande de data-sheets. As placas de circuito
Prof. Jos Renes Pinheiro, Dr.Eng. renes@ctlab.ufsm.br
impresso ou a confeco de chips possuem a desvantagem de demorarem um certo tempo para serem confeccionadas, o que pode atrasar os prazos do projeto. Com a evoluo da tecnologia da informtica, alguns dos problemas acima foram sendo resolvidos para melhorar a eficincia dos projetos e diminuir seu ciclo de vida. Isto foi possvel graas a novas ferramentas de software (para a parte de projeto) e novos dispositivos de hardware (para a parte de simulao e prototipao). Desta forma a Figura 2-1 pode ser transformada na Figura 2-2, que descreve o processo atual para a confeco e um circuito digital. Nesta nova abordagem, o grande avano na parte de projeto, proporcionado por ferramentas de software para CADs (Computer Aided Design - Projeto Assistido por Computador). Estas ferramentas esto presentes, hoje em dia, em praticamente todas as reas que exigem algum planejamento preliminar antes da execuo de alguma tarefa, principalmente nas reas de engenharia. Em nosso caso especfico os CADs auxiliam nos passos 3 e 4. A simulao (como veremos mais adiante) pode ser feita no prprio microcomputador baseado no esquemtico do circuito. Geralmente a ferramenta de simulao integrada com quela que auxilia o desenho dos esquemas, o que reduz drasticamente o tempo de desenvolvimento do projeto, pois pode-se alterar o esquemtico e simular o circuito imediatamente, sem a necessidade de alterar um circuito fsico que representa o esquema. O uso de um software de CAD tambm reduz a complexidade de projetos muito grandes (que necessitam de vrios data-sheets), organizando os componentes em uma estrutura hierrquica que representada pelo software em forma de rvore (semelhante a uma rvore de diretrios de um sistema operacional). Desta forma, o projetista pode ir criando blocos baseados em seus circuitos e, ir agrupando este blocos em blocos maiores para constituir esta estrutura hierrquica. Alm disso as ferramentas geralmente j vem com bibliotecas de componentes que possuem uma vasta linha de dispositivos mais utilizados em eletrnica digital, tais como ULAs, portas, contadores, somadores, CIs, osciladores, Flip-Flops, etc ... Com a ferramenta de simulao possvel escolher os pontos do circuito que se deseja inspecionar e tambm estimular estes pontos com trens de pulso de determinada freqncia, ou com sinais especficos (alto, baixo, alta impedncia, etc...). Tambm possvel gravar a simulao realizada para que outros possam ver ou retom-la mais tarde. Tudo isso sem a necessidade de nenhum aparato fsico como chips ou fios. Tudo representado por peas de software, o que evita tambm a perda de dispositivos por acidentes ou ligaes mal feitas.
renes@ctlab.ufsm.br
Problema
Concepo da Idia
Tabela Verdade Diagrama de Estados
Circuito Digital
Esquemtico gerados atravs de CADs HDL (Linguagens de Descrio de Hardware) CAD para simulao em software
Simulao Funcional
Simulao Real e Prototipao
FPGAs EEPLDs
Produto Final
FPGA ou CI
Figura 2-2 - Abordagem Moderna para a Confeco de Circuitos Digitais Como alternativa para entrada e confeco de um circuito digital pode-se utilizar uma HDL (Hardware Description Language - Linguagem de Descrio de Hardware) ao invs do esquemtico. Uma linguagem como essa assemelha-se a linguagens de programao convencionais como Pascal ou C. A diferena que enquanto a compilao destas gera um programa executvel em um computador, a compilao daquelas gera um circuito digital1. Este processo chamado de sntese de hardware. A utilizao de HDLs est gradativamente substituindo a representao atravs de esquemticos, uma vez que atravs destas linguagens possvel representar circuitos mais complexos de forma mais rpida e fcil. Um exemplo de um programa em HDL relativo um decodificador para um display sete segmentos est na Figura 2-3.
Na realidade a compilao de um programa de uma HDL tambm gera um arquivo representando um circuito digital. Este arquivo pode, ento, ser transferido para um FPGA atravs de um processo chamado dowload, ou mesmo ser transformado em um chip.
renes@ctlab.ufsm.br
10
package seven is subtype segments is bit_vector (0 to 6); type bcd is range 0 to 9; end seven; use work.seven.all; entity decoder is port (input: bcd; drive: out segments); end decoder; architecture simple of decoder is begin with input select drive <= b"1111110" when b"0110000" when b"1101101" when b"1111001" when b"0110011" when b"1011011" when b"1011111" when b"1110000" when b"1111111" when b"1111011" when b"0000000" when end simple; 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, others ; -0 -------- 5 | |1 ------- 6 -- 4 | |2 -------3 -- segment -- encoding:
-- just in case
Figura 2-3 -
Exemplo de um Programa em HDL Descrevendo um Decodificador de Sete Segmentos
No o objetivo do presente material entrar em detalhes sobre o funcionamento de um programa em HDL, bem como os processos envolvidos na sua compilao e transformao em um circuito digital. Mais informaes podem ser encontradas na documentao on-line sobre sntese de hardware que acompanha o software ALDEC Active CAD. Para a simulao real e prototipao introduzido o conceito de EEPLDs (Eletric Eraseble Programable Logic Devices - Dispositivos Lgicos Programveis Apagveis Eletricamente) e FPGAs. (Field Programable Gate Arrays - Gate Arrays Programveis no Campo). EEPLDs so dispositivos lgicos programveis que possibilitam apagar eletricamente um projeto j gravado, e gravar novos projetos no mesmo dispositivo, eliminando a necessidade de comprar um novo PLD2.Os FPGAs por sua vez possuem uma estrutura semelhante a dos PLDs:
PLDs so constitudos de matrizes de portas lgicas. Para confeccionar um circuito digital funde-se apenas as conexes desejadas do PLD de forma que ele represente o circuito desejado. Isto feito atravs de um gravador (semelhante a um gravador de EPROMs). Alguns PLDs possuem tambm FlipFlops conectados s matrizes de portas, permitindo a construo de circuitos seqenciais.
renes@ctlab.ufsm.br
11
Funes lgicas programveis de n entradas, onde n varia com o fabricante de FPGA e com o modelo do mesmo; Rede de conexo para ligao entre as diferentes portas; Flip-flops ou latches para o armazenamento de informao; Buffers de sada. Mais recentemente, FPGAs com memria RAM utilizvel pelo usurio final entraram no mercado. O mtodo de programao das diferentes funes que torna os FPGAs diferentes dos EEPLDs ou PLDs. Enquanto estes so programveis atravs de mtodos no volteis, como memrias EPROM ou E2PROM internas, os FPGAs so programveis atravs da escrita de um ponto de memria RAM interna. A programao dos FPGAs portanto voltil, e deve ser refeita cada vez que se liga o sistema. Isto traz vantagens para a prototipao, uma vez que no se precisa apagar o dispositivo com um projeto j feito. Basta desligar o sistema ou mesmo sobre escrever o programa do circuito novamente na RAM interna. Atravs dos dispositivos de hardware acima descritos reduz-se drasticamente o tempo e o custo de projeto na fase de simulao e prototipao, pois no existe mais a necessidade da confeco de PCBs ou CIs. Apenas programa-se novamente o dispositivo (EEPLD ou FPGA) a cada nova verso do prottipo. Como se pode observar, utilizando-se de ferramentas de software e de hardware mais flexveis, consegue-se uma abordagem de projeto mais rpida, mais barata e mais fcil de ser documentada. A parte do software descrito no presente material corresponde s etapas 3 e 4 da Figura 2-2, com a entrada do circuito via esquemtico. Embora somente estas duas fases sejam cobertas, a ferramenta, por ser de carter profissional, abrange todas as fases de projeto (entrada tambm via HDL), sendo a prototipao feita atravs da gravao de FPGAs.
renes@ctlab.ufsm.br
12
3.
O Software: Active CAD
Como mencionado anteriormente a ferramenta exposta no presente texto cobre todas as reas do projeto de um circuito digital. No entanto abordaremos somente as caractersticas da entrada do projeto via esquemtico e da simulao via software. Abaixo esto alguns componentes do software. Project Manager: permite controlar todo ambiente de projeto; Schematic Editor: editor hierrquico de diagramas esquemticos; Simulator: simulao funcional on-line em tempo real com o editor de esquemticos; Library Manager: permite adicionar modelos de componentes adicionais inclusive clones dos j existentes; Test Vector Editor: vetores de teste podem ser criados de dentro do simulador; Symbol Editor: permite a criao de smbolos para os esquemticos. 3.1. Project Manager
O Project Manager (Gerente de Projetos) controla todo o processo de projeto. Ele mantm uma lista dos projetos, bibliotecas, macros, vetores de teste e outros recursos utilizados durante o processo de projeto de um circuito digital. Ele automaticamente acionado por qualquer uma das aplicaes Active CAD. Por exemplo, iniciando o editor de esquemticos ir automaticamente iniciar o gerente de projetos que ser listado na barra de tarefas do Windows 95, ou ser mostrado como um cone minimizado no Windows 3.1. Ao iniciar o gerente de projetos ele automaticamente abrir o ltimo projeto trabalhado, requisitar o nome de um projeto para abrir ou abrir um projeto em branco. O gerente de projetos possui as seguintes funes: Controla o nvel de reviso do projeto; Carrega automaticamente todos os recursos quando um projeto aberto; Verifica se todos os recursos esto disponveis; Mostra o fluxo de projeto. Possui botes para execuo de vrias aplicaes; Coloca todas as mensagens e erros em uma janela; Traduz automaticamente dados enquanto se move de uma para outra aplicao. A tela do gerente de projetos composta de 6 reas, como mostra a Figura 31: 1. A barra de ttulo indica se a janela est ativa e tambm exibe o nome do projeto atualmente sendo editado; 2. O menu geral no topo da tela permite acesso a todas as ferramentas do gerente de projetos, dentre elas as que permite editar, carregar e salvar informaes dos projetos;
renes@ctlab.ufsm.br
13
3. Os cones abaixo do menu geral duplicam algumas das funes do menu para permitir rpida execuo das operaes mais populares. Os primeiros trs cones so utilizados para o gerenciamento de projetos e os outros sete so utilizados para ativar as respectivas ferramentas do Active CAD. 4. Um browser hierrquico que mostra a estrutura hierrquica do projeto, inclusive esquemticos e macros. 5. Um grfico que indica o fluxo do projeto com botes para acesso direto s ferramentas envolvidas no projeto. 6. A rea na parte inferior da tela mostra as mensagens geradas pelas diversas ferramentas envolvidas no processo de projeto. O campo mais a esquerda identifica qual ferramenta gerou a mensagem. NOTA: O clique em um dos botes na janela do gerente de projetos dispara automaticamente a aplicao selecionada. Dentre as ferramentas que so utilizveis atravs do Gerente de Projetos somente sero cobertas nesta apostila o Editor de Esquemticos (Schematic Editor), o Simulador Funcional (Sim Funct) e o Editor de Smbolos (Symbol Editor).
1 2 3
Figura 3-1 - Tela Inicial do Gerente de Projetos 3.1.1. Trabalhando com Arquivos de Projeto
renes@ctlab.ufsm.br
14
Para facilitar o acesso s operaes mais comuns com arquivos de projeto existem trs botes na barra de cones: Novo Projeto, Abrir Projeto e Operaes com bibliotecas. Estes trs botes podem ser vistos na Figura 3-2.
Figura 3-2 - cones de Acesso s Operaes com Projetos
3.1.2. Iniciando um Novo Projeto Para iniciar um novo projeto clique no boto de Novo Projeto que est localizado no canto superior esquerdo da janela do Gerente de Projetos. Em resposta o Active CAD abre a Janela News Project (Figura 3-3). Para configurar o ambiente para o novo projeto, selecione os seguintes itens: 1. Digite um nome para o projeto no campo Name; 2. Selecione um diretrio ou pasta. Normalmente voc deve usar o diretrio Projects que j estar listado no campo. Se um diretrio diferente for necessrio digite neste campo ou pressione o boto Browse para selecionar o diretrio diferente de outro disco; 3. Clique no campo Type e selecione o tipo do projeto de uma lista fornecida pelo software. O tipo de projeto escolhido ir determinar a aparncia do fluxo de projeto mostrado na parte 5 da janela principal do programa, descrita na seo 3.1. Para nosso caso especfico voc deve escolher o tipo XACTstep6, o que posteriormente permitir trabalhar com as ferramentas de gravao dos FPGAs e depurao dos projetos em hardware. 4. Selecione a famlia de componentes na qual o projeto ser implementado, o componente desta famlia e a velocidade. Para facilitar uma posterior implementao do projeto em hardware, recomenda-se que se escolha as famlias XC4000A ou XC3020A, e os componentes 4003APC84 e 3020APC84. 5. Clique no boto OK para completar a definio do novo projeto. Todas as caractersticas selecionadas sero mostradas na barra de ttulo da janela do gerente de projetos. NOTA: se voc est usando o ACTIVE-CAD pela primeira vez, dada a voc a chance de escolher entre criar um novo projeto e abrir um projeto j existente. O ACTIVE-CAD foi projetado para trabalhar com um projeto por vez. Um projeto um conjunto de recursos tais como esquemticos, netlists, bibliotecas, vetores de teste, etc ...
renes@ctlab.ufsm.br
15
Figura 3-3 - Janela para Novo Projeto Abaixo descrito um tpico fluxo de projeto: Crie um novo projeto na janela do Gerente de Projetos; Crie um diagrama esquemtico com o editor de esquemticos; Inicie o simulador; Selecione os pontos de teste para os vetores de teste; Projete os vetores de teste; Teste o esquemtico com os vetores de teste criados; Salve e imprima os resultados da anlise.
Depois de cada seo de projeto, salve o projeto para que possa ser utilizado posteriormente. Quando voc abre um projeto, o ACTIVE-CAD automaticamente carregar a ltima verso do esquemtico salvo no editor de esquemticos. Os projetos so armazenados em arquivos com a extenso *.PDF. Este arquivo localizado no diretrio ACTIVE/PROJECTS. Os arquivos atuais do projeto so armazenados em diretrios separados chamados de Diretrios de Trabalho dos Projetos. Uma vez selecionado um projeto, o gerente de projetos ir automaticamente mostrar um novo fluxo de projeto com botes de controle para o acesso a todos os programas disponveis para o tipo do projeto selecionado. NOTA: O gerente de projetos cria todos os diretrios e arquivos necessrios quando inicia um novo projeto. 3.1.3. Abrindo um Projeto j Existente Para abrir um projeto j existente, clique no cone correspondente. Em resposta o ACTIVE-CAD mostra a janela para abrir projeto (Figura 3-4). O projeto atualmente selecionado mostrado no topo da janela. Para abrir outro projeto, d um clique duplo no projeto selecionado na lista de projetos ou selecione o projeto com o ponteiro do mouse e clique no boto Open . A lista de diretrios direita mostra todas as unidades de disco presentes no sistemas e todos os diretrios da unidade selecionada. Voc pode acessar qualquer projeto residindo nestes diretrio, usando procedimentos padro do Windows.
renes@ctlab.ufsm.br
16
NOTA: Quando se invoca qualquer aplicao ACTIVE-CAD (Editor de Esquemticos, Depurador de Hardware, etc ...), sempre inicia implicitamente o Gerente de Projetos que restaura completamente o ltimo projeto sobre o qual voc estava trabalhando.
Figura 3-4 - Janela para Abrir Projeto j Existente
3.1.4. Selecionando as Bibliotecas do Projeto Para selecionar as bibliotecas de componentes que seu projeto ir utilizar, clique no cone de Bibliotecas de Projeto, ou clique na opo Project Libraries no menu File do simulador ou do editor de esquemticos. Ao fazer isso aparecer a janela mostrada na Figura 3-5.
Figura 3-5 - Janela das Bibliotecas do Projeto direita, na janela das bibliotecas do projeto existe uma lista de todas as bibliotecas vinculadas ao projeto atualmente sendo editado. esquerda est a lista de todas as bibliotecas que esto disponveis no sistema ACTIVE-CAD instalado e que
renes@ctlab.ufsm.br
17
podem ser adicionadas ao projeto corrente. Somente as bibliotecas adicionadas ao projeto so utilizadas quando voc desenha um esquemtico ou carrega uma netlist no simulador funcional. Se alguns modelos de CIs esto faltando, verifique quais bibliotecas esto correntemente selecionadas e adicione bibliotecas extras se necessrio. Adicione somente aquelas bibliotecas que sero utilizadas. Removendo as bibliotecas sem utilidade voc aumentar a velocidade de pesquisa por componentes. Para adicionar uma nova biblioteca, selecione-a da lista esquerda e clique no boto de Add. Para remover uma biblioteca do projeto corrente, selecione-a da lista direita e clique no boto Remove. A ordem das bibliotecas na Janela das Bibliotecas do Projeto determina a seqncia de bibliotecas em que o ACTIVE-CAD procura plos componentes utilizados pelo seu projeto. Para reordenar as bibliotecas, clique na biblioteca a ser movida (na lista da direita) e pressione o boto Reorder. Em seguida, clique no local onde a biblioteca deve ser inserida. NOTA: O nome do projeto corrente tambm includo na lista de bibliotecas utilizadas pelo projeto. Esta biblioteca contm todos os componentes que voc criou com a ajuda das ferramentas de modelagem de componentes. 3.1.5. Salvando um Projeto A edio dos recursos do projeto ou bibliotecas, automaticamente atualiza a configurao do projeto corrente. Esta configurao salva com o fechamento do gerente de projetos. O projetos desenvolvidos em vrias aplicaes controladas pelo gerente de projetos podem somente ser salvos pela opo Salvar destas aplicaes. Eles no podem ser salvos atravs do gerente de projetos. NOTA: Voc consultado para salvar as mudanas em documentos antes de deixar o gerente de projetos. 3.1.6. A Barra de Ttulos A barra de ttulos do Gerente de Projetos tem as seguintes funes: colorida se a janela estiver ativa. Cinza se a janela estiver desativada; Mostra o nome do projeto corrente entre colchetes; Mostra o dispositivo selecionado para o projeto. 3.1.7. O Menu Principal O menu principal composto de seis (6) sub-menus, os quais agrupam operaes sobre as aplicaes e os arquivos de projeto. As operaes mais
renes@ctlab.ufsm.br
18
populares podem ser ativadas atravs dos cones constantes da barra de cones localizada abaixo do menu principal. O Menu File: O Menu File mostrado na figura abaixo.
Figura 3-6 - Menu 'File' File | New Project: A opo New Project invoca a janela de novo projeto que j foi descrita na seo 3.1.2. File | Open Project: A opo Open Project invoca a janela para abrir projeto j existente que j foi descrita na seo 3.1.3. File | Copy Project: Os arquivos de configurao de um projeto contm informao sobre a localizao de vrios recursos e bibliotecas do projeto. Portanto, no copie manualmente estes arquivos para um local diferente, porque eles no sero achados pelo ACTIVE-CAD. Ao invs disto, selecione a opo Copy Project do menu File do Gerente de Projetos. Digite um novo nome de projeto e seu novo diretrio na janela de Cpia de Projeto (Figura 3-7) e pressione o boto Ok. NOTA: Esta opo pode ser utilizada para copiar um projeto para um disquete. File | Delete Project Os arquivos de projeto podem estar localizados em vrios diretrios. Portanto, no exclua manualmente os arquivos, pois voc pode no excluir totalmente o projeto. Ao invs disto, selecione um projeto da lista na janela de excluso de projeto (Figura 38) e pressione o boto Delete. Isto ir excluir todos os arquivos associados com o projeto selecionado.
renes@ctlab.ufsm.br
19
Figura 3-7 - Janela para Cpia de Projetos
Figura 3-8 - Janela de Excluso de Projeto NOTA: Voc no pode excluir o projeto corrente. Primeiro, abra outro projeto, e ento exclua o que estava aberto. File | Archive Uma das funes mais importantes o arquivamento de projetos. A opo File | Archive mostra a janela para salvar o estado corrente do projeto (Figura 3-9), que permite salvar todos os arquivos do projeto em um arquivo compactado (.ZIP) com comentrios que podem ser digitados na janela da Figura 3-9. Os arquivos de comentrio associados, tais como notas de verso, notas da aplicao, modificaes no projeto, e documentos similares que controlam o progresso do projeto e sua qualidade, podem ser adicionados no campo Additional Files.
renes@ctlab.ufsm.br
20
Figura 3-9 - Janela para o Arquivamento de Projetos Os arquivos de comentrio associados podem ser informados pela especificao de seus diretrio e nome. Clique no boto Add File para permitir a escolha dos arquivos (Figura 3-10). File | Project Info Esta opo mostra informaes sobre o projeto corrente (Figura 3-11). Para sair desta opo pressione o boto Ok. File | Libraries Esta opo mostra a janela de bibliotecas, que lista todas as bibliotecas atualmente disponveis para uso. As bibliotecas que atualmente so usadas no projeto corrente, so mostradas no campo Project Libraries. Uma vez que o ACTIVE-CAD procura por componentes comeando na biblioteca mais ao topo, a ordem das bibliotecas neste campo pode ser muito importante, particularmente se voc tem dois dispositivos com o mesmo nome, mas caractersticas diferentes. Tambm, para aumentar a velocidade de operao do software, as bibliotecas que contm os componentes mais freqentemente utilizados devem ser listadas no topo da lista. As demais caractersticas desta janela so descritas na seo 3.1.4.
renes@ctlab.ufsm.br
21
Figura 3-10 - Janela para Adicionar novo Arquivo
Figura 3-11 - Janela de Informaes sobre o Projeto File | Project Type Esta opo abre uma janela semelhante janela de novo projeto (Figura 3-3), de forma que o usurio possa modificar as configuraes do projeto, tais como: tipo, dispositivo, famlia de componentes, etc ... O Menu Document: O menu Document (Figura 3-12) fornece operaes sobre os documentos que fazem parte do projeto atualmente sendo editado. Ele permite adicionar esquemticos, diagramas de estado, cdigos fonte VHDL e vetores de teste de outros projetos. Document | Add Esta opo permite adicionar arquivos com documentos adicionais ao projeto corrente. Ao clicar nesta opo aparecer a janela para seleo de documentos (Figura 3-13). Selecione o arquivo que deseja adicionar atravs de operaes padro do windows com pastas e arquivos.
renes@ctlab.ufsm.br
22
Figura 3-12 - O Menu 'Document'
Figura 3-13 - Janela para Escolha de Novos Documentos Document | Remove Somente um documento inteiro pode ser removido de um projeto. Voc no pode remover uma seo ou sub-seo de qualquer um dos arquivos de documento. Para remover um documento do projeto corrente, selecione-o na lista hierrquica e clique na opo Document | Remove. Document | Open Selecionando um documento da rvore hierrquica do projeto e clicando na opo Document | Open voc abrir o documento e a aplicao associada. Por exemplo, clicando em um diagrama esquemtico, voc abrir o diagrama e o editor de esquemticos. Document | Info... Informao bsica sobre o documento selecionado (nome do arquivo, ltimas mudanas, bibliotecas, tipo do documento) pode ser vista invocando esta opo.
23
Document | Add resource Devido a grande importncia da adio de recursos, uma sub-seo especial chamada Gerenciando Recursos de Projeto foi adicionada no fim desta seo. Document | Simulation Netlist3 Esta opo prepara o ambiente do simulador. O acionamento desta opo mostra a janela de configurao de netlists ( igura 3-14). Selecionando a opo F Schematic Netlist e clicando o boto OK ir automaticamente gerar uma netlist para o simulador. Entretanto o simulador no ser ativado. Para simular netlists geradas externamente, isto , por outros editores de esquemtico ou ferramentas de sntese lgica, selecione a opo External Netlist. Em seguida: 1. Selecione o formato de netlist externa no campo External Netlist Format; 2. Clique no boto Select Netlist para mostrar a janela de seleo de netlists. Selecione desta janela o arquivo desejado para simulao. Voc pode necessitar selecionar a pasta, o disco e o tipo de arquivo apropriados.
Figura 3-14 - Selecionando uma NetList para Simulao Operaes com a rvore Hierrquica Quatro opes do menu Document controlam como a estrutura hierrquica do projeto mostrada. A seleo de um nvel hierrquico e o uso destas opes permite mostrar de forma diferente a estrutura hierrquica do projeto.
A opo Expand One Level [+], mostra o prximo nvel hierrquico dentro do nvel
hierrquico selecionado. A opo Expand Branch [*], mostra todos os nveis hierrquicos dentro do nvel hierrquico selecionado.
3
NetLists so arquivos especiais que representam as coneces entre os diversos componentes constantes de um circuito lgico. Estes arquivos so normalmente utilizados para troca de circuitos entre diferentes aplicaes como o editor de esquemticos e o simulador funcional. Existem vrios formatos de netlists e elas podem ser geradas a partir de vrias fontes como esquemticos, cdigos HDL, etc ...
renes@ctlab.ufsm.br
24
A opo Expand All [Ctrl + *], mostra todos os nveis hierrquicos no projeto inteiro. A opo Collapse Branch [-], oculta os nveis hierrquicos abaixo do nvel
hierrquico selecionado. A Figura 3-15 mostra um exemplo a rvore de um projeto.
Figura 3-15 - Exemplo da Hierarquia de um Projeto Document | Find Object Esta opo permite procurar por um smbolo, pino ou nome de n em toda a hierarquia. Quando o objeto encontrado, o editor de esquemticos aberto e o objeto encontrado selecionado. A Figura 3-16 mostra a janela em que os dados devem ser digitados. Para realizar a pesquisa, preencha os campos desejados e pressione o boto Find. O Menu View: O menu View controla a forma como os controle so mostrados no gerente de projetos:
Toolbar - Mostra/Esconde os cones localizados abaixo do menu principal; Status Bar - Mostra/Esconde a barra de mensagens na parte inferior da janela; Lines - Mostra/Esconde as linhas dentro da rvore hierrquica; Sort by References - Organiza todos os elementos hierrquicos por referncia; Sort by Names - Organiza todos os elementos hierrquicos por nome.
renes@ctlab.ufsm.br
25
Figura 3-16 - Janela para Procurar Componentes O Menu Applications: O menu Applications (Figura 3-17) permite executar as diversas aplicaes do ACTIVE-CAD. As aplicaes tambm podem ser iniciadas a parir dos cones localizados abaixo do menu principal (Figura 3-18). Schematic Editor - permite o desenho de esquemticos; HDL Editor - permite entrada de projetos atravs de ABEL e VHDL4; Logic Simulator - inicia os simuladores funcional e de tempo; Library Manager - permite o gerenciamento de bibliotecas, macros e modelos; Symbol Editor - usado para criar novos smbolos e componentes.
Figura 3-17 - O Menu 'Applications'
Figura 3-18 - cones de Aplicao O Menu Messages: Este menu inclui duas (2) opes:
4
ABEL e VHDL so duas especificaes de HDLs (Hardware Description Languages - Linguagens de Descrio de Hardware) j mencionadas na seo 2.2.
renes@ctlab.ufsm.br
26
Preferences - controla quais mensagens iro aparecer na janela de Mensagens localizada na parte inferior da janela do gerente de projetos. Clear - limpa todas as mensagens. Ao selecionar a opo Preferences aparecer a janela mostrada na Figura 319, que possui dois campos: 1. O campo Output controla como e onde as mensagens sero mostradas e armazenadas: Window mostra as mensagens na janela do gerente de projetos; File grava as mensagens em um arquivo; Overwrite sobrepe as mensagens velhas com as novas; Append mantm uma trilha de todas as mensagens em um nico arquivo; Lines determina o limite do arquivo de mensagens.
2. O campo Show controla o que ser mostrado: Errors - mostra todos os erros em vermelho; Warnings - mostra todos os avisos em azul; Comments - mostra comentrios do projeto em preto; Info Levels (1-3) - mostra comentrios sobre o progresso do processamento do software; marcando somente a opo Level 1, ir mostrar somente as mensagens mais importantes; marcando todas as opes (Level 1-3) ir mostrar todas as mensagens.
Figura 3-19 - Selecionando a Forma como as Mensagens sero Mostradas
O Menu Help:
27
Possue itens para o acesso ajuda do programa. 3.2. Gerenciamento de Projetos
3.2.1. Geral Um projeto um conjunto de recursos e bibliotecas configuradas de forma especfica. Os recursos (diagramas esquemticos, netlists, arquivos fonte de VHDL, etc.) associados ao projeto so armazenados no Diretrio de Trabalho do Projeto. Eles so criados pelas aplicaes ACTIVE-CAD ou importados de programas externos. Todos os recursos que so criados durante as sees de projeto so automaticamente vinculados ao projeto corrente. Voc tambm pode manualmente adicionar, ver ou excluir recursos dos projetos. As bibliotecas dos projetos podem ser configuradas para atender as necessidades do seu projeto. Para aumentar a velocidade no processo de projeto, selecione somente aquelas bibliotecas que voc ir realmente utilizar. Se vrias bibliotecas possuem o mesmo componente, voc pode especificar o componente de qual biblioteca ser utilizado reordenando a procura nas bibliotecas. NOTA: Se existem nomes duplicados nas bibliotecas, as bibliotecas do projeto sero verificadas por estes nomes comeando pela biblioteca mostrada no topo da lista de bibliotecas do projeto que pode ser vista na Figura 3-5. Cada projeto tem um arquivo de configurao que armazena informaes sobre a localizao dos recursos e bibliotecas do projeto. Este arquivo tem a extenso *.PDF e tipicamente armazenado no diretrio ACTIVE\PROJECTS. O local deste diretrio determinado no arquivo SUSIE.INI na seo PROJECTS= C:\ACTIVE\PROJECTS. 3.2.2. Gerenciando os Recursos dos Projetos O ACTIVE-CAD um sistema de gerenciamento de banco de dados. Este banco de dados composto de vrios arquivos de projeto chamados de Recursos do Projeto. A Tabela 3-1 lista todos os recursos que podem ser utilizados com os programas ACTIVE-CAD. Cada recurso ACTIVE-CAD existente pode ser adicionado ou removido da configurao do projeto corrente, pelo uso da opo Document | Add Resource do menu principal. Quando a janela de recursos do projeto (Figura 3-20) aparece, clique no boto que contm uma seta para baixo no campo Resource Type. Uma lista dos recursos atualmente vinculados ao projeto aparecer no campo Existing Project Resources.
renes@ctlab.ufsm.br
28
Tabela 3-1 - Recursos dos Projetos do ACTIVE-CAD Nome do Recurso Diagramas Esquemticos Macros de Esquemticos Macros do simulador Cdigos Fonte HDL Arquivos de Seo de Simulao Vetores de teste ASCII Vetores de teste Binrios Extenso dos Arquivos *.SCH *.MAC *.MAC *.HDL *.DES *.ASC *.TIM
A janela de recursos adicionais (Figura 3-20) mostra todos os arquivos localizados no diretrio corrente que tenham a mesma extenso do recurso selecionado. Para listar arquivos em outro diretrio, mude os diretrios usando a lista de diretrios do lado direito da janela. Um clique duplo no diretrio selecionado mostrar todos os arquivos com a extenso selecionada que residem naquele diretrio. Estes arquivos iro instantaneamente aparecer no campo Additional Resources Available In Directory. Selecione o nome de arquivo desejado, e ento pressione o boto Copy ou Link para adicionar o recurso ao projeto corrente. Copy ir importar o recurso e Link ir vincular o recurso.
Figura 3-20 - Janela para Adio de novos Recursos ao Projeto
renes@ctlab.ufsm.br
29
3.3.
O Editor de Esquemticos
3.3.1. Introduo O Editor de Esquemticos ACTIVE-CAD uma ferramenta baseada em plataforma PC para entrada e simulao de projetos digitais. Algumas de suas caractersticas so: Sendo uma aplicao para ambiente Windows, o software possui uma interface muito intuitiva para aqueles que usam qualquer aplicao Windows. A curva de aprendizado pequena devido aos menus, barras de ferramentas, ajuda sensvel ao contexto e operaes arrastar-e-soltar.; O editor de esquemticos ACTIVE-CAD fornece suporte a projetos hierrquicos mistos de VHDL e diagramas esquemticos; Automaticamente conecta pinos de dispositivos, aumentando a velocidade de desenvolvimento do projeto; Um simulador on-line permite projetar e testar o diagrama na tela; Gera diagramas esquemticos diretamente a partir de netlists; 3.3.2. Conceitos Bsicos Definio do Circuito Um editor de esquemticos tipicamente usado para criar um desenho de um diagrama eltrico dispensando o uso de componentes e suas conexes. O desenho do esquemtico pode ser usado para imprimir uma cpia para documentao de como montar o circuito. O desenho pode tambm ser convertido em formas eletrnicas por outras ferramentas de CAE, tais como programas de layout de PCV ou FPGA, ou simuladores lgicos. O formato de arquivo que contm informao sobre componentes e conexes chamado de netlist. Este arquivo no contm nenhuma informao grfica sobre o projeto, mas suficiente para criar um placa de circuito impresso ou um arquivo para programar um FPGA. Existem vrios formatos de netlists usado por diferentes ferramentas. O editor de esquemticos ACTIVE-CAD suporta at 15 dos modelos mais populares. Smbolos e Bibliotecas Os componentes usados no desenho do circuito necessitam ter alguma representao grfica. O editor de esquemticos ACTIVE-CAD j vem com um conjunto de bibliotecas de smbolos grficos com mais de 6000 elementos.
renes@ctlab.ufsm.br
30
Adicionado a isto, o ACTIVE-CAD tem um Editor de Smbolos para criao de novos smbolos e modificao dos existentes. Um smbolo esquemtico consiste de um corpo e seus pinos. O corpo do smbolo um desenho grfico que pode ser usado para descrever a funo lgica do componente. O pino uma linha grfica que representa o ponto de conexo do dispositivo, usado para conectar o smbolo a outros dispositivos. O pino pode ser usado para uma conexo simples ou uma matriz de conexes (pino de barramento). Conexes Lgicas e Fsicas Existem duas maneiras de conectar dispositivos em um esquemtico: Uma conexo fsica uma linha grfica (chamada fio) desenhada no esquemtico entre dois ou mais pinos; Uma conexo lgica uma conexo feita entre dois ou mais pinos sem desenhar o fio de conexo. Este tipo de conexo tipicamente feito pela atribuio de nomes idnticos a dois ou mais fios conectados aos pinos de um dispositivo. Outro exemplo de conexo lgica um barramento. Suporte a Desenhos Grandes Os projetos que no cabem em uma pgina de diagrama podem ser facilmente gerenciados atravs do uso de mltiplas pginas de esquemas ou uma estrutura de desenho hierrquica. O esquemtico de mltiplas pginas no diferente de uma pgina simples, exceto pelo fato de existirem conexes lgicas entre pinos em duas pginas diferentes. NOTA: Para conectar circuitos colocados em desenhos multi-pginas, voc deve usar conexes lgicas. Projetos hierrquicos so baseados na diviso do projeto em sees menores (macros). Estas sees so esquemticos de uma nica pgina convertidos, pelo editor de esquemticos, em smbolos e salvos na biblioteca do projeto. Estes smbolos de macro podem ento ser utilizados em outros esquemticos e ser conectados a outros smbolos. O mesmo smbolo de macro pode ser utilizado vrias vezes. O esquemtico de mais alto nvel ocupa menos espao e usualmente mais claro para o usurio devido a usar blocos de alto nvel para representar desenhos complexos. As conexes entre os blocos hierrquicos podem unicamente ser feitas atravs de pinos de I/O; isto , para conectar dois smbolos em nveis hierrquicos diferentes, voc deve criar pinos de I/O no smbolo hierrquico, e ento conectar estes pinos no esquemtico de mais alto nvel. NOTA: Macros hierrquicas (diagramas esquemticos) podem ser conectadas a diagramas de nvel hierrquico maior somente atravs de pinos de I/O. As conexes
renes@ctlab.ufsm.br
31
lgicas atravs de nomes de fios no so permitidas entre diferentes nveis hierrquicos. O editor de esquemticos pode gerar desenhos de, virtualmente, qualquer tamanho, limitados unicamente pela memria disponvel e o espao de disco em seu sistema. O editor de esquemticos ACTIVE-CAD manipula pginas dos tamanhos A, B, C, D e (A4-A0). Tamanhos de pgina customizados e ilimitados tambm so permitidos. Verificao do Desenho Um dos maiores problemas com a maioria dos editores de esquemticos o nmero de passos para verificar mesmo o diagrama mais simples. O processo de verificao consiste de rodar um programa de gerao de netlist, verificando se todas as conexes feitas no esquemtico esto eletricamente corretas, e, ento, testar o comportamento do circuito com a ajuda de um simulador lgico. Se algum erro encontrado, o esquemtico deve ser corrigido e o processo inteiro deve ser repetido. O editor de esquemticos resolve este problema atravs da integrao com um simulador lgico on-line. Uma vez que todas as entradas do esquemtico so passadas dinamicamente para o simulador, elas so automaticamente verificadas assim que elas so colocadas no esquemtico. Os dados de simulao so tambm disponibilizados no editor de esquemticos. Voc pode selecionar pontos de teste no esquemtico, rodar uma simulao e observar como os pinos dos dispositivos esto mudando seus estados lgicos. Qualquer mudana no desenho do esquemtico instantaneamente produz novos sinais lgicos no simulador e no diagrama. 3.3.3. Iniciando o Editor de Esquemticos O Editor de Esquemticos pode ser invocado clicando o boto do Editor de Esquemticos na seo de fluxo do projeto na janela do Gerente de Projetos, ou selecionando Schematic Editor do menu Applications. Se o Editor de Esquemticos iniciado diretamente do Gerente de Arquivos (ou do Explorer para Windows 95), o ltimo desenho ser automaticamente carregado. Se voc iniciar o Gerente de Projetos primeiro, ento estar apto a selecionar um desenho existente ou comear um novo. Como Iniciar Rapidamente um Novo Desenho O Caminho mais rpido para iniciar um novo esquemtico o que segue:
1. Inicie o Gerente de Projetos ; 2. Quando a janela do Gerente de Projetos aparece, clique no cone de Novo Projeto ;
renes@ctlab.ufsm.br
32
3. Entre com o nome do projeto, seu diretrio e seu tipo na janela de Novo Projeto. Alguns tipos de projeto iro adicionalmente permitir selecionar a famlia de dispositivos, o nmero do componente e a velocidade; 4. Selecione as bibliotecas clicando no cone das Bibliotecas do Projeto ; 5. Quando a janela das Bibliotecas do ACTIVE-CAD aparece, selecione as bibliotecas a serem utilizadas no projeto. Selecione do campo Attached Libraries as bibliotecas necessrias, e clique no boto Add para copi-las para a lista da direita; 6. Feche a janela de Bibliotecas; 7. Inicie o Editor de Esquemticos clicando no boto correspondente, na janela do Gerente de Projetos; 8. O editor de esquemticos abrir um novo diagrama esquemtico (.sch). Seu nome ser o mesmo do projeto corrente. Entretanto o nmero 1 ser adicionado ao nome do projeto. Por exemplo, o projeto TEST abrir um novo diagrama esquemtico chamado TEST1.SCH. Antes de iniciar o desenho de um esquemtico, leia a seguinte seo: Operaes Bsicas no Desenho de Esquemticos Depois de iniciar um novo projeto realize as seguintes tarefas: Defina o tamanho da pgina do esquemtico, orientao e o tipo de borda com a opo Page Setup no menu File do editor de esquemticos; Selecione a tabela de desenho clicando na opo File | Table Setup; Selecione o modo de entrada de Smbolo clicando no cone na barra de ferramentas vertical do editor ou pressionando a tecla F3. Comece a colocar os smbolos no desenho arrastando da caixa SC Symbols; Selecione o modo de desenho de fios clicando no cone ferramentas vertical, e desenhe as conexes entre os dispositivos; na barra de
Para fazer mudanas no desenho do esquemtico, clique no cone de Seleo na barra de ferramentas vertical; Uma vez que a operao do ACTIVE-CAD baseada em um compilador incremental, voc pode simular dispositivos assim que voc coloc-los no esquemtico. Para ativar o simulador on-line, clique no cone do Simulador ;
Ative o cone Select Test Points , e clique nos pontos de teste desejados no esquemtico. Os pontos de teste selecionados so instantaneamente mostrados nas janelas do simulador e do esquemtico. Use os editores de vetores de teste do simulador para gerar vetores de teste; Aplique os vetores de teste aos pontos desejados do esquemtico e clique no boto Single Step ou no boto Long Step na caixa de ferramentas do simulador. O que acontece quando voc inicia o editor de esquemticos ?
renes@ctlab.ufsm.br
33
Quando voc inicia o editor de esquemticos, as seguintes operaes so realizadas automaticamente: A lista de smbolos carregada na memria. A lista contm todos os smbolos de todas as bibliotecas que foram selecionadas para o projeto. A lista contm somente nomes de smbolos e no os smbolos propriamente ditos; O arquivo de contedo do projeto (*.PRJ) aberto para carregar a lista de diagramas esquemticos que pertencem ao projeto corrente. Os esquemticos usados anteriormente sero abertos. Eles estaro exatamente como eles estavam sendo mostrados na tela, incluindo posies da janela, zoom, e outras caractersticas que foram salvas durante a ltima seo. NOTA: se voc no quiser carregar o ltimo desenho, selecione outro no Gerente de Projetos antes de iniciar o editor de esquemticos. 3.3.4. O Layout da Janela A Figura 3-21 mostra a janela principal do editor de esquemticos. Sua disposio foi projetada para simplificar a entrada dos desenhos. Note que mltiplas janelas com esquemticos podem ser abertas dentro da janela principal do editor, para permitir edio simultnea de mltiplos diagramas. cones de Gerenciamento dos Diagramas Os cones da Figura 3-22 so utilizados para o gerenciamento dos diagramas.
cone de Novo Esquemtico que permite iniciar um novo desenho; Permite abrir um esquemtico j existente; Permite salvar os desenhos correntes. Este cone ativo somente quando alguma mudana foi realizada no diagrama desde o ltimo salvamento; Mostra a janela do Gerente de Projetos; Permite a impresso de esquemticos. Operaes de Cortar e Colar As operaes de cortar, copiar e colar requerem que o editor esteja no modo de seleo, atravs do clique no cone de seleo cones para operaes de cortar e colar. . A Figura 3-23 mostra os
renes@ctlab.ufsm.br
34
Figura 3-21 - Janela Principal do Editor de Esquemticos
Figura 3-22 - cones de Gerenciamento de Diagramas Esquemticos
Figura 3-23 - cones para Operaes de Cortar e Colar
cone Cortar, permite cortar uma seo selecionada do diagrama para a rea de transferncia. Primeiramente, ative o modo de Seleo atravs do cone . Em seguida, marque um retngulo envolta dos itens que deseja selecionar ou selecione-os pressionando a tecla Shift juntamente com o mouse. Clique no cone Cortar para remover os itens selecionados e coloc-los na rea de transferncia. Todas as conexes que esto totalmente dentro da rea de corte, tambm sero copiadas para a rea de transferncia. O cone Copiar permite copiar sees do esquemtico para a rea de transferncia. Selecione os itens a serem copiados, e ento clique no cone Copiar.
renes@ctlab.ufsm.br
35
O cone colar coloca o contedo da rea de transferncia em uma determinada regio da tela. Ao clicar no cone colar mostrada um linha pontilhada representando o contedo da rea de transferncia. O segundo clique coloca o contedo da rea de transferncia na regio selecionada. Operaes de Zoom O grupo de cones da Figura 3-24 permitem rapidamente realizar operaes de zoom.
Figura 3-24 - cones para Operaes de Zoom Botes de Zoom Existem dois botes de zoom. O boto marcado com (+) representa a opo Zoom In, o marcado com (-) representa a opo Zoom Out. O cone de rea de zoom permite selecionar a rea do esquemtico que ser mostrada em tela inteira. O primeiro clique ativa o cursor de zoom. Selecione uma rea retangular arrastando o mouse. Ao clicar o boto do mouse no segundo canto da rea selecionada, ela mostrada na tela inteira. O Zoom de pgina inteira mostra o diagrama inteiro na tela.
Operaes de Edio Os cones que controlam as operaes de edio so mostrados na Figura 325.
Figura 3-25 - cones de Operaes de Edio
O cone Desfazer elimina a ltima mudana realizada e restaura o esquemtico ao seu estado antes da mudana. O cone Propriedades atribui parmetros a conexes e smbolos. Ativando o modo de seleo e clicando em uma conexo ou smbolo, seguido por um clique no
renes@ctlab.ufsm.br
36
cone Propriedades, voc ver os atributos de uma conexo ou a janela de edio de smbolos, e poder editar os parmetros. O cone Conectar Smbolo, conecta os pinos do smbolo selecionado com fios sem conexo. Esta operao utilizada para substituio de componentes e reconectar seus pinos. O cone Desconectar Smbolo desconecta todos os pinos do Smbolo selecionado e coloca smbolos de fim de conexo nos fios que estavam conectados nos pinos. O cone Finalizar Conexo usado para finalizar fios e barramentos em determinada localizao da tela. Os fios ou barramentos sero marcados com smbolos de fim de conexo. O cone Cancelar usado para cancelar o desenho de um fio ou barramento. Verificao do Desenho A verificao do desenho composta da verificao da conectividade e da simulao lgica. Os cones da Figura 3-26 permitem o controle de simulao e verificao de conectividade.
Figura 3-26 - cones para Verificao do Desenho
Este cone ativa uma caixa de ferramentas com cones para seleo de pontos de prova no esquemtico, substituio de componentes de funcionalidade semelhante, e execuo de passos de simulao. Os pontos de prova selecionados podem ser usados para aplicar sinais de estmulo (vetores de teste) ou para monitorar o comportamento do desenho. Este cone gera a netlist correspondente ao esquemtico, e ativa o simulador. Se o simulador j estiver ativo, ele passar o controle para o simulador. Lista a conectividade dos itens selecionados. Operaes de Entrada do Esquemtico As operaes de entrada do desenho so controladas pelos cones da Figura 3-27. Eles esto localizados verticalmente ao lado esquerdo da janela do editor. No entanto eles podem ser arrastados para outras posies da janela.
renes@ctlab.ufsm.br
37
Figura 3-27 - cones par a o Desenho de Esquemticos
Este cone ativa uma caixa de ferramentas com uma lista de nomes de dispositivos que podem ser colocados no esquemtico. Esta caixa de ferramentas tambm inclui cones para selecionar os tipos de smbolos desejados, e procurar por componentes ou tipos de componentes especficos. Coloca o editor em modo de desenho de fios. Clicando em um pino inicia uma conexo. Clicando em outro, automaticamente desenha uma conexo. Com um clique duplo em uma rea em branco do desenho, inicia-se uma conexo com smbolo de fim de conexo. Permite o desenho de barramentos clicando em qualquer parte do desenho. Para finalizar um barramento, clique no boto direito do mouse e no cone OK mostrado na Figura 3-25. Ativa o desenho de conexes entre barramentos e pinos. Clicando em um barramento e ento clicando nos pinos de um smbolo, o usurio automaticamente conectar estes pinos com os barramentos, numerando seqencialmente a conexo. usado para dar nome a um n ou barramento. Ao clicar em um n ou barramento no modo de Seleo, o usurio colocar o item selecionado em vermelho. Clicando, ento, neste cone abre-se uma janela para nomear o item selecionado. Permite nomear e colocar pinos de I/O, determinando sua direo: Entrada, Sada e Bidirecional. Permite colocar smbolos de fonte de alimentao no esquemtico.
renes@ctlab.ufsm.br
38
Permite o desenho de elementos grficos. Todos os itens desenhados neste modo no possuiro propriedades eltricas. Este modo deve ser usado somente para colocar informao adicional que no ser salva na base de dados eltricos. Operaes Gerais A Figura 3-28 mostra os cones para operaes gerais.
Figura 3-28 - cones para Operaes Gerais Este cone o mais freqentemente usado. Ele permite selecionar objetos no esquemtico, para realizar operaes posteriormente.
Ativa o cursor Hierrquico H. Com um clique duplo com deste cursor sobre uma macro, mostra-se seu desenho esquemtico interno. Com um clique duplo em uma clula primitiva, ser mostrada uma mensagem avisando que no existe nenhum esquemtico para o componente selecionado. Clicando-se em um espao vazio, mostra-se o nvel hierrquico mais alto. Estes dois cones no produzem modificaes no esquemtico. Eles apenas facilitam outras operaes. Coordenadas A linha de status na parte inferior esquerda da janela mostra as coordenadas do cursor quando ele se move pelo esquemtico. Os valores das coordenadas so mostrados em polegadas ou milmetros. Para selecionar um destes tipos use a opo Page Setup no menu File. Rgua A visualizao da rgua controlada pela opo View | Ruler do menu. A rgua mostrada esquerda (rgua vertical) e no topo (rgua horizontal) da janela de cada esquemtico. A rgua pode ser marcada em polegadas ou milmetros. O tipo da rgua definido na opo Page Setup do menu File. Definio da Pgina do Esquemtico Um esquemtico pode ser composto de vrias paginas ou diagramas, os quais podem ser criados com o comando New Sheet no menu File. Voc pode desenhar um esquemtico em uma nova pgina imediatamente aps ele ter sido criado. O novo digrama ter o tamanho padro, e o mesmo nome do projeto corrente. Voc pode
renes@ctlab.ufsm.br
39
mudar as definies padro de pgina atravs da opo Page Setup no menu File (Figura 3-29). Usando as opes da Figura 3-29 voc pode definir: Frame on/off e o nmero de zonas de pgina; Tamanho da Pgina (A-E, A0-A4); Orientao (Portrait ou Landscape); Definio da Rgua (None, Metric, English, References-Zones) ; Origem do eixo Y.
O ACTIVE-CAD permite customizar a legenda do desenho que impressa no canto inferior direito da pgina. Para personalizar esta legenda, use a opo Table Setup no menu File (Figura 3-30). Salvamento do Layout de Pgina Os parmetros de configurao informados na opo Table Setup so salvos no arquivo de descrio de projeto (*.PDF). Estes parmetros so utilizados para todos os digramas do projeto. Entretanto, a numerao das pginas automaticamente controlada. Todos os parmetros definidos com a opo Page Setup so salvos em cada esquemtico (*.SCH), e podem ser diferentes para cada diagrama.
Figura 3-29 - Janela das Definies das Pginas
3.3.5. Construindo um Esquemtico Cada esquemtico consiste dos seguintes itens: Legenda; Smbolos/Componentes; Conexes (fios ou barramentos); Terminais e nomes de ns; Grficos e Texto.
renes@ctlab.ufsm.br
40
Cada smbolo consiste de um smbolo grfico, nome do componente, tipo e atributos. Conexes podem ser desenhadas: De pino para pino; De pino para terminal de I/O; De pino para um fio de conexo existente; De um fio de conexo existente para um pino. De barramento para pino.
Voc pode terminar o desenho de um fio em qualquer local do esquemtico atravs de dois cliques com o mouse. Este procedimento ir produzir um terminal sem conexo, tambm chamado de fim de conexo (wire-end), que representado como um pequeno crculo ou quadrado. Todas as conexes so validadas enquanto so desenhadas, e o editor no permite iniciar ou finalizar uma conexo que no representa uma conexo eletricamente vlida. Esta restrio devido capacidade de simulao on-line do sistema ASCTIVE-CAD. Se o simulador de segundo plano estiver ativo enquanto voc desenha um esquemtico, ento cada mudana no esquemtico ser instantaneamente (incrementalmente) passada para o simulador, e o comportamento eltrico do desenho pode ser analisado. Esquemtico no Nativos Se um esquemtico aberto no pertence ao projeto corrente, voc somente estar apto a v-lo. Portanto, voc no estar apto a edit-lo at adicion-lo ao projeto com a ajuda da opo Add Sheets To Project do menu Hierarchy. Uma mensagem continuamente avisar voc que o esquemtico no pertence ao projeto corrente, e portanto no pode ser editado. Acessando reas do Esquemtico ( Zoom) Para ver uma rea especfica do esquemtico, use as seguintes opes: zoom em uma rea selecionada; zoom em todo o esquemtico clicando o cone de Zoom em Pgina Inteira ( troca de viso com as teclas PgUp e PgDn; centrar a rea selecionada do esquemtico; usar auto rolamento; vasculhar a janela. Zoom em uma rea Selecionada O cone de seleo de rea de zoom ( selecionada em tela cheia.
);
) permite a visualizao de uma rea
renes@ctlab.ufsm.br
41
Figura 3-30 - Janela para Definio dos Dados da Legenda Para efetuar o zoom em uma rea selecionada, clique em um dos cantos da rea a ser expandida e arraste o mouse para o canto oposto. Um retngulo pontilhado mostrado durante esta operao para marcar a rea. Quando a rea desejada estiver no retngulo, pressione novamente o boto do mouse. A rea selecionada ser mostrada em toda a janela. Centrando a rea Selecionada na Janela Ativando a tecla F9 ou selecionando a opo Center do menu Display o ACTIVE-CAD mostrar um cursor em forma de alvo. Quando voc move este cursor pela janela, o esquemtico automaticamente ir sendo rolado. Se voc clicar com o boto esquerdo do mouse, a rea onde o cursor estiver se tornar o centro da imagem mostrada na janela. Para cancelar este modo, pressione o boto direito do mouse. Janela de Visualizao Voc pode concorrentemente ver a mesma rea do esquemtico em duas janelas de zoom totalmente diferente. Para abrir uma janela de visualizao, clique na opo Scanner do menu View. Quando a janela de visualizao aparece, a barra no topo define a taxa de zoom. Em seguida, clique na opo Move Scanner do menu View. Um retngulo pontilhado comea a seguir o cursor. Coloque ele sobre uma rea
42
qualquer e clique o boto esquerdo do mouse. A rea selecionada do esquemtico aparecer na janela de visualizao. Usando a barra ao topo, ajuste a taxa de zoom para a exibio; Movendo o boto para a esquerda, produz zoom out, e para a direita produz zoom in. Todas as conexes, terminais e componentes sero instantaneamente mostrados nesta janela. Esta janela possuir contedo idntico ao da janela principal, mas no permitir operaes de edio. 3.3.6. Colocando Smbolos Para colocar um novo componente em um diagrama esquemtico, entre no modo de Smbolo pressionando a tecla F3 ou clicando no cone da barra de ferramentas vertical. Uma janela de biblioteca de smbolos semelhante a da Figura 331 automaticamente mostrada ao lado direito da tela. Selecionando Smbolos Para encontrar o componente desejado, clique em qualquer smbolo listado na Figura 3-31 para invocar o cursor de seleo. Em seguida, role a lista de smbolos com as teclas de direo ou com a barra de rolagem. Se voc digitar o nome do smbolo na parte inferior da janela, ele automaticamente ser pesquisado e posicionado na lista, se encontrado. O smbolo correntemente selecionado iluminado em cor. Se voc move o cursor para a janela do esquemtico (no arraste com o boto pressionado!), o smbolo grfico do componente seguir o cursor. Um clique com o boto esquerdo do mouse, colocar o smbolo definitivamente no esquemtico. Para cancelar pressione o boto direito do mouse. DICA: Voc pode rotacionar qualquer componente vinculado ao cursor, pressionando Ctrl+L (rotao para esquerda), Ctrl+R (rotao para direita) ou Ctrl+M (imagem espelhada). DICA: Voc pode ver os smbolos sem coloc-los no esquemtico, movendo o cursor com o smbolo correntemente selecionado sobre a rea do esquemtico, e ento rolando atravs da lista com as teclas de direo do teclado. O smbolo do componente selecionado aparecer na posio do cursor. Duplicando Smbolos Com o cone de colocao de smbolos ativo, o clique do mouse em qualquer componente produzir uma cpia do mesmo que, automaticamente, seguir o cursor do mouse. Voc pode colocar o smbolo duplicado em qualquer posio do esquemtico, clicando novamente o boto do mouse. Esta facilidade disponvel somente se o esquemtico estiver no modo de colocao de smbolo e se nenhum
renes@ctlab.ufsm.br
43
outro smbolo estiver atualmente vinculado ao cursor. Se um smbolo estiver vinculado ao cursor, clique o boto direito do mouse para liberar o cursor. Excluindo Smbolos Para excluir smbolos que voc j colocou, pressione a tecla Del. Cada vez que voc pressionar esta tecla, um novo smbolo estar sendo excludo. A ordem em que as excluses acontecem inversa da ordem em que os smbolos foram colocados no esquemtico. Esta operao de excluso desabilitada quando voc sair do modo de colocao de smbolo. Retornando ao modo de colocao de smbolos no restaurar esta opo de excluso de smbolos. Voc pode excluir qualquer smbolo, terminal ou conexo no modo de Seleo ativado pelo cone . Para excluir um elemento, selecione-o com um clique do mouse e ento pressione a tecla Del ou selecione a opo Delete do menu Edit. Se voc excluiu um smbolo erroneamente, voc pode coloc-lo novamente no esquemtico atravs da opo Undo do menu Edit.
Figura 3-31 - Lista de Smbolos para Colocar no Esquemtico Sobreposio de Smbolos Todas as linhas externas de um smbolo so retangulares. Elas so mostradas em vermelho quando os smbolos so selecionados no modo de Seleo. Ao menos uma mnima distncia entre os smbolos necessria para as conexes. O editor
renes@ctlab.ufsm.br
44
permite desabilitar esta caracterstica, de forma que os smbolos possam ser colocados mais perto uns dos outros, desconsiderando suas linhas externas. Para ligar/desligar esta caracterstica, selecione a opo General do menu View | Preferences. Em seguida, selecione a opo Allow symbol over-lap na janela de configuraes gerais. NOTA: O editor de esquemticos no permite conexes entre smbolos com os pinos prximos de forma que paream ligados. Fios de conexo so necessrios entre os pinos dos smbolos. Filtragem de Smbolos As bibliotecas ACTIVE-CAD incluem um grande nmero de smbolos. Cada smbolo tem atributos que determinam sua classe e funo lgica. Estes atributos podem ser usados para simplificar a procura por smbolos desejados. Pressione o cone de filtro de smbolos na lista de smbolos da Figura 3-31. Em resposta, a janela de filtro de smbolos, mostrada na Figura 3-32, aparecer. DICA: Se voc quiser encontrar um smbolo, mas no souber seu nome inteiro, entre com parte do nome com uma mscara de filtro usando asteriscos (*). Por exemplo, para encontrar um dispositivo TTL 245, digite uma mscara como *245* no campo do Symbol Name na janela da Figura 3-32. A janela de filtros ( igura 3-32) mostra os atributos e classes de smbolos. F Selecione as classes de smbolos e as funes lgicas desejadas, e pressione o boto OK. Uma listagem dos componentes com as caractersticas selecionadas aparecer na janela que lista os smbolos.
Figura 3-32 - Filtro de Smbolos
renes@ctlab.ufsm.br
45
Conectores Para colocar um pino de conexo no esquemtico, clique no cone da janela da Figura 3-31. Selecione o tipo de conector, o nome de referncia e o nmero do pino da Figura 3-33. Um pino de conexo colocado no esquemtico como qualquer outro smbolo, com a exceo de que todos os pinos de conexo com mesmo nome de referncia so exportados para a netlist como sendo o mesmo conector. Rotao dos Smbolos Para rotacionar um nico smbolo no sentido anti-horrio, pressione Ctrl+L (com o smbolo selecionado). Cada Ctrl+L ir rodar o smbolo em 90O. Para rotacionar um nico smbolo no sentido horrio, pressione Ctrl+R (com o smbolo selecionado). Pressionando Ctrl+M ir criar uma imagem invertida do smbolo. Voc tambm pode rotacionar um smbolo atravs de sua janela de atributos. Para ver esta janela de um clique duplo com o mouse para abrir a janela de propriedades. Ento clique no boto Attributes e escolha a rotao no campo Rotation.
Figura 3-33 - Colocando Conectores
3.3.7. Desenhando Conexes Para entrar em modo de desenho de conexes clique no cone , ou pressione a tecla F4. O cursor de conectividade que assemelha-se a um lpis aparecer automaticamente. O clique com este cursor, nos pinos de um componente, ou em outro fio de conexo, ir iniciar uma nova conexo. O clique em outro pino ou linha de conexo, ir finalizar a conexo. Em adio a este modo, existem outros modos de conexo: Ativa o modo de desenho de barramentos.
renes@ctlab.ufsm.br
46
Adiciona um nome a um n ou barramento. Define conexes entre fios e barramentos. Usado para colocar terminais de I/O nos esquemticos. Usado para conectar fios e pinos terra ou +5V. Desfaz a ltima operao de conexo. Usado para cancelar o desenho atual de fios e barramentos. Usado para completar o desenho de um barramento ou fio em sua posio corrente do cursor. O editor permite o desenho de fios de conexo somente se eles estiverem eletricamente corretos e representem uma conexo fsica entre pinos de componentes ou terminais de I/O. Para temporariamente finalizar um fio de conexo em qualquer lugar da tela, clique no boto direito do mouse, seguido de um clique no boto . Isto ir colocar um smbolo de fim de conexo (wire-end), o qual representado por um pequeno crculo, e permite uma posterior continuao desta conexo. Para iniciar o desenho de uma conexo, clique em um pino (ou outro fio de conexo) e um fio se mover na tela conforme voc move o mouse. Para finalizar a conexo, escolha um ponto e pressione o boto esquerdo do mouse. Adicionando Terminais de I/O Terminais de I/O representam pinos de I/O de macros hierrquicas. Eles so pinos de conectividade lgica somente, no representando quaisquer conexes fsicas. Somente terminais de I/O no esquemtico de mais alto nvel so automaticamente convertidos em pinos de I/O do dispositivo, e adicionados netlist como pinos de conexo. NOTA: Se voc necessita colocar um conector fsico, use smbolos de conexo da biblioteca DEVICES1, ao invs de terminais de I/O. Adicionando um Nome a um N ou Barramento Um clique duplo sobre um fio de conexo ou barramento, abrir a janela da Figura 3-34 para ns de fios, ou da Figura 3-35 para barramentos, em que pode-se dar um nome a conexo. O nome atribudo, na realidade, a todo o n onde o fio est ligado. Para mudar o nome repita o mesmo processo. Para excluir o nome, clique com o mouse sobre o nome e pressione a tecla Del.
renes@ctlab.ufsm.br
47
Figura 3-34 - Nomeando um N de Fios de Conexo cone de Fim de Conexo Este cone ( ) coloca terminais perdidos, tambm chamados de terminais wire-end, em conexes no terminadas. Para colocar um terminal wire-end, desconecte o fio de conexo do mouse, clicando o boto direito do mouse. Uma vez que o cursor esteja livre, mova-o sobre o cone de fim de conexo e clique com o boto esquerdo. O terminal wire-end instantaneamente aparece na ltima localizao do mouse. Voc pode conectar terminais perdidos mais tarde, clicando sobre eles e arrastando para pinos, terminais ou outros ns de conexo.
Figura 3-35 - Nomeando um Barramento Fazendo Conexes Automaticamente Voc pode conectar automaticamente pinos de dispositivos sem desenhar manualmente nenhum fio de conexo. Para ativar a conexo automtica, selecione a opo View | Preferences | Wires&Buses do menu. Quando a janela Wire & Bus Settings aparece ( igura 3-36), selecione a caixa Autorouting. Na mesma janela, F voc pode tambm limitar o tempo que o editor desprende para calcular o melhor caminho, atravs do algoritmo de roteamento para a melhor conectividade.
renes@ctlab.ufsm.br
48
NOTA: Por padro a opo autorouting definida em ativa.
Figura 3-36- Janela para Configurao de Conexes de Fios e Barramentos As definies da janela da Figura 3-36 se aplicam a todo o projeto e oferecem vrias opes: Wire Line Style; permite escolher entre slido, tracejado, pontilhado, etc. Wire Line Width; permite selecionar a largura dos fios de conexo. Este parmetro se aplica a todos os fios de conexo de todo o projeto (todos os diagramas). Junction Size; permite selecionar o tamanho da juno entre fios de conexo para todo o diagrama. Junction Type; permite escolher o formato da juno (crculo ou quadrado). Orthogonal Wires; permite somente fios de conexo horizontais ou verticais. Desabilitando esta opo, ser permitido desenhar linhas em qualquer ngulo. Bus Line Width; usado para definir a largura dos fios de barramento. Bus Tap Type; oferece tipos de formatos para conexes de elementos de barramentos com fios de conexo simples. Default Bus Range; especifica se os barramentos so desenhados das linhas de mais baixa ordem para as maiores ou vice-versa. Autorouting; habilita roteamento automtico de fios de conexo entre smbolos. Autorouting Timeout; especifica o tempo mximo para clculos de roteamento automtico. Desabilitando a Autoconexo Para desabilitar o auto roteamento, selecione a opo View | Preferences | Wires & Buses. Quando a janela Wire & Bus Settings a parecer, desmarque a opo Autorouting. NOTA: Se o auto roteamento estiver desabilitado, ento os fios necessitam ser manualmente ligados em cada um dos lados.
renes@ctlab.ufsm.br
49
Conexes Automticas Dirigidas por Tabela O editor de esquemticos permite conexes entre pinos de smbolos selecionados de uma tabela. A tabela para auto roteamento ativada clicando-se na opo Autorouting Table no menu Edit. Em resposta, o editor mostra a janela de conexes (Figura 3-37) que permite selecionar os pontos de partida e fim para desenho de fios de conexo. Para selecionar um ponto de partida, clique no smbolo no campo Connect From | Symbols. Os pinos do dispositivo aparecero no campo Pin. Selecione deste campo os pinos que comearo a conectividade. Em seguida, escolha o pino final para a conexo selecionando o smbolo e seus pinos no campo Connect To. Um clique no boto Connect iniciar o processo de auto roteamento. Os pinos que j esto conectados so mostrados em cinza e voc no pode mais conect-los automaticamente. O auto roteamento controlado pelos campos Options e Auto Connections, cuja descrio detalhada fornecida abaixo:
Figura 3-37 - Definio de Conexes por Tabela Ortho connection permite desenhar somente linhas verticais e horizontais. Desabilitando esta opo, permite-se o desenho de linhas em qualquer ngulo. Check pin type automaticamente verifica a compatibilidade de pinos; por exemplo conectar duas sadas, ir gera um aviso de alerta. Auto correction ajuda a selecionar qualquer pino apontando com o cursor em seu ponto de conexo. Cross chip permite desenhar linhas atravs de smbolos de componentes. Auto connection automaticamente desenha linhas entre os pontos selecionados. O editor ir desenhar uma linha que no sobreponha outras linhas e evitar passar por smbolos de componentes.
renes@ctlab.ufsm.br
50
Optimization d ao algoritmo de desenho mais tempo para calcular e fornece uma percentagem maior de conexes automatizadas. Precise ir usar o menor grid disponvel para desenhar conexes em um rea altamente populada. A opo de auto conexo permite conexes mais rpidas e eficientes. Posteriormente voc pode mudar as conexes feitas nesse modo selecionando os fios de conexo e trocando-os de lugar. 3.3.8. Desenhando Grficos O editor grfico selecionado com o cone para a caixa de ferramentas grficas ou atravs da tecla F6. Os elementos desenhados com este editor no possuem parmetros eltricos e, portanto, no so verificados por regras eltricas.
Figura 3-38 - Caixa de Ferramentas Grficas A caixa de ferramentas grficas (Figura 3-38) possui as seguintes opes: Linha - desenha uma nica linha; Mltiplas Linhas - desenha mltiplos segmentos de linha; Linhas Ortogonais - desenha exclusivamente linhas horizontais e verticais; Retngulo - desenha um retngulo a partir de seus cantos diagonais; Crculo - desenha um crculo a partir de seu centro e raio; Arco - desenha uma parte de crculo a partir de dois pontos e sua borda; Texto - permite criar e colocar seqncias de texto nos esquemticos; Estilo do Texto - usado para definir o tamanho, a aparncia (fonte) e a cor do texto; Estilo de Linha - permite definir o formato, a cor e o tipo de linha. Cada operao de edio grfica iniciada e finalizada com um clique no boto esquerdo do mouse. Voc pode descontinuar o modo de operao corrente clicando no boto direito do mouse ou selecionando o cone de finalizao caixa de ferramentas da Figura 3-38. na
renes@ctlab.ufsm.br
51
NOTA: O texto e os grficos desenhados em modo grfico representam descries suplementares do esquemtico. Eles no possuem nenhuma caracterstica eltrica e no podem ser pesquisados ou mostrados seletivamente. 3.3.9. Editando um Esquemtico
O modo de seleo ativado pelo cone , permite mudanas nos desenhos de esquemticos. Operaes como excluir, mover, rotacionar componentes, arrastar fios e barramentos podem ser realizadas neste modo. Selecionando Objetos Um objeto selecionado para edio colocando-se o cursor do mouse sobre seu corpo e clicando com o boto esquerdo do mouse. Os itens selecionados so realados com uma borda. Barramentos e fios so realados por uma mudana de cor. Clicando fora do item selecionado, cancela a seleo. Para selecionar mltiplos itens, pressione a tecla Shift e ento continue clicando sobre os componentes adicionais. Voc pode selecionar os seguintes itens para modificar: Componentes; Fios de conexo; Barramentos; Terminais de I/O; Grficos e Texto; Movendo Smbolos e Fios Para mover um componente ou grupo de componentes, posicione o cursor sobre os itens selecionados e pressione o boto esquerdo do mouse. Em seguida, mova o cursor, mantendo o boto esquerdo do mouse pressionado. O grupo de componentes selecionados seguir o cursor at a localizao desejada. Soltando o boto do mouse, coloca-se os itens selecionados no novo local. Os componentes e seus fios de conexo so movidos com o cursor. Para mover um fio ou barramento, clique na seo do fio que deseja mover, e arraste-a com o cursor, mantendo o boto esquerdo do mouse pressionado. Ao soltar o boto voc colocar o fio ou barramento na nova posio. Sobrepondo as Fronteiras dos Smbolos O editor de esquemticos continuamente verifica se as fronteiras (no visveis) dos smbolos no interferem em outros smbolos. Se isto acontecer, o editor impedir que voc coloque um componente em nova posio. Por esta razo, voc pode observar que depois de arrastar um componente para um novo local, ele salta para sua
renes@ctlab.ufsm.br
52
localizao anterior. Para permitir sobreposio de fronteiras de smbolos, arraste os smbolos com a tecla Alt pressionada, ou selecione a opo Allow symbol overlap na opo View | Preferences | General Settings do menu principal. Excluindo Objetos sem Mover Fios Voc pode excluir um objeto ou um grupo de objetos no esquemtico, sem excluir os fios aos quais esto conectados. Primeiro selecione os objetos e clique no cone . Em seguida pressione a tecla Del. Copiando, Recortando e Colando O modo de seleo permite a cpia de objetos do esquemtico para a rea de transferncia do editor, e depois a insero da seo copiada no mesmo ou em outro esquemtico. Para copiar uma seo do esquemtico, selecione o objeto que voc deseja copiar e ento acione a opo Copy do menu Edit. Os objetos permanecero no diagrama, e suas cpias sero colocadas na rea de transferncia do editor. NOTA: Todos os fios que conectam os smbolos selecionados a outros smbolos que no foram selecionados para operao de cpia, no sero copiados. A opo de recorte realizada da mesma forma que a operao de cpia, com a diferena da escolha da opo Cut do menu Edit, ao invs da opo Copy. Ao recortar uma seo do esquemtico, os componentes selecionados sero removidos do mesmo. Copiando um Esquemtico para Outros Programas Windows As operaes de Cpia e Recorte usam a rea de trabalho prpria do esquemtico, que no pode ser acessada por outros programas windows. Voc no pode diretamente colar o contedo da rea de transferncia em outros programas. Para copiar uma seo do esquemtico para outro programa windows, siga o seguinte procedimento: 1. Ajuste a janela do esquemtico de forma que voc veja toda a seo do esquemtico que voc deseja colar em outro programa; 2. Pressione as teclas Alt+PrintScreen. Isto copia a janela selecionada para a rea de transferncia do windows em forma de bitmap; 3. Abra o Paintbrush (ou o Paint no Windows 95) e selecione a opo Colar do menu Editar. Isto ir colar o bitmap da janela do editor de esquemticos na janela do Paintbrush; 4. Na janela do Paintbrush, selecione a rea retangular que voc deseja colar em outro programa, e depois a opo Copiar do menu Editar; 5. V para o programa no qual voc deseja colocar o bitmap do esquemtico e cole o contedo da rea de transferncia.
renes@ctlab.ufsm.br
53
3.3.10. O modo de Consulta O modo de consulta selecionado pressionando-se o cone . Este modo permite a voc questionar sobre qualquer componente ou conexo no esquemtico. Ao entrar no modo de consulta, uma janela semelhante a da Figura 3-39 mostrada. Para selecionar um componente ou conexo para a janela de consulta, posicione o cursor sobre seu corpo e clique com o boto esquerdo do mouse. Para selecionar mais de um item, pressione a tecla Shift enquanto estiver selecionando componentes ou fios adicionais. Se a listagem da Figura 3-39 mostrar uma lista de pinos na conexo selecionada, voc pode instantaneamente encontrar o smbolo associado com um pino selecionado, com um clique duplo do mouse. Desta forma o usurio pode navegar sobre as conexes do circuito.
Figura 3-39 - Janela do Modo de Consulta
3.3.11.Trabalhando com o Simulador Criando uma Netlist Uma netlist binria usada para ligar o editor de esquemticos com o simulador de segundo plano, quando este ativado pela primeira vez. A netlist binria, tambm chamada de base de dados de conectividade, pode ser gerada manualmente usando a opo Create Netlist no menu Options. A netlist automaticamente armazenada com os arquivos de projeto pelo Gerente de Projetos. Portanto, quando voc no estiver usando o simulador, a netlist no automaticamente atualizada at que voc selecione a opo Create netlist ou inicie o simulador novamente.
renes@ctlab.ufsm.br
54
Cada vez que voc inicia o simulador lgico, o editor de esquemticos automaticamente gera uma nova netlist binria para se certificar de que voc est simulando a ltima verso do esquemtico. Esta nova netlist , ento, carregada no simulador. Uma vez que o simulador iniciado, toda mudana no esquemtico instantaneamente alimentada no simulador e voc no tem que gerar outra netlist para as mudanas do esquemtico. Para criar uma netlist no formato texto (ASCII), selecione a opo Export Netlist no menu Options. Ligando com o Simulador O editor de esquemticos pode operar on-line com o simulador. Isto acontece se ambas as aplicaes estiverem ativas ao mesmo tempo. No modo on-line, quaisquer mudanas no esquemtico so automaticamente passadas para o simulador. Voc pode experimentar em tempo real as mudanas no esquemtico. Cada mudana no desenho pode ser instantaneamente simulada sem a necessidade de nova compilao ou gerao de nova netlist. Se voc ativar o esquemtico primeiro, o simulador pode ser iniciado do Gerente de Projetos ou ativando-se o cone . Isto ir iniciar o simulador e carregar a netlist previamente gerada. Deste ponto em diante, todas as mudanas no esquemtico automaticamente alimentaro o simulador. Se o simulador iniciado antes do editor de esquemticos, todos os pontos de prova selecionados com o simulador sero colocados no esquemtico assim que ele for carregado. Similarmente, voc pode selecionar pontos de prova no esquemtico, mesmo se o simulador estiver inativo. Os pontos de prova selecionados sero mostrados no simulador, uma vez que este aberto. Se o simulador estiver on-line e operando em segundo plano, voc pode simular o comportamento do circuito pressionando os botes ou na caixa de
ferramentas de simulao (Figura 3-40), que ativada pressionando-se o boto . O simulador em segundo plano mostra os estados lgicos nos pontos de prova selecionados no esquemtico a cada ciclo de clock.
Figura 3-40 - Caixa de Ferramentas de Simulao Simulando um Esquemtico Uma vez que o editor de esquemticos tem um simulador de segundo plano, ele se comporta como uma autntica placa de testes. Voc pode livremente selecionar pontos de prova no esquemtico e aliment-los com vetores de teste. Os resultados da
renes@ctlab.ufsm.br
55
simulao so mostrados prximos aos pinos dos componentes com caracteres alfanumricos (0,1, X, e Z) e com diferentes cores (vermelho=1, verde=0, azul=X, amarelo= Z). Selecionando Pontos de Prova Para adicionar um novo ponto de prova em um esquemtico, selecione a caixa de ferramentas de simulao pressionando o cone ou a tecla F8. Quando a
janela da caixa de ferramentas da Figura 3-40 aparecer, selecione o cone ..Em seguida, coloque o cursor na ponta do pino do dispositivo e clique o boto do mouse. Um retngulo cinza aparece na localizao do cursor. Este quadrado ser preenchido com a cor correspondente ao estado lgico dos pinos que produzido pelo processo de simulao. Para excluir um ponto de prova selecionado clique com o mouse novamente. Para selecionar mltiplos pinos no mesmo dispositivo, clique no corpo do dispositivo ao invs de seus pinos. Se voc selecionar um dispositivo, todos os seus pinos sero mostrados na janela de pontos de prova (Figura 3-41). Para selecionar um pino como ponto de prova d um clique duplo sobre ele ou um clique simples seguido de um clique no boto Add. Os pinos selecionados sero mostrados no esquemtico aps voc pressionar o boto OK.
Figura 3-41 - Janela para Escolha de Pontos de Prova no Componente Mostrando Estados Lgicos Os estados lgicos so mostrados na forma de um ou dois caracteres em um quadrado de fundo colorido. Os caracteres no so mostrados quando a fonte muito pequena, mas a cor de fundo sempre ser visvel, permitindo a voc facilmente determinar o estado lgico dos pinos. As cores e smbolos so mostrados na Tabela 3-2.
renes@ctlab.ufsm.br
56
3.4.
Criando Novos Componentes
Devido ao grande nmero de smbolos usados em projetos ASIC (tipicamente milhares), muito difcil manipular tais desenhos usando um projeto de um nico diagrama esquemtico. Estes projetos geralmente necessitam milhares de primitivas como portas e flip-flops. Para simplificar os esquemticos, os projetistas preferem usar componentes de alto nvel que possuem uma funcionalidade mais clara. A soluo para este problema o conceito de macro hierrquica. Uma macro somente mais um dispositivo em uma biblioteca, que aparece como um componente padro, mas internamente implementada usando uma netlist ou um esquemtico. Por exemplo, voc pode criar um dispositivo equivalente a um contador 74161 TTL, desenhando um esquemtico de uma macro somente com portas lgicas e flip-flops. Esta macro pode ento ser salva em uma biblioteca e ser usada vrias vezes em seus desenhos. Vrias bibliotecas j vem com um nmero razovel de macros, de forma que voc no precise cri-las. Desenhos hierrquicos so muito efetivos com projetos de ICs (PLD, FPGA, ASIC, etc.). Em um esquemtico de uma macro hierrquica todos os nomes de conexo so locais a este esquemtico. Isto significa que voc pode usar os mesmos nomes de sinal em macros diferentes, e eles no sero automaticamente conectados. As conexes entre macros hierrquicas e o resto do projeto so feitas via terminais de I/O. Estes terminais so convertidos em pinos de smbolos hierrquicos, e depois que o smbolo colocado no esquemtico, fios podem conectar estes pinos. Isto permite mostrar explicitamente todas as conexes de um esquemtico hierrquico. Uma vez que somente sinais mostrados como pinos de smbolo necessitam ser conectados, poucas conexes necessitam ser feitas, simplificando os desenhos. A seguir as vantagens de se usar projetos hierrquicos: Os smbolos em bibliotecas podem representar grandes blocos funcionais implementados em detalhes em nveis hierrquicos mais baixos. Pela viso do esquemtico de mais alto nvel, voc pode ver a estrutura geral do desenho sem se confundir com detalhes de implementao; As metodologias Top-down ou Bottom-up disponveis em ferramentas de desenho hierrquico, permitem o desenvolvimento em equipe. Cada seo do desenho pode ser dada a um projetista diferente. Todos os conflitos entre sees de desenho so eliminadas devido s interfaces serem feitas explicitamente atravs de pinos de smbolos;
renes@ctlab.ufsm.br
57
Tabela 3-2 - Cores para os Estados Lgicos dos Pontos de Prova Smbolo 1 0 X Z R V ? ? Cor vermelho verde azul escuro amarelo ciano ciano verde vermelho cinza Descrio alto baixo desconhecido ou no importa alta impedncia ou no conectado tenso de referncia (ECL) tenso alta (12V, -5V) atividade baixa desconhecida atividade alta desconhecida estado no definido
Voc pode usar mltiplas instncias da mesma macro. Se voc estiver usando o mesmo esquemtico em um grande desenho, voc ter que duplic-lo para cada instncia. Uma macro hierrquica necessita que somente uma instncia seja modificada, sendo que estas mudanas sero refletidas em todo o desenho; Macros podem ser usadas em mltiplos projetos. Voc pode desenvolver um conjunto de mdulos reusveis que podem ser armazenados como macros hierrquicas e usados em diversos projetos; As desvantagens do uso de projetos hierrquicos so: Nomes de conexes podem se tornar muito longos. Muitas ferramentas para o projeto de ICs no aceitam netlists hierrquicas. Isto necessita produzir uma grande netlist de um projeto hierrquico. O mtodo usado para criar identificadores de referncia nica adicionar uma nome de referncia hierrquico referncia de cada smbolo. Uma atualizao de macros freqentemente requer uma mudana em seus smbolos. Por exemplo, se voc quer adicionar ou remover alguns sinais de uma macro hierrquica, o smbolo para aquela macro ser mudado. Isto pode necessitar correes de ligaes em todos os diagramas esquemticos que usam aquela macro. Existem basicamente dois mtodos de se criar uma nova macro com o editor de esquemticos: Criao de uma macro a partir de um esquemtico (bottom-up); Criao de uma macro com o assistente de criao (top-down).
renes@ctlab.ufsm.br
58
3.4.1. Criando Novas Macros a partir de Esquemticos Para criar uma macro hierrquica que possa ser colocada como um smbolo em um esquemtico de mais alto nvel, siga o seguinte procedimento: 1. Abra um novo diagrama e desenhe um novo esquemtico; 2. Use terminais de I/O para as entradas e sadas do esquemtico. Estes sinais sero usados como pinos para o smbolo da macro; 3. Escolha a opo Create Macro Symbol From Current Sheet no menu Hierarchy; 4. Na janela Create Symbol (Figura 3-42) faa o seguinte: Digite um nome para o smbolo (at 8 caracteres); Digite um comentrio (opcional); Verifique se os pinos de I/O esto corretos; Esteja seguro que a opo Netlist esteja selecionada; Selecione o formato do smbolo (Dual in line ou Square). 5. Clique no boto OK. O esquemtico instantaneamente convertido em uma macro com o nome selecionado no passo 4, e salva na biblioteca do projeto; 6. Uma mensagem de confirmao ser mostrada aps a gerao da macro e perguntar se voc deseja continuar editando esta macro. Respondendo No, voc finaliza a converso do esquemtico em macro; 7. Para usar a nova macro, selecione-a na janela de lista de smbolos; 8. Para modificar um smbolo criado automaticamente use o Editor de Smbolos acessado atravs da opo Symbol Editor no menu Options. Criando um Esquemtico Hierrquico Antes de desenhar um esquemtico, esteja certo de que todas as bibliotecas necessrias foram associadas ao projeto. Ao desenhar um esquemtico baseado em macros hierrquicas, tenha em mente os seguintes detalhes: Cada macro de esquemtico uma entidade fechada; qualquer conexo com outros dispositivos s pode ser feita atravs do pinos de I/O; Especifique os pinos de I/O explicitamente como Entrada, Sada ou Bidirecional. Isto muito importante porque o editor de esquemticos automaticamente gera um smbolo para as novas macros, onde a localizao dos pinos depende deste fator. Pinos de Barramento em um Smbolo de Macro Para converter terminais individuais em um barramento, edite-os diretamente na janela Create Symbol (Figura 3-42). Se os terminais de I/O tem o mesmo nome, mas ndices diferentes (tais como A1, A2, A3 ...), voc pode exclu-los da listagem de pinos da Figura 3-42 e substitu-los por um nico pino de barramento, precedido e seguido por dois sinais de igual. Por exemplo, ==A[1:3]== criar um pino de barramento com o nome A e ndice [0:2].
renes@ctlab.ufsm.br
59
3.4.2. O Assistente de Criao de Macros Para implementar um projeto Top-Down com um assistente de criao de macros, primeiramente cria-se smbolos vazios para as macros. Estes smbolos vazios sero, ento, implementados como macros de esquemticos. Para criar um smbolo vazio, selecione a opo Hierarchy Wizard e ento: | New Symbol
Figura 3-42 - Criao de Nova Macro a partir de um Esquemtico Clique no boto Next> (ou Avanar>); Na Janela Contents mostrada na Figura 3-43, digite o nome do smbolo e selecione Schematic como contedo da macro; Clique no boto Next>; Na janela Ports (Figura 3-44) adicione pinos ao smbolo clicando no boto New, digitando o nome do pino e selecionando sua direo; Clique no boto Next> (ou Avanar>); Na janela Attributes mostrada na Figura 3-45, digite a referncia do smbolo e os comentrios; Clique no boto Next> (ou Avanar); Clique no boto Finish (ou Concluir) na janela Design Wizard; Uma nova janela abre, e mostra os pinos do smbolo digitados anteriormente nas bordas esquerda e direta do esquemtico. Desenhe o esquemtico e conecte-o aos pinos de I/O.; Clique na opo Save no menu File. Isto atualizar a macro para uso futuro nos diagramas esquemticos.
renes@ctlab.ufsm.br
60
Figura 3-43 - Janela 'Contents' no Assistente de Criao de Macros 3.4.3. Consideraes Gerais na Criao de Novas Macros Usando Macros no Esquemtico Macros Hierrquicas so usadas nos esquemticos da mesma forma que qualquer outro smbolo. A cor do smbolo (azul escuro) indica que uma macro de esquemtico est associada com o smbolo. Ela pode ser aberta com a opo de Hierarquia acionada pelo cone . Use o modo de consulta para encontrar a localizao das macros nas bibliotecas. Voc pode colocar mltiplas cpias da mesma macro em um diagrama esquemtico. Lembre-se que somente sinais definidos como pinos de I/O podem ser usados para conexo direta com outros dispositivos e macros em um diagrama esquemtico. Abrindo uma Macro Voc pode abrir o esquemtico de uma macro hierrquica de dois modos: Atravs de um clique duplo no nome da macro no browse hierrquico do Gerente de Projetos; Invoque o cursor H (Ctrl+H) e de um clique duplo no smbolo da macro. Modificando Macros Se voc deseja realizar algumas mudanas em um esquemtico de uma macro j existente, siga o seguinte procedimento: 1. Abra o esquemtico da macro usando um dos dois mtodos descritos acima;
61
2. O editor de esquemticos mostrar no ttulo da janela o cabealho: Hierarchical Symbol - nome da macro. Isto indica que o esquemtico sendo editado pertence a uma macro; 3. Faa as mudanas necessrias no esquemtico; 4. Selecione a opo Save no menu File. Isto atualizar a macro.
Figura 3-44 - Janela 'Ports' do Assistente de Criao de Macros Quando voc muda e salva um smbolo hierrquico, voc muda todas as instncias desta macro em todo o projeto. Se o esquemtico da macro modificada tem diferentes pinos de I/O, seu smbolo ir mudar e os pinos podem no mais coincidir com suas antigas localizaes. Se isto acontece, o editor automaticamente desconecta os fios errados marca-os com conectores wire-end. Estes fios tero que ser manualmente reconectados posteriormente. Se voc editar uma macro das bibliotecas que vem com o sistema, voc no poder salv-la na mesma biblioteca. Voc somente pode salv-la na biblioteca do projeto. Para maior clareza, use um nome diferente (use a opo Save As...) para a macro modificada. O que Acontece Quando um Smbolo Hierrquico Muda ? Quando uma macro hierrquica atualizada, seu smbolo no modificado a menos que exista um nmero diferente de pinos de I/O. Neste caso um novo smbolo gerado baseado nos novos pinos de I/O. Isto pode resultar em conexes incorretas no esquemtico que previamente usava o smbolo.
renes@ctlab.ufsm.br
62
Figura 3-45 - Janela 'Attributes' do Assistente de Criao de Macros Clicando na opo File | Save atualiza-se todos os esquemticos abertos com o novo smbolo. Outros esquemticos sero atualizados quando voc abri-los no editor. 3.5. O Editor de Smbolos
O editor de smbolos permite a voc criar novos smbolos e modificar os existentes. Para invocar o editor de smbolos, d um clique no cone na barra de ferramentas do Gerente de Projetos, ou selecione a opo Symbol Editor do menu Options no editor de esquemticos. 3.5.1. Criando um Novo Smbolo Ao iniciar o Editor de Smbolos, uma janela semelhante a da Figura 3-46 aparece. Selecionando a opo New no menu File a janela da Figura 3-47 ser mostrada. Esta janela lista todas as bibliotecas que podem armazenar smbolos gerados por usurios. NOTA: Os smbolos gerados pelo usurio no podem ser armazenados nas bibliotecas do sistema. Os smbolos desenhados pelo usurio podem somente ser armazenados dentro de projetos e bibliotecas de usurio.
renes@ctlab.ufsm.br
63
Figura 3-46 - Janela Inicial do Editor de Smbolos Para criar um novo smbolo, digite o nome do novo smbolo no campo Symbol na janela da Figura 3-47. Clicando em um nome de biblioteca no campo Libraries seleciona-se a biblioteca onde o novo smbolo ser armazenado. Em seguida clique o boto OK. Em resposta, o Editor de Smbolos mostra a janela de edio de smbolos. 3.5.2. Editando um Smbolo j Existente Editando Smbolos das Bibliotecas Para editar um smbolo j existente em uma biblioteca, selecione a opo Open no menu File e a janela da Figura 3-48 aparecer. Esta janela permite a voc selecionar para edio o componente desejado de qualquer biblioteca listada. Com um clique duplo no nome da biblioteca no campo Libraries, voc ver uma lista de todos os smbolos daquela biblioteca no campo Symbols. Com um clique duplo no smbolo desejado no campo Symbols voc abrir o smbolo no editor de smbolos para que possa edit-lo (Figura 3-49).
Figura 3-47 - Janela de Novo Smbolo Editando Smbolos do Esquemtico

64
Voc pode selecionar qualquer smbolo em um esquemtico para edit-lo no Editor de Smbolos. Primeiro, selecione o modo de seleo no editor de esquemticos e depois clique sobre o corpo do smbolo que deseja editar. O smbolo selecionado ser realado com um retngulo ao seu redor. Em seguida, selecione a opo Symbol Editor do menu Options. Em resposta o ACTIVE-CAD instantaneamente mostra a tela do Editor de Smbolos da Figura 3-49.
Figura 3-48 - Janela para Edio de Smbolos
3.5.3. Descrio da Janela do Editor de Smbolos A seguir uma descrio dos elementos da janela apresentada na Figura 3-49: Symbol - nome do smbolo sob o qual o smbolo grfico armazenado e referenciado; Library - nome da biblioteca na qual reside o smbolo sendo editado; PCB Footprint - nome do rodap a ser considerado na exportao da netlist para um programa de gerao de placas de circuito impresso (tais como PADS, TANGO, P-CAD, Massteck); Ref. Prefix - prefixo de referncia padro, usado para numerao de dispositivos colocados em um esquemtico; Sections - indica quantas sees tem o smbolo; Description - descreve a funo do dispositivo, tal como RAM 4Kx8, AND de duas entradas, contador, flip-flop JK, etc; Spice Model Info - parmetros para simulao analgica; Pins - lista dos pinos do smbolo e seus nomes associados; Graphical symbol display - a representao grfica do smbolo cercada por um retngulo azul; Pin parameters - existem quatro campos sobre a representao grfica do smbolo que mostram parmetros chave para o pino selecionado.
renes@ctlab.ufsm.br
65
Figura 3-49 - Editor de Smbolos com um Smbolo Carregado
3.5.4. Editando o Texto de um Smbolo Para mudar a localizao de um pino dentro de um smbolo, clique no pino desejado na rea onde o smbolo mostrado, e arraste o mouse mantendo o boto esquerdo pressionado. O pino selecionado para edio mostrado em vermelho. Mudando a Numerao dos Pinos Para mudar o nmero de um pino, clique no pino desejado na rea grfica, e quando o pino ficar vermelho, seu nmero aparece no campo Number. Coloque o cursor no campo e digite o novo nmero. Mudando o Nome de um Pino Para mudar o nome de um pino, clique no pino desejado na rea grfica, e quando o pino tornar-se vermelho, seu nome aparecer no campo Name. Coloque o cursor no campo Name e digite o novo nome para o smbolo. Mudando a Designao de um Pino de I/O Para mudar a designao de um pino de I/O, clique no pino desejado e quando o pino se tornar vermelho, sua designao aparecer no campo ao lado direito do campo Name. Clique na seta deste campo para visualizar a lista de designaes disponveis. Selecione a designao desejada desta lista.
renes@ctlab.ufsm.br
66
Mudando a Aparncia Grfica do Pino Para mudar a aparncia grfica do pino, clique no pino desejado e quando o pino tornar-se vermelho, seu nome grfico corrente aparecer na janela ao lado da designao do pino. Clique neste campo para mostrar as opes grficas como LINE (uma nica linha), CLK (um marcador triangular de clock), DOT (uma linha com um crculo), etc. Adicionando Novos Pinos Para adicionar um novo pino, selecione a opo Add Pin no menu Body ou clique no boto caixa de ferramentas do editor de smbolos. Isto mostra a janela de adio de novo pino (Figura 3-50). Digite o nome do pino, o nmero, o tipo e o formato grfico do pino nos campos correspondentes. Pressionando a tecla Enter ou clicando no boto OK voc completa a entrada da descrio do novo pino.
Figura 3-50 - Janela para Descrio de um novo Pino Note que depois da entrada da descrio do novo pino, o cursor automaticamente se transforma no contorno do novo pino em cor vermelha. Coloque o cursor na posio desejada para o novo pino, e clique com o boto do mouse. O novo pino instantaneamente ancorado na localizao selecionada. Se o contorno do smbolo necessita ser modificado, coloque o cursor sobre o contorno azul e quando o cursor bidirecional com duas setas aparece, pressione o boto do mouse e arraste o contorno para a posio desejada. 3.5.5. Editando a Parte Grfica de um Smbolo A caixa de ferramentas do editor de smbolos (Figura 3-51) permite a voc selecionar entre vrios elementos grficos tais como linhas, arcos, crculos e quadrados.
renes@ctlab.ufsm.br
67
Figura 3-51 - Caixa de Ferramentas do Editor de Smbolos
3.5.6. Dicas para Edio de Smbolos Uma vez que a parte grfica de um smbolo a mais difcil de ser editada, inicie com os grficos. Nenhum pino deve ser adicionado at que o smbolo esteja graficamente perfeito; Esteja seguro que a borda azul to grande quanto a tela. Isto dar a voc uma maior liberdade para mover os pinos. Voc poder reduzir a borda assim que todos os pinos estiverem colocados; Em seguida, adicione os pinos ao corpo do smbolo. 3.6. O Simulador Lgico
3.6.1. Introduo Existem muitos simuladores digitais. Entretanto, nenhum deles dar a voc a sensao de estar trabalhando com uma placa de testes, como o simulador de tempo real ACTIVE-CAD. Tudo que voc fizer com o simulador ACTIVE-CAD sempre estar diretamente relacionado com sua experincia de hardware. Existem quatro passos bsicos na simulao de um projeto: a criao de uma placa de testes eletrnica; a seleo de pontos de teste para monitorao; a criao e a aplicao de sinais de estmulo; anlise dos resultados da simulao.
O simulador cria uma placa de teste eletrnica diretamente do seu projeto atravs de uma netlist. Portanto, no como um placa de testes convencional, a placa eletrnica criada em segundos e perfeita a respeito de: sem pontos de solda mal conectados, fios mal conectados, polaridades erradas, chips ruins, e muitos outros problemas. A placa de teste eletrnica testada com sinais que so chamados de vetores de teste. Cada vetor de teste lista os estados lgicos de todos os sinais de estmulo em um dado intervalo de tempo. Se voc esta testando uma porta de duas entradas, voc pode unicamente necessitar quatro vetores de teste (00, 01, 10, 11). Entretanto, se voc est testando um contador binrio de 8 bits, ento voc pode precisar de at 256 vetores de teste (clocks) para testar sua operao.
renes@ctlab.ufsm.br
68
Placas de teste convencionais permitem a voc aplicar geradores de sinal e selecionar pontos de prova em qualquer pino. Similarmente, vetores de teste ACTIVECAD podem ser criados e aplicados em qualquer ponto no esquemtico enquanto a simulao estiver em progresso. Devido a isto, a placa eletrnica do simulador opera como um placa convencional, e voc pode manualmente trocar qualquer sinal em tempo real. Esta analogia entre o simulador e placas de hardware reais to forte que voc precisa apenas umas poucas horas para aprend-lo. O simulador vem com um editor de vetores de teste que permite a voc criar sinais para simulao de circuitos com qualquer ao desejada. Voc pode aplicar estes sinais de estmulo ou vetores de teste em qualquer ponto de prova no seu projeto. O editor de vetores de teste pode produzir at 1000 sinais de formas de onda (canais), cada um com a capacidade de um clock de 100 GHz. O ambiente de projeto para simulao com o ACTIVE-CAD mostrado na Figura 3-52. 3.6.2. A Janela de Simulao A janela do simulador ACTIVE-CAD contm a barra de ttulo, a barra de menu e a barra de controle, todas localizadas no topo da janela. Uma vez que o simulador pode manipular mltiplas janelas, itens como formas de onda dos sinais, componentes, etc. so todos mostrados em janelas separadas. Todos os elementos da janela do simulador so mostrados na Figura 3-53. #A. Caixa principal de ferramentas - fornece rpido acesso s operaes mais importantes do simulador. Esta janela pode ser movida para qualquer localizao na tela, e pode ser mostrada usando a opo View | Main Toolbox no menu Utilities. #B. Janela Step - usada para definir os passos de simulao. Para mostrar esta janela use a opo Simulation Step no menu Utilities. #6. Boto do Editor de Esquemticos - muda o controle para a janela do editor de esquemticos. Se o editor de esquemticos j foi iniciado, o software mostrar sua janela. Caso contrrio o editor de esquemticos ser iniciado. #7, #8. Botes de Simulao Curto (Short) Longo (Long) - usados para realizar passos curtos e longos de simulao com um clique do mouse. #9, #10. Definio dos passos Curto e Longo - usado para definir a durao de um passo curto e um longo. Voc pode digitar um valor, ou utilizar um dos valores da lista mostrada quando voc clica com o mouse na seta para baixo. Esta janela ser mostrada quando voc selecionar a opo Simulation Step no menu Utilities.
renes@ctlab.ufsm.br
69
#11. Tempo de simulao - mostra o tempo atual da simulao em nanosegundos, contados a partir do incio da simulao. O tempo mximo da simulao depende da resoluo desta.
Esquemtico
Placa de Testes Eletrnica
Visualizador das Formas de Onda (Analizador Lgico)
Vetores de Teste
Figura 3-52 - Ambiente de ACTIVE-CAD
Simulao
do
Simulador
11
Figura 3-53 - Janela Principal do Simulador #12. Contador binrio - contador binrio de 16 bits. #16. Boto de parada - para a simulao no ciclo corrente. Este boto habilitado e desabilitado quando se aciona a opo Simulation Stop no menu Options.
renes@ctlab.ufsm.br
70
#17. Boto Power On - inicializa todo o projeto de simulao. A operao de Power On realizada automaticamente no incio da simulao. 3.6.3. A Janela de Formas de Onda Uma tpica janela de formas de onda mostrada na Figura 3-54. Usando o menu Utilities, voc pode abrir mltiplas janelas de forma de onda, tambm chamadas visualizadores de formas de onda. Os sinais mostrados em todas as janelas sero os mesmos; Portando, voc pode ver partes diferentes do diagrama em forma de onda e usar diferentes escalas de tempo. NOTA: As definies e controles localizados dentro de cada visualizador de forma de onda afetam somente aquela janela. O visualizador de formas de onda tem as seguintes reas principais:
Figura 3-54 - Janela do Visualizador de Formas de Onda Entrada de Sinal - composta dos campos #13 e #14; o campo #13 mostra a funo de I/O dos sinais e pinos listados, e o campo #14 mostra os nomes de sinais e pinos. Entrada dos Vetores de Teste - inclui o campo #17 para entrada de vetores j prontos e o campo #10 para edio direta dos vetores de teste. O estado lgico de todos os sinais sob o cursor vertical azul mostrado no campo #18. Configuraes da Janela - inclui a escala de visualizao (#16) da janela, a posio do cursor (#11) e uma barra de ferramentas para gerenciar os sinais e vetores de teste (#1 at #8). O simulador tem dois cursores verticais mostrados na rea das formas de onda. O cursor vermelho o cursor de estmulos. Ele sempre visvel e indica o ltimo ciclo
renes@ctlab.ufsm.br
71
de simulao. O cursor azul o cursor de edio e visvel somente se voc clica em qualquer local da tela para editar ou ver os dados locais de simulao. Os estados lgicos sob o cursor azul so sempre explicitamente listados na coluna #18. Zoom In e Zoom Out - estes botes (#15) so usados para rapidamente expandir e contrair a escala sendo usada para exibir os trens de pulso. A barra de ferramentas desta janela contm os seguintes botes: #1. Rgua On/Off - habilita ou desabilita a rgua que mostra os tempos da escala.. #2. Exclui trens de pulso - exclui todos os trens de pulso sem resetar a simulao com Power On. #3. Mostrar comentrios On/Off - permite que voc ligue ou desligue a exibio de comentrios. Os comentrios so usados para documentar situaes importantes no diagrama de trens de pulso. #4. Measurements On/Off - habilita a visualizao de meditas de tempo precisas entre transies de sinais. #5. Barramentos On/Off - um clique neste boto somente ter significado se voc definir barramentos, ou na entrada de sinais (#14) ou no esquemtico. Barramentos so compostos de vrios sinais ou pinos e podem ser mostrados nos modos hexa, binrio, decimal ou octal. Quando a visualizao de barramentos desligada, cada linha de sinal de barramento individualmente mostrada. #6. Selecionar pontos de prova - invoca a seleo de componentes para o visualizador de trens de pulso que permite a escolha dos sinais e pinos para mostrar no Visualizador de formas de onda. #7. Estmulos - invoca a janela de seleo de estmulos que usada para definir e atribuir estimuladores ou vetores de teste aos sinais selecionados para visualizao. Esta janela inclui geradores de formas de onda, teclas para atribuir aos sinais, clocks assncronos e frmulas para gerao de formas de onda. #8. Estados Lgicos - invoca a seleo de estados para estimular os sinais ou pinos. Os novos estados lgicos podem ser atribudos aos sinais e pinos a qualquer momento da simulao. #9. Visualizao e expanso de escala de tempo - tem dois propsitos: Mostrar a resoluo de tempo atual. Se voc clicar na escala e arrastar o cursor do mouse com o boto pressionado, uma linha azul seguir o movimento do mouse. Se voc liberar o boto, a rea da linha azul tem sua escala expandida para visualizao em tela cheia. #10. Visualizao dos trens de pulso - mostra os vetores de teste que estimulam o projeto a as respostas em tempo real do projeto.
72
#11. Localizao do cursor azul - mostra a localizao corrente do cursor azul. #12. Localizao do cursor vermelho - mostra o ltimo ciclo de simulao. #13. Campo de I/O - mostra o tipo de sinal de I/O (i=input, o=output, b=bi-directional). #14. Campo de sinal - mostra os nomes dos sinais e pinos de dispositivo que foram selecionados para serem mostrados. #15. Campo para ajuste de escala - clicando no campo da esquerda, a escala de visualizao incrementada, isto , de 1ns para 2ns por diviso. Clicando no campo da direita, a escala de visualizao reduzida, isto , de 5ns para 2ns por diviso. #16. Visualizao de escala - mostra a escala atual. #17. Campo do estimulador - permite entrar os nomes de estimuladores pr-definidos. Os estimuladores associados controlaram as linhas de sinal. #18. Estado lgico corrente - mostra os estados lgicos dos trens de pulso na posio corrente do cursor azul. 3.6.4. Selecionando Sinais para Mostrar Selecionando Sinais no Esquemtico Para adicionar pontos de prova no esquemtico que sero mostrados no simulador consulte a seo 3.3.11. Selecionando Sinais no Simulador Para selecionar nomes de sinal e pinos de dispositivos para mostrar no visualizador de trens de pulso, clique no boto (#6 na Figura 3-54), ou selecione a opo Add Signals no menu Signal. A janela de seleo de componentes aparecer (Figura 3-55), e mostrar todos os dispositivos e sinais. Para facilitar seu trabalho, o simulador possui dois (2) modos para adicionar sinais e pinos:
Transferncia Individual de Nomes
renes@ctlab.ufsm.br
73
Transferncia direta; apenas clique no sinal ou pino desejado na Figura 3-55, e mantendo o boto do mouse pressionado, arraste-o para o campo de Sinal do Visualizador de trens de pulso. D um clique duplo no pino ou nome de sinal desejado. Transferncia de Grupos Clique no primeiro sinal/pino e ento clique nos demais pressionando a tecla Ctrl juntamente com o mouse. Quando todos os sinais/pinos desejados estiverem selecionados, clique no boto Move. Se os sinais a serem selecionados so adjacentes um ao outro, clique no primeiro e com a tecla Shft pressionada, clique no ltimo sinal/pino. Selecionando Pinos de Dispositivos Para selecionar pinos, de um clique duplo no componente desejado no campo Chip Selection (Figura 3-55). O simulador mostrar uma lista de pinos da macro ou dispositivo selecionado. Esta lista mostrada no campo a direita na janela da Figura 3-55.
Figura 3-55 - Seleo de Pinos/Sinais para Visualizao no Simulador
3.6.5. Simulando Desenhos Hierrquicos O simulador ACTIVE-CAD pode tambm simular desenhos hierrquicos, que so mais fceis de gerenciar. Para acessar vrios nveis hierrquicos, abra a janela da Figura 3-55 atravs do boto . Note que a coluna bem a direita mostra a estrutura hierrquica do desenho (veja Figura 3-56). Quando voc clica em um determinado nvel de hierrquica, o simulador mostrar os sinais presentes naquele nvel. Seguindo este procedimento, voc pode selecionar os sinais e pinos para mostrar.
renes@ctlab.ufsm.br
74
Um desenho pode ter os mesmos nomes de sinal e de dispositivos em vrios nveis de hierarquia. NOTA: Se a estrutura hierrquica no aparecer na coluna mais a direita da Figura 356, pressione o boto Hierarchy. 3.6.6. Definindo Barramentos Voc pode definir qualquer conjunto de sinais como sendo um barramento e estimul-lo de acordo com isso. Para criar um barramento, siga estes passos: 1. Usando mtodos descritos anteriormente, copie os sinais da janela da Figura 3-55, para a janela de visualizao de formas de onda. 2. Voc deve estar certo de que os sinais membros esto listados juntos e organizados na ordem em que eles devem aparecer no barramento. O sinal listado primeiro ser o bit menos significativo, e representar o bit 0 do barramento. Voc pode mudar os sinais de lugar, arrastando-os para seus novos locais.
Figura 3-56 - Janela de Escolha de Sinais Mostrando a Estrutura Hierrquica do Desenho 3. Selecione os membros do barramento. Clique no primeiro e ento clique no ltimo membro enquanto mantm pressionada a tecla Shft. Voc pode tambm clicar em cada membro do barramento enquanto mantm pressionada a tecla Ctrl. As operaes do menu Bus so as seguintes: Create - converte as linhas selecionadas em um novo barramento; Destroy - converte o barramento selecionado em um conjunto de linhas discretas; Bus Direction - inverte a ordem das linhas do barramento; Bus Name - permite a voc definir um nome especial para o barramento selecionado; Display Binary - converte o formato de visualizao em binrio; Display octal - mostra o barramento em formato octal;
renes@ctlab.ufsm.br
75
Display decimal - mostra o barramento em formato decimal; Display hexadecimal - mostra o barramento em formato hexadecimal. NOTA: Todas as linhas desenhadas como barramentos no Editor de Esquemticos sero automaticamente mostrada em formato hexa. 3.6.7. Movendo Sinais De tempos em tempos, voc pode necessitar rearranjar os sinais na tela. Para rearranjar a ordem dos sinais, clique no sinal desejado com o boto esquerdo do mouse e quando um cone em forma de onda aparece, arraste-o para uma nova posio onde o sinal deve ser inserido. O simulador instantaneamente move o nome do sinal e a forma de onda associada. NOTA: Se voc arrasta um sinal para fora da janela, ele ser excludo da janela de formas de onda. 3.6.8. Vetores de Teste Um vetor de teste o estado de todos os sinais mostrados em um determinado instante. Ele uma tomada vertical de todas as formas de onda em um dado momento. Vetores de teste so usados como sinais de entrada que simulam o projeto e produzem resultados de simulao. Vetores de teste podem ser aplicados pelo simulador, das seguintes formas: Permanentemente associados*; Controlados por teclas*; Dirigido por um contador binrio*; Estimulador por frmula *; Editor de clocks Assncronos*; Forma de onda grfica; Editor avanado de vetores de teste; Editor de macros; Arquivos de vetores de teste externos. Somente os itens marcados com asterisco (*) sero cobertos por esta apostila. Painel Principal de Vetores de Teste Existem duas abordagens bsicas para estimular projetos de circuitos digitais para simulao: Usando sinais em forma de onda; cada forma de onda para um sinal especificada do tempo inicial at o fim da simulao;
renes@ctlab.ufsm.br
76
Usando vetores de teste; eles descrevem todos os sinais em instantes de tempo discretos quando ao menos um dos sinais tem seu estado lgico mudado. Sinais em forma de onda tem sido muito populares com projetistas de hardware que esto acostumados a definir os canais de um gerador de sinais que controla cada linha de entrada de sinal. Hoje, a maioria dos projetos so expressos em arquivos de vetores de teste. Desenvolver sinais em formas de onda , geralmente, mais fcil do que vetores de teste. A Figura 3-57 mostra o painel principal para vetores de teste que aparece quando voc clica o boto de Estmulo Stimulator. ou a opo Add Stimulators do menu
O simulador ACTIVE-CAD fornece cinco (5) modos para a gerao de vetores de teste: Teclado - qualquer tecla (A-Z) pode ser associada a qualquer linha de sinal e proporcionar uma troca de estado lgico do mesmo durante a simulao, ao pressionar a tecla. Bc - estas 16 lmpadas verdes representam sadas de um contador binrio de 16 bits que podem ser usadas como estmulos bsicos ou clocks. NBc - so as sadas inversas do contador Bc. Form(ula) - permite a voc definir qualquer formato de onda atravs de expresses. um meio simples e efetivo para desenvolver os sinais de projeto mais complexos. Clocks - isto uma derivao da opo de Frmula que armazena frmulas definidas em quatro possveis clocks assncronos.
Figura 3-57 - Tipos de Gerao de Vetores de Teste oferecidos pelo Simulador Voc pode definir um estmulo para sinais ou pinos das seguintes maneiras:
renes@ctlab.ufsm.br
77
Clique no sinal de estmulo e arraste-o com o boto do mouse pressionado sobre o sinal selecionado. Clique no sinal selecionado e quando ele tornar-se azul, clique no sinal de estmulo na Figura 3-57. Em adio aos cinco campos para gerao de sinais, existem vrios botes de controle que facilitam a rpida implementao e a desconexo dos sinais aplicados: Delete - exclui o estmulo associado a um sinal ou pino; EN - habilita um estmulo previamente desabilitado; DS - desabilita um estmulo associado sem exclu-lo; CC - desabilita a funo de sobreposio de sinal; OV - quando associado a um pino de sada, ele sobrepe a sada do chip; Mode: CC - habilita as sadas de chips a controlar seus ns; CS - fora uma forma de onda existente a agir como sinal de entrada. O acionamento de um determinado boto afetar a cor do sinal de estmulo: boto EN - torna o estmulo na cor natural; boto DS - mostra um estmulo normal em cinza; boto CC - troca um sinal de estmulo vermelho para cinza; boto OV - troca um sinal de estmulo de preto para vermelho; Contador Binrio O simulador ACTIVE-CAD tem um contador de 16 bits dirigido por software, que pode ser usado como fonte para gerao de vetores de teste. Seus bits, designados de B0-BF, so mostrados na parte superior da janela do simulador como um conjunto de 16 lmpadas. Voc pode mudar o clock deste contador atravs da opo Clock Settings no menu Options. Voc pode trocar o estado inicial de cada bit colocando o cursor sobre o bit desejado no mostrador do contador (Figura 3-57), e pressionando o boto do mouse. Sinais Controlados pelo Teclado Uma vez que o simulador ACTIVE-CAD um simulador lgico de tempo real, voc pode associar qualquer tecla, de A at Z, a um determinado ponto de prova e trocar seu estado enquanto a simulao estiver em progresso. Para associar uma tecla a um determinado sinal, selecione um dos sinais mostrados e invoque a janela da Figura 3-57. Em seguida, clique em uma das teclas do teclado mostrado na figura. O caracter selecionado ser mostrado prximo ao nome do sinal na coluna de Estmulos (#18 na Figura 3-54). NOTA: Desde que o ACTIVE-CAD no sabe qual estado lgico deve ser associada com determinado sinal, ele associa por padro o estado de alta impedncia. Para atribuir um estado High ou Low, voc deve pressionar a tecla associada at que o estado lgico desejado aparea.
renes@ctlab.ufsm.br
78
NOTA: As teclas associadas podem somente alternar entre os estados lgicos 1 e 0. Atribuindo Nveis Lgicos Permanentes As teclas podem somente fornecer estados lgicos Alto e Baixo. Se voc necessita alimentar qualquer outro estado lgico ou quiser associar um estado lgico permanentemente, siga o seguinte procedimento: Selecione o sinal a ser estimulado; Acione a janela de estados lgicos (Figura 3-58) atravs do cone . Em seguida, clique no estado lgico desejado na . O estado lgico selecionado ser atribudo permanentemente ao sinal.
Figura 3-58 - Janela de Estados Lgicos Edio Grfica de Formas de Onda Uma vez que o simulador ACTIVE-CAD um simulador de tempo real, vetores de teste podem ser criados diretamente enquanto a simulao est em progresso. Voc pode forar qualquer forma de onda em uma sada de dispositivo e emular a operao desejada. Para computar qualquer estado de sada possvel, o editor de vetores de teste permite a voc escolher entre 15 diferentes estados lgicos. Para criar uma forma de onda customizada que ser usada como um estmulo ou um vetor de teste de entrada, realize as seguintes operaes: 1. Clique na opo Edit no menu Waveform. Isto mostrar a janela para seleo de estados para o vetor de teste. 2. Mova o cursor de edio para a linha do sinal desejado na janela que mostra as formas de ondas dos sinais. Clique no tempo desejado (at onde voc deseja que o estado lgico continue). Um cursor vertical azul aparece na janela de formas de onda. Note que o sinal sendo editado est agora realado em verde. 3. Clique no estado desejado na janela de seleo de estados. Isto ir criar uma forma de onda com o estado desejado entre o tempo selecionado com o cursor azul e a transio de sinal mais prxima. Se no existir uma transio anterior de sinal, a forma de onda iniciar da posio 0ns.
renes@ctlab.ufsm.br
79
4. Seguindo este procedimento, voc pode criar qualquer nmero de mudanas no sinal, selecionando o local com o cursor azul e ento selecionando o estado lgico apropriado. 5. Para sair do modo de edio, clique no boto Cancel Edit Mode. NOTA: O marcador Cs (Custom Signal) automaticamente inserido para cada sinal editado. Este marcador diz para o simulador tratar aquela forma de onda como sinal de entrada. Se o marcador Cs atribudo a um sinal de sada, ele deve ser definido no modo override (boto OV vermelho na Figura 3-57) para sobrepor o sinal de sada gerado pelo dispositivo. Editor de Frmulas para Formas de Onda Acionado pela opo Formula | Edit no menu Waveform, o Editor de Frmulas (Figura 3-59) uma ferramenta para desenvolvimento rpido de vetores de teste. Usando os itens listados na Tabela 3-3, define-se a forma de onda atravs da entrada de uma frmula no editor mostrado na Figura 3-59. Exemplos: H40L10 Alto por 40 ns e ento Baixo por 10 ns. (H40L10)20 O mesmo que acima, mas repetido 20 vezes. H4usL1us Alto por 4 us (microsegundos) e ento Baixo por 1 us. ((H10L10)20x30)10 Alto por 10 ns e ento Baixo por 10 ns, repetido 20 times, depois disto Desconhecido (X) por 30 ns. Repetidos todo o segmento por 10 vezes. ([2]40[A0]55)10 02 hexa por 40ns, e ento A0 hexa por 55ns. Repita 10 vezes.
Figura 3-59 - Editor de Frmulas para Vetores de Teste NOTA: Formas de onda geradas pelo Editor de Frmulas no podem ser distinguidas de quaisquer outras formas de onda. Uma vez colocadas na tela, voc pode modificar estas formas de onda usando o editor de frmulas.
renes@ctlab.ufsm.br
80
Depois que voc editou a equao da forma de onda, clique no boto Add e feche a janela. Em seguida, coloque o cursor na rea de formas de onda, e pressione o boto esquerdo do mouse para mostrar o cursor vertical azul no local da tela onde voc quer inserir a frmula. A cor de fundo do sinal selecionado ir mudar para verde. Use a opo Formula | Insert do menu Waveform para inserir a frmula editada no local escolhido. Se voc selecionar a opo Formula | Replace, uma nova forma de onda ir substituir a forma de onda existente para o sinal. Tabela 3-3 - Smbolos Utilizados para Definio de Frmulas Smbolo H, L X Z 0..9 () ps, ns, us, ms [] Descrio nveis lgicos alto e baixo (1 e 0) desconhecido (alto ou baixo) alta impedncia nmeros usados para definir duraes e repeties parntesis para selecionar sub-expresses definio da unidade de tempo para argumentos de durao. A unidade padro o nanosegundo. definio de um valor hexa para um barramento.
Estimuladores Baseados em Frmulas Voc pode associar uma frmula a um sinal usando a janela da Figura 3-57. As luzes quadradas no campo Form: representam 16 estimuladores baseados em frmulas que podem ser definidos pelo usurio. Para definir um estimulador por frmulas, clique no boto Formula na janela da Figura 3-57. A caixa de dilogo da Figura 3-60 aparece. De um clique duplo em um dos estimuladores por frmulas na lista da esquerda. O nome da frmula ser mostrado no campo Selected stimulator no lado direito. Digite a frmula do vetor de testes usando a Tabela 3-3 e pressione o boto Assign formula. A nova frmula ento mostrada no campo Defined Assignments da Figura 3-60. A frmula atribuda ser sempre calculada da origem da simulao (0ns) e ser mostrada na tela como uma forma de onda quando voc simular o projeto. Voc no necessita redefinir um vetor de teste para resimulao.
renes@ctlab.ufsm.br
81
Figura 3-60 - Estimuladores por Frmulas Atribuindo Estmulos por Frmulas Para atribuir um estmulo por frmula a um sinal, clique em um dos botes quadrados da Figura 3-57, arraste-o sobre o sinal desejado e ento libere o boto. O marcador Fx deve ser mostrado prximo ao sinal na coluna do estimulador. Outro meio de atribuir o estimulador por frmula primeiro clicar no sinal (ou sinais) para que ele(s) seja(m) realado(s), e ento clicar em um dos botes de frmulas. Clocks Assncronos O simulador permite a voc ter at quatro (4) clocks assncronos independentes. Estes clocks podem ter uma resoluo de 10 ps cada e so completamente independentes um do outro. Mais ainda, estes clocks podem ser formas de onda complexas. Uma forma de onda de clock um vetor de teste que automaticamente repetido com o progresso da simulao. Para criar um vetor de teste como um clock, selecione a opo Clocks no campo Mode na Figura 3-60 (veja a seo Estimuladores Baseados em Frmulas para saber como abrir esta janela). Ento selecione um dos clocks do campo Select stimulator. Em seguida, digite a frmula do clock de acordo com a Tabela 3-3, e pressione o boto Assign formula. Para atribuir um clock assncrono, a uma linha de sinal, clique no nome do sinal e abra a janela de estmulos (Figura 3-57). Ento clique em um dos botes de clock (C1..C4) mostrados. Como confirmao, o simulador mostra o smbolo do clock selecionado prximo ao nome do sinal. Os botes de clock (C1...C4) so disponveis quando eles tem alguma frmula atribuda a eles. Caso contrrio, eles permanecem cinzas ou inativos.
renes@ctlab.ufsm.br
82
Vetores de Teste em Formato ASCII Voc pode carregar vetores de teste ASCII enquanto voc simula um projeto. Estes vetores de teste podem ser gerados durante a simulao, usando o editor de vetores de teste do simulador. Para carregar um arquivo com vetores de teste ASCII, selecione a opo Load ASCII Test Vectors no menu File menu. O simulador ACTIVE-CAD mostrar uma lista de arquivos disponveis e trs opes: New File; sobrepe os vetores de teste atualmente sendo usados. Additional; carrega formas de onda a partir do tempo 0. Append; carrega os sinais adicionais a direita do cursor azul. Clique na opo e no vetor de teste desejados. Ao clicar no boto Load o vetor de teste selecionado ser carregado. Sobreposio de Estmulos Formas de onda externas aplicadas a um projeto esto sujeitas as seguintes regras: Quando aplicadas a um pino de entrada de dispositivo, a forma de onda sempre o controla, incondicionalmente. Isto no afeta qualquer outro pino de dispositivo no mesmo n. Quando aplicada a um pino de sada de um dispositivo em modo non-override, ela controla todo o n somente se o pino de sada produzir um sinal fraco. Se a sada do dispositivo produz um sinal forte, a forma de onda externa no produzir nenhum efeito no n. Quando a forma de onda externa definida no modo override, ela sobrepe qualquer pino de sada, independente de sua fora. O processo de sobreposio propagado at o nvel mais baixo de hierarquia. Para definir uma forma de onda externa no modo de sobreposio, selecione o sinal e clique no boto OV na Figura 3-57. Para desabilitar ou excluir o sinal sobreposto, selecione o sinal e clique no boto DS (disable) ou Delete. Cada n definido por padro como Chip Controlled (Controlado por Chip). Isto significa que se qualquer das sadas no n estiver ativa (tiver um outro estado que no alta impedncia), ento o simulador sobreposto por aquela sada, a menos que o estimulador esteja no modo Override. Para voltar ao modo Chip Controlled, clique no sinal desejado e ento no boto CC na Figura 3-57. 3.6.9. Rodando uma Simulao Passos Longos e Curtos O simulador lgico ACTIVE-CAD permite a voc simular projetos em passos longos e curtos. Para simular um passo curto, clique no boto Short Step localizado
renes@ctlab.ufsm.br
83
na caixa de ferramentas de simulao (#7 na Figura 3-53). Similarmente, para simular um passo longo, clique no boto Long Step (#8 na Figura 3-53). O tempo de simulao dos passos curto e longo especificado na janela Step que pode ser aberta com a opo Simulation Step no menu Utilities. Para mudar estas definies, clique nas setas dos campos Short Step e Long Step e selecione o valor de passo desejado da lista. Voc pode usar nmeros decimais, o ponto decimal e unidades de tempo como ms. A unidade de tempo padro ns. Simulaes Longas A opo Simulation Stop no menu Options permite a voc rodar uma simulao longa por uma quantidade pr-determinada de tempo quando o boto Start ativado. A Figura 3-61 mostra uma janela para definio do tempo de simulao e a habilitao do boto Stop (#16 na Figura 3-53). Quando o boto Sim. Till End selecionado, a simulao ir rodar at o fim do tempo especificado. Sempre selecione o boto Stop como ativo.
Figura 3-61 - Definio de Tempo para Simulao Longa Inicializao Uma simulao projetada para verificar precisamente o comportamento de circuitos lgicos, de forma que voc possa estar seguro de que eles iro operar corretamente depois que forem produzidos. Existem, entretanto, algumas limitaes na emulao exata da operao de um hardware. Por exemplo, a maioria dos dispositivos seqenciais tem estados lgicos indeterminados nas sadas quando eles so ligados (um flip-flop CMOS tem estado lgico alto ou baixo quando ligado). Os simuladores podem emular este comportamento selecionando-se randomicamente um estado alto ou baixo no incio da simulao. Esta abordagem, entretanto, muito inconveniente, porque cada simulao pode resultar em dados diferentes, e voc nunca estar seguro sobre todas as combinaes das condies iniciais do dispositivo. Por esta razo, um novo estado lgico foi introduzido no simulador. Ele chamado de Estado Desconhecido e significa que um sinal de sada Alto ou Baixo est presente. Entretanto, o simulador no sabe qual estado lgico est atualmente ativo. Usando este estado desconhecido, o simulador ir determinar se seu projeto
84
sensitivo a estados iniciais randmicos ou se ir se auto-resetar depois de alguns ciclos de clock para um estado inicial. Portanto, se seu projeto gera sadas com estados desconhecidos, voc deve verificar qual a fonte deste estados, que podem ser: sinais desconhecidos na entrada de modelos seqenciais; conflitos de barramentos; dispositivos seqenciais no inicializados; loops de retorno que incluem componentes seqenciais.
Se seu projeto tem alguns circuitos seqenciais como flip-flops, registradores, contadores, etc., mas no tem um conjunto de linhas de SET ou RESET, voc pode usar as opes Power On Settings (menu Options) ou Selective Preset (menu Utilities): A opo Power On Settings permite a voc especificar o estado inicial de todos os dispositivos seqenciais no projeto. A opo Selective Preset permite a voc forar as entradas e sadas de dispositivos para um estado lgico especfico. Ligando o Sistema Voc pode resetar todo o projeto ativando o boto Power On, que est localizado na caixa de ferramentas de simulao (#17 Figura 3-53). A seqncia de ligao a seguinte: 1. Todos os modelos de dispositivos e componentes so internamente resetados a seus estados iniciais. Tipicamente todos os circuitos seqenciais so resetados para o estado lgico X (desconhecido). 2. As sadas so definidas para o estado lgico especificado. 3. Alguns modelos tem um comando de Reset Global incluso em seu cdigo fonte. Estes modelos so resetados para seu estado global. 4. Alguns modelos tem resets controlados por hardware. Estes comandos de reset sero executados por ltimo, e o modelo ir permanecer naquela condio quando o processo de ligao estiver completo. O processo de Power On automaticamente executado no incio de uma simulao e toda vez que voc clicar o boto POWER ( ). Ao clicar no boto Power On, o cursor de simulao movido ao incio do mostrador de formas de onda (0ns), mas no exclui as formas de onda j sendo mostradas. Para excluir estas formas de onda, voc necessita selecionar a opo Delete | All Waveforms no menu Signal. O campo Models mostrado na Figura 3-62 que pode ser aberta atravs do menu Options | Power On Settings, tem algumas caixas de verificao para controlar as sadas: Low_State define todas as sadas de modelo no estado lgico baixo.
85
High_State define todas as sadas dos modelos para o estado lgico alto. Unknown define todas as sadas dos modelos para o estado X (Desconhecido). Random define todas as sadas dos modelos para um estado lgico randmico. O campo Output Signals na Figura 3-62 controla a sobreposio de resultados de simulaes antigas e tem as seguintes opes: Delete exclui as formas de onda depois do primeiro passo de simulao. Overwrite sobrepe os resultados antigos depois de ligar-se o sistema Compare mantm a simulao anterior para referncia; As formas de onda mudam de cor nas reas em que diferem da simulao anterior.
Figura 3-62 - Definies Padro na Ligao do Sistema
3.6.10. Analisando os Resultados da Simulao A Tabela 3-4 lista todos os estados lgicos disponveis, suas descries e os smbolos mostrados em um diagrama de forma de onda. Smbolos e Cores O simulador possui um cdigo de cores para os sinais como segue: sinais de entrada so mostrados em preto; todas as sadas ativas esto em azul; sinais em nveis lgicos conflitantes, tais como Alto conectado em Baixo, esto em vermelho. sinais sobrepondo outros durante edio esto mostrados em verde. 3.6.11. Salvando e Carregando Resultados da Simulao Arquivos de Simulao Arquivos de simulao representam trabalho em progresso. Eles contm o estado do projeto que existia no simulador ACTIVE-CAD depois do ltimo passo de simulao. Esse estado de simulao armazenado em um conjunto de tabelas que
86
contm informao sobre as conexes dos dispositivos, diagramas de formas de onda, estados de dispositivos de lgica seqencial, posio de chaves e jumpers, definies de simulao, etc. Arquivos de simulao representam uma implementao concreta de um esquemtico. Se este esquemtico sofrer alguma mudana, um novo arquivo deve ser gerado. Dados de simulao so criados ao mesmo tempo (on-the-fly) que a netlist do esquemtico carregada. Estes dados so continuamente atualizados assim que novas informaes so carregadas no simulador. Voc pode salvar estas informaes a qualquer hora atravs da opo Save Simulation do menu File. Voc pode carregar e salvar os arquivos de projeto selecionando as opes Load Simulation e Save Simulation localizadas no menu File. O ACTIVE-CAD sempre procurar por arquivos com a extenso *.DES, armazenados no diretrio especificado na configurao. Arquivos de Vetores de Teste Arquivos de vetores de teste so armazenados em formato binrio. Eles incluem todos os nomes de sinal listados na janela de forma de onda e seus vetores de teste associados. O simulador tambm salva a localizao do cursor de simulao, a escala sendo utilizada, a posio da forma de onda na tela, etc. A informao contida em um vetor de teste completa e suficiente para restaurar e mostrar formas de onda que j foram geradas em uma sesso anterior de simulao. Se nenhum projeto ou netlist foi carregado, ento o arquivo de vetor de teste pode unicamente ser utilizado para ver os resultados gerados em uma simulao anterior. Se um projeto ou netlist j foi carregado antes da carga de um arquivo com vetores de teste, ento os vetores de teste so automaticamente associados com os sinais do projeto, e podem ser usados no somente para ver simulaes antigas, mas como tambm para gerar novas simulaes. A carga e a gravao de vetores de teste feita com as opes Load Test Vectors e Save Test Vectors no menu File. Arquivos de Vetores de Teste em Formato ASCII Para permitir um intercmbio de informaes mais fcil com outras ferramentas, o simulador ACTIVE-CAD gera a aceita arquivos no formato ASCII. O formato ASCII do simulador ACTIVE-CAD similar a outros formatos ASCII que so populares comercialmente. Para carregar e salvar arquivos com vetores de teste no formato ASCII, use as opes Load ASCII Test Vectors e Save ASCII Test Vectors no menu File.
renes@ctlab.ufsm.br
87
Tabela 3-4 - Estados Lgicos Possveis no Simulador Nome do Estado Baixo Alto Alta Impedncia Desconhecido Resistivo Baixo Resistivo Alto Resistivo Desconhecido Conflito de Sada Alta Tenso Tenso de Referncia Atividade Desconhecida Baixa Atividade Desconhecida Alta SV Alto SV Baixo SV X Smbolo Descrio Estado lgico baixo forte, tal como a sada de uma porta TTL. Estado lgico alto forte, tal como a sada de uma porta TTL. Sada Tri-State ou entrada no desconectada. Estado Alto ou Baixo fortes indefinidos, tal como o estado inicial de um flip-flop TTL. Estado lgico baixo fraco, tal como uma sada com emissor aberto em estado baixo. Estado lgico alto fraco, tal como uma sada com coletor aberto em estado alto. Estado Resistivo Alto ou Resistivo Baixo indefinido. Indica que existe um conflito no n (Alto e Baixo ao mesmo tempo). Indica que existe uma tenso alta no pino, tal como +12V, -5V,etc. A tenso de referncia usada na tecnologia ECL. Baixa ou Resistiva Baixa ou Alta Impedncia. Este estado gerado por dispositivos tri-state quando o pino de controle tri-state indefinido. Alto, Resistivo Alto ou Alta Impedncia. Tenso de fora Alta (VCC). Tenso de fora Baixa (GND). Tenso de fora desconhecida.
renes@ctlab.ufsm.br
88
4.
Referncias
1. ALDEC - Automated Logic Design Company, Inc. ACTIVE-CAD Logic Simulator Users Guide. Seventh Edition, Revision 2, January 1996. 2. ALDEC - Automated Logic Design Company, Inc. ACTIVE-CAD Project Manager Users Guide. 3. ALDEC - Automated Logic Design Company, Inc. ACTIVE-CAD Schematic Editor Users Guide. Seventh Edition, Revision 2, January, 1996. 4. Carro, L. Sntese de FPGAs. Anais da V Escola Regional de Informtica. pp 162180, maio 1997. 5. Kleitz, W. Digital Eletronics - A Pratical Aproach. Prentice Hall, Fourth Edition, pp 587-594, 1993. 6. Wakerly, J. F. Digital Design - Principles and Pratices. Prentice Hall, Second Edition, pp 659-660, 1994.
renes@ctlab.ufsm.br

Ative Cad

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Ative Cad

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDADE FEDERAL DE SANTA MARIA CENTRO DE TECNOLOGIA NCLEO DE PESQUISAS E DESENVOLVIMENTO EM ENGENHARIA ELTRICA

Prof.Tit. Jos Renes Pinheiro, Dr.Eng.

Santa Maria, Agosto de 1997.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Projeto de um Circuito Digital

Prof. Jos Renes Pinheiro, Dr.Eng.

Tabela Verdade Diagrama de Estados

Figura 2-1 - Metodologia de Projeto Convencional para Circuitos Digitais

Prof. Jos Renes Pinheiro, Dr.Eng.

Tabela Verdade Diagrama de Estados

Simulao Real e Prototipao

Prof. Jos Renes Pinheiro, Dr.Eng.

Exemplo de um Programa em HDL Descrevendo um Decodificador de Sete Segmentos

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

O Software: Active CAD

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-2 - cones de Acesso s Operaes com Projetos

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-4 - Janela para Abrir Projeto j Existente

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-7 - Janela para Cpia de Projetos

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-10 - Janela para Adicionar novo Arquivo

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-12 - O Menu 'Document'

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-17 - O Menu 'Applications'

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-19 - Selecionando a Forma como as Mensagens sero Mostradas

Possue itens para o acesso ajuda do programa. 3.2. Gerenciamento de Projetos

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-20 - Janela para Adio de novos Recursos ao Projeto

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-21 - Janela Principal do Editor de Esquemticos

Figura 3-22 - cones de Gerenciamento de Diagramas Esquemticos

Figura 3-23 - cones para Operaes de Cortar e Colar

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-25 - cones de Operaes de Edio

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-26 - cones para Verificao do Desenho

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-27 - cones par a o Desenho de Esquemticos

Prof. Jos Renes Pinheiro, Dr.Eng.

Prof. Jos Renes Pinheiro, Dr.Eng.

Figura 3-29 - Janela das Definies das Pginas

Prof. Jos Renes Pinheiro, Dr.Eng.

) permite a visualizao de uma rea

Prof. Jos Renes Pinheiro, Dr.Eng.