Você está na página 1de 15

VHDL

Apostila Bsica de VHDL


Prof. Dr. Renato Giacomini

Objetivo
Esta apostila tem como objetivo introduzir conceitos bsicos de VHDL, para alunos de Engenharia Eletrnica ou de Computao, envolvidos em atividades de projeto de hardware digital de alguma complexidade, que exija boa documentao e que busque independncia de tecnologia de implementao. Para um aprendizado mais aprofundado do assunto, indicam-se as referncias [1], [2] e [3], alm das normas IEEE-STD-1076/1987 e IEEE-STD-1164/1993, que estabelecem os padres internacionais para a linguagem. Outras referncias citadas ao longo do texto permitem um aprofundamento em temas e estruturas especficas.

Definies e Abreviaturas
ASIC (Application Specific Integrated Circuits) Circuito integrado de aplicao especfica. CPLD (Complex Programmable Logic Devices) Dispositivo lgico programvel complexo. FPGA (Field Programmable Gate Array) Arranjo de portas programvel em campo. VHDL (VHSIC Hardware Description Language). A sigla derivada de outra abreviatura - VHSIC (Very High Speed Integrated Circuits), j que seu objetivo inicial era voltado ao projeto de circuitos integrados de altssima velocidade. VHSIC (Very High Speed Integrated Circuits) Circuito integrado de altssima velocidade.

Histrico
Nas dcadas de 70 e 80 foi posto em prtica um programa do Departamento de Defesa (DoD) americano, para desenvolvimento de circuitos integrados de alta velocidade, denominado VHSIC e originado da preocupao de domnio das tecnologias envolvidas. Desde o princpio, anteviu-se o problema de representao dos projetos segundo uma linguagem que fosse comum s vrias empresas

1/ 15

VHDL envolvidas e que permitisse uma documentao fechada e clara para projetos de complexidade crescente. Nesta mesma poca, j havia no mercado de computao a chamada crise do software, caracterizada pela dificuldade de gesto, documentao e sistematizao do ciclo de vida do software (que envolve, em termos gerais, todas as atividades de relativas sua criao e uso)1. O problema surgiu inicialmente no software porque era no software que se desenvolviam as aplicaes, que tornavam o produto particular para um uso especfico. Isso fazia com que um grande volume de projetos fossem conduzidos, quase sempre com muita complexidade e pouco mtodo. No hardware a questo era mais bem controlada, pois os projetos eram, em geral, mais genricos, especialmente para o hardware digital. Os projetos de microprocessadores, que eram os mais complexos, visavam na maior parte dos casos o uso geral. Um mesmo microprocessador seria utilizado em vrias aplicaes, seria reproduzido e testado aos milhes. Isso significava que o investimento em um nico projeto poderia ser muito maior, inclusive em termos de especificao e testes. A evoluo da metodologia de projeto de software foi ento natural, em funo dos argumentos sustentados pela crise. Hoje ainda grande o desenvolvimento de novos mtodos e a busca por uma linguagem descritiva universal, como o UML, para especificao e projeto de software orientado a objetos. A questo preocupante quanto ao hardware, para o programa VHSIC americano, era que alguns fatos indicavam para uma evoluo do mercado que faria surgirem problemas semelhantes aos apresentados pela crise de software. Entre estes fatos: a) A fabricao de circuitos integrados deixava de ser exclusiva de alguns poucos fabricantes. Surgiam empresas especializadas na fabricao de projetos de terceiros, o que permitiria, em conjunto com o desenvolvimento de tecnologias de fabricao menos custosas, a criao de CIs de uso especfico para certas aplicaes. b) As novas tecnologias de fabricao (abaixo de 2m, na poca) permitiam um aumento de densidade dos CIs, com conseqente aumento de complexidade. c) Surgiam componentes de lgica programvel (PLDs e PALs), inicialmente de pequena densidade, mas que poderiam evoluir para densidades muito maiores rapidamente. Tais componentes poderiam criar, como de fato ocorreu posteriormente, um grande mercado de projetos de pequena escala e aplicaes especficas, muito parecido com o mercado de projetos de software.
1 Os captulos iniciais de Pressman tratam com clareza das causas e decorrncias da crise de software.

2/ 15

VHDL A criao de uma linguagem de descrio de hardware patrocinada pelo programa e, em paralelo algumas outras linguagens criadas pela indstria, foi ento uma decorrncia natural. Em 1987, o VHDL foi normalizado pelo IEEE, tornando-se um padro mundial, ao lado do Verilog, uma alternativa tambm expressiva no mercado de projetos de hardware. Hoje, praticamente todas as ferramentas de desenvolvimento de hardware computadorizadas aceitam essas linguagens como entrada, de forma que um projeto baseado em VHDL ou Verilog pode ser implementado com qualquer tecnologia.

Vantagens do Uso
A alternativa para uso de uma linguagem formal de descrio de hardware como o VHDL a descrio por diagramas esquemticos. O VHDL apresenta as seguintes vantagens: a) Em sistemas seqenciais, o detalhamento da lgica de controle realizado pelas ferramentas de automao do projeto, o que evita a trabalhosa e limitada aplicao das tcnicas manuais tradicionais; b) O objetivo do projeto fica mais claro que na representao por esquemticos, nos quais a implementao se sobrepe inteno do projeto; c) O volume de documentao diminui, j que um cdigo bem comentado em VHDL substitui com vantagens o esquemtico e a descrio funcional do sistema; d) O projeto ganha portabilidade, j que pode ser compilado em qualquer ferramenta e para qualquer tecnologia. comum, na indstria, o uso de FPGAs e CPLDs para produes iniciais ou de menores escalas em projetos que posteriormente possam ser implementados em ASICs. Todas as implementaes podem usar o mesmo cdigo VHDL.

Ciclo de Projeto
O projeto de um sistema digital auxiliado por ferramentas computadorizadas segue normalmente as etapas descritas a seguir. 1- Especificao Esta etapa visa determinar os requisitos e funcionalidade de projeto, incluindo timing dos sinais e definido completamente as interfaces. uma etapa comum e necessria a qualquer projeto, 3/ 15

VHDL independentemente do uso do VHDL. 2- Codificao Nesta etapa, o objetivo descrever, de forma estruturada e bem documentada, em VHDL, todo o projeto, segundo seus padres de sintaxe. Assim, formaliza-se a especificao da etapa anterior, numa implementao de alto nvel, em que so descritos apenas os aspectos relevantes soluo do problema. 3- Simulao de Cdigo Fonte Nesta etapa, procura-se simular o cdigo em uma ferramenta confivel, a fim de verificar, preliminarmente, o cumprimento da especificao. Esta simulao no considera ainda detalhes tecnolgicos de implementao. 4- Sntese Otimizao e Fitting Sntese - o processo de traduo ou compilao de um cdigo VHDL para uma descrio abstrata, em linguagem mais prxima da implementao. Naturalmente, a sntese ainda um processo independente da tecnologia. Basicamente, o resultado obtido o que se chama de RTL (registertransfer level), em que se definem registros, suas entradas e sadas e a lgica combinacional entre elas. Otimizao - o processo de seleo da melhor soluo de implementao para uma dada tecnologia. Logicamente, as ferramentas EDA (Engineering Design Automation) so preparadas para aceitar diretivas de otimizao, dependendo do resultado que se quer (minimizao de rea, consumo, tempo de resposta, etc). Fitting - o processo em que a lgica sintezada e otimizada mapeada nos recursos oferecidos pela tecnologia. 5- Simulao do modelo ps-layout A simulao realizada com o resultado do fitting permite resultados mais apurados de comportamento e timing, porque considera as caractersticas da implementao definitiva na tecnologia, como, por exemplo, os tempos de propagao dos sinais.

4/ 15

VHDL 6- Gerao a fase de configurao das lgicas programveis ou de fabricao de ASICs.

Entidades e Arquiteturas
O cdigo abaixo representa um comparador binrio para palavras de quatro bits: -- comparador de 4 bits entity comp4 is port (a, b: in bit-vector (3 downto ); equals: out bit); end comp4; architecture arq1 of comp4 is begin equals <= 1 when (a=b) else O; end arq1;

Uma entidade (entity) uma abstrao que descreve um sistema, uma placa, um chip, uma funo ou, at mesmo, uma porta lgica. Na declarao de uma entidade, descreve-se o conjunto de entradas e sadas. No exemplo dado, a entidade comp4 possui duas entradas, a e b, e uma sada, equals, que definem o port da entidade. Os ports correspondem a pinos e so tratados como objetos de dados. Pode-se atribuir valores ou obtlos de ports. Cada entrada ou sada possui um modo (mode) de operao. Os modos possveis so: in entrada; out sada: os pinos definidos como sada no podem ser utilizados como entradas, nem seus valores utilizados na lgica interna; buffer - sada com possibilidade de realimentao; inout - substitui qualquer um dos outros, mas seu uso deve ser limitado aos casos em que o pino deva ser utilizado como entrada e sada, para clareza na descrio. A arquitetura (architecture) descreve as funes realizadas pela entidade. No caso do exemplo 5/ 15

VHDL atribudo o valor 1 sada equals, sempre que as entradas forem iguais e 0, caso contrrio. Corpo de Arquitetura A arquitetura de uma entidade pode ser descrita de trs formas distintas, mas que, em geral, conduzem a uma mesma implementao. a) Descrio comportamental Esta a forma mais flexvel e poderosa de descrio. So definidos processos concorrentes (process). A cada processo associada uma lista de sensibilidade, que indica quais so as variveis cuja alterao deve levar reavaliao da sada. No simulador funcional, quando uma varivel da lista modificada, o processo simulado novamente. O cdigo abaixo ilustra a aplicao deste tipo de descrio ao comparador do exemplo. -- comparador de 4 bits entity comp4 is port (a, b: in bit_vector (3 downto ); equals: out bit); end comp4; architecture comport of comp4 is begin comp: process (a,b) -- lista de sensibilidade begin if a = b then equals < = 1 ; else equals < = O ; end if; end process comp; end comport; Uma arquitetura pode ter mais de um processo e eles sero executados concorrentemente entre si.

b) Descrio por fluxo de dados Neste tipo de descrio, os valores de sada so atribudos diretamente, atravs de expresses lgicas. Todas as expresses so concorrentes no tempo.

6/ 15

VHDL -- comparador de 4 bits entity comp4 is port (a, b: in bit_vector (3 downto ); equals: out bit); end comp4; architecture fluxo of comp4 is begin equals < = 1 when (a=b) else O; end fluxo;

c) Descrio estrutural A descrio estrutural apresenta netlists e instanciao de componentes bsicos, ou seja, como se fosse uma lista de ligaes entre componentes bsicos pr-definidos. -- comparador de 4 bits entity comp4 is port (a, b: in bit_vector (3 downto ); equals: out bit); end comp4; use work.gateskg.all; architecture estrut of comp4 is signal x bit_vector (0 to 3); begin U: xnor2 port map (a(), b(), x()); U1: xnor2 port map (a(1), b(1), x(1)); U2: xnor2 port map (a(2), b(2), x(2)); U3: xnor2 port map (a(3), b(3), x(3)); U4: and4 port map (x(), x(1), x(2), x(3), equals); end estrut; Identificadores Os identificadores so usados como referncia a todos os objetos declarados no cdigo. As regras para formao de nomes so: - O primeiro caracter deve ser uma letra - O ltimo no pode ser underscore 7/ 15

VHDL - No so permitidos 2 underscores em seqncia - Maiscula / Minscula so equivalentes Objetos de dados Constantes - Assumem apenas um valor em todo o cdigo Ex: constant largura: integer: = 8 ; Podem ser declaradas no nveis de package entity architecture process e valem apenas no contexto em que so declaradas Sinais - Representam ligaes (fios) que interligam componentes. Ports so exemplos de sinais. Ex. signal valor-de-contagem: bit-vector (3 downto ): Podem ser declarados na entidade ou na arquitetura. Variveis - So utilizadas em processos e subprogramas e devem ser declaradas neles. So atualizadas imediatamente e no correspondem implementao fsica, como no caso dos sinais. Ex: variable resultado: std-logic := 0 Tipos de Dados VHDL strongly typed: objetos de dados de tipos diferentes no podem ser atribudos um ao outro, sem converso explcita. Tipos escalares

8/ 15

VHDL a) Enumeration Types Lista de valores que o objeto pode assumir. Ex: type estado is (espera, erro, clculo, transmitido); Pode-se ento declarar um sinal do tipo: signal estado_atual: estado; Os dados desse tipo so ordenados, ou seja erro > = espera J definidos pela norma: type boolean is (FALSE, TRUE); type bit is (O, 1); type std_ulogic is ( U, -- no inicializada X, -- desconhecida forte 0, -- 0 forte 1, -- 1 forte Z, -- alta impedncia W, -- desconhecida fraca L, -- O fraco H, -- 1 fraco - -- tanto faz ); subtype std_logic is resolved std_ulogic resolved Existe uma funo de resoluo para os casos em que existe + de 1 driver para o sinal. NOTA: para usar std_logic e std_ulogic devem-se acrescentar as seguintes linhas antes da entidade: library ieee; use ieee.std_logic_1164.all; b) Integer Types Inteiros na faixa de valores possveis: - (231 - 1) a (231 - 1) Exemplo:

9/ 15

VHDL variable attura: integer range 0 to 255; c) Flooting Types de -1.0E 38 a 1.0 E38 pouco utilizados, por envolverem grande quantidade de recursos. d) Physical Types Exemplo type time in range - 2147483647to2147483647 units fs; ps = 1000 fs; ns = 1000 ps; s = 1000 ns; ms = 1000 us; sec = 1000 ms; min = 60 sec; hr = 60 min; end units; Este tipo relaciona-se diretamente a grandezas fsicas Tipos compostos Array Exemplo: type ward is array (15 downto ) of bit; signal b: ward; Record Exemplo:

10/ 15

VHDL type iocell is record buffer_inp: bitvector (7 downto ); enable: bit; bufer_out: bit-vector (7 downto ); end record;

Exerccios
1 - Projetar e simular: a) Biestvel tipo JK com clock a borda de subida, com descrio comportamental. b) Idem, com Preset e Clear assncronos c) Um full-adder de 1 bit comportamental 2 Realizar o projeto de um contador sncrono, com uma seqncia pr-definida em VHDL e simular. 3 - Comentar os Exemplos: --1 - VIGIA LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY Vigia IS PORT( clk : INSTD_LOGIC; SensorA, SensorB : INSTD_LOGIC; Multa_Vel, Multa_Comp : OUT STD_LOGIC); END Vigia; ARCHITECTURE Intuitiva OF Vigia IS TYPE STATE_TYPE IS (Espera, Verificando_Velocidade, Verificando_Tamanho, Multa_Velocidade, Multa_Tamanho, Erro); SIGNAL Estado: STATE_TYPE; SIGNAL Cronometro: INTEGER RANGE 0 to 31; BEGIN PROCESS (clk) BEGIN 11/ 15

VHDL IF clk'EVENT AND clk = '1' THEN Multa_Vel <= '0'; Multa_Comp <= '0'; CASE Estado IS WHEN Espera => IF SensorA = '1' THEN IF SensorB = '0' THEN Estado <= Verificando_Velocidade; ELSE Estado <= Erro; END IF; END IF; WHEN Verificando_Velocidade => IF SensorA = '1' THEN IF SensorB = '0' THEN Cronometro <= Cronometro + 1; ELSE IF Cronometro < 8 OR Cronometro > 24 THEN Estado <= Multa_Velocidade; ELSE Estado <= Verificando_Tamanho; END IF; END IF; ELSE IF SensorB = '0' THEN Estado <= Espera; Cronometro <= 0; ELSE Estado <= Erro; END IF; END IF; WHEN Verificando_Tamanho => IF SensorA = '1' THEN IF SensorB = '1' THEN Cronometro <= Cronometro -1; IF Cronometro = 0 THEN Estado <= Multa_Tamanho; END IF; ELSE Estado <= Erro; END IF; ELSE Estado <= Espera; 12/ 15

VHDL Cronometro <= 0; END IF; WHEN Multa_Velocidade => Multa_Vel <= '1'; WHEN Multa_Tamanho => Multa_Comp <= '1'; WHEN Erro => Multa_Vel <= '1'; Multa_Comp <= '1'; END CASE; END IF; END PROCESS; END Intuitiva;

--2 RECEPTOR -- Receptor serial entity Receptor is port( data_in, clock, limpa: in bit; pronto, ocupado: out bit; data_out: buffer bit_vector(7 downto 0)); end Receptor architecture Receptor of Receptor is TYPE STATE_TYPE IS ( Espera, Start_bit, Recebendo, Pronto); SIGNAL Estado: STATE_TYPE; SIGNAL Cronometro: INTEGER RANGE 0 to 7; SIGNAL Conta_bits: INTEGER RANGE 0 to 7; process begin if clock'event and clock = '1' then CASE Estado IS WHEN Espera => IF Data_in = '0'then Cronometro <= 0; Ocupado <= '1'; Estado <= Start_bit; ELSE Ocupado <= '0'; END IF; WHEN Start_bit => 13/ 15

VHDL IF Cronometro < 4 then Cronometro = Cronometro+1; ELSE Cronmetro = 0; Conta_bits =0; Estado <= Recebendo; END IF; WHEN Recebendo => IF Conta_bits < 6 then IF Cronometro < 3 then Cronometro = Cronometro+1; ELSE Cronmetro = 0; Conta_bits = Conta_bits+1; Data_out(0)<= Data_out(1); Data_out(1)<= Data_out(2); Data_out(2)<= Data_out(3); Data_out(3)<= Data_out(4); Data_out(4)<= Data_out(5); Data_out(5)<= Data_out(6); Data_out(6)<= Data_out(7); Data_out(7)<= Data_in; END IF; ELSE Estado <= Pronto; Pronto <= '1'; END IF; WHEN Pronto => IF Limpa = 0 Then Ocupado <= '0'; Pronto <= '0'; Estado <= Espera; END IF; END CASE; END IF; end process; end Receptor;

14/ 15

VHDL

Referncias
[1] Mazor, S. Langstraat, P. A Guide to VHDL. Kluwer Academic Publishers, Boston, 1993. [2] Scarpino, F. VHDL and AHDL Digital System Implementation. Prentice Hall, New Jersey, 1998. [3] Skahill, K. VHDL for Programmable Logic. Addison Wesley, Reading, Massachusetts, 1996.

15/ 15