Aula 10: Circuitos Sequenciais

ACH2034 Organiza c ao de Computadores Digitais

M. A. Monteiro. Introdu c ao ` a organiza c ao de computadores. LTC, 4a. edi c ao, 2001. Cap tulo 3

Valdinei Freire da Silva

Escola de Artes, Ci encias e Humanidades - USP

2013

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

1 / 12

Aritm etica

1. Bases Te oricas
1.1 1.2 1.3 1.4 2.1 2.2 2.3 2.4 2.5 2.6 Representa c ao de dados Opera c oes aritm eticas L ogica e circuito de dados Unidade L ogica Aritm etica (ULA) Vis ao geral de um sistema de computa c ao Mem oria Barramentos Entrada e Sa da Suporte ao Sistema Operacional Unidade Central de Processamento (CPU)

2. Organiza c ao de Computadores

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

2 / 12

Blocos L ogicos

Blocos l ogicos b asicos: Portas l ogicas, opera c oes bitwise NOT/AND/OR/etc. (operam em barramentos) Meio somador, somador completo, somador de n bits Multiplexador (MUX) 2 1, 4 1, . . . , 2n 1, multiplexador de n bits Unidade L ogico-Aritm etica (ULA) para n bits

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

3 / 12

Circuitos Combinacionais

Em todos os circuitos digitais vistos at e agora, a sa da depende exclusivamente de uma combina c ao do estado atual da entrada. S ao classicados como circuitos digitais combinacionais. Todo circuito combinacional possui caracter stica de aus encia de mem oria: o estado atual independe dos estados anteriores. Computadores digitais precisam guardar dados, ou seja, precisam ter mem oria. Al em de circuitos digitais combinacionais, precisamos de circuitos digitais que possuam mem oria. Circuitos digitais sequenciais: a sa da depende n ao s o do estado atual, mas tamb em de estados anteriores.

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

4 / 12

Circuitos Sequenciais

Exemplo 1: Projete um circuito que possui duas entradas: R (reset) e S (set); e sa da Q. O circuito deve apresentar o seguinte comportamento: se R=1 e S=0, ent ao Q=0 se R=0 e S=1, ent ao Q=1 se R=0 e S=0, ent ao Q mant em o u ltimo valor verdade R=1 e S=1 e uma entrada proibida, ent ao tanto faz a sa da

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

5 / 12

Circuitos Sequenciais
Exemplo 1: Projete um circuito que possui duas entradas: R (reset) e S (set); e sa da Q. O circuito deve apresentar o seguinte comportamento: se R=1 e S=0, ent ao Q=0 se R=0 e S=1, ent ao Q=1 se R=0 e S=0, ent ao Q mant em o u ltimo valor verdade R=1 e S=1 e uma entrada proibida, ent ao tanto faz a sa da S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1 Q 0 1 0 0 1 1 X=1 X=1
Sistemas de Numera c ao 2013 6 / 12

V. F. Silva (EACH-USP)

Circuitos Sequenciais

FLIP-FLOP e um circuito sequencial que apresenta apenas dois estados est aveis. a mudan ca de um estado para o outro ocorre com a sele c ao adequada das entradas ip-ops e uma c elula b asica de mem oria da l ogica sequencial, capaz de armazenar um bit permite a constru c ao de contadores permite a constru c ao de m aquina de estados

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

7 / 12

Circuitos Sequenciais

FLIP-FLOP RS com enable E (enable) - habilita o ip-op S (set) - habilita a sa da do ip-op R (reset) - desabilita a sa da do ip-op E 0 1 1 1 1 S X 0 1 0 1 R X 0 0 1 1 Q Q Q 1 0 ) proibido (Q = Q

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

8 / 12

Circuitos Sequenciais

FLIP-FLOP JK permite instabilidade em sua sa da E (enable) - habilita o ip-op J (set) - habilita a sa da do ip-op K (reset) - desabilita a sa da do ip-op J=K=1 (toggle) - faz a sa da do ip-op oscilar E 0 1 1 1 1 J X 0 1 0 1 K X 0 0 1 1 Q Q Q 1 0 oscila

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

9 / 12

Circuitos Sequenciais
FLIP-FLOP Master-Slave acopla dois ip-ops JK e utiliza a quest ao da instabilidade para alterar a sa da Q na transi c ao (borda) do enable E (enable ou clock) - habilita o ip-op na borda de descida (subida) J (set) - habilita a sa da do ip-op K (reset) - desabilita a sa da do ip-op J e K (toggle) - alterna a sa da E n ao descida descida descida descida descida J X 0 1 0 1 K X 0 0 1 1 Q Q Q 1 0 Q

V. F. Silva (EACH-USP)

Sistemas de Numera c ao

2013

10 / 12

Circuitos Sequenciais
FLIP-FLOP tipo T alterna (toggle) o valor da sa da quando ocorre uma transi c ao de descida (subida) na entrada. Sua principal fun c ao e dividir clocks. pode ser implementado com ip-op Master-Slave entrada e igual ao enable mantenha constante J = 1 e K = 1 FLIP-FLOP tipo D atrasa (delay) (toggle) a transposi c ao o valor da entrada para a sa da at e a ocorr encia de uma transi c ao de descida (subida) na entrada. Sua principal fun c ao e armazenar informa c ao pode ser implementado com ip-op Master-Slave entrada e colocada em J entrada invertida e colocada em K clock e colocado em E
V. F. Silva (EACH-USP) Sistemas de Numera c ao 2013 11 / 12

Exerc cios
1. Contadores Uma forma de avan car no endere co da pr oxima instru c ao que um processador deve executar e utilizando um contador. Contadores podem ser facilmente implementado utilizando ip-ops tipo T. Projete um circuito para um contador com 4 bits. 2. M aquina de Estado Embora um contador indica endere cos cont nuos de instru c oes, lembre-se que o computador e uma m aquina de Turing, e pode transitar entre estados em qualquer ordem. Utilizando ip-ops tipo T, projete um circuito que transite entre os n umero 0, 3, 6, 9, 0, 3, 6,... 3. Multiplica c ao Embora uma conta de multiplica c ao possa ser implementada como um circuito combinacional, o n umero de somadores utilizados devem ser proporcional ao n umero de bits na palavra. Projete um circuito sequencial que execute a multiplica c ao entre dois n umeros inteiros.
V. F. Silva (EACH-USP) Sistemas de Numera c ao 2013 12 / 12