Microelectronic Circuits - Fifth Edition Sedra/Smith 1 Copyright 2004 by Oxford University Press, Inc.

Projeto de Circuitos Integrados Analgicos

UNIDADE 3
LAYOUT DE BLOCOS ANALGICOS
CMOS BSICOS
Espelhos de Corrente
Microelectronic Circuits - Fifth Edition Sedra/Smith 2 Copyright 2004 by Oxford University Press, Inc.
Espelhos de Corrente
Em circuitos integrados CMOS, a polarizao dos blocos constituintes de
circuitos amplificadores se d usualmente por meio de fontes de corrente.
No circuito abaixo (OTA de 2 estgios), M7 polariza o par diferencial de entrada.
Por sua vez, M6 polariza o segundo estgio, denominado inversor analgico com
carga ativa.
Tanto M6 como M7 operam
como fontes de corrente, sendo
usual nesta configurao que
I
M6
= 2 I
M7
.
M7 e M6 copiam uma corrente
de referncia I
BIAS
, que passa
pelo transistor de polarizao
M
B
.
Microelectronic Circuits - Fifth Edition Sedra/Smith 3 Copyright 2004 by Oxford University Press, Inc.
A rplica da corrente de referncia se d por espelhos de corrente, que
esto entre os principais blocos construtivos de circuitos integrados
analgicos. Podem ser implementados em tecnologia CMOS ou bipolar.
A mesma corrente de referncia pode ser replicada em diferentes ramos do
circuito, com o mesmo valor ou multiplicada por um fator, a partir das
razes de aspecto dos transistores.
Geralmente, a corrente de referncia ajustada com auxlio de um
elemento externo ao CI (resistor). Lembrando que resistores integrados
possuem tolerncias altas e, por isso, no devem ser usados para o ajuste
preciso de uma corrente de referncia.
Espelhos de Corrente
Microelectronic Circuits - Fifth Edition Sedra/Smith 4 Copyright 2004 by Oxford University Press, Inc.
O espelho de corrente bsico (Widlar) mostrado a seguir. Diz-se que M1
est ligado na configurao diodo.
Espelhos de Corrente
Desprezando V
DS1
, explicitando V
GS1
em funo de I
Ref
e substituindo na
segunda equao, temos:
Microelectronic Circuits - Fifth Edition Sedra/Smith 5 Copyright 2004 by Oxford University Press, Inc.
Espelhos de Corrente
Idealmente, a relao entre I
out
e I
Ref
se d pela relao entre as razes de
aspecto de M2 e M1.
Porm, M2 ir apresentar uma resistncia de sada finita, o que leva ao
acrscimo do termo (1 + V
out
). Para a anlise de pequenos sinais, temos
que
Para as tecnologias submicromtricas, o valor obtido para rout no
suficiente alto para diversas aplicaes. Considerando, por exemplo,
= 1/30V
-1
, teremos r
out
= 300 k para I
out
= 100 A.
Onde V
out
= V
DS2
Microelectronic Circuits - Fifth Edition Sedra/Smith 6 Copyright 2004 by Oxford University Press, Inc.
Espelhos de Corrente
.
O espelho de corrente simples, no entanto, a escolha preferida quando o alvo
uma alta faixa dinmica do sinal de sada.
Outras topologias podem ser adotadas para aumentar r
out
, geralmente tendo
como custo a reduo da excurso do sinal de sada.
Espelho NMOS Espelho PMOS
Microelectronic Circuits - Fifth Edition Sedra/Smith 7 Copyright 2004 by Oxford University Press, Inc.
Topologias mais sofisticadas
Espelho de Wilson
Espelho de Wilson
modificado
Espelho cascode
Dentre outras...
Microelectronic Circuits - Fifth Edition Sedra/Smith 8 Copyright 2004 by Oxford University Press, Inc.
Projeto (espelho bsico)
Considerando que desejamos I
out
= I
Ref
, devemos considerar as seguintes etapas:
1. Para a corrente desejada, calcular a razo de aspecto (W/L) para um
determinado valor de V
OV
(tenso de overdrive). Lembrar que V
OV
o
mnimo valor de V
DS
(no caso, de M2) para que ele se mantenha na saturao.
Os autores recomendam V
OV
200 mV (independente da tecnologia!).
2. Determinar um comprimento mnimo de canal para o qual a resistncia de
sada do MOSFET seja satisfatria. Isso somente poder ser verificado
atravs de simulao. Geralmente, o uso do comprimento mnimo no
satisfatrio.
Microelectronic Circuits - Fifth Edition Sedra/Smith 9 Copyright 2004 by Oxford University Press, Inc.
Projeto (espelho bsico)
3. Levando em conta o layout, temos que evitar ao mximo possveis
descasamentos entre os transistores. O layout de transistores interdigitados
uma das medidas.
4. Para tanto, particiona-se os transistores M1 e M2, arranjando-os de modo que
tenham centrides iguais ou prximos. Toma-se cuidado tambm com os
sentidos das correntes nas parties, devido caracterstica anisotrpica do
material semicondutor.
Exemplo:
Microelectronic Circuits - Fifth Edition Sedra/Smith 10 Copyright 2004 by Oxford University Press, Inc.
Bibliografia
MALOBERTI, F., Analog Design for CMOS VLSI Systems. Kluwer Academic
Publishers, 2001.
SANSEN, W. M. C. Analog Design Essentials. Springer Verlag, 1 ed., 2006.