CI 555

Jardel Pierini Comin

Willian Alano Batista
Paulo Idelfonso Pacheco
Nilson Bez Fontana Junior
Resumo O 555 um circuito integrado
dedicado,
projetado
para
aplicaes
de
temporizador e oscilador. O CI555 foi criado em
1972 pela Signetics Corporation, e chamado de
SE-555 ou NE-555, hoje o CI 555 produzido por
diversos
fabricantes,
sendo
que
suas
caractersticas variam um pouco de fabricante
para fabricante. Nesse artigo iremos mostrar
como a construo interna do CI555 e tambm
algumas aplicaes que se pode fazer com esse
componente
como
na
construo
de
multivibradores.
Palavras chave: CI555; multivibrador astavel;
multivibrador biestvel; multivibrador monoestavel.

I.

INTRODUO

O CI555 composto por 23 transistor, 2

diodos e 16 resistores num chip de silcio em um
encapsulamento duplo em linha de 8 pinos. O CI556
composto por dois temporizadores combinados em
um encapsulamento de 14 linhas, o CI558 um
encapsulamento DIP de 16 pinos que combina quatro
temporizados 555. No modo monoestvel o CI555
funciona como um disparador, suas aplicaes so
temporizadores, detector de pulso, chaves com
imunidade de rudo, interruptores de toque, e muitos
outros circuitos. No modo astavel o CI555 opera
como um oscilador, os usos incluem pisca-pisca,
gerador de pulso, relgios, geradores de tom, alarmes
de segurana, e outros. No modo biestvel o CI555
opera como um flip-flop, se o pino de disparo no
for conectado e se no for utilizado o capacitor, as
aplicaes incluem interruptores imunes a rudos, e
outros. O nome 555 foi adotado pelo fato de existir
ama rede interna de trs resistores de 5k ohms que
formam um divisor de tenso e que serve de
referencia de tenso para os comparadores do circuito
integrado.
A tabela abaixo mostra a nomenclatura de
alguns dos fabricantes para este popular dispositivo:

Tabela 1: Lista de marcas de CI

II. CI555
A. Tenso de Alimentao
Como, dependendo do fabricante, a tenso
mnima de alimentado ser de 2 a 5V e a tenso
mxima de alimentao estar na faixa de 15 a 18V,
conclumos que no teremos problema com nenhum
555, se o alimentarmos com qualquer tenso na faixa
de 5 a 15V. Se, no entanto, for indispensvel
aliment-lo com outra tenso (3V, por exemplo, caso
de circuito alimentado com 2 pilhas), teremos que
recorrer ao manual para saber que verses podem ser
alimentadas com esta tenso.
B.

Corrente de sada

Todas as verses bipolares so capazes de

fornecer (source current - corrente com sada em
nvel baixo) ou drenar (sink current - corrente com a
sada em nvel alto) 100mA. Em algumas verses, a
corrente de sada mxima chega a 200mA.
Nas verses MOS, a corrente mxima
drenada e 100mA a corrente mxima fornecida
10mA.
C.

Componentes Externos de Temporizao

Em funo do transistor interno de

descarga, o resistor de temporizao do monoestvel
(ou Ra do astvel) no poder ser inferior a 1K. Por
outro lado, como a corrente de limiar mxima 0,25
mA (verses bipolar), o resistor de temporizao do
monoestvel (ou Ra+Rb do astvel) no poder ser
superior a 20M para alimentao de +15V e no
poder ser superior a 6,67M para alimentao de
+5V. No entanto, a preciso fica comprometida com
valores superiores a 1M.
O capacitor, por sua vez, no poder ser
inferior a 1nF.
Obs: Para as verses MOS, o resistor de
temporizao pode atingir 100MW.
Consumo de Corrente em Repouso (valores mximos
sem carga):
Verso bipolar, alimentao de +5V: 6mA
Verso bipolar, alimentao de +15V: 15mA

Verso MOS, alimentao de +15V: 120 m A

III. ESTRUTURA INTERNA
A estrutura interna para o CI 555 mostrada abaixo:

Figura 3: Latch RS

C.

Inversor Driver

Alm da funo de inversor, tambm tem a

funo de excitador (amplificador de corrente).

Figura 1: Estrutura CI 555

Figura 4: Driver

Antes de analisarmos o comportamento do

CI 555 como um todo, precisamos ter bem claro o
funcionamento de cada um dos seus elementos
internos, o que ser feito a seguir:
A.

Comparador
Operacional

com

Amplificador

D. Divisor Resistivo
E formado por 3 resistores de mesmo valor.
Assim sendo, a tenso no ponto X ser 2/3 Vcc e a
tenso no ponto Y ser 1/3 Vcc.

Sempre que a tenso na entrada no- inversora

(+) for maior que a tenso na inversora (-), a sada do
comparador ser ALTA. Caso contrrio, a sada do
comparador ser BAIXA.

Figura 2: Comparador

B.

Latch RS

Latch e um dispositivo que tem dois estados

estveis (biestvel).
Quando um pulso (nvel alto) aplicado na
entrada set (S), a sada Q fica em nvel alto e a sada
Q barrado fica em nvel baixo (estado SET do latch).
O latch permanece nessa condio mesmo que o nvel
alto seja retirado da entrada SET.
Quando um pulso (nvel alto) aplicado na
entrada reset (R), a sada Q fica em nvel baixo e a
sada Q barrado fica em nvel alto (estado de RESET
do latch). O latch permanece nessa condio mesmo
que o nvel alto seja retirado da entrada RESET.
CLR (CLEAR-NOT - ativo baixo), quando
ativo, resseta o latch (Q=0 e Q barrado =1). CLR
tem prioridade sobre as entradas R e S, ou seja,
quando CLR est ativo, o latch fica travado no
estado de RESET.

Figura 5: Divisor

E.

T1(Transistor)

Com nvel baixo em Q, Tl estar cortado,

comportando-se como um circuito aberto. Por outro
lado, com nvel alto em Q, Tl, dependendo do
circuito externo, poder saturar, comportando-se
como uma chave fechada.

Figura 6: Transistor

Se analisarmos o que foi considerado,

veremos que, para a sada do 555 ir a nvel ALTO,
necessrio que seja feito um SET no LATCH. Para
isto acontecer, o 1 comparador dever entregar nvel
alto, o que s ser possvel se a tenso no pino 2 for
inferior a 1/3 de Vcc. Portanto, para levar a sada do

555 a nvel alto, a tenso no pino 2 dever ser inferior

a 1/3 de Vcc.
Por outro lado, para a sada do 555 ir a
nvel BAIXO e preciso que seja efetuado um RESET
nolatch, o que pode ser feito atravs de uma sada alta
no 2 comparador, fato que ocorre quando a tenso no
pino 6 for superior a 2/3 de Vcc, Portanto, para levar
a sada do 555 a nvel baixo a tenso no pino 6 dever
ser superior a 2/3 de Vcc.
Convm salientar que a tenso de sada do
555 tambm pode ser levada a nvel baixo, a qualquer
momento, atravs do PINO 4, pois o CLEAR tambm
executa um RESET no LATCH.
Obs: O pino 5 serve para alterar os valores das
tenses de referncia (em Eletrnica Industrial,
costuma-se utilizar este pino para modulao).
Quando no usado para esta funo, normalmente
coloca-se um capacitor de 10nF do referido pino a
massa, a ttulo de filtro.
IV. MONOESTVEL
O circuito tem esse nome porque, dos dois
estados possveis para a sada, um estvel, pois o
circuito s sai do mesmo aps receber um pulso de
disparo. Uma vez disparado, o circuito passa um
certo tempo no seu estado instvel e retorna para o
estado estvel. Um circuito desse tipo permite, ento,
uma temporizao.
No circuito abaixo temos um 555 operando
como monoestvel:

Figura 8: Grfico circuito monoestvel

V. ASTVEL
ASTVEL significa no estvel, ou seja, a
sada de um circuito desse tipo fica comutando
ininterruptamente de um nvel lgico para o outro,
enquanto o mesmo permanecer alimentado. Assim,
obtm-se a gerao de uma frequncia em onda
digitais chamados de sequenciais.

Figura 9: Circuito astvel

Funcionamento:

Figura 7: Circuito monoestavel

Funcionamento:
Disparo no pino 2 efetuado pela chave b tenso
inferior a 1/3 de Vcc.
Sada: nvel lgico Alto.
Capacitor C: carrega at um valor superior a 2/3 Vcc.
Transistor de descarga acionado, descarregando o
Capacitor C.
Sada: nvel lgico Baixo.

Nos pino 2 e 6 tenso inferior a 1/3 e 2/3 de Vcc.

Sada: nvel lgico Alto.
Transistor de descarga cortado.
Capacitor C: Carrega at um valor superior a 1/3 e
2/3 Vcc.
Transistor de descarga acionado, descarregando o
Capacitor C at 1/3 de Vcc.
Sada: nvel lgico Baixo.
tcarga = talto = 0,6931 (Ra+Rb) C
tdescarga = tbaixo = 0,6931 Ra C

Figura 10: Frmulas circuito astvel

VII. CLCULO DOS TEMPOS

Frmula da carga do capacitor dada por:

onde:
Vc = tenso entre os terminais do capacitor
V = tenso aplicada
R = resistncia da malha de carga
C = capacitncia do capacitor
A.

Grafico de Carga

Figura 11: Grfico circuito astvel

VI. BIESTAVEL

Figura 14: Grfico de carga

B.

Monoestvel

Para o monoestvel, a tenso sobe at 2/3 de Vcc,

ento:
Figura 12: Circuito bioestvel

Funcionamento:
Disparo no pino 2 e 6 efetuado pela chave b tenso
superior a 1/3 e 2/3
de Vcc.
Sada: nvel lgico Baixo.
Transistor de Descarga: Saturado.
Capacitor C: Descarrega at 0V.

C.

Astvel

a) Tempo de Carga
Para o astvel, a tenso sobre o capacitor varia de 1/3
de Vcc a 2/3 de Vcc. Como j sabemos que o tempo
de 0V at 2/3 de Vcc (tB do grfico) 1,1.RC, basta
calcular o tempo de 0V at 1/3 de Vcc e subtrair de
1,1.RC, ento:

Figura 13: Grfico circuito biestvel

diferenciais no foram demonstrados, as equaes

dispostas nesse artigo j esto na forma simplificada,
pois o objetivo demonstrar como o
comportamento e aplicao para o componente
CI555.
IX. REFERENCIAS
http://www.fhollweg.xpg.com.br/eletronica/eletronica
_cap6.pdf. Acesso em: 01 mai. 2014.

b) Tempo de Descarga
A frmula de descarga do capacitor igual a:

c) Perodo
sendo T = tcarga + tdescarga, temos:

VIII.

CONCLUSO

Os limites de operao do CI555 estabelecidos neste

artigo, permite criar muitas aplicaes para este
componente. Existe ainda outras configuraes ou
variaes em torno das configuraes que foi visto. A
utilizao do 555 no significa que deve ser levado
obrigatoriamente uma dessas configuraes indicadas
podem ocorrer variaes dependendo da aplicao.
No equacionamento desse circuitos para a carga de
descarga do capacitor na qual foi o responsvel pelas
oscilaes na sada do CI555, so utilizados equaes
diferenciais para determinar o comportamento de
cada circuito, mas nesse artigo as equaes

Kissingui, Jerlindo. CI555. Engenherio Eltrico.

http://www.ebah.com.br/content/ABAAABhH4AG/ci
555. Acesso em: 01 mai. 2014.