LISTA DE EXERCCIOS

HIERARQUIA DE MEMRIA E BARRAMENTO

RESOLUO.
1- O objetivo armazenar dados e programas do usurio.Ex: Disco
rgido, CD-ROM, Fita magntica e etc.
Comparada s demais memorias o preo mais baixo. Tem tamanho
grande, geralmente expressa um gigabyte. Porm a velocidade
lenta.
2- O objetivo armazenar programas em execuo eseus dados. Barata,
porem mais cara que a memria secundaria. Tem tamanho grande,
porm, menor que a memoria secundaria. A velocidade da mesma
mais rpida que a memria secundaria.
3- As informaes armazenadas na memria principal esto dentro de
clulas. Cada clula possui um endereo o endereo usado para
referenciar uma clula especifica da memria principal.
4- Palavras so agrupamentos de clulas da memria principal. O
mecanismo Big Endian a numerao dos bytes da direita pra
esquerda e o Little Endia da direita para esquerda.
5- O objetivo minimizar a taxa de falhas nos prximos acessos,
seguindo o princpio da localidade espacial. Mais cara que a memria
principal e segundaria. Seu tamanho definido no projeto, porm
menor que a memria primaria. A velocidade da mesma mais
rpida que as demais memrias.
6- Se no existisse a cache o processador teria que trabalhar
diretamente com a memria primaria, que lenta em relao a
memria cache. Aumentaria o tempo na execuo dos programas.
7- As linhas de cache na memria principal so palavras vizinhas. Se a
informao no estiver na cache gerado um falha de acesso
cache, essa falha faz com que a linha de cache na memria principal
que possui a informao procurada seja trazida para a cache.
8- Principio da localidade espacial, palavras vizinhas tendem a ser
referenciadas em sequencia. Trazer palavras vizinhas para a cache
junto da que gerou a falha melhora o desempenho nos prximos
acessos. Principio da localidade temporal, palavras que acabaram de
ser referenciadas tendem a ser referenciadas de novo em breve.
Manter palavras que foram recentemente referenciadas melhora o
desempenho nos proximos acessos. O processador no precisara
buscar a informao na memoria principal, gerando um ganho de
desempenho.
9- A memoria cache unificada uma cache destinada a armazenar
instrues e dados, mas simples de projetar. J a memria cache
dividida separa uma cache para as instrues e outra para os

dados, mais dificil de projetar, porem agiliza o processo de busca de

instrues e dados.
10-Cache primario (L1), Cache segundario (L2), Cache Tercirio (L3). O L1
encontra-se dentro da CPU, o L2 escontra-se fora da CPU, mas ainda
no mesmo invlucro, L3 est totalmente desassociado da CPU.
11-Via de dados, Caminho para o trfego de informaes entre memria,
CPU e dispositivos E/S. Via de endereos, Ultilizada para especificar a
fonte/destino das informaes transmitidas pela via de dados. Via de
controle, usada ra controlar o acesso ao barramento.
12-Quanto maior o nmero de linhas de transmisses na via de dados,
maior ser o tempo na transmisso de informaes armazenadas em
palavras na memria principal.
13- Quanto maior o numero de linhas transmisses de vias de
enderees maior ser o tamanho da memoria primaria.
14- Considerando um tamanho padro para a clula, ela ter 1 byte que
equivale a 8 bits, portanto seram nescessarias (8*256=2.048) 2,048
linhas de transmisso.