Fundam de Eletrônica II - Digital - 69 PAG

FUNDAMENTOS
DE
ELETRNICA II
Curso Tcnico de Eletrnica
Sumrio
1. Sistemas de numerao................................................................................
2. Cdigos especiais.........................................................................................
3. Operaes aritmticas..................................................................................
4. Portas lgicas................................................................................................
5. Implementao de circuitos lgicos a partir da expresso lgica.................
6. Obteno da expresso lgica a partir de uma tabela verdade....................
7. Prticas.........................................................................................................
8. Simplificao de expresses Booleanas atravs dos diagramas de VeitchKarnaugh............................................................................................................
9. Cdigos, codificadores e decodificadores......................................................
10. Referncias bibliogrficas.............................................................................
05
14
16
22
31
33
35
46
61
67
Fundamentos de Eletrnica II
____________________________________________________________
Apresentao
Muda a forma de trabalhar, agir, sentir, pensar na chamada sociedade do

conhecimento.
Peter Drucker
1. SISTEMAS DE NUMERAO
O homem, atravs dos tempos, sentiu a necessidade de utilizar sistemas
de numerao. Existem vrios sistemas numricos, dentre os quais se destacam:
o sistema decimal, o binrio, o octal e o hexadecimal.
Em nosso dia-a-dia, estamos habituados a trabalhar com nmeros
decimais ou de base 10. A escolha dessa base para o nosso uso dirio justifica-se
pelo fato de ns, seres humanos, possuirmos dez dedos em nossas mos.
Consideremos o significado do nmero 1997. O primeiro algarismo (1)
representa um milhar, o segundo (9) nove centenas, o terceiro (9) nove dezenas.e
o quarto (7) sete unidades, ou seja:
1997 = 1 x 1000 + 9 x 100 + 9 x 10 + 7 x 1
1997 = 1 x 103 + 9 x 102 + 9 x 101 + 7 x 10
Vemos que cada algarismo tem um valor absoluto (um, nove ou sete) e
outro relativo, que decorre da sua posio. Cada posio corresponde a uma
potncia de dez: 100(unidades), 101(dezenas), 102(centenas) etc.
Sob a mesma tica anterior, nada impede, entretanto, que usemos um
sistema de numerao de base "b" qualquer (b inteiro e maior que 1).
Na eletrnica digital, interessa-nos conhecer os sistemas de numerao
de base 2, 8 ou 16. A tabela abaixo mostra alguns tipos de bases possveis e os
algarismos que cada uma utiliza.
Sistema
Binrio
Ternrio
Octal
Decimal
Base
2
3
8
10
Algarismos
0,1
0,1,2
0,1,2,3,4,5,6,7
0,1,2,3,4,5,6,7,8,9
4
____________________________________________________________
Duodecimal
Hexadecimal
12
16
0,1,2,3,4,5,6,7,8,9,A,B
0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F
Sistema binrio de numerao

Os computadores modernos trabalham com sistema binrio de
numerao, devido a uma srie de fatores, dentre os quais podemos destacar: o
fato de os dispositivos eletrnicos serem mais confiveis quando projetados para
operao em dois estados; e o fato de a representao binria apresentar uma
srie de vantagens, algumas das quais sero discutidas nos prximos captulos.
Como um exemplo simples das vantagens da representao binria,
considere o odmetro decimal. Cada vez que a roda das unidades vai alm do
dgito nove (9) ela reestabelecida em zero (0) e a roda das dezenas
incrementada em uma (1) unidade. Quando a roda das dezenas e das unidades
vo alm do dgito nove (9) simultaneamente, elas so restabelecidas em zero (0)
e a roda da centena incrementada em uma (1) unidade. Observe que sempre
que um dgito passar de nove (9) ele ser restabelecido em zero (0) e ocorrer
um vai um para esquerda. O processo segue assim indefinidamente. (Fig. 1.1)
ODMETRO DECIMAL
0
0
0
0
0
0
0
1
Fig. 1.1
0
0
0
0
0
1
9
0
0
0
0
1
9
0
9
0
No sistema binrio, teremos um odmetro cujas rodas tm apenas dois

nmeros: zero ou um. A cada quilmetro rodado a roda das unidades altera seu
estado passando de zero para um e de um para zero, sucessivamente, sempre
ocasionando um vai um para a esquerda, quando a transio for de 1 para 0. No
odmetro digital observa-se maior facilidade para a implementao prtica do
odmetro. (Fig. 1.2)
____________________________________________________________
ODMETRO BINRIO
0
0
0
0
0
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
QUILMETROS
RODADOS
0KM
1KM
2KM
3KM
4KM
Fig. 1.2
Algumas definies teis usadas em sistemas digitais
Bit a menor unidade binria. Significa dgito binrio, ou seja, cada zero
ou cada um.
String grupo de caracteres (letras ou dgitos), escritos um aps o outro.
Nibble uma string de 4 bits.
Byte quqlquer string de 8 bits. Os computadores processam

informaes em mltiplos de 8 bits. Os mais modernos processam em 32
bits ou 4 bytes e alguns com 64 bits ou 8 bytes.
1kbyte = 1024 bytes
Equivalncia decimal binrio

A seguir apresentamos a equivalncia entre o sistema de numerao
binrio, utilizado em sistema digital, e o sistema decimal, para os nmeros de 0 a
15.
Decimal Binrio
00
0000
01
0001
02
0010
03
0011
04
0100
05
0101
06
0110
07
0111
Decimal Binrio
08
1000
09
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
____________________________________________________________
Observao: Com quatro bits possvel mostrar a equivalncia at o decimal 15,

pois o equivalente binrio do decimal 16 j exige cinco bits (10000) para ser
escrito.
Sistema octal e hexadecimal
medida que trabalhamos com nmeros decimais maiores, o
equivalente binrio torna-se mais longo e mais difcil de ser expresso. Por essa
razo, os sistemas octal e hexadecimal so agora largamente usados para
condensar
longas
sries
de
nmeros
binrios,
em
trabalhos
com
microprocessadores. A seguir, na tabela com a equivalncia em vrios sistemas,

verifique que nos sistemas octal e hexadecimal o nmero de algarismos utilizados
menor.
Equivalncia decimal binrio octal hexadecimal
Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
20
44
100
Binrio
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
10000
10001
10100
101100
1100100
Octal
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
20
21
24
54
144
Hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
14
2C
64
Converso entre sistemas de numerao

7
____________________________________________________________
A seguir sero dados exemplos de converso entre bases. O perfeito

entendimento desses exemplos de fundamental importncia para os tpicos
seguintes.
Converso de base qualquer para base 10
Exemplo
Converter 4950,32(10) para decimal
Soluo:
O nmero j est na base 10 e claro que a resposta 4950,32. Porm,
vamos empregar a tcnica do peso relativo a cada algarismo significativo.

4950,32 = 4 x 103 + 9 x 102 + 5 x 101 + 0 x 100 + 3 x 10 1 + 2 x 10 -2
4950,32 = 4000 + 900 + 50 + 0 + 0,3 + 0,02 = 4950,32
A converso para base 10 se faz atravs do somatrio de cada algarismo
multiplicado por bn.
Onde
b - base do nmero a ser convertido
n assume valores conforme posio do algarismo
Posio do n
...
...
algarismo
...
...
Centsimo -2
Dcimo
-1
Unidade
0
Dezena
1
Centena
2
Exemplo
Converter 101(2) (binrio) para decimal.
Soluo:
101(2) = 1 x 22 + 0 x 21 + 1 x 20
101(2) = 4 + 0 + 1 =5(10)
8
____________________________________________________________
Exemplo
Converter AF4(16) (hexadecimal) para decimal
Soluo:
AF4(16) = 10 x 162 + 15 x 161 + 4 x 160
AF4(16) = 2560 + 240 + 4 = 2804(10)
Converso de base 10 para base qualquer

Abaixo apresentamos a mudana de um nmero na base 10 (decimal)
para outra base, seja ela binria, octal ou hexadecimal. Notamos que o
procedimento para a mudana o mesmo para qualquer base.
Exemplo
Converter 45(10) para base 2
Soluo:
Resposta: 45(10) = 101101(2)

O que fizemos foi dividir o nmero da base 10 por b, at o quociente ser
menor que b. O ltimo quociente e os restos da diviso sucessiva, tomados ao
inverso, correspondem ao nmero na base b. Neste caso, b corresponde base
para a qual deseja-se converter o nmero.
Exemplo
Soluo:
____________________________________________________________
Resposta: 936(10) = 1650(8)

Converso de frao decimal para base qualquer
Ao contrrio do exposto anteriormente, iniciaremos com a explanao do
processo de converso.
Multiplica-se a frao decimal pela base b. A parte inteira do nmero
obtido o primeiro algarismo da parte fracionria do nmero que se quer obter. A
parte fracionria do nmero obtido outra vez multiplicada pela base b. A parte
inteira do novo nmero obtido o segundo algarismo da parte fracionria do
nmero que se quer obter. Repete-se o processo at obter a preciso requerida
ou como resultado da multiplicao, um nmero inteiro.
Exemplo 1
Converter 0,875(10) para base 2
Soluo:
0,875 x 2 = 1,750 1
0,750 x 2 = 1,500 1
0,500 x 2 = 1,000 1
Resposta: 0,875(10) = 0,111(2)
Exemplo 2
Converter 0,655(10) para base 8
Soluo:
0,655 x 8 = 5,240 5
0,240 x 8 = 1,920 1
0,920 x 8 = 7,360 7
0,360 x 8 = 2,880 2
0,880 x 8 = 7,040 7
10
____________________________________________________________
0,040 x 8 = 0,320 0
Resposta: 0,655(10) = 0,517270(8)

Converso de base 8 para base 2
Basta substituir cada algarismo octal pelo correspondente binrio de trs
bits. Veja a tabela da pgina 8.
Exemplo
Soluo:
6
110
7
111
5
101
4
100
Resposta: 110 111 101 100(2)
Observao: Note que no existe algarismo 8 ou 9 na composio de um

nmero octal.
Converso da base 16 para base 2
Substitumos cada algarismo hexa correspondente binrio isolado de quatro bits.
Exemplo
Converter 1FE3(16) para base 2
Soluo
1
0001
E
1110
F
1111
3
0011
Resposta: 0001 1111 1110 0011(2)

Converso de base 2 para base qualquer
Escrevamos a base b que se quer converter em potncia de dois. No
exemplo a seguir deseja-se converter um nmero binrio para base 8, portanto, b
= 8 = 2n, logo n = 3. Separamos o nmero binrio de n um n dgitos da direita para
a esquerda. Se o ltimo conjunto de nmeros no tiver n dgitos, devemos
complet-los com zeros, sempre esquerda. Substitumos, ento, cada conjunto
11
____________________________________________________________
de dgitos binrios pelo equivalente da base b. No nosso exemplo, o

correspondente do sistema octal (base 8). Veja, tabela na pgina 8.
Exemplo
Converter 1100111(2) para base 8.
Soluo:
001
100
111
Resposta: 147(8)
2. CDIGOS ESPECIAIS
Nmeros BCD (Binary Decimal ou Cdigo 8421)
Na transferncia de uma informao decimal para dentro ou para fora de
um sistema digital, cada dgito decimal pode ser codificado em binrio,
correspondendo a um nibble.
DECIMAL BINRIO
00
0000
01
0001
02
0010
03
0011
04
0100
05
0101
06
0110
07
0111
BCD
0000
0001
0010
0011
0100
0101
0110
0111
12
____________________________________________________________
08
09
10
11
12
13
14
15
1000
1001
1010
1011
1100
1101
1110
1111
1000
1001
0001 0000
0001 0001
0001 0010
0001 0011
0001 0100
0001 0101
Lista de Exerccios
1 - Converter os nmeros Binrios para Sistema Decimal:
a)1001102
b)0111102
c)1110112
d)11,112
e)1010,10102
2 - Converter os nmeros Decimais para Sistema Binrio:

a)78
b)102
c)215
d)0,125
e)0,0625
f)47,47
3 - Converter os nmeros Octais para Sistema Decimal:
a)148
b)678
4 - Converter os nmeros Decimais para Sistema Octal:
a)107
b)185
5 - Converter os nmeros Hexadecimais para Sistema Decimal:
a)47916
b)4AB16
13
____________________________________________________________
c)BDE16
6 Converter os nmeros Decimais para Sistema Hexadecimal:
a)486
b)2000
3. OPERAES ARITMTICAS
Qualquer operao executada por equipamentos munidos de circuitos
lgicos digitais realizada, necessariamente, por meio de operaes aritmticas
ou lgicas entre palavras binrias.
Neste captulo estudaremos as operaes de adio, subtrao e
multiplicao, bem como as operaes lgicas E, OU, NO efetuadas entre
palavras binrias.
Para compreender bem esse assunto, voc precisa conhecer circuito
integrado, operaes lgicas e sistema binrio.
Operaes aritmticas do sistema binrio
Para facilitar a compreenso de circuitos lgicos e aritmticos, tais como
somadores e subtratores, necessrio estudar as operaes aritmticas de
adio, subtrao e multiplicao de nmeros binrios.
Adio
14
____________________________________________________________
A operao de adio de nmeros binrios idntica do sistema

decimal. O sistema binrio, como j sabemos, possui apenas dois algarismos: 0 e
1. Para a realizao da soma, existem as seguintes condies:
0=0=0
1=0=1
0=1=1
1 = 1 = 0 e vai 1 = 10 (um, zero)
Observao: Na condio 1 = 1 = 10 (um, zero) est exemplificada a regra de
transporte na qual 1 transportado para a coluna seguinte, ou seja, vai um.
Por exemplo, a soma de 1102 + 1012, de acordo com essas regras
realizada do seguinte modo:
1*
110 +
101
1 011
*Transporte ou vai-um
Assim, 1102 + 1012 = 10112
Subtrao
O processo de subtrao binria igual ao de subtrao decimal. As
regras da subtrao binria so:
00=0
11=0
10=1
0 1 = 1 e empresta um
Observao: Na condio 0 1 = 1 est exemplificada a regra de transporte na
qual 1 emprestado da coluna seguinte.
Veja, por exemplo, a subtrao de 1102 - 102:
15
____________________________________________________________
1102
112
1002
Assim, agora, um exemplo com empresta um:

1 1
transporte ou emprstimo de 1
1 0 0 1 0 12
1 0 1 02
1 1 0 1 12
Assim, 1001012 10102 = 110112
Subtrao pelo "complemento"
A subtrao de nmeros binrios pode ser efetuada pela soma do

complemento. Esse mtodo possui trs variaes:
soma simples do complemento;
soma do complemento de 1;
soma do complemento de 2.
Subtrao por soma simples do complemento

Para realizar a subtrao por soma simples do complemento, procede-se
da seguinte forma:
determina-se o complemento do minuendo (transformando o 1 em 0 e o 0

em 1);
soma-se o subtraendo;
determina-se o complemento do resultado.

Exemplo
Subtrair 01112 de 00102

1000 +
0010
1010
(complemento de 0111)
0101 (complemento de 1010)
16
____________________________________________________________
Portanto, o resultado 01012.

Pode-se provar a exatido desse resultado comparando-se com o da
subtrao decimal:
01112 710
-00102 22
01012 52
Subtrao por soma do complemento de 1
Esse mtodo de subtrao segue a seguinte seqncia:
determina-se o complemento de 1 do subtraendo, transformando-se o 0 em

1 e o 1 em 0;
efetua-se a soma do minuendo com o complemento de 1 do subtraendo;
soma-se o vai-um ao bit menos significativo.
Exemplo
Subtrair 11012 de 01102
11012
10012 +
10110
complemento de 1 de 0110
vai-um
Soma-se vai-um ao resultado: 0110
1
0111
Portanto, 0111 o resultado final.
Pode-se comprovar esse resultado comparando-o com o obtido na
subtrao decimal.
11
11012 1310
- 01102 -610
01112 710
17
____________________________________________________________
Observao: Se o subtraendo tiver menos dgitos que o minuendo, deve-se

completar com zeros as posies que faltam antes de completar o subtraendo.
Por exemplo:
111
100112
- 0112
100112
-000112
100112
+111002
101111
1+
100002
O resultado pode ser provado, se comparado com o resultado da

operao executada com nmeros decimais:
100112
- 0112
100112
1910
310
1610
Subtrao por soma do complemento de 2

O mtodo de subtrao pela soma do complemento de 2 segue a
seguinte seqncia:
determina-se o complemento de 1 do subtraendo;
soma-se 1 ao subtraendo (complemento de 1) a fim de obter o

complemento de 2;
soma-se o minuendo com o complemento de 2 do subtraendo;
ignora-se o vai-um do resultado da soma.
Exemplo
Efetuar a seguinte subtrao: 11012 - 01102
1001
+ 1
complemento de 1 do subtraendo
18
____________________________________________________________
1010
complemento de 2 do subtraendo
1101 minuendo
1010 Complemento de 2 do subtraendo
(1)0111
Como o vai-um ignorado, o resultado de 1101 2 - 01102 = 01112
Multiplicao
A multiplicao de nmeros binrios feita do mesmo modo como no
sistema decimal, ou seja:
0.0=0
0.1=0
1.0=0
1.1=1
Exemplo
Multiplicar 110102 . 102
110102
. 102
00000
11010
1101002
26
.2
5210
19
____________________________________________________________
4. PORTAS LGICAS
As portas lgicas so circuitos eletrnicos digitais (na maioria das vezes
integrados) que tm uma ou mais variveis de entrada, mas com apenas uma
varivel de sada. Operam em dois estados, normalmente chamados de zero e
um. Na lgica positiva, o zero significa desligado, ou nvel baixo; e um significa
ligado, ou nvel alto.
Existe uma rea de estudo da matemtica, conhecida como lgebra de
Boole ou lgebra das proposies, que a base do funcionamento dos circuitos
lgicos. Da mesma forma que temos funes elementares (como: quadrticas,
hiperblicas, senoidais etc), temos tambm funes especficas na lgebra
booleana. A base da lgebra das proposies so as funes: Not (No), And (E)
e Or (Ou). A interligao dessas funes bsicas permite construir todas as portas
lgicas e os circuitos lgicos existentes.
Portas lgicas bsicas
Funo Not (no ou inversor)
Possui apenas uma varivel de entrada e uma de sada. O estado da
sada sempre o oposto ao da entrada. Adotaremos a seguinte conveno: zero
para entrada ser chave aberta, e para a sada, apagado; um para entrada ser
20
____________________________________________________________
chave fechada, e para a sada, acesso. (Fig. 4.1)
Fig. 4.1
Observao: As letras usadas para expressar as entradas usualmente so as

iniciais do alfabeto; e as sadas, as finais.
Alguns circuitos integrados Not - Na relao abaixo encontram-se alguns
circuitos integrados das duas famlias de CI's lgicos:
TTL (Transistor Transistor Logic);
CMOS (Complementary Metal Oxide Silicon).
7404
7405
7406 \ 7416
7407 \ 7417
4041 UB
4049 BM
4050 BM
4069 UBM
-Seis inversores (TTL)

- Seis inversores com sada em coletor aberto (TTL)
- Seis inversores com buffers, sada coletor aberto (TTL)
- Seis buffers no-inversores com sada em coletor aberto (TTL)
- Quatro buffers com sada no-inversoras e inversoras (CMOS)
- Seis buffers inversores (CMOS)
- Seis buffers no-inversores (CMOS)
- Seis inversores (CMOS)
Funo And (E)

a funo lgica que possui duas ou mais variveis de entrada e apenas
uma varivel de sada. Somente teremos nvel 1 na sada se todas as entradas
estiverem em 1. Veja a figura 4.2.
21
____________________________________________________________
Fig. 4.2
Alguns circuitos integrados And - Na relao abaixo encontram-se alguns Cl's

TTL e CMOS para funo And.
7408 - 4 And's de duas entradas (TTL)
7409 4 Ands de duas entradas e sada em coletor aberto (TTL)
7411 3 Ands de trs entradas (TTL)
7415 3 Ands de trs entradas com sada em coletor aberto (TTL)
22
____________________________________________________________
7421 2 Ands de quatro entradas (TTL)

4081 BM 4 Ands de dois entradas (CMOS)
4082 BM 2 Ands de quatro entradas (CMOS)
Funo Or (Ou)
uma funo que possui duas ou mais variveis de entrada e apenas
uma varivel de sada. Qualquer entrada em 1 conduz a sada tambm para 1.
Veja a figura 4.3.
Fig. 4.3
Alguns circuitos integrados Or - Na relao abaixo encontram-se alguns

CI's TTL e CMOS para funo Or;
7432 4 Or de duas entradas TTL
4071 BM 4 Or de duas entradas (CMOS)
4072 BM 2 Or de quatro entradas (CMOS)
4075 BM 3 Or de trs entradas (CMOS)
23
____________________________________________________________
Outras portas lgicas

As funes estudadas formam o alicerce da eletrnica digital. No entanto,
algumas combinaes entre elas so to teis que foram criadas portas lgicas
com nomes e smbolos prprios. Essas funes so, respectivamente: Nand, Nor,
Exor e Exnor. Estudaremos essas funes nos prximos subitens.
Porta Nor (No Ou ou porta universal)
Na porta Nor a sada o complemento de uma Or, ou seja, somente ser
alta, ou nvel um, quando todas as entradas forem baixas ou zero. Veja a figura
4.4.
24
____________________________________________________________
Alguns circuitos integrados Nor - Na relao abaixo so apresentados alguns

CIs TTL para a porta Nor
7402 4 Nor de duas entradas
7427 3 Nor de trs entradas
7425 2 Nor de quatro entradas
Porta Nand (No E ou porta universal).
Na porta Nand, a sada o complemento de uma And, ou seja, ser nvel
alto ou nvel um para qualquer entrada em nvel zero. Podemos ainda v-Ia como
a porta em que a sada ser zero, se somente se, todas as entradas estiverem em
nvel um. Veja a figura 4.5.
25
____________________________________________________________
Fig. 4.5
Alguns circuitos integrados Nand (TTL)

7400 - 4 Nand de duas entradas
7410 - 3 Nand de trs entradas
7420 2 Nand de quatro entradas
7430 1 Nand de oito entradas
Porta Nand (universal)
A porta Nand conhecida comumente como porta universal, pois a
partir dela sintetizamos todas as funes lgicas existentes. As matrizes de
produo de Cl's tornam-se mais simples e reduzem o custo final da produo
dos circuitos. A figura 3.6 mostra as funes escritas coma porta Nand, e
quando estudarmos a lgebra de Boole poderemos provar que elas esto
corretas.
Fig. 4.6
Porta Exor (Ou Exclusivo)

A sada de uma porta Exor ser 1 somente se as duas variveis forem
diferentes. Se a Exor tiver duas entradas, podemos dizer que ela detecta
desigualdade. Caso o nmero de entradas seja superior a duas, a sada ser 1 se
26
____________________________________________________________
a quantidade de variveis em 1 for mpar. (Fig. 4.7)
Fig. 4.7
27
____________________________________________________________
28
____________________________________________________________
5. IMPLEMENTAO DE CIRCUITOS LGICOS A

PARTIR DA EXPRESSO LGICA
Dado um circuito lgico, podemos retirar a expresso lgica da sada.
Veremos como partir da expresso e construir um circuito lgico no-simplificado
e, mais adiante, como simplificar o circuito.
Para facilitar nosso trabalho, faremos uma analogia de funes lgicas
com as operaes matemticas elementares. Numa expresso matemtica do
tipo S = X.V + X.(X + Y), a ordem de execuo resolver a distributividade em
relao soma (X. (X +Y )), o produto X.Y e ento somar os dois membros (X.Y)
e (X. (X+Y)). Perceba a ordem na soluo da equao, pois ela nos dir qual
termo inicial e qual o final.
definida uma analogia da operao And com a multiplicao e a
operao Or com a adio.
Exemplo 1
Construir o circuito lgico expresso pela equao lgica
S=A.B +A.B.C+ .B.C

Soluo:
Resolver primeiro as operaes And (analogia com multiplicao) e por
ltimo a operao Or (analogia com adio). Como a operao And deve ser
executada primeiramente, as portas And esto logo no incio do circuito. Na sada,
temos uma Or com trs entradas, cada qual apta, a receber os resultados parciais
das pr-operaes And. O circuito resultante pode ser visto na figura 5.1 :
29
____________________________________________________________
Fig. 5.1
Exemplo 2
Implementar o circuito que desempenhe a funo lgica
Y = (A + B + C) . ( + B + C)
Soluo:
Observe que agora temos de resolver os termos entre parnteses
(operaes Or) e, em seguida, efetuar a operao And entre eles. Como primeiro
temos de resolver as operaes Or, no circuito, essas portas aparecem no incio
do esquema:
Fig. 5.2
Exemplo 3
Resolver a equao lgica:
W = A . (B + C) + (AB + C)
Soluo:
Verifique que a equao um pouco mais complexa. Partimos do mesmo
princpio, ou seja, analogia com as operaes da matemtica. No termo A.(B + C)

devemos resolver inicialmente a "soma" (Or) para depois "multiplicarmos" (And).
J no termo AB + C, primeiro solucionamos a operao And (A.B) para ento
fazer a operao Nor com C. (Fig. 5.3)
30
____________________________________________________________
Fig. 5.3
6. OBTENO DA EXPRESSO LGICA A PARTIR

DE UMA TABELA VERDADE
Um projeto digital normalmente comea pela construo de uma tabela
verdade, com uma ou mais sadas desejadas (0 ou 1), para cada condio de
entrada. A partir da tabela verdade podemos chegar a uni circuito lgico
equivalente. H dois mtodos para deduzir um circuito lgico a partir de uma
tabela verdade:
mtodo da soma dos produtos;
mtodo do produto das somas.
Mtodo da soma dos produtos

Iniciaremos com um exemplo e, logo em seguida, apresentaremos os
passos a serem observados:
Exemplo
TABELA VERDADE
A
0
0
1
1
B
0
1
0
1
S
1
1
0
0
Observe que a sada S igual a um para as

seguintes situaes:
e B ou e B, assim
S=.B+.B
CIRCUITO
Fig. 6.1
31
____________________________________________________________
O processo vlido para qualquer nmero de variveis de entrada e

podemos resumi-lo da seguinte forma:
1 passo - Verificar as combinaes na entrada para as quais a sada um.
2 passo - Expressar as combinaes com uma funo And entre as entradas,
colocando "barradas" as entradas iguais a zero.
3 passo - Fazer a operao Or dos termos encontrados.
Mtodo do produto das somas
Podemos, a partir da tabela verdade de uma dada situao, obter a
expresso lgica para implementao de um circuito que "executar" a lgica
determinada pela tabela. Observe a tabela verdade:
TABELA VERDADE
A
0
0
1
1
B
0
1
0
1
C
1
1
0
0
A sada S ser zero para as seguintes

situaes;
ou B e ou B, assim:
S =CIRCUITO
( + B) . ( + B)
Fig. 6.2
O processo acima vlido para qualquer nmero de variveis de entrada

e podemos resumi-Ia da seguinte forma:
1 passo - Verificar as combinaes na entrada para as quais a sada ZERO.
2 passo - Expressar as combinaes acima com uma funo OR entre as
entradas, colocando "barradas" as entradas iguais a UM.
3 passo - Fazer a operao And dos termos encontrados acima.
32
____________________________________________________________
PRTICAS
33
____________________________________________________________
Experincia 2
a) Material utilizado
1 x CI 74LS08
b) Montar o circuito da figura 5, ligando o pino 14 ao +5V e o pino 7 ao
comum.
Figura5 Circuito E de 4 entradas
c) Completar a tabela da figura 6.

Entradas Sadas
A B C D L = AB L1 = ABC L2 = ABCD

1
1
1 1
1
1 1
1 1
1 1 1
1
1 1
1 1
1 1 1
1 1
1 1 1
1 1 1
1 1 1 1
Figura 6 Tabela verdade do GATE E de 4 entradas
34
____________________________________________________________
d) Observao
No circuito testado foi montado um gate E de 4 entradas usando gates E de
duas entradas.
Usando as propriedades da lgebra de Boole foi feito:
L2 = ABCD = (((AB) C) D)
Em termos de blocos lgicos teremos o mostrado na figura 7.
Fig. 7 Gate E de 4 entradas
Demora de propagao (Delay Time)

o tempo requerido para a sada do gate mudar de estado aps as
entradas terem mudado.
Um gate TTL tpico possui uma demora de propagao de IOns. Esta
demora de propagao depende da tenso de alimentao, temperatura
ambiente, e da carga capacitiva de sada.
O significado de algumas simbologias referentes a tempo e encontradas
nas folhas de dados so:
tPLH - Demora de propagao quando a sada est mudando de um nvel

o (baixo), para um nvel 1 (alto).
tPHL - Demora de propagao quando a sada est mudando de um nvel

1 (alto), para um nvel (baixo).
Ambos os parmetros, tPHL e tPLH, so medidas com respeito ao pulso
de entrada. Os circuitos das figuras 8 e 10 ilustram a demora de propagao.

Devido a estes tempos estarem na ordem de nanosegundos, no podero ser
observados a olho nu, sim como o uso de equipamentos de alta freqncia.
35
____________________________________________________________
Fig. 8 Circuito para teste de demora de propagao
Na figura 8, se A = 1, C = 1 e os pinos 2 e 12 esto ligados a um gerador

de pulso (
) com uma freqncia de 1Hz e com largura de pulso menor que a
demora de propagao do bloco lgico, ento, a sada (pino 11) ficaria

constantemente em zero, devido aos instantes de ocorrncia dos pulsos nos
pinos 12 e 13 acontecerem em momentos no coincidentes. A figura 9 ilustra
estes atrasos.
Fig. 9 Formas de ondas correspondente a Figura 8
Fig. 10 Circuito para teste de demora de propagao
Na figura 10, se A = 1 e B = 1, na sada teramos um pulso a cada

segundo, com durao igual ao instante de coincidncia dos pulsos, A figura 11
ilustra estes atrasos.
Fig. 11 Formas de onda correspondente a Figura 10
Disto conclui-se que:

Devido Demora de Propagao de cada gate na figura 8, o sinal
aplicado no pino 2 vai chegar a entrada do gate de sada aps ter terminado o
pulso introduzido na outra entrada deste gate, desta maneira a sada permanece
36
____________________________________________________________
em zero. Na figura 10, o atraso no suficiente, de maneira que os sinais chegam

a tempos prximos um do outro no gate de sada, dando assim uma sada
adequada, isto um pulso.
Experincia 3
1 x CI 74LS32
b) Lay-out do CI 74LS32
Fig. 14 Circuito com Gate OU
d)
Completar a tabela da figura 15

ENTRADAS SADAS
A
B
L =A+ B
1
1
1
1
Fig. 15 Tabela verdade do gate OU
Experincia 4
a)
Material utilizado
1 x CI 74LS32
b) Montar o circuito da figura 16
Fig. 16 Gate OU com uma entrada flutuando
c) Completar a tabela da figura 17

ENTRADAS SADAS
37
____________________________________________________________
Fig. 17 tabela verdade do Gate OU com uma entrada flutuando
Notar que o circuito independente de A, isto significa que o pino 12

(que est flutuando) introduz um nvel lgico 1 no circuito.
Isto demonstra uma propriedade dos circuitos integrados da srie TTL-74.
"Na tecnologia TTL (srie 74) um pino de entrada sem conexo funciona como nvel
lgico 1..
Na prtica, entretanto, para montagens definitivas, no se deve deixar

pinos de entradas sem conexo, pois os mesmos podero operar como antenas
recebendo rudos, que alteram a operao do circuito.
Experincia 6
1 x CI 74LS04
b) Lay-out do CI 74LS04
Fig. 24 Lay-out do CI 74LS04
c) Montar o circuito da figura 25
38
____________________________________________________________
Fig. 28 Uso de Gates NO como BUFFER
O circuito original 74LS00 alimenta diretamente apenas 10 entradas,

porm neste caso faz o controle de 19, podendo ser expandido para 100.
Fig. 25 Circuito com o gate NO
d)
ENTRADAS SADAS
A
L = L1 = A = A
Fig. 26 Tabela verdade do Gate NO (inversor)
e)
Demora de propagao
Os gates NO podem ser usados para introduzir demora de propagao
em uma determinada linha.

Usados em cascata como mostra a figura 27 cada gate NO introduz
um atraso tpico de 10ns, para TTL padro.
Fig. 27 Gates NO funcionando como Delay (atraso)
39
____________________________________________________________
f)
Fan-Out (Capacidade de Cargas)

Um parmetro importante dos circuitos integrados a quantidade de
outros Gates do mesmo tipo, ou cargas, que a sada de um determinado gate

poder alimentar. Esta caracterstica chamada FAN-OUT e nos circuitos TTL
tem valor tpico de 10.
Se o circuito exige que mais de 10 cargas devam ser controladas por
uma determinada sada, podemos usar Gates NO como BUFFER, de maneira a
aumentar este nmero. A figura 28 ilustra este fato.
Experincia 11
a)
Material utilizado
1 x CI 74LS00
Ponta de prova do equipamento (PP)
b)
Montar o circuito da figura 42
Fig. 42 Circuito para teste de nvel lgico de entrada
c) Completar a tabela da figura 43, colocando a ponta de prova (PP) nos pinos
assinalados e anotando a indicao lgica do display.
PONTA DE PROVA INDICAO LGICA
Pino 4
Pino 5
Pino 6
d)
Concluso:
Fig. 43 Tabela de teste de nveis lgicos de um Gate No-E
Observar que nas entradas desconectadas a ponta de prova (PP) indicou

nvel lgico falso, isto , a tenso deve estar entre 0,7v e 2,1v. Porm na sada a
ponta de prova indicou nvel lgico . Disto conclui-se que as entradas abertas
foram interpretadas pelo gate como nvel 1.
Experincia 12
a)
Material usado
40
____________________________________________________________
1 x CI 74LS02
b)
Lay-out do CI 74 LS02
Fig. 45 Lay-out do CI 74SL02
c)
Montar o circuito da figura 46, no esquecendo de ligar pino 14 ao +5v e o

pino 7 ao comum.
Fig. 46 Circuito com o Gate NO-OU
d)
ENTRADAS SADAS
A
1
1
1
1
L =A+ B
Fig. 47- Tabela verdade do Gate NO-OU
Experincia 13
a)
Material utilizado
1 x CI 74LS02
b)
Montar o circuito da figura 48
Fig. 48 Circuito com Gate NO-OU
41
____________________________________________________________
c)

ENTRADAS SADAS
A
L
Fig. 49 Tabela verdade do Gate OU com uma entrada flutuando
d)
Concluso:
Da tabela figura 49, nota-se que o circuito no executa funo lgica
(Lsempre ). Isto devido ao pino 3 estar flutuando, o que equivale a introduo

de um nvel 1 no gate, produzindo assim sempre uma sada .
Experincia 21
a)
Material utilizado
1 x CI 74LS86
b)
Lay-out do CI 74LS86
Fig. 67- Lay-out do CI 74LS86
c) Montar circuito da figura 68
Fig. 68- Gate OU-EXCLUSIVO
d) Completar a tabela da figura 69

ENTRADAS SADAS
A
B
L = A B
42
____________________________________________________________
Fig.69 Tabela verdade do Gate OU-EXCLUSIVO
e) Completar a tabela da figura 70

ENTRADAS SADAS
A
B
L
1
1
1
Fig. 70- Tabela verdade do Gate OU-EXCLUSIVO funcionando como um inversor programvel
f) Observar na tabela da figura 70 que quando B = , a sada do Gate OUEXCLUSIVO apresenta o nvel lgico idntico ao da entrada A, porm quando B =
1, a sada o inverso de A.
Deste modo, o Gate OU-EXCLUSIVO pode ser usado como um inversor
programvel; se uma das entradas no h inverso, porm se for 1 h
inverso do nvel lgico da outra entrada.
7.
SIMPLIFICAO
DE
EXPRESSES
BOOLEANAS ATRAVS DOS DIAGRAMAS DE

VEITCH-KARNAUGH
Vimos at aqui a simplificao de expresses mediante a utilizao dos
postulados, propriedades e identidades da lgebra de Boole. Nestes itens vamos
tratar da simplificao de expresses por meio dos diagramas de VeitchKarnaugh.
Estes mapas ou diagramas permitem a simplificao de maneira mais
rpida dos casos extrados de tabelas da verdade, obtidas de situaes
quaisquer. Sero estudados os diagramas para 2, 3, 4, e 5 variveis.
43
____________________________________________________________
Diagrama de Veitch-Karnaugh para 2 variveis

A figura 7.1 mostra um diagrama Veitch-Karnaugh para 2 variveis:
Fig. 7.1
No mapa, encontramos todas as possibilidades assumidas entre as

variveis A e B. A figura 7.2 mostra todas as regies do mapa.
Fig. 7.2 Rgios do mapa de Veitch-Karnaugh
(a) regio onde A = 1

(b) regio onde A = 0 ( = 1)
(c) regio onde B = 1
(d) regio onde B = 0 (B = 1)
Com duas variveis podemos obter 4 possibilidades:
A
0
0
1
1
Tabela 7.1
B
0
1
0
1
Caso 0
Caso 1
Caso 2
Caso 3
No caso 0, temos A = 0 e B = 0. A regio do diagrama que mostra esta

condio a da interseco das regies onde A = 0 e B = 0.
44
____________________________________________________________
Esta regio tambm pode ser chamada de

regio B.
Fig. 7.3
No caso 1, temos: A = 0 e B = 1. A regio do diagrama que mostra esta

condio a da interseco das regies onde A = 0 ( = 1) e B = 1.
Esta regio tambm pode ser chamada de B.
Fig. 7.4
No caso 2, temos a interseco das regies onde A = 1 e B = 0 = 0(B =

1). Fazendo esta interseco temos:
Esta regio tambm pode ser chamada de

regio AB
Fig. 7.5
No caso 3, temos a interseco das regies onde A = 1 e B = 1. Fazendo

esta interseco, temos:
Esta regio pode ser chamada de regio AB.
Fig. 7.6
Podemos distribuir, ento, as 4 possibilidades neste diagrama, da

seguinte forma:
45
____________________________________________________________
Fig. 7.7
Logo, notamos que cada linha da tabela da verdade possui sua regio
prpria do diagrama de Veitch-Karnaugh.
Essas regies so, portanto, os locais onde devem ser colocados os
valores que a expresso assume nas diferentes possibilidades.
Para entendermos melhor o significado destes conceitos vamos utilizar
os exemplos:
1- A tabela da verdade mostra o estudo de uma funo de 2 variveis. Vamos
colocar seus resultados no diagrama de Veitch-Karnaugh.
0
0
1
1
B
0
1
0
1
S
0Caso 0
1Caso 1
1Caso 2
1Caso 3
Tabela 7.2
Utilizando o mtodo desenvolvido no captulo 2, obtemos a expresso

caracterstica da funo:
S = B + AB + AB
Passando para o mapa os casos da tabela da verdade, conforme o
esquema de colocao visto na figura 7.7, temos:
Fig. 7.8
46
____________________________________________________________
Uma vez entendida a colocao dos valores assumidos pela expresso

em cada caso no diagrama Veitch-Karnaugh, vamos verificar como podemos
efetuar as simplificaes.
Para obtermos a expresso simplificada do diagrama, utilizamos o
seguinte mtodo:
Tentamos agrupar as regies onde S igual a 1, no menor nmero
possvel de agrupamentos. As regies onde S 1, que no puderem ser
agrupadas, sero consideradas isoladamente. Para um diagrama de 2 variveis,
os agrupamentos possveis so os seguintes:
a) Quadra
Conjunto de 4 regies, onde S igual a 1> No diagrama de 2 variveis,
o agrupamento mximo, proveniente de uma tabela onde todos os casos valem 1.
Assim sendo, a expresso final simplificada obtida S = 1. A figura 7.9 ilustra esta
situao:
Fig. 7.9
b) Pares
Conjunto de2 regies onde S 1, que tem um lado em comum, ou seja,
so vizinhos. As figuras 7.10 e 7.11 mostram exemplos de 2 pares agrupados e
suas respectivas expresses, dentre os 4 possveis em 2 variveis:
Par A (est exclusivamente na regio A)

Fig. 7.10
Par B (est exclusivamente na regio B)

Fig. 7.11
47
____________________________________________________________
c) Termos isolados
Regies onde S 1, sem vizinhana para grupamentos. So os prprios
casos de entrada, sem simplificao. A figura 7.12 exemplifica 2 termos isolados,
sem possibilidade de agrupamento.
Termo B
Termo AB
Fig.7.12
Para o exemplo, efetuando os agrupamentos temos:
Fig. 7.12
Feito isto, escrevemos a expresso de cada par, ou seja, a regio que o

par ocupa no diagrama.
O par 1 ocupa a regio onde A igual a 1, ento, sua expresso ser Par
1 = A.
O par 2 ocupa a regio onde B igual a 1, ento, sua expresso ser
Par 2 = B.
Notamos tambm que nenhum 1 ficou fora dos agrupamentos, e ainda
que o mesmo 1 pode pertencer a mais de um agrupamento.
Para obter a expresso simplificada, basta, agora, somarmos os termos
obtidos nos agrupamentos:
S = Par 1 + Par 2 S = A + B
Como podemos notar, esta a expresso de uma porta OU, pois a
tabela da verdade tambm a da porta OU. Outro fato a ser notado que a
expresso obtida visivelmente menor do que a extrada diretamente da tabela
da
verdade,
acarretando
um
circuito
mais
simples,
diminuindo,
conseqentemente, a dificuldade de montagem e o custo do sistema.

48
____________________________________________________________
2A
0
0
1
1
Vamos simplificar o circuito que executa a tabela da verdade a seguir:

B
0
1
0
1
S
1
1
1
0
Tabela 7.3
Obtendo a expresso diretamente da tabela, temos:

S = B + B + AB
Transportando a tabela para o diagrama mediante processo j visto,
temos:
Fig. 7.13
Agora vamos agrupar os pares:
Fig. 7.14
Vamos escrever as expresses dos pares:

par 1
par 2 B
Somando as expresses dos pares, temos a expresso simplificada:
S=+B
Notamos que a tabela da verdade uma porta NE. Aplicando o teorema
de De Morgan expresso, aps a simplificao, encontramos a expresso de
uma porta NE.
S = AB
49
____________________________________________________________
Diagrama de Veitch-Karnaugh para 3 variveis

O diagrama de Veitch-Karnaugh para 3 variveis visto na figura 7.15.
Fig. 7.15
No mapa encontramos todas as possibilidades assumidas entre as

variveis A, B e C. A figura 7.16 mostra as regies deste mapa.
Fig. 7.16 Regies do mapa de Veitch- Karnaugh
(a) Regio na qual A = 1

(b) Regio na qual = 1 (A = 0)
(c) Regio na qual B = 1
(d) Regio na qual B = 1 (B = 0)
(e) Regio na qual C = 1
(f) Regio na qual C = 1 (C =0)
50
____________________________________________________________
Neste diagrama, tambm temos uma regio para cada caso na tabela da
verdade. A tabela 7.4 e a figura 7.17.mostram os casos para 3 variveis e as
respectivas localizaes no mapa.
Caso
0
1
2
3
4
5
6
7
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
Fig.
17.17
0
1
Tabela 7.4
Vamos analisar a localizao somente de uma das possibilidades, visto

que as outras so de maneira anloga. Assim sendo, vamos localizar no diagrama
o caso 3.
Caso A B C
3
0 1 1
No diagrama, ser a interseco das regies que: A = 0 ( = 1), B = 1 e C
= 1. Esta pode ser chamada de regio BC. A figura 7.18 mostra esta localizao
no diagrama, para a colocao do respectivo caso de entrada da coluna S.
Fig. 7.18
Para melhor compreenso, vamos, como exemplo, transpor para o

diagrama as situaes de sada da tabela 7.5.
A
0
0
0
0
1
1
1
B
0
0
1
1
0
0
1
C
0
1
0
1
0
1
0
S
1
0
1
1
1
0
1
51
____________________________________________________________
Tabela 7.5
Expresso extrada da tabela da verdade:

S = B C + B C + B C +AB C +AB C
Transpondo a tabela para o diagrama, temos:
Fig. 7.19
Para efetuarmos a simplificao, seguimos o mesmo processo visto

anteriormente, somente que, para 3 variveis, os agrupamentos possveis so os
seguintes:
a) Oitava:
Agrupamento mximo, onde todas as localidades valem 1. A figura 7.20
apresenta esta situao:
Fig. 7.20
b) Quadras:
Quadras so agrupamentos de 4 regies, onde S igual a 1, adjacentes
ou em seqncia. Vamos agora formar algumas quadras possveis num diagrama
de 3 variveis, a ttulo de exemplo:
Fig. 7.21
(a) Quadra
(b) Quadra B
(c) Quadra C
52
____________________________________________________________
c) Pares:
A figura 7.22 apresenta como exemplo, 2 pares entre os 2 possveis em
um diagrama de 3 variveis:
Fig. 7.22
d) Termos isolados
Vejamos na figura 7.23, alguns exemplos de termos isolados, que, como
j dissemos, so os casos de entrada sem simplificao.
Fig. 7.23
Para o exemplo, agrupamos primeiramente uma quadra e, logo aps, um

par, conforme mostra a figura 7.24.
Fig. 7.24
Notamos que esse par no depende de C, pois est localizado tanto em

C como em C, resultando sua expresso independente de C, ou seja, o termo B.
O passo final somarmos as expresses referentes aos agrupamentos.
A expresso final minimizada ser S = B + C.
Como outro exemplo, vamos minimizar o circuito que executa a tabela
7.6.
53
____________________________________________________________
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S
0
1
0
1
1
1
1
0
Tabela 7.6.
Transpondo para o diagrama temos:
Fig. 7. 25
Efetuando os agrupamentos, notamos que obtemos apenas 3 pares:
Fig. 7.26
A expresso minimizada ser: S = C + A B + A C

Poderamos tambm ter agrupado de outra maneira, conforme mostar a
figura 7.27.
Fig. 7.27
54
____________________________________________________________
A expresso gerada, seria, ento: S = C + A C + B C

Estas duas expresses, aparentemente diferentes, possuem o mesmo
comportamento em cada possibilidade, fato este comprovado, levantando-se as
respectivas tabelas da verdade.
Diagrama de Veitch- Karnaugh para 4 variveis
O diagrama par 4 variveis visto na figura 7.28.
Fig. 7.28
A figura 7.29 mostra as regies assumidas pelas variveis A, B, C e D

neste mapa.
Os elementos A, B e C so os sensores de netrada que monitoram o
nvel mximo, o mnimo e a presena do caminho respectivamente. Os
elementos S1 e S2 so as sadas, motores que comandam a abertura e o
fechamento dos compartimentos de enchimento e esvaziamento de silo.
Condies do problema:
1 condio: se o silo estiver abaixo do nvel mnimo, deve-se desligar S1 e ligar
S2 para armazenamento dos gros.
2 condio: se o silo tiver um nvel de gros acima do mnimo (B = 1) e o sensor
C acusar o caminho (C = 1), a sada S1 pode ser aberta.
3 condio: quando atingir o nvel mximo, automaticamente a sada S 2 deve ser
desligada.
4 condio: se o sensor A acusar nvel mximo e o sensor B no acusar nada,
deve ser acionado um alarme.
5 condio: sem o caminho, a sada S1 deve estar obrigatoriamente desligada.
55
____________________________________________________________
6 condio: os gros somente sero liberados para o caminho se o nvel de

armazenamento estiver acima do mnimo.
Soluo: Montar a tabela verdade a partir das condies dadas anteriormente:
Tabela verdade
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
S1
0
0
0
1
0
0
0
1
S2 Alarme
1
0
1
0
1
0
1
0
0
1
0
1
0
0
0
0
Aplicar o mapa de Karnaugh para implementar o circutio lgico

simplificado.
Onde:
As entradas so os sensores A, B e C;
E as sadas so S1, S2 e alarme
Projeto de um circuito lgico para trs variveis

A aplicao mais importante do mapa de Karnaugh o projeto de
circuitos lgicos a partir da tabela verdade. A primeira construir uma tabela com
todas as condies do projeto. Em seguida, transformamos as situaes em que
a sada igual a um, na tabela verdade, para o mapa de karnaugh
correspondente ao nmero de variveis de entrada.
Comearemos com o exemplo de projeto de um circulo lgico para
controle de um silo de armazenamento de gros.
Esboo do problema:
56
____________________________________________________________
Fig.7.29
8.
CDIGOS,
CODIFICADORES
DECODIFICADORES
57
____________________________________________________________
Os cdigos mais usuais em circuitos lgicos so o binrio, BCD (8421), o

octal, o hexadecimal e o decimal. Alm destes, h cdigos cuja aplicao
vantajosa em relao a outros, em algumas aplicaes. Considere o diagrama de
blocos de uma calculadora manual apresentado na figura 8.1.
Fig. 8.1
Na figura acima, o codificador o dispositivo que traduz o nmero

digitado no teclado em um cdigo binrio, tal como o BCD. Pode-se dizer que ele
codifica uma linguagem entendida por pessoas por uma linguagem entendida pela
calculadora. Aps ser realizada a operao matemtica, os resultados so
disponibilizados em um cdigo binrio. O decodificador o elemento que traduz o
nmero binrio de sada para um display de sete segmentos. Pode-se dizer que
ele decodifica a linguagem da calculadora para a linguagem facilmente
identificada por ns.
Codificadores
Um codificador executa funo inversa do decodificador. As entradas
do codificador, muitas vezes, so as sadas de um decodificador. Para cada linha
de entrada escolhida, uma palavra de cdigo correspondente, com bits A, B,
C, .....n, aparece nas linhas de sada. Em geral, no necessrio que exista uma
relao especial entre o nmero de linhas de entrada e o nmero de linhas de
sada.
Codificador de decimal para BCD
58
____________________________________________________________
A figura 8.2 mostra um tipo de codificador o codificador decimal-para

BCD. As chaves so de boto de presso como as de calculadora de bolso.
Quando o boto 3 pressionado, por exemplo, as portas OR de sadas C e D
tm entradas altas, portanto, a sada ABCD = 0011. Se o boto 5 pressionado,
a sada se torna ABCD = 0101
Fig. 8.2
Decodificador driver
59
____________________________________________________________
O decodificador pode ser modificado para ter sada com maiores

correntes e tenses. Isto est mostrado na figura 8.3, onde a sada do
decodificador atua na base do transistor, o qual tem coletor aberto e capaz de
operar correntes e tenses relativamente altas. A figura 8.3 mostra uma conexo
tpica para alimentar uma pequena lmpada incandescente de 20 volts. Deve-se
observar que a sada do transistor fica S, j que este age como um inversor.
Fig. 8.3 Uma das sadas do decodificador com transistor driver
Na famlia TTL 74 j existem circuitos de coletor aberto que so

indicados para se usar na sada s, em substituio ao transistor. Entre estes,
pode-se citar o CI 74LS06, que consta de 6 inversores Buffers/Drivers com sada
para alta tenso (at 30 volts) e podendo absorver correntes de at 40mA. Outro
destes o CI 7407, que consta de 6 Buffers/ Drivers com sada possuindo
caractersticas de tenso e corrente iguais as do 74LS06.
Existem tambm CIs decodificadores, na famlia 74, que j vm com o
driver incorporado e, nestes casos, so denominados Decodificadores/ Drivers.
Entre estes pode-se citar o 74141, que um decodificador /driver BCD para
decimal.
Decodificador/Drivers BCD para 7 segmentos
Alguns displays numricos usam uma configurao de 7 segmentos para
produzir um caracter alfanumrico. Cada segmento composto de um material
que emite luz quando percorrido por corrente. Os materiais mais comumente
utilizados so diodos de emisso de luz (LEDs) e filamentos incandescentes.
60
____________________________________________________________
Um decodificador/driver BCD para 7 segmentos recebe entradas BCD de

4 bits e fornece as sadas que conduziro as correntes , atravs dos segmentos
apropriados para mostrar o caracter alfanumrico. A tabela da figura 8.4 mostra
sos segmentos acesos com os respectivos dgitos decimais.
Fig. 8.4 Display de 7 segmentos e respectiva tabela
O nome decodificador aplicado para este caso apesar de se ter vrias

sadas ativas simultaneamente no decodificador, na sada do decodificador/driverdisplay s se tem um nico dgito decimal.
Existem decodificadores/drivers BCD para 7 segmentos na srie 74.
Entre estes pode-se citar o 7446 e o 7447. Entretanto, um decodificador/driver
muito popular o 9368 e que utilizado neste equipamento, podendo ser
encontrado outro similar (7448).
O mdulo 8810 contm 2 decodificadores em EPLDs ligados aos
displays.
Suas respectivas entradas so:
L a L3 dgito correspondentes aos 4 bits menos significativos
L4 a L7 dgito correspondentes aos 4 bits mais significativos
Existem display que j tm ao seu circuito o decodificador/driver
A figura 8.5 mostra como o circuito discreto equivalente ao do mdulo.
61
____________________________________________________________
Fig. 8.5 Circuito decodificador/display do Mdulo 8810
Experincia
62
____________________________________________________________
a) Ligar as chaves A, B, C e D em L3, L2, L1 e L, respectivamente.

Observao: Poder ligar E, F, G e H em L7, L6, L5 e L4, respectivamente.
b) Verificar a tabela da figura 8.6.
Fig. 8.6 Tabela para 9368 e FND 500
c) Observar que:
Em
as sadas so os decimais correspondentes s entradas.
Em
as sadas so os hexadecimais correspondentes s entradas.
Disto conclui-se que:

1- Usando-se entradas desde at 11 o 9368 funciona como
decodificador/driver BCD para decimal.
2- Usando-se entradas de at 111 o 9368 funciona como um
decodificador/driver binrio para hexadecimal.
63
____________________________________________________________
9.Referncias Bibliogrficas
Apostila SENAI Fundamentos de eletrnica II Lgica Combinacional
IDOETA, Ivan Valeije. Elementos de eletrnica digital. Ed. rica , 26ed.
Mdulo digital 8410 Teoria e Prtica
64

Fundam de Eletrônica II - Digital - 69 PAG

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Fundam de Eletrônica II - Digital - 69 PAG

Enviado por

Direitos autorais:

Formatos disponíveis

FUNDAMENTOS

Curso Tcnico de Eletrnica

Curso Tcnico de Eletrnica

Curso Tcnico de Eletrnica

Muda a forma de trabalhar, agir, sentir, pensar na chamada sociedade do

Sistema binrio de numerao

No sistema binrio, teremos um odmetro cujas rodas tm apenas dois

Algumas definies teis usadas em sistemas digitais

String grupo de caracteres (letras ou dgitos), escritos um aps o outro.

Nibble uma string de 4 bits.

Byte quqlquer string de 8 bits. Os computadores processam

1kbyte = 1024 bytes

Equivalncia decimal binrio

Observao: Com quatro bits possvel mostrar a equivalncia at o decimal 15,

microprocessadores. A seguir, na tabela com a equivalncia em vrios sistemas,

Converso entre sistemas de numerao

A seguir sero dados exemplos de converso entre bases. O perfeito

vamos empregar a tcnica do peso relativo a cada algarismo significativo.

Converso de base 10 para base qualquer

Resposta: 45(10) = 101101(2)

Resposta: 936(10) = 1650(8)

Resposta: 0,875(10) = 0,111(2)

Resposta: 0,655(10) = 0,517270(8)

Resposta: 110 111 101 100(2)

Observao: Note que no existe algarismo 8 ou 9 na composio de um

Resposta: 0001 1111 1110 0011(2)

de dgitos binrios pelo equivalente da base b. No nosso exemplo, o

2 - Converter os nmeros Decimais para Sistema Binrio:

A operao de adio de nmeros binrios idntica do sistema

Assim, agora, um exemplo com empresta um:

Subtrao pelo "complemento"

A subtrao de nmeros binrios pode ser efetuada pela soma do

soma simples do complemento;

Subtrao por soma simples do complemento

determina-se o complemento do minuendo (transformando o 1 em 0 e o 0

determina-se o complemento do resultado.

Subtrair 01112 de 00102

Portanto, o resultado 01012.

determina-se o complemento de 1 do subtraendo, transformando-se o 0 em

efetua-se a soma do minuendo com o complemento de 1 do subtraendo;

soma-se o vai-um ao bit menos significativo.

Observao: Se o subtraendo tiver menos dgitos que o minuendo, deve-se

O resultado pode ser provado, se comparado com o resultado da

Subtrao por soma do complemento de 2

determina-se o complemento de 1 do subtraendo;

soma-se 1 ao subtraendo (complemento de 1) a fim de obter o

soma-se o minuendo com o complemento de 2 do subtraendo;

ignora-se o vai-um do resultado da soma.

chave fechada, e para a sada, acesso. (Fig. 4.1)

Observao: As letras usadas para expressar as entradas usualmente so as

TTL (Transistor Transistor Logic);

CMOS (Complementary Metal Oxide Silicon).

-Seis inversores (TTL)

Funo And (E)

Alguns circuitos integrados And - Na relao abaixo encontram-se alguns Cl's

7421 2 Ands de quatro entradas (TTL)

Alguns circuitos integrados Or - Na relao abaixo encontram-se alguns

Outras portas lgicas

Alguns circuitos integrados Nor - Na relao abaixo so apresentados alguns

Alguns circuitos integrados Nand (TTL)

Porta Exor (Ou Exclusivo)

a quantidade de variveis em 1 for mpar. (Fig. 4.7)

5. IMPLEMENTAO DE CIRCUITOS LGICOS A