Escolar Documentos
Profissional Documentos
Cultura Documentos
Alunos: Gabriel Ferronatto, Ian Ruviaro, Mateus Tognon & Thiago Tavares
1. INTRODUÇÃO
A sigla FET vem do inglês field effect transistor ou transistor de efeito de campo,
assim como os transistores BJT este tipo de transistor serve para amplificar uma certa
corrente. De acordo com BOYLESTAD (pg. 318, 2013), o efeito de campo é estabelecido por
um campo elétrico que controla a condução do circuito sem necessidade de contato direto
entre o sinal de entrada e o sinal de saída.
Diferentemente dos dispositivos BJT que operam de acordo com uma corrente
aplicada, os dispositivos FET utilizam um sinal de tensão para operar. A impedância de
entrada dos dispositivos FET é extremamente elevada, o que faz com que o transistor
dependa apenas da tensão de entrada, pois no mesmo não haverá corrente entre dreno (drain)
e fonte (source).
Os transistores FET são mais estáveis que os transistores BJT, estes também
esquentam menos e normalmente são menores. Porém os ganhos de tensão CA nos
dispositivos FET são geralmente menores que nos transistores BJT.
Existem três tipos básicos de transistores FET, os transistores JFET, os transistores
MOSFET tipo depleção e os MOSFET intensificação.
1.1. Transistores JFET
A corrente no terminal de gate é sempre zero, assim sendo este depende somente da
tensão aplicada, esta tensão é negativa e é possível notar isto observando a curva de entrada
de um JFET. A figura 1.1 mostra um exemplo de curva característica de entrada.
Figura 1.1- curva de tensão de entrada (gate- source) do transistor BF245C
Fonte:( [2], pág, 5)
É possível observar na figura 1.1 que a curva de tensão Vgs possui um limite inferior
e um limite superior, o limite inferior possui corrente de dreno (Id) igual à zero e uma tensão
Vgs igual a um certo valor que recebe a sigla de Vp. Já no limite inferior, a tensão Vgs vale
zero e a corrente de dreno Id é igual a uma certa corrente que recebe a sigla de Idss. Estes
limites determinam o quanto a tensão Vgs pode variar em cada transistor. Ao observar a
figura 1.1 ainda é possível notar que quanto mais próximo de zero for o valor de Vgs maior
será a corrente de dreno.
Aplicando uma tensão Vgs de entrada, é possível obter uma corrente de dreno (Id),
bem como a tensão de drain-source (Vds) . Estes três parâmetros definem o ponto de
operação do transistor JFET. A figura 1.2 mostra o gráfico de operação do transistor JFET.
Figura 1.2- curvas de operação do transistor BF245C
Fonte: Autores
1.4.2 Configuração autopolarização JFET
Fonte: Autores
1.4.3 Polarização JFET com divisor de tensão
Essa é a polarização mais estável para ligação do transistor, a desvantagem
dessa ligação e que nela temos necessidade de um maior número de resistores para
montagem do circuito.
Fonte: Autores
1.4.6 Polarização MOSFET intensificação com divisor de tensão
Fonte: Autores
2. OBJETIVOS
3. MATERIAIS E MÉTODOS
3.1. Materiais
● Resistores;
● Transistores JFET - BF245C;
● MOSFET tipo intensificação - IRF840;
● Fonte de tensão contínua ajustável;
● Matriz de contatos;
● Multímetro;
3.2. Métodos
3.2.1. EXPERIMENTO
Primeiramente foi montado o circuito de polarização fixa para o transistor JFET, após
algumas dificuldades com erro de versões de datasheet foi possível montar o circuito e variar
a tensão de dreno para obter as grandezas requisitadas pelo roteiro.
Para o circuito de autopolarização foi necessário projetar o circuito, após dimensionar
os resistores para atender as necessidades do circuito, o mesmo foi montado em protoboard e
os dados pertinentes foram anotados.
Por último foi montado o circuito para polarização do MOSFET tipo intensificação, e
variando a tensão de gate f oi possível mensurar os valores pertinentes ao experimento.
3.2.2. CÁLCULO
Para a execução dos cálculos, as equações utilizadas podem ser divididas em geral e
por tipo de polarização ao qual o transistor fora submetido, sendo cada uma dessas divididas
para cada tipo de transistor utilizado a seguir.
Como os transistores da família FET são manipulados por tensão, a primeira equação
mostra a relação pertinente entre a corrente do dreno e a tensão presente entre o ganho e a
fonte (source) :
I D = I DSS · 1 −( V GS
VP )² (3.0)
onde:
I D - corrente de dreno;
I D - corrente máxima de dreno;
SS
V GS - tensão ganho-source;
V P - tensão de constrição.
Por fim, a última equação relacionada a esse tipo de transistor discorre sobre a tensão
de saturação proveniente entre o dreno e o source.
V DS SAT = V GS − V P (3.1)
V GS - Tensão Ganho-Source
V P - tensão de constrição.
Quanto aos projetos realizados com o JFET, o primeiro passo executado é a
determinação do ponto quiescente, onde esse é determinado com os dados de corrente
máxima de dreno e tensão de constrição ambos divididos por dois.
ID
ID Q = 2
SS
(3.2)
VP
VPQ = 2
(3.3)
I D(on)
K= (V GS(on) −V T )²
(3.4)
onde:
K - parâmetro do transistor;
I D (on) - corrente máxima de Dreno;
V T - tensão de constrição.
V DS SAT = V GS − V T (3.5)
Por fim, a última equação que auxilia na manipulação deste tipo de transistor denota a
relação da corrente de dreno e às tensão entre dreno-source e a tensão de constrição.
I D = K · (V GS − V T )² (3.6)
4. RESULTADOS E DISCUSSÕES
4.1. Cálculo
V GS = 0V (4.0)
V DS = 4V (4.1)
V CC = 5.72V (4.2)
V cc − RD · I D SAT − V DS = 0 (4.3)
5.72 − 100 · I D − 4 = 0 (4.4)
I D = 17.2 mA (4.5)
Ainda, como viés de confirmação, com auxílio da equação 3.0, a corrente de saturação
pode ser calculada:
0
I D = I D · (1 − 5.87 )² (4.6)
SS
ID = ID · 1 (4.7)
SS
I D = 17.2 mA (4.8)
SS
V GS =− 5.87V (4.9)
V P =− 5.87V (4.10)
Nessa seção, com os resultados obtidos em (4.1), (4.8) e (4.10) junto da aplicação de
uma fonte de 20V, tem-se as condições básicas para o projeto do JFET:
V DS SAT = 4V (4.11)
I D SS = 17.2 mA (4.12)
V p =− 5.87V (4.13)
V CC = 20V (4.14)
Com esses valores, as equações (3.2) e (3.3) e o datasheet do transistor JFET, o ponto
quiescente pode ser estimado. Primeiramente, com os dados do transistor, pode-se determinar
a máxima tensão de dreno-source como:
V DS = 30 V (4.15)
M AX
17,2
I D = 2
(4.16)
I D = 8.6 mA (4.17)
30
V DS = 2
(4.18)
V DS = 15 V (4.19)
8.6 = 17.2 · 1 − ( V GS
−5,87 )² (4.20)
V GS =− 1.743 V (4.21)
Sendo assim, efetuando uma análise entre as malhas do dreno e do source, a primeira
relação entre as resistências é determinada:
20 = RD · 8.6 + 15 + RS · 8.6 (4.22)
RD + RS = 578.0341 (4.23)
1.743
RS = 17.2 m
(4.24)
RS = 201.5 Ω (4.25)
RS = 200 Ω (4.28)
RD = 360 Ω (4.29)
Por fim, para garantir uma corrente ínfima no ganho a ponto desta poder ser
considerada nula, o resistor pertinente a essa seção do circuito deve ser alto, sendo assumido
com o seguinte valor:
RG = 1 M Ω (4.30)
4.1.2. VERIFICAÇÃO DOS PARÂMETROS DO MOSFET TIPO
INTENSIFICAÇÃO
V GS = 2V (4.31)
V T = 2V (4.32)
Para o projeto do deste transistor FET, o ponto quiescente não foi requisitado, mas
sim as condições iniciais para a manipulação dos cálculos, sendo essas:
I D = 0.5 A (4.33)
V cc
V DS = 2
(4.34)
30
V DS = 2
(4.36)
V DS = 15 V (4.37)
1.5
K= 4.5
(4.40)
K = 0.333 (4.41)
RD = 10Ω (4.46)
RS = 20Ω (4.47)
R 2 = 1M Ω (4.48)
Agora, para determinar a tensão no ganho, a seguinte equação pode ser deduzida com
o somatório de tensão da figura 4.10:
V G = V GS + RS · I D (4.49)
V G = 4.222 + 20 · 0.5 (4.50)
V G = 14.222 (4.51)
14.222
Ie = 1M
(4.52)
I e = 14.222 μA (4.53)
V cc = R1 · I e + V G (4.54)
30 = R1 · 14.222 μ + 14.222 (4.55)
R1 = 1, 12 M Ω (4.56)
Entretanto, o valor determinado para R1 não é comercial, sendo assim, para a
efetivação da medição o seguinte resistor foi adotado:
R 1 = 1, 1 M Ω (4.57)
VDS(V) ID(mA)
2 12.7
3 15.75
4 17.25
5 17.81
6 18.09
7 18.22
8 18.25
10 18.12
12 18.00
14 17.72
16 17.37
Fonte: Autores.
Para obter a tensão Vp foi variada a tensão gate-source, até o momento em que a
corrente ID chegasse a 0A. O resultado encontrado foi de 5.87V
VGS(V) ID(mA)
0 18.00
-1 13.13
-2 9.27
-3 5.94
-4 2.97
-5 0.72
-6 0
-7 0
-8 0
-9 0
-10 0
Fonte: Autores.
Para este circuito foi utilizada a configuração de divisor de tensão, com o transistor
MOSFET tipo intensificação, a fim de determinar a viabilidade dos valores projetados para os
componentes do circuito, para que o transistor opere no ponto quiescente citado acima.
Tabela 4.4: Características do circuito divisor de tensão projetado.
5. CONCLUSÃO
[2] NXP. BF245A; BF245B; BF245C N-channel silicon field-effect transistors. 1995.
BOYLESTAD, Robert L. Dispositivos eletrônicos e teoria de circuitos. 11. ed. São Paulo:
Pearson Education do Brasil, 2013.