Escolar Documentos
Profissional Documentos
Cultura Documentos
Transistor de
Efeito de Campo
Trabalho de Eletrônica I
Sumário
1 Introdução 3
1.1 FET – Transistor de Efeito de Campo 3
1.2 Características do FET 5
2 Principio de Funcionamento do FET 6
2.1.1 Operações Básicas 6
2.1.2 Controle de Porta do FET 11
2.2 Configurações do FET 14
2.3 Polarização e Reta de Carga 15
2.4 A curva de Transcondutância 17
2.5 A curva do Dreno 19
2.6 REGIÃO DE OPERAÇÃO 20
2.7 Especificações de um JFET 21
3 Funcionamento 21
4 Aplicações 23
4.1 Fonte de Corrente 23
4.2 Amplificadores 23
4.2.1 Amplificador de Fonte Comum 26
4.2.2 Amplificador com Realimentação Parcial 27
4.2.3 Amplificador Seguidor de Fonte 28
5 Exercícios Resolvidos 29
6 Referências Bibliográficas 32
1 Introdução
Primeira referência foi apresentada numa patente feita em 1930, por Julius Edgar
Lilienfeld, um pesquisador ucraniano nascido em 1882 e que imigrou para os EUA na
A figura 01 apresenta um JFET de canal n (existe também o JFET de canal p). Seu
diag a a o st utivo si plifi ado ep ese ta u a a a de silí io se i o duto tipo
n (semicondutor dopado com impurezas doadoras) e contendo incrustadas duas
regiões tipo p. O JFET da figura 01 tem as seguintes partes constituintes:
FONTE: (source) fornece os elétrons livres
Assim como ocorre com os BJTs, há sempre dois tipos de transistores, npn e
pnp. A diferença está no portador majoritário (elétrons ou lacunas). Já que os FETs são
controlados por variações no campo elétrico através da junção, é possível construir um
capacitor no elemento de controle a, dessa forma, reduzir ainda mais a corrente de
fuga. O óxido de metal de um MOSFET forma o capacitor na entrada do elemento de
controle (a porta).
Passo 1: O processo mais simples para se obter um JFET começa com Si dopado por N.
As duas regiões da porta são, na verdade, conectadas para definir um canal para a
corrente do portador. O controle da corrente do FET (resistência) é atingido mudando-
se o tamanho das zonas de depleção que circundam as portas.
As portas são duas regiões de um material do tipo p que são dispostas para
criar um canal para condução da fonte para o dreno. As duas regiões de porta são,
quase sempre, conectadas para que o usuário veja apenas a conexão da porta.
Passo 3: Ao redor de cada porta há uma zona de depleção, como em qualquer junção
PN.
Passo 4: Aqui, a tensão de dreno para fonte, VDS, é igual à tensão dreno para porta. À
medida que VDS aumenta, as zonas de depleção se movem juntas; e a resistência de
fonte aumenta.
À medida que a tensão do dreno para a porta aumenta, a zona de depleção aumenta
e, dessa forma, a condução do canal diminui.
Para pequenas tensões, a resistência aumenta com a tensão, e isso é descrito como a
região ôhmica. Acima da tensão obstruída o canal é saturado, e a resistência se torna
constante. A tensão obstruída pode ser descrita como a tensão na qual as zonas de
depleção das duas portas se encontram.
Passo 5: Defina uma resistência aparente através do FET, a resistência de canal RC.
À medida que VDS aumenta, a zona de depleção cresce, e a resistência efetiva diminui
lentamente.
À esquerda encontra-se a corrente de dreno Vs a tensão de dreno para fonte para uma
porta ligada a terra. A região de tensão zero para a tensão obstruída é a região ôhmica,
a região plana é a área de saturação e, em tensões mais altas, há uma região de
ruptura, onde a condução do canal aumenta rapidamente. Muitos dispositivos serão
destruídos se operados nessa região de ruptura, embora (assim como com os diodos
zeners) existam dispositivos que são projetados para funcionar nessa região de
avalanche.
O gráfico à direita mostra a resistência correspondente. Na região ôhmica, a
resistência aumenta apenas lentamente e, em seguida, na região de saturação, a
resistência aumenta mais rapidamente. É importante observar que a corrente de
dreno do JFET é independente da tensão dreno-fonte na região de saturação.
Como iremos ver brevemente, nessa região a corrente de dreno permanece muito
sensível ao potencial dreno-porta. Portanto, se quisermos obter controle via porta,
normalmente iremos projetar o dispositivo para operar na região de saturação.
estrangulamento
A curva característica de um FET é determinada pela medida da corrente no
dreno (ID) em função da tensão aplicada entre dreno e fonte (V DS), para uma tensão
entre gate e fonte nula (VDS=0[V]).
Polarização básica
ID aumenta até que VDS=VP resistência do canal varia muito pouco, dado que a
região de depleção é pouco extensa para produzir um efeito significativo: zona ôhmica
Nesta região VDS e ID estão relacionadas pela lei de Ohm:
Rds
Vp
Idss
No intervalo em que ID é praticamente constante, a zona de depleção alarga-se,
aumentado a resistência, o que anula o efeito do aumento de V DS.
O FET também pode ser usado como amplificador de sinal, desde que adequadamente
polarizado. A grande vantagem na utilização do mesmo está na sua impedância muito
elevada de entrada e sua quase total imunidade a ruídos. O FET possui uma
impedância de entrada extremamente alta, da ordem de 100M ou mais. Por ser
praticamente imune a ruídos é muito utilizado para estágios de entrada de
fonte (é uma região de íons, formada pela difusão pela junção). Desta forma temos as
seguintes condições:
a) LARGURA DO CANAL: depende da tensão VGG, isto é, quanto mais negativa,
maior será a região de depleção e portanto, mais estreito o canal.
b) TENSÃO DE CORTE (VGS): é a tensão suficiente para desaparecer o canal
(VGScorte) também conhecida como Tensão de Deslocamente (pinch-off).
c) CORRENTE DE FUGA DA PORTA: Como a junção da porta opera em
polarização reversa, tem-se uma corrente baixa; desta forma, a CORRENTE DE DRENO
é igual à CORRENTE DA FONTE (ID). Esta é a causa da alta impedância de entrada dos
JFET. OBS: Como a polarização reversa entre a porta e a fonte (VGS) não consome
corrente e a largura do canal depende de VGS, o controle de ID é efetivamente feito
pela tensão da porta.
1. Baixas tensões Vds, onde Vds/Ids é constante e denominado Rds. Neste modo,
usa-se o FET como um atenuador, ou como um resistor variável.
A curva abaixo mostra que aumentando VGS (mais negativa para um FET de canal n), a
corrente de saturação será menor, e desta forma, o gate atua como controle.
Nestas condições, ID diminui a medida que VGS fica mais negativa (observe o
ponto de saturação com -2V). Tornando VGS mais negativa, haverá um momento em
que não haverá mais ID, independentemente do valor de VDS. Essa tensão denomina-se
tensão de estrangulamento gate-source representada por VGS(OFF) ou Vp . A figura
abaixo mostra a curva para um FET de canal p. A única diferença é a polaridade de VGS
que neste caso é positiva.
Na região ativa, a corrente de dreno é controlada pela tensão Vgs, e quase não
varia com tensão Vds (compartimento de fonte de corrente controlada). Nesta o JFET
pode funcionar como multiplicador de fonte-de-corrente. O JFET está nesta região
quando Vds > Vescorte nas curvas características é a parte horizontal da curva para uma
certa Vgs (toda a área fora de saturação, hachurada, e entre as curvas V gs1 e Vgs6). A
saturação ocorre quando Vds < Vgscorte. Aqui a corrente ID depende tanto de Vgs como
Vds (comportamento de resistor controlado). Nas curvas características de dreno, é a
reta inclinada que une cada curva a origem do gráfico. Repare que as inclinação,
relacionada à resistência do canal, é diferente em cada uma das curvas (valores de V gs).
Nesta região, o JFET atua como resistor controlado por tensão, ou chave, conforme a
aplicação.
VOFF,GS = tensão de corte, tensão porta fonte, onde JFET atua como um circuito aberto.
BVDS = tensão dreno-fonte, que leva a uma ruptura de corrente do canal JFET.
IDS = corrente de dreno para polarização de porta zero.
3 Funcionamento
Consideremos o FET canal n conforme mostra a figura abaixo, para VGS = 0.
A curva a seguir mostra que o aumento de ID ocorre até que toda a região de
depleção esteja totalmente formada, após o que, a corrente de dreno satura e
permanece constante para qualquer aumento de VDD.
4 Aplicações
O circuito opera o JFET fica na região ativa, ou seja, V ds> Vgscorte, isso impõe
limite ao valor de RL. O circuito é usado em polarização, sendo freqüência dentro dos
amplificadores operacionais e outros CI's analógicos.
4.2 Amplificadores
A Figura a seguir mostra o circuito equivalente ca simples para um JFET válida para
baixas freqüências. Há uma resistência RGS muito alta entre a porta e a fonte. Esse
A equação abaixo mostra como obter VGS(Off) a partir da corrente máxima de dreno e da
transcondutância para VGS= 0V (gmo).
Nos FET, a Transcondutância é maior para tensão Vgs de polarização menor e corrente
ID maior. (Assim o ganho é determinado pela polarização, como nos bipolares e
válvulas), e o tipo de FET.
Obs.: Nos amplificadores dreno comum Rd não é usado. Ele não altera a corrente de
dreno.
A corrente circula em Rs, surgindo uma queda de tensão nele. A porta está
aterrada através de Rg, e então a tensão em Rs aparece entre S e G, polarizando o JFET
com uma tensão reversa, que se opõe à corrente de dreno (Suplidouro), regulando-a
através de realimentação negativa. A corrente então fica dada pelas características do
FET e o valor de Rs. Também se usa polarização por divisão de tensão, semelhante à
usada com transistor bipolar, mas menos exata (pouco melhor que a auto polarização).
G= - Gm RD
Seu valor na prática fica entre 3 e 30 vezes, em geral (bem menor que no bipolar). É
comum na entrada de instrumentos de medição, e dentro de C.I. analógicos, pela alta
impedância.
Obs: Cent. pode ser omitido, em algumas aplicações. Nos amplificadores com
acoplamento direto, todos os capacitores são dispensados, mas o ganho diminui.
Quando a corrente de saída gm vent flui através de rd ela produz uma tensão de saída
5 Exercícios Resolvidos
Então:
a) 0V
b) - 1,4V
c) - 1,8V
Substituindo;
a) VGS = 0
b) VGS = -1,2V
c) VGS = -1,7V
4 Determine: A) VDS B) VD C) VS
-VSS+ISRS+VDS+IDRD-VDD=0
Substituindo IS = ID e rearranjando os
termos temos;
VDS = VDD+VSS-ID(RD+RS)
VDS= 20V+10V-(6,9mA)*(1,8k+1,5K) =
VDS=30V-22,77V
B) VD=VDD-IDRD VDS=7,23V
VD=20V-(6,9mA)*(1,8k)
VD=20-12,42V
VD=7,58V
C) VDS=VD-VS
VS=VD-VDS
VS=7,58V-7,23V
VS=0,35V
a) VGS= -ID*RS
ID= 4mA.
VGS= - A * kΩ
VGS=-4V
b) VG=0
6 Referências Bibliográficas
3 Malvino, Albert Paul. Eletrônica Vol. I, 4º ed. São Paulo, Makron Books, 1997.