CAPÍTULO 8

TRANSISTORES DE EFEITO DE CAMPO

Engenharia Elétrica
Prof a. Dra. Josiane Rodrigues
 Sumário
• 8.1. Características do FET
• 8.2. Configuração com polarização fixa
• 8.3. Polarização por divisor de tensão resistivo
• 8.4. MOSFET tipo depleção
• 8.5. MOSFET tipo intensificação
• 8.6. Circuitos utilizando FET
 O transistor de efeito de campo (FET,
do inglês field-effect transistor) é um
dispositivo de três terminais utilizado em
Introdução várias aplicações que em muito se
O TBJ é um dispositivo assemelham àquelas do transistor TBJ
controlado por corrente, descritas nos capítulos 3 a 6. Embora
como mostra a Figura existam diferenças relevantes entre os dois
8.1(a), enquanto o JFET é tipos de dispositivo, existem também
um dispositivo controlado
por tensão, como mostra a muitas semelhanças, que serão mostradas
Figura 8.1(b). nas seções a seguir. A principal diferença
entre os dois tipos de transistor é o fato de
que:
 Figura 8.1

Amplificadores:

(a) controlados por corrente

e
(b) controlados por tensão.
Ø Em outras palavras, a corrente IC na Figura 8.1(a) é uma função direta do valor de IB.
Para o FET, a corrente ID será uma função da tensão VGS aplicada ao circuito de
entrada, como mostra a Figura 8.1(b). Em cada um dos casos, a corrente do circuito de
saída é controlada por um parâmetro do circuito de entrada — em um caso é o valor
de corrente, e, no outro, a tensão aplicada.
Ø Assim como há transistores bipolares npn e pnp, também há transistores de efeito
de campo de canal n e de canal p. No entanto, é importante termos em mente que
o TBJ é um dispositivo bipolar — o prefixo bi revela que o nível de condução é
uma função de dois portadores de carga: elétrons e lacunas. O FET é um
dispositivo unipolar que depende unicamente da condução de elétrons (canal n)
ou de lacunas (canal p).
Ø O termo efeito de campo merece uma explicação. É conhecida a capacidade de um
ímã permanente de atrair limalhas de ferro sem a necessidade de contato. O campo
magnético do ímã permanente envolve as limalhas e as atrai pelo caminho mais curto
determinado pelas linhas de fluxo magnético. Para o FET, é estabelecido um campo
elétrico pelas cargas presentes que controlarão o caminho de condução do circuito de
saída sem a necessidade de contato direto entre as grandezas controladoras e
controladas.
Comparando
com o TBJ
 Ø o transistor de efeito de campo de junção
(JFET);
Ø O transistor de efeito de campo metal-óxido-
semicondutor
(MOSFET);
Tipos de FET Ø O transistor de efeito de campo metal-
semicondutor
(MESFET).

Figura 8.2 – Transistor de efeito de
campo de junção (JFET)
Os dois materiais do tipo p estão
conectados entre si e também ao terminal
porta (G, do inglês gate). Em suma, portanto, o
dreno e a fonte estão conectados aos extremos
do canal do tipo n e a porta está conectada às
duas camadas do material do tipo p. Na
ausência de um potencial aplicado, o JFET
possui duas junções p-n não polarizadas. O
resultado é uma região de depleção em cada
junção, mostrada na Figura 8.2, semelhante à
mesma região de um diodo não polarizado.
Lembramos também que uma região de
depleção não possui portadores livres e, por
isso, não permite a condução através da
região.
 Analogias raramente são perfeitas e, às vezes, podem confundir, mas a
analogia da água da Figura 8.3 apresenta um sentido para o controle do JFET
no terminal de porta e ainda torna apropriada a terminologia aplicada aos
terminais do dispositivo. A fonte de pressão da água pode ser comparada à
tensão aplicada do dreno para a fonte, e esta estabelece um fluxo de água
(elétrons) a partir da torneira (fonte). A “porta”, por meio de um sinal aplicado
(potencial), controla o fluxo de água (carga) para o “dreno”.

Figura 8.3 – Analogia do fluxo de água para o

mecanismo de controle do JFET.
VGS = 0 V, VDS positiva
Na Figura 8.4, foi aplicada uma tensão positiva
VDS através do canal, e a porta foi conectada
diretamente à fonte para estabelecer a condição VGS = 0
V. O resultado é um terminal de porta e um terminal de
fonte no mesmo potencial e uma região de depleção na
extremidade inferior de cada material p semelhante à
distribuição encontrada para a situação de não
polarização da Figura 8.2. No instante em que a tensão
VDD (= VDS) é aplicada, os elétrons são atraídos para o
terminal de dreno, o que estabelece a corrente
convencional ID com o sentido definido na Figura 8.4.
O caminho do fluxo de cargas revela claramente que as
correntes de dreno e fonte são equivalentes (ID = IS).
Sob as condições mostradas na Figura 8.4, o fluxo de
carga é relativamente irrestrito e limitado apenas pela Figura 8.4 – JFET com VGS = 0 V e
resistência do canal n entre o dreno e a fonte. VDS > 0 V.
 É importante notar que a região de
depleção é mais larga na parte superior de
ambos os materiais do tipo p. A razão para essa
variação de espessura é mais bem descrita com
a ajuda da Figura 8.5. Presumindo-se uma
resistência uniforme no canal n, sua resistência
pode ser distribuída da maneira mostrada na
Figura 8.6,

Figura 8.5 – JFET com VGS = 0 V e VDS > 0 V.

 Lembramos, com base na análise
da operação do diodo, que quanto maior a
tensão reversa aplicada, mais larga é a
região de depleção — daí a distribuição da
região de depleção mostrada na Figura 8.6.
O fato de a junção p-n estar polarizada
reversamente ao longo do comprimento do
canal faz com que a corrente de porta seja
igual a zero ampère, como mostra a
mesma figura. O fato de que IG = 0 A é
uma importante característica do JFET.

Figura 8.6 – Variação dos potenciais

reversos de polarização através da junção
p-n de um JFET de canal n.
 À medida que a tensão VDS aumenta de
0 V para alguns volts, a corrente aumenta, como
previsto pela lei de Ohm, e o gráfico de ID
versus VDS tem a forma mostrada na Figura 8.7.
A relativa linearidade da curva revela que, para
a região de baixos valores de VDS, a resistência
é basicamente constante. Conforme o valor de
VDS aumenta e se aproxima do valor de VP na
Figura 8.7, as regiões de depleção da Figura 8.5
se alargam, provocando considerável redução
na largura do canal. Essa redução é a causa do
aumento na resistência do canal e da curva da
Figura 8.7. Quanto mais horizontal a curva,
maior a resistência, o que sugere que ela atinge
“infinitos” ohms na região horizontal.

Figura 8.7 – ID versus VDS para VGS = 0 V.

 Pinch-off

Se VDS for elevado a um valor em que

as duas regiões de depleção parecem se “tocar”,
como mostra a Figura 8.8, surgirá a condição de
pinch-off (estrangulamento). O valor de VDS que
estabelece essa condição é chamado de tensão
de pinch-off, e é denotado por VP, como mostra
a Figura 8.7.

Figura 8.8 – Pinch-off (VGS=0 V, VDS = Vp).

 Conforme o valor de VDS ultrapassa o de
VP, a região de confronto entre as duas regiões
de depleção aumenta em termos de
comprimento ao longo do canal, mas o nível de
ID permanece basicamente o mesmo. Em suma,
portanto, uma vez que VDS > VP, o JFET
apresenta as características de uma fonte de
corrente. Como mostra a Figura 8.9, a corrente
fica fixa no valor ID = IDSS, mas a tensão VDS
(para valores > VP) é determinada pela carga Figura 8.9 - Fonte de corrente
aplicada. equivalente para VGS= 0V, VDS > VP
VGS < 0 V
A tensão da porta para a fonte, denotada por
VGS, é a tensão controladora do JFET. Na Figura
8.10, uma tensão negativa de –1 V é aplicada entre os
terminais de porta e de fonte para um valor de VDS
menor. O efeito da polarização negativa aplicada VGS
é estabelecer regiões de depleção semelhantes às
obtidas com VGS = 0 V, mas com valores menores de
VDS.

Figura 8.10 – Aplicação de uma

tensão negativa no terminal de porta
de um JFET.
Ø A região à direita do lugar geométrico de
pinch-off na Figura 8.11 é aquela
normalmente empregada em amplificadores
lineares (que apresentam um mínimo de
distorção no sinal aplicado) e costuma ser
chamada de corrente constante, saturação ou
região de amplificação linear;
Ø A região à esquerda da linha de pinch-off, na
Figura 8.11, é chamada de ôhmica ou região
de resistência controlada por tensão. Nessa
região, o JFET realmente pode ser
empregado como um resistor variável
(possivelmente um sistema de controle Figura 8.11 – Curvas características do JFET de
canal n com IDSS = 8 mA e Vp = -4 V.
automático de ganho), cuja resistência é
controlada pela tensão porta-fonte aplicada.
 Observe, na Figura 8.11, que a inclinação de cada curva e, portanto, a
resistência do dispositivo entre dreno e fonte para VDS < VP é função da tensão VGS
aplicada. Conforme VGS se torna mais negativo, a inclinação da curva se torna mais
horizontal, correspondendo a um aumento no valor de resistência. A equação a seguir
fornece uma boa aproximação do valor de resistência em termos da tensão VGS
aplicada:

(8.1)

Onde ro é a resistência com VGS = 0 V e rd é a resistência para um valor

específico de VGS.
Para um JFET de canal n, com ro igual a 10 kΩ (VGS = 0 V, Vp = – 6 V), a
Equação 8.1 vale 40 kΩ para VGS = – 3 V.
 Dispositivos de canal p

O JFET de canal p tem exatamente a

mesma estrutura que o dispositivo de canal n da
Figura 8.2, mas as localizações dos materiais do
tipo p e n são trocadas, como mostra a Figura
8.12. Os sentidos das correntes são invertidos,
assim como as polaridades das tensões VGS e
VDS. Para o dispositivo de canal p, o canal se
contrairá para tensões positivas crescentes da
porta para a fonte, e a notação dupla para VDS
resultará em tensões negativas.

Figura 8.12 – JFET de canal p.

 Para VDS nas curvas
características da Figura 8.13, que
tem um IDSS igual a 6 mA e uma
tensão de pinch-off de VGS = +6 V.
O sinal negativo para VDS pode
gerar confusão, mas indica
simplesmente que a fonte está em
um potencial mais alto do que o
dreno.

Figura 8.13 – Curvas características do JFET de

canal p com IDSS = 6 mA e Vp = + 6V.
 Observe que para valores elevados de
VDS a curva sobe abruptamente e alcança
valores que parecem ilimitados. O crescimento
vertical indica que houve uma ruptura, e a
corrente através do canal (no sentido
normalmente esperado) agora é limitada apenas
pelo circuito externo. Embora a Figura 8.11 não
mostre o dispositivo de canal n, esse fenômeno
ocorre para esse tipo de dispositivo se uma
tensão suficiente é aplicada. Essa região poderá
ser evitada se o valor de VDSmáx for inserido na
folha de dados, e o projeto for tal que o valor de
VDS seja menor do que esse valor para todos os
valores de VGS.
Símbolos
Na Figura 8.14 são mostrados os símbolos gráficos para os JFETs de canal n e de canal
p. Note que a seta aponta para dentro no dispositivo de canal n da Figura 8.14(a),
indicando o sentido em que a corrente IG fluiria se a junção p-n fosse polarizada
diretamente. Para o dispositivo de canal p, Figura 8.14(b), a única diferença no símbolo é
o sentido da seta.

Figura 8.14 – Símbolos do JFET:

(a) canal n; (b) canal p.
 8.15 (a).

8.15 (b).

8.15 (c). Figura 8.15 – (a) VGS = 0 V, ID = IDSS; (b) corte

(ID = 0 A) VGS menor do que de pinch-off; ©
ID varia entre 0 A e IDSS para VGS ≤0 V e maior
do que o valor de pinck-off.
 8.2. Configuração com polarização fixa
O mais simples dos arranjos de
polarização para o JFET de canal n é
mostrado na Figura 8.16. Chamado de
configuração com polarização fixa, ele é
uma das poucas configurações com FET
que podem ser solucionadas com a
utilização tanto de um método gráfico
quanto de um método matemático. Ambos
os métodos são incluídos nesta seção para
demonstrar a diferença entre eles e
também para salientar que a mesma
solução pode ser obtida pelos dois
métodos.
Figura 8.16 – Configuração com polarização fixa.
 8.2. Configuração com polarização fixa
Análise CC

(8.2)

Figura 8.17 – Circuito para a análise CC.

 Análise Gráfica

Para uma análise gráfica seria necessário

um gráfico da equação de Shockley, como
mostra a Figura 8.18. Lembramos que a escolha
de VGS = VP/2 resulta em uma corrente de dreno
de IDSS/4 quando o gráfico da equação é traçado.
Para a análise feita neste capítulo, os três pontos
definidos por IDSS, VP e a interseção há pouco
descrita serão suficientes para o traçado da
curva.

Figura 8.18 – Gráfico da equação de Shockley.


Análise Gráfica
Figura 8.19 – Solução para a
configuração com polarização fixa.
Na Figura 8.19, o valor fixo de VGS foi
superposto como uma reta vertical em VGS = –VGG.
Em qualquer ponto da reta vertical, o valor de VGS é –
VGG; o valor de ID deve ser simplesmente
determinado sobre essa reta. O ponto de interseção
das duas curvas é a solução comum para a
configuração — geralmente chamado de ponto
quiescente ou ponto de operação. O subscrito Q será
utilizado na notação da corrente de dreno e na tensão
porta-fonte quando essas quantidades representarem
valores no ponto Q. Observe, na Figura 8.19, que o
valor quiescente de ID é determinado pelo esboço de
uma linha horizontal do ponto Q até o eixo vertical ID.
É importante observar que, uma vez que o circuito da
Figura 8.16 esteja montado e operante, os valores CC
de ID e VGS, que podem ser medidos como mostra a
Figura 8.20, são os valores quiescentes definidos pela
Figura 8.19.
 (8.6)

(8.3)

(8.4)

Figura 8.20 - Medição

Medição dos valores quiescentes de ID
dos valores e VGS.
quiescentes
(8.5) de ID e VGS.
 Exemplo 8.1

Determine os seguintes parâmetros para

o circuito da Figura 8.21.

a) VGSQ.
b) IDQ.
c) VDS.
d) VD.
e) VG.
f) VS.

Figura 8.21 – Circuito do exemplo 8.1.

Solução
8.22

8.22

Figura 8.22 – Solução gráfica para o circuito da

Figura 8.21.
Problemas – Pág. 394 - Boylestad
1. Para a configuração com polarização fixa da Figura 8.29:
a) Esboce a curva de transferência do dispositivo.
b) Sobreponha a equação do circuito no mesmo gráfico.
c) Determine IDQ e VDSQ.
d) Utilizando a equação de Shockley, determine IDQ e, depois, VDSQ. Compare com as
soluções do item (c).

Figura 8.29 – Problema 1

– Seção 7.2
 Solução
a) Esboce a curva de transferência do dispositivo.

b) Sobreponha a equação do circuito no mesmo gráfico.

c) Determine IDQ e VDSQ.

d) Utilizando a equação de Shockley, determine IDQ e,

depois, VDSQ. Compare com as soluções do item (c).
2. Para a configuração com polarização fixa da Figura 8.30, determine:
a) IDQ e VGSQ utilizando uma análise puramente matemática.
b) Determine VDS, VD, VG e VS utilizando os resultados do item (a).

Figura 8.30 – Circuito do

Problema 2, Seção 7.2.
 Solução
a) IDQ e VGSQ utilizando uma análise puramente matemática.

b) Determine VDS, VD, VG e VS utilizando os resultados do

item (a).
 8.3. Polarização por divisor de tensão resistivo
A polarização por divisor de tensão aplicada aos amplificadores com TBJ
é aplicada também aos amplificadores com FET, como demonstra a Figura 8.23.
A estrutura básica é exatamente a mesma, porém a análise CC de cada um é
bastante diferente.

Figura 8.23 – Configuração da

polarização por divisor de tensão.
 8.3. Polarização por divisor de tensão resistivo

Para os amplificadores com FET,

IG = 0 A, mas o valor de IB para
amplificadores emissor-comum com
TBJ pode afetar os valores de corrente e
tensão nos circuitos de entrada e saída.
Lembramos que IB é o elo entre os
circuitos de entrada e saída na
configuração TBJ com divisor de
tensão, e que VGS cumpre esse mesmo
papel para a configuração com FET.
 O circuito da Figura 8.23 é
redesenhado para a análise CC, como
mostra a Figura 8.24. Observe que todos os
capacitores, inclusive o capacitor CS de
desvio, foram substituídos por um “circuito
aberto” equivalente na Figura 8.24(b).
Além disso, a fonte VDD foi separada em
duas fontes equivalentes para permitir a
distinção entre a região de entrada e de
saída do circuito. Uma vez que IG = 0 A, a
Lei das Correntes de Kirchhoff permite
afirmar que IR1 = IR2, e o circuito em série
equivalente que aparece à esquerda da
figura pode ser utilizado para determinar o Figura 8.24 - Circuito redesenhado da Figura 7.23
valor de VG. A tensão VG igual à tensão para análise CC.
através de R2 pode ser determinada pelo
uso da regra do divisor de tensão e da (8.7)
Figura 8.24(a), como mostramos a seguir:
Aplicando a Lei das Tensões de Kirchhoff no sentido horário na malha indicada da
Figura 8.24, obtemos

(8.8)
 O resultado é uma equação que inclui as mesmas duas variáveis da equação de
Shockley: VGS e ID. As quantidades VG e RS são fixas pela configuração do circuito. A
Equação 8.8 ainda é a equação de uma reta, mas a origem não está mais contida nela. O
procedimento para traçar a Equação 8.8 não é complicado e será demonstrado a seguir.
Uma vez que são necessários dois pontos para definir uma reta, utilizemos o fato de
que em qualquer ponto no eixo horizontal da Figura 8.25 a corrente ID = 0 mA. Então, ao
selecionarmos ID = 0 mA, declaramos essencialmente que estamos em algum ponto do eixo
horizontal. A posição exata pode ser determinada pela simples substituição de ID = 0 mA na
Equação 8.8 e pelo cálculo do valor resultante de VGS, como a seguir:

(8.9)
 O resultado especifica que,
sempre que traçarmos o gráfico da
Equação 8.8, se escolhermos ID = 0
mA, o valor de VGS para o gráfico será
VG volts. O ponto que acabamos de
determinar aparece na Figura 8.25.

Para o outro ponto, levemos em

conta o fato de que, em qualquer ponto
do eixo vertical, VGS = 0 V, e façamos o
cálculo para obter o valor resultante de
ID: Figura 8.25 – Esboço da equação do circuito
para a configuração com divisor de tensão.

(8.10)
 O resultado demonstra que, sempre que traçarmos o gráfico da Equação 8.9
com VGS = 0 V, o valor de ID será determinado pela Equação 8.10. Essa interseção
também aparece na Figura 8.25.
Os dois pontos definidos anteriormente permitem o traçado de uma linha reta
para representar a Equação 8.9. A interseção da linha reta com a curva de transferência
na região à esquerda do eixo vertical define o ponto de operação e os valores
correspondentes de ID e VGS.
Visto que a interseção no eixo vertical é determinada por ID = VG/RS e que VG
é fixo devido ao circuito de entrada, valores crescentes de RS reduzem o valor de ID na
interseção, como mostrado na Figura 8.26. Essa figura deixa claro que:
 Uma vez determinados os valores quiescentes de IDQ e VGSQ, a análise
restante do circuito poderá ser feita da maneira usual. Isto é:
(8.11)

(8.12)

(8.13)

(8.14)
Figura 8.26 – Efeito de RS no ponto Q resultante.
Exemplo 8.2
Determine os seguintes parâmetros para o circuito da Figura 8.27.
a) IDQ e VGSQ.
b) VD.
c) VS.
d) VDS.
e) VDG.

Figura 8.27 – Circuito do exemplo 8.2.

Solução

8.28. A

Figura 8.28 – Determinação do ponto Q para o

circuito da Figura 8.27.
8.28
 Seção 7.4 – Problema 12 – Pág. 396.
Polarização por divisor de tensão. Para o circuito da Figura 8.31, determine:
a) VG.
b) IDQ e VGSQ.
c) VD e VS.
d) VDSQ

Figura 8.31 – Circuito do Problema 12.

Problema 13

a) Repita o Problema 12 com RS = 0,51 kΩ (cerca de 50% de seu valor no

Problema 12). Qual é o efeito de um RS menor sobre IDQ e VGSQ?
b) Qual é o valor mínimo possível de RS para o circuito da Figura 8.31 ?
8.4. MOSFET tipo depleção

Como mencionado na introdução deste capítulo, há três tipos de FET:

JFETs, MOSFETs e MESFETs. Os MOSFETs subdividem-se em dois tipos: de
depleção e de intensificação.
O nome MOSFET significa transistor de efeito de campo metal-óxido-
semicondutor.
O MOSFET tipo depleção, que apresenta características semelhantes às
de um JFET entre corte e saturação em IDSS, e também possui o aspecto adicional
de curvas características que se estendem até a região de polaridade oposta para
VGS.
Estrutura básica

Na Figura 8.32 é mostrada a construção

básica do MOSFET tipo depleção de canal n.
Uma camada grossa de material do tipo p é
formada a partir de uma base de silício chamada
de substrato. Trata-se da base sobre a qual o
dispositivo será construído. Em alguns casos, o
substrato está internamente conectado ao
terminal de fonte. Entretanto, muitos dispositivos
discretos oferecem um terminal adicional,
denominado SS, resultando em um dispositivo
com quatro terminais, como o que é mostrado na
Figura 8.32.
Figura 8.32 - MOSFET tipo depleção de
canal n.
 Os terminais de fonte e dreno são conectados por meio de contatos
metálicos às regiões dopadas do tipo n, as quais são ligadas entre si por um canal
n, como mostra a figura. A porta também é conectada a uma superfície metálica de
contato, mas permanece isolada do canal n por uma camada muito fina de dióxido
de silício (SiO2), um tipo particular de isolante, denominado dielétrico, que
estabelece campos elétricos opostos (por isso o prefixo di-) quando submetido a
um campo externo aplicado. O fato de a camada de SiO2 representar uma camada
isolante revela que:

Além disso:
Ø Na verdade, a impedância de entrada de um MOSFET é muitas vezes maior do que a de
um JFET, apesar de a impedância de entrada da maioria dos JFETs ser bastante alta
para grande parte das aplicações. Por causa da impedância de entrada extremamente
alta, a corrente de porta (IG) é essencialmente igual a zero ampère para as configurações
de polarização CC.
Ø O motivo do nome FET metal-óxido-semicondutor agora se torna óbvio: metal se
refere às conexões de dreno, fonte e porta; óxido, à camada isolante de dióxido de
silício; e semicondutor, à estrutura básica na qual as regiões do tipo p e n são
difundidas.
Ø A camada isolante entre a porta e o canal resultou em outro nome para o dispositivo:
FET de porta isolada, ou IGFET, apesar de esse termo ser cada vez menos utilizado
atualmente.
 Operação básica e curvas características

Na Figura 8.33, a tensão porta-fonte

é ajustada em zero volt devido à conexão de
um terminal com o outro, e a tensão VDD é
aplicada através dos terminais dreno-fonte.
Isso resulta em uma atração dos elétrons
livres do canal n para o potencial positivo do
dreno, que estabelece uma corrente
semelhante à que atravessa o canal do JFET.

Figura 8.33 – MOSFET tipo depleção de

canal n com VGS = 0 V e uma tensão VDD
aplicada.
 Na verdade, a corrente resultante com VGS = 0 V continua a ser chamada
de IDSS, como mostra a Figura 8.34.

Figura 8.34 Curvas características de dreno e curva de transferência para um MOSFET tipo depleção de canal n.
 Na Figura 8.35, a tensão VGS é negativa,
como –1 V. O potencial negativo na porta tenderá a
pressionar os elétrons em direção ao substrato do
tipo p (cargas do mesmo tipo se repelem) e a atrair
lacunas do substrato do tipo p (cargas opostas se
atraem), como mostra a Figura 8.35. Dependendo da
magnitude da polarização negativa estabelecida por
VGS, um nível de recombinação entre elétrons e
lacunas reduzirá o número de elétrons livres
disponíveis para condução no canal n. Quanto mais
negativa for a polarização, maior será a taxa de
recombinação. O valor resultante da corrente de
dreno é, portanto, reduzido conforme VGS se torna
mais negativa, como mostra a Figura 8.34 para VGS
= –1 V, –2 V, e assim por diante, até o valor de
pinch-off de – 6 V. Os valores resultantes de corrente Figura 8.35 Redução dos portadores livres
de dreno e o traçado da curva de transferência são no canal devido ao potencial negativo no
terminal de porta.
exatamente como o descrito para o JFET.
 Para valores positivos de VGS, a porta com potencial positivo atrai elétrons
adicionais (portadores livres) do substrato do tipo p devido à corrente de fuga reversa e
estabelece novos portadores por meio de colisões resultantes entre partículas aceleradas. A
Figura 8.34 mostra que, conforme a tensão porta-fonte aumenta positivamente, a corrente
de dreno cresce rapidamente pelas razões listadas anteriormente. O espaçamento vertical
entre as curvas VGS = 0 V e VGS = + 1 V da Figura 8.34 é uma clara indicação do quanto a
corrente aumenta quando se varia VGS em 1 volt. Devido à elevação rápida, o usuário deve
estar atento à especificação para a corrente máxima de dreno, uma vez que ela pode ser
ultrapassada com uma tensão positiva de porta. Isto é, para o dispositivo da Figura 8.34, a
aplicação de uma tensão VGS = +4 V resultaria em uma corrente de dreno de 22,2 mA,
capaz de eventualmente exceder a especificação máxima (de corrente ou potência) para o
dispositivo. Como mencionado, a aplicação de uma tensão positiva porta-fonte
“intensificou” o número de portadores livres no canal, em comparação ao estabelecido
quando VGS = 0 V. Por esse motivo, a região de tensões positivas de porta nas curvas
características de dreno ou na curva de transferência é geralmente chamada de região de
intensificação; a região entre os valores de corte e saturação de IDSS chama-se região de
depleção.
EXEMPLO 8.3
Esboce a curva de transferência para um MOSFET tipo
depleção de canal n com IDSS = 10 mA e VP = – 4 V.
SOLUÇÃO:

Figura 8.36 Curva característica de transferência para um

MOSFET tipo depleção de canal n com IDSS = 10 mA e
Que aparecem na Figura 8.36 VP = –4 V.
 Antes de traçarmos a curva para a região de valores positivos de VGS,
devemos lembrar que ID aumenta muito rapidamente para valores positivos
crescentes de VGS. Em outras palavras, devemos escolher valores razoáveis para
serem substituídos na equação de Shockley. Nesse caso, tentaremos +1 V, como
segue:

que é suficientemente alto para que o gráfico seja completado.

MOSFET tipo depleção de canal p
A construção do MOSFET tipo depleção de canal p é exatamente o oposto do
que é mostrado na Figura 8.32. Isto é, existe agora um substrato do tipo n e um canal
do tipo p, como mostra a Figura 8.37(a).

Figura 8.37 MOSFET tipo depleção de canal p com IDSS = 6 mA e VP = + 6 V.

 Os terminais são os mesmos, mas todas as polaridades das tensões e os sentidos
das correntes são invertidos, como mostra essa mesma figura. As curvas características
de dreno têm o mesmo formato das curvas apresentadas na Figura 8.34, mas com
valores negativos de VDS, valores positivos de ID (uma vez que o sentido definido foi
invertido) e polaridades opostas para VGS, como podemos observar na Figura 8.37(c).
A inversão da polaridade de VGS resulta em uma curva de transferência com o mesmo
formato da anterior, porém refletida em relação ao eixo ID, como mostra a Figura
8.37(b). Isto é, a corrente de dreno aumentará do corte, em VGS = VP na região positiva
de VGS até IDSS, e continuará a aumentar para valores cada vez mais negativos de VGS.
A equação de Shockley ainda é aplicável e requer apenas a utilização do sinal correto
de VGS e VP.
 Os símbolos gráficos de um MOSFET dos tipos depleção de canal n e p
são mostrados na Figura 8.38. Observe que os símbolos escolhidos tentam refletir
a construção real do dispositivo. A falta de uma conexão direta (devido à isolação
da porta) entre a porta e o canal é representada por um espaço entre a porta e os
outros terminais do símbolo. A linha vertical que representa o canal conecta o
dreno à fonte e é “sustentada” pelo substrato.

Figura 8.38 Símbolos gráficos para (a) MOSFETs tipo

depleção de canal n e (b) MOSFETs tipo depleção de
canal p.
 O dispositivo que aparece na Figura 8.39 tem três terminais, e a identificação
deles é mostrada na mesma figura. A folha de dados para um MOSFET tipo depleção
é semelhante à de um JFET. Os valores de VP e IDSS são fornecidos ao longo da lista,
com os valores máximos permitidos e as características para os estados “ligado” e
“desligado”. No entanto, uma vez que ID pode ultrapassar o valor IDSS, normalmente
é fornecido outro ponto que represente um valor típico de ID para uma tensão
positiva (quando o dispositivo é de canal n). Para o exemplo da Figura 8.39, ID é
especificado como ID(ligado) = 9 mA CC, com VDS = 10 V e VGS = 3,5 V.

Figura 8.39 MOSFET 2N3797 tipo depleção de

canal n da Motorola.
Figura 8.39 MOSFET
2N3797 tipo depleção
de canal n da
Motorola.(continuação)
 8.5. MOSFET tipo intensificação

Apesar de haver algumas semelhanças em estrutura e modo de operação entre

MOSFET tipo depleção e MOSFET tipo intensificação, as características do
MOSFET tipo intensificação são bastante diferentes de todas as que foram obtidas até
agora. A curva de transferência não é definida pela equação de Shockley, e a corrente
de dreno para esse dispositivo é nula até a tensão porta-fonte atingir determinado
valor. Em particular, o controle da corrente nesse dispositivo de canal n é realizado
por uma tensão positiva porta-fonte, o que não ocorre com o JFET de canal n e com o
MOSFET tipo depleção de canal n, onde esse controle é feito por tensões negativas.
Estrutura básica
Na Figura 8.40 é mostrada a estrutura
básica de um MOSFET tipo intensificação de
canal n. Uma camada grossa de material do
tipo p é formada a partir de uma base de
silício, e é chamada de substrato. Como no
MOSFET tipo depleção, o substrato, às vezes,
está conectado internamente ao terminal de
fonte e, em outras, temos um quarto terminal
(denominado SS) disponível para o controle
do potencial do substrato. Os terminais de
fonte e de dreno estão conectados novamente
às regiões dopadas do tipo n, por meio de
contatos metálicos, mas observe, na Figura
8.40, que não existe um canal entre as duas
regiões dopadas do tipo n. Figura 8.40 MOSFET tipo intensificação de canal n.
 Essa é a diferença principal que existe entre a estrutura do MOSFET tipo
depleção e a do MOSFET tipo intensificação: a ausência de um canal como um
componente construtivo do dispositivo. A camada de SiO2 ainda está presente
para isolar a plataforma metálica de porta da região entre o dreno e a fonte,
porém, nesse caso, é simplesmente o substrato do tipo p. Em suma, portanto, a
construção de um MOSFET tipo intensificação é bem similar à do MOSFET tipo
depleção, exceto pela ausência de um canal entre os terminais de dreno e fonte no
tipo intensificação.
Operação básica e curvas características

Se VGS é igual a 0 V e uma tensão é aplicada entre o dreno e a fonte do

dispositivo da Figura 8.40, a ausência de um canal n (com uma quantidade generosa de
portadores livres) resultará em uma corrente efetiva de 0 A, o que é bem diferente de
um MOSFET tipo depleção e de um JFET, onde ID = IDSS. Não é suficiente acumular
grande número de portadores (elétrons) no dreno e na fonte (devido às regiões dopadas
tipo n) se não existe um caminho entre os dois.
Com VDS positiva, VGS em 0 V e o terminal

SS conectado diretamente à fonte, há, na

verdade, duas junções p-n reversamente

polarizadas entre as regiões dopadas do tipo n

e os substratos p que se opõem a qualquer

fluxo significativo entre o dreno e a fonte.

 Na Figura 8.41, tanto VDS como VGS são
tensões positivas, e estabelecem desse modo um
potencial positivo para o dreno e para a porta em
relação à fonte. O potencial positivo na porta
pressionará as lacunas (uma vez que cargas iguais
se repelem) no substrato p ao longo da borda da
camada isolante de SiO2 para que deixem a região
e penetrem no substrato até as camadas mais
profundas, como mostra a figura. O resultado é
uma região de depleção próxima à camada isolante
SiO2 livre de lacunas. No entanto, os elétrons no
substrato p (os portadores minoritários do material)
serão atraídos para a porta positiva e se
acumularão próximo à superfície da camada de
SiO2. Essa camada isolante evitará que os
portadores negativos sejam absorvidos pelo
terminal de porta. Figura 8.41 Formação do canal no MOSFET
tipo intensificação de canal n.
 Conforme VGS aumenta de valor, a concentração de elétrons próximo da
superfície de SiO2 se intensifica até um nível em que a região induzida tipo n possa
suportar um fluxo mensurável entre o dreno e a fonte. O nível de VGS que produz um
aumento significativo da corrente de dreno é chamado de tensão de limiar,
representado pelo símbolo VT. Nas folhas de dados, ele é denominado VGS(Th); porém
VT é mais utilizado, e esse será o símbolo adotado na análise a seguir. Visto que o
canal não existe com VGS = 0 V e é “intensificado” pela aplicação de uma tensão
porta-fonte positiva, esse tipo de MOSFET é chamado de MOSFET tipo
intensificação. Os dois tipos de MOSFETs têm regiões do tipo intensificação, mas o
nome foi dado a apenas um por ser seu único modo de operação.
 Quando VGS aumenta além do valor de
limiar, a densidade de portadores livres no canal
induzido cresce, o que resulta em um aumento
na corrente de dreno. Entretanto, se
mantivermos VGS constante e aumentarmos o
valor de VDS, a corrente de dreno
eventualmente alcançará o valor de saturação,
como ocorreu para o JFET e para o MOSFET
tipo depleção. A manutenção de ID em um valor
fixo ocorre devido ao processo de pinch-off,
que torna o canal induzido mais estreito
próximo ao dreno, como mostra a Figura 8.42.
Aplicando a lei de Kirchhoff para tensões às
tensões dos terminais da Figura 8.42,
descobrimos que
Figura 8.42 Alterações no canal e na região
(8.15) de depleção com o aumento de VDS para um
valor fixo de VGS.
 Se VGS for mantido em um valor fixo, como 8 V, e VDS for aumentado de 2 V
para 5 V, a tensão VDG, de acordo com a Equação 8.15, aumentará de – 6 V para –3 V,
e a porta se tornará cada vez menos positiva com relação ao dreno. Tal redução da
tensão porta-dreno reduzirá, por sua vez, as forças de atração para os portadores livres
(elétrons) nessa região do canal induzido, provocando uma redução na largura efetiva
desse canal. Eventualmente, o canal será reduzido até o ponto de pinch-off e uma
condição de saturação será estabelecida, como descrito anteriormente para o JFET e
para o MOSFET tipo depleção. Em outras palavras, qualquer aumento adicional de
VDS, estando fixa a tensão VGS, não afetará o nível de saturação de ID até que as
condições de ruptura sejam alcançadas.
 As curvas características de dreno da Figura 8.43 revelam que, para o
dispositivo da Figura 8.42, com VGS = 8 V, a saturação ocorre para VDS = 6 V. Na
verdade, o valor de saturação de VDS está relacionado ao valor da tensão VGS
aplicada por:
(8.16)

Obviamente, portanto, para um valor fixo de VT, quanto maior o valor de

VGS, maior o valor de saturação para VDS, como mostra o lugar geométrico para os
valores de saturação na Figura 8.43.
Para as características da Figura 8.43, o nível de VT é 2 V, como revela o fato
de que a corrente de dreno caiu para 0 mA. De modo geral, portanto:
 A Figura 8.43 mostra claramente que, quando o valor de VGS aumenta de VT
para 8 V, o valor de saturação resultante para ID também aumenta, indo de 0 mA
para 10 mA. Além disso, é totalmente observável que o espaçamento entre as curvas
é ampliado conforme VGS aumenta de valor, o que resulta em aumentos sempre
crescentes na corrente de dreno.
Para valores de VGS > VT, a
corrente de dreno está relacionada
com a tensão porta-fonte pela
seguinte relação não linear:

(8.17)

Figura 8.43 Curvas características de dreno de

um MOSFET tipo intensificação de canal n
com VT = 2 V e k = 0,278 x 10–3 A/V2.
 Mais uma vez, o termo quadrático é o responsável pela relação não linear
entre ID e VGS. O termo k é uma constante que é uma função da estrutura do
dispositivo. O valor de k pode ser determinado a partir da seguinte equação
(derivada da Equação 8.17), em que ID(ligado) e VGS(ligado) são os valores para
um ponto particular das curvas do dispositivo.

(8.18)

Substituindo ID(ligado) =10 mA quando VGS(ligado) = 8 V a partir das curvas

características da Figura 8.43, temos
e a equação geral para ID para as curvas características da Figura 8.43 é:

como podemos verificar na Figura 8.43.

Em VGS = VT, o termo quadrático é 0 e ID
= 0 mA.
 Na Figura 8.44, as curvas de dreno e a curva de transferência foram
colocadas lado a lado para descrever o procedimento de transferência de uma
para a outra. Esse processo é realizado, basicamente, do mesmo modo que foi
descrito antes para o JFET e para o MOSFET tipo depleção. Nesse caso,
porém, devemos lembrar que a corrente de dreno é 0 mA para VGS ≤ VT.
Conforme VGS aumenta além de VT, a corrente de dreno ID começará a fluir a
uma taxa crescente, de acordo com a Equação 8.17. Observe que, na definição
dos pontos da curva de transferência a partir da curva de dreno, somente os
níveis de saturação são empregados e, por esse motivo, a região de operação é
limitada aos valores de VDS maiores do que os níveis de saturação, como
definido pela Equação 8.16.
 A curva de transferência da Figura 8.44 é certamente bem diferente daquela
obtida anteriormente. Para um dispositivo de canal n (induzido), a curva está agora
totalmente na região de valores positivos de VGS, e aumenta somente a partir de VGS
= VT.

Figura 8.44 Esboço da curva característica de transferência de um MOSFET tipo

intensificação de canal n a partir das curvas características do dreno.
 A questão agora é como traçar a curva de transferência, dados os valores de
k e VT como vemos a seguir para um MOSFET específico:

Primeiro, uma linha horizontal é desenhada em ID = 0 mA de VGS = 0 V até VGS = 4

V, como mostra a Figura 8.45(a). Em seguida, um valor para VGS maior do que VT
(como, por exemplo, 5 V) é escolhido e substituído na Equação 8.17 para determinar
o valor resultante de ID como segue:

e um ponto no gráfico é obtido, como mostra a Figura 8.45(b). Por fim, outros
valores para VGS são escolhidos, e os valores correspondentes de ID são obtidos.
Em particular, em VGS = 6 V, 7 V e 8 V, o valor de ID é 2 mA, 4,5 mA e 8 mA,
respectivamente, como mostra o gráfico da Figura 8.45(c).
Figura 8.45 Gráfico da curva característica de transferência de um MOSFET tipo intensificação de canal n
com k = 0,5 x 10–3 A/V2 e VT = 4 V.
MOSFET tipo intensificação de canal p
A estrutura de um MOSFET tipo intensificação de canal p é exatamente inversa
àquela que aparece na Figura 8.40, como mostra a Figura 8.46(a). Isto é, agora o
substrato é do tipo n, e as regiões abaixo das conexões de dreno e da fonte são do tipo p.
Os terminais continuam como identificados, mas todas as polaridades das tensões e os
sentidos das correntes são invertidos. As curvas características de dreno são como
mostra a Figura 8.46(c), com aumento dos valores de corrente resultantes de valores
crescentes negativos de VGS. A curva característica de transferência da Figura 8.46(b) é
a imagem refletida (em relação ao eixo ID) da curva de transferência da Figura 8.44,
com ID crescente para valores de VGS negativos crescentes além de VT, como mostra a
Figura 8.46(c). As equações 8.15 a 8.18 são igualmente aplicáveis aos dispositivos de
canal p.
Figura 8.46 MOSFET tipo intensificação de canal p com VT = 2 V e k = 0,5 x 10 –3 A/V2.
 Símbolos, folhas de dados e encapsulamento
Na Figura 8.47, são apresentados os símbolos gráficos para os MOSFETs tipo
intensificação de canal n e canal p. Observe novamente que os símbolos tentam
refletir a estrutura real do dispositivo. A linha tracejada entre o dreno e a fonte
significa que não há um canal entre os dois terminais sob condições de não
polarização. Na verdade, essa é a única diferença entre os símbolos dos MOSFETs
tipo depleção e tipo intensificação.

Figura 8.47 Símbolos para (a) MOSFET tipo

intensificação de canal n e (b) MOSFET tipo
intensificação de canal p
Figura 8.48 MOSFET 2N4351 tipo intensificação de canal n da Motorola.
EXEMPLO 8.4
Utilizando os dados fornecidos na folha de dados da Figura 8.48 e uma tensão
média de limiar de VGS(Th) = 3 V, determine:
a) O valor resultante de k para o MOSFET.
b) A curva característica de transferência.

Solução:
a) Equação 8.18:
 b) Equação 8.17:

Para VGS = 8 V, 10 V, 12 V e 14 V, ID
será 1,525 mA, 3 mA (conforme previsto),
4,94 mA e 7,38 mA, respectivamente. A
curva de transferência é esboçada na Figura
8.49.
Figura 8.49 Solução do Exemplo 8.4.
 Referências Bibliográficas

BOYLESTAD, Robert L.; NASHELSKY, Louis. Dispositivos

Eletrônicos E Teoria de Circuitos. Prentice Hall. 11a Ed. 2013