Escolar Documentos
Profissional Documentos
Cultura Documentos
CAMPUS DE SOBRAL
CURSO DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA
DISCIPLINA DE ELETRÔNICA DIGITAL
SOBRAL
2019
LISTA DE ILUSTRAÇÕES
1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2 OBJETIVOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3 MATERIAIS UTILIZADOS . . . . . . . . . . . . . . . . . . . . . . . . . 8
4 PROCEDIMENTO PRÁTICO . . . . . . . . . . . . . . . . . . . . . . . 9
5 CONCLUSÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
REFERÊNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
4
1 INTRODUÇÃO
capacitores lentamente vaza, portanto, sem intervenção, os dados no chip seriam perdidos
em breve. Para evitar isso, a DRAM exige uma atualização de memória externa circuito
que periodicamente reescreve os dados nos capacitores, restaurando-os à sua carga original.
Esse processo de atualização é a característica definidora da memória de acesso aleatório
dinâmica, em contraste com a memória de acesso aleatório estática (SRAM), que não exige
que os dados sejam atualizados. Ao contrário da memória flash, a DRAM é uma memória
volátil (versus memória não volátil ), uma vez que perde seus dados rapidamente quando a
energia é removida. No entanto, a DRAM exibe uma remanência de dados limitada;
• SRAM (Static RAM): A memória de acesso aleatório estático (RAM estática ou SRAM) é
um tipo de memória semicondutora que usa um circuito de travamento biestável (flip-flop)
para armazenar cada bit. A SRAM exibe a remanência de dados, mas ainda é volátil no
sentido convencional de que os dados são eventualmente perdidos quando a memória não é
alimentada. O termo estática diferencia a SRAM da DRAM (memória dinâmica de acesso
aleatório) que deve ser periodicamente atualizada. A SRAM é mais rápida e mais cara que
a DRAM; é normalmente usado para cache da CPU enquanto a DRAM é usada para a
memória principal de um computador;
• NVSRAM (Non-Volatile Static RAM): Independentemente do tipo, toda memória randô-
mica apresenta 3 tipos de barramento: endereço, dados, e controle. O barramento de
dados, em memórias que podem ser gravadas, é bidirecional, sendo que sinais de controle
apropriados determinam se a memória deve fornecer o dado no barramento, ou deve gravar
o dado presente neste barramento em seu interior. Este barramento pode ter tamanhos
diferentes, sendo que os tamanhos mais frequentes são de 1, 8, 16 ou 32 bits. O barramento
de endereços, como o nome sugere, indica qual área da memória está sendo acessada. O
seu tamanho é função da capacidade da memória, por exemplo, uma memória de 32K x 8
(32 kilobytes) deverá ter 15 bits de endereços, pois 215=32768, ou 32KB. O barramento
de controle determina que operações devem ser realizadas, em geral neste barramento
encontramos os sinais CS’ (Chip Select, que em zero habilita o chip), OE’ (Output Enable,
também pode ser indicado como RD’- Read, em 0 este sinal determina que a memória
deve fornecer dados ao barramento de dados, e não o contrário) e WR’ (Write, em zero
determina que a memória deve armazenar o dado existente no barramento);
7
2 OBJETIVOS
3 MATERIAIS UTILIZADOS
4 PROCEDIMENTO PRÁTICO
0 0 0 0 0 0 0 0 0 0 15 1 1 1 1
1 0 0 0 1 1 0 0 0 1 14 1 1 1 0
2 0 0 1 0 2 0 0 1 0 13 1 1 0 1
3 0 0 1 1 3 0 0 1 1 12 1 1 0 0
4 0 1 0 0 4 0 1 0 0 11 1 0 1 1
5 0 1 0 1 5 0 1 0 1 10 1 0 1 0
6 0 1 1 0 6 0 1 1 0 9 1 0 0 1
7 0 1 1 1 7 0 1 1 1 8 1 0 0 0
8 1 0 0 0 8 1 0 0 0 7 1 0 0 0
9 1 0 0 1 9 1 0 0 1 6 0 1 1 0
10 1 0 1 0 10 1 0 1 0 5 0 1 0 1
11 1 0 1 1 11 1 0 1 1 4 0 1 0 0
12 1 1 0 0 12 1 1 0 0 3 0 0 1 1
13 1 1 0 1 13 1 1 0 1 2 0 0 1 0
14 1 1 1 0 14 1 1 1 0 1 0 0 0 1
15 1 1 1 1 15 1 1 1 1 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 4 0 1 0 0
1 0 0 0 1 1 0 0 0 1 0 0 0 0 0
2 0 0 1 0 2 0 0 1 0 3 0 0 1 1
3 0 0 1 1 3 0 0 1 1 3 0 0 1 1
4 0 1 0 0 4 0 1 0 0 6 0 1 1 0
5 0 1 0 1 5 0 1 0 1 3 0 0 1 1
6 0 1 1 0 6 0 1 1 0 3 0 0 1 1
7 0 1 1 1 7 0 1 1 1 9 1 0 0 1
8 1 0 0 0 8 1 0 0 0 4 0 1 0 0
9 1 0 0 1 9 1 0 0 1 8 1 0 0 0
10 1 0 1 0 10 1 0 1 0 2 0 0 1 0
11 1 0 1 1 11 1 0 1 1 9 0 0 1 0
12 0 0 1 1 12 1 1 0 0 3 1 0 0 1
13 1 1 0 1 13 1 1 0 1 9 1 0 0 1
14 1 1 1 0 14 1 1 1 0 8 1 0 0 0
15 1 1 1 1 15 1 1 1 1 8 1 0 0 0
5 CONCLUSÃO
REFERÊNCIAS
Samsung Eletronics. 32Kx8 bit Low Power CMOS Static RAM. [S.l.]: Samsung, 2019.
TOCCI, R.; WIDMER, N.; MOSS, G. Sistemas digitais: princípios e aplicações. 11. ed. [S.l.]:
Pearson, 2011.