A Low Cost Prototype of a Phasor Measurement

Unit using Digital Signal Processor

Rafael Nilson Rodrigues #1, Juliano Kasmirski Zatta #2, Pedro Cesar C. Vieira *3, Luis Carlos M. Schlichting#4
#
Smart Grids Laboratory – Labsmart
Federal Institute of Santa Catarina
Florianópolis, Brazil
1 rafael@ifsc.edu.br, 2 julianokzatta@gmail.com, 4 schlicht@ifsc.edu.br
*
Sincroplan Engenharia
Florianópolis, Brazil
3 pedro.vieira@sincroplan.com.br

Abstract— A network of reliable and efficient electricity
depends on an acquisition system and data transmission in real
time. Monitoring the dynamic performance of large areas of
the transmission systems is based on Phasor Measurement
Units (PMUs). The advantage of using PMUs is on a high rate
of acquisition and synchronization measurements using Global
Positioning System (GPS). This paper presents the
development of a low cost PMU prototype, based on IEEE
C37.118 standards using Digital Signal Processor (DSP).
Resumo— Una red de energía eléctrica confiable y eficiente
depende de un sistema de adquisición y transmisión de datos
en tiempo real. El monitoreo del rendimiento dinámico de
grandes áreas de los sistemas de transmisión se basa en
unidades de medición de fasores (PMU). La ventaja es el uso
de PMU en una alta tasa de mediciones de adquisición y
sincronización utilizando GPS. En este trabajo se presenta el
desarrollo de un prototipo de PMU de bajo coste, basada en el
estándar IEEE C37.118 e en Digital Signal Processor (DSP).
utilizados no monitoramento do desempenho dinâmico de
grandes áreas dos sistemas de transmissão [3-7]. A
vantagem em relação à atual estrutura de monitoramento de
sistemas elétricos parte da aquisição de dados em elevada
taxa de aquisição e da sincronização das medições efetuadas
em locais distantes geograficamente por meio da tecnologia
GPS (Global Positioning System). Dessa maneira, a
tecnologia de SPMS possibilita monitorar com precisão o
desempenho dinâmico do sistema elétrico nos períodos em
regime normal de operação e, sobretudo, nos períodos de
perturbações e transitórios. Além das PMUs, a tecnologia de
SPMS é composta pelo Concentrador de Dados Fasoriais
(Phasor Data Concentrator – PDC), que recebe, organiza e
disponibiliza os dados para aplicativos de monitoramento e
análise. Para realizar a comunicação entre as PMUs e os
PDCs, são utilizados links de comunicação – internet, fibra
ótica etc. A Fig. 1 ilustra a composição de um SMPS.

I. INTRODUÇÃO
O objetivo principal de um sistema de energia elétrica é
prover aos consumidores energia elétrica de boa qualidade
com custo razoável, além de mitigar os impactos sociais e
ambientais decorrentes da produção de energia. Ademais, é
necessário garantir a continuidade no fornecimento de
energia e obedecer a padrões de desempenho, flexibilidade e
manutenabilidade. Tipicamente, as redes de energia elétrica
tradicionais são utilizadas para transportar energia de
poucos geradores para um grande número de consumidores
– fluxo unidirecional. Em contraste, as Redes Elétricas
Inteligentes (Smart Grids – SG) utilizam fluxos
bidirecionais de eletricidade e informações para criar uma
rede de energia elétrica automatizada e distribuída [1]. Com
a inserção de novas fontes de energia na matriz energética, o
aumento da geração distribuída e a possibilidade dos
consumidores se tornarem agentes ativos na rede elétrica, a
antiga concepção dos sistemas elétricos torna-se obsoleta e
um novo paradigma se instaura para garantir que o sistema
elétrico continue a operar de forma ininterrupta.
Uma rede de energia elétrica inteligente, confiável e
eficiente depende de um sistema seguro de aquisição e
transmissão de dados em tempo real [2]. Em destaque, as
principais grandezas são medidas através de Unidades de
Medição Fasorial (Phasor Measurement Units – PMU) e de
Medidores Inteligentes (Smart Meters – SM). As PMUs
fazem parte dos Sistemas de Medição Fasorial Sincronizada
(Synchronized Phasor Measurement Systems – SPMS),
Fig. 1. Diagrama esquemático de uma SPMS.
A PMU foi concebida, inicialmente, no Virginia
Polytechnic Institute em 1991 [6-8]. A grande difusão desta
tecnologia se deu com a aplicação destes equipamentos no
sistema de transmissão, sendo comercializada por diversos
fornecedores, tais como:
• ABB: Apenas função de PMU (Modelo: RES 521)
• Arbiter: Agrega as funções de PMU e medidor de
qualidade de energia (Modelo: 1133A)
• GE: Agrega as funções PMU e relé multifuncional
(Modelo: N60)
• SEL: Agrega as funções PMU e relé multifuncional
(Modelos: SEL - 421 e SEL - 451)
• Siemens: Agrega as funções de PMU e registrador de
perturbações (Modelo: SIMEAS R-PMU)
• Reason: Fabricada no Brasil, agrega funções PMU e
registrador de perturbações (Modelos: RPV-304, RPV-
310, RPV-311)
 Uma etapa importante na disseminação da tecnologia de
Medição Fasorial Sincronizada está ligada a sua inserção
nas redes de distribuição [9]. O monitoramento da
frequência e ângulo usando PMUs é um dos passos para
melhorar a observabilidade [10]. A inserção de fontes
eólicas e fotovoltaicas – Geração Distribuída (GD) –
diretamente na rede de distribuição leva a um efeito mais
dinâmico da rede e há a necessidade de conhecer esse
comportamento – estabilidade da rede, fluxo de potência,
etc. O uso de PMUs permite a aquisição e envio de
informações para o estudo posterior das causas de distúrbios
– análise Post Mortem. O monitoramento da estabilidade de
tensão de redes de distribuição traz informações importantes
em relação ao fluxo de potência reativa. A estimação de
estado pode ser conseguida de forma rápida e precisa
utilizando-se PMUs na rede de distribuição e a recuperação
do sistema após contingências pode ser auxiliada pelo
SPMS, pois dão informações importantes para o
religamento dos disjuntores, mostrando a situação dos
ângulos de fase, da frequência, da tensão e da corrente.
A aplicação de PMUs em sistemas de distribuição ainda é
um desafio, pois na maioria dos casos são equipamentos
fabricados voltados para sistemas de transmissão, contendo
um número elevado funcionalidades. Tal característica
exige grandes dimensões do equipamento e custo final
elevado. Além disso, a produção de PMUs é um
conhecimento que, no Brasil, ainda é detido por poucos.
Este trabalho visa apresentar o desenvolvimento de um
protótipo de PMU, com ênfase em custos reduzidos e que
atendesse – dentro do possível – as normas relevantes.
Neste caso, as normas IEEE C37.118.1 – 2011 Standard for
Synchrophasor Measurements for Power Systems [11] e
IEEE C37.118.2 – 2011 Standard for Synchrophasor Data
Transfer for Power Systems [12].
II. UNIDADE DE MEDIÇÃO FASORIAL
A PMU é um dispositivo projetado para a aquisição de
medidas de tensões e de correntes alternadas, sendo estas
medidas etiquetadas por uma referência temporal comum,
obtida através de sinas via satélite (GPS). As medidas de
são processadas pela PMU, convertidas em fasores e
enviadas a um concentrador de dados a taxas que variam de
1 a 60 fasores por segundo. Na Fig. 2 é mostrada a estrutura
básica de uma PMU, destacando a existência de três blocos
principais: aquisição de dados, sincronismo temporal e
processamento [6].
Entradas
Receptor
Analógicas
GPS Canal de
Comunicação
Filtro Conversor Unidade de
Anti-aliasing A/D Processamento
Aquisição de Dados
Fig. 2. Diagrama esquemático de uma PMU.
No sistema de aquisição de dados há uma filtragem anti-
aliasing do sinal elétrico proveniente da rede de distribuição
por filtro RC passa-baixa ou filtro digital. Esses passos
visam adaptar o sinal para o processo de conversão
analógica-digital, reduzindo a amplitude para um nível
compatível com a entrada do chip e retirando os
componentes harmônicos do sinal.
O conversor AD (Analogic-Digital Converter – ADC)
transforma o valor analógico da grandeza física em
informação digital. A qualidade da conversão depende da
resolução, da amplitude de tensão de entrada e da taxa de
amostragem do chip conversor. Segundo o teorema de
Nyquist, a frequência de amostragem deve ser, pelo menos,
o dobro da frequência do sinal amostrado [6].
A unidade de processamento realiza a estimação do valor
de sequência positiva de todos os sinais de tensão e corrente.
Neste bloco também deve ser realizada a adequação da
informação para transmissão de dados no formato
especificado nas normas IEEE C37.118 [11,12]. O sistema
de sincronismo fornece a referência temporal para a
aquisição e adequação da etiqueta de tempo do sinal medido.
Este bloco provê a informação temporal tanto para o
conversor A/D, que consiste em um Pulso Por Segundo
(PPS) bem como para a unidade de processamento, que
consiste na informação da etiqueta de tempo no formato
SOC (Seconds Of Century) [6]. Além da determinação da
informação do fasor da forma de onda da tensão e corrente,
a PMU necessita de uma interface para o envio destas
informações a um concentrador de dados. Grande parte
destes equipamentos realizam a comunicação através de
interface de rede utilizando protocolos de internet.
III. DESENVOLVIMENTO BASEADO EM DSP
A proposta de protótipo deste trabalho é fundamentada
em plataformas de processamento digital de sinal (Digital
Signal Processor – DSP), pela facilidade de montagem e de
programação.
Para definir a plataforma de desenvolvimento é
necessário definir alguns requisitos mínimos de hardware
para o protótipo:
Taxa de amostragem: a conversão analógica-digital deve
possuir pelo menos 256 amostras por ciclo. Para uma
frequência de 60 Hz, esta taxa de amostragem corresponde a
15.360 amostras/segundo, ou seja, 15,36 ksps.
Canais de conversão sincronizável e simultânea: uma
PMU necessita efetuar as amostras das tensões (15,36 ksps)
sincronizadas via PPS de cada uma das três fases
simultaneamente.
Timers: o GPS fornece um pulso de sincronização por
segundo. Portanto, torna-se necessário um timer para gerar
os múltiplos pulsos dentro de um segundo necessários para
sincronizar todas as amostras de tensão. Adicionalmente,
outro timer é necessário como contador de tempo para o
rótulo de tempo de cada fasor estimado.
Acesso direto à memória (Direct Memory Access – DMA):
o DMA permite que periféricos acessem diretamente a
memória RAM do DSP sem ocupar o processador. Isso
permite que o processador não se ocupe copiando dados de
amostragem nem se submete às interrupções do ADC.
Interface ethernet: após o processo de aquisição de
amostras e estimação de fasores, os dados são enviados a
um PDC via internet. Neste estágio de desenvolvimento do
protótipo é desejável que a plataforma de desenvolvimento
tenha uma interface ethernet.
A Tabela I apresenta uma comparação entre cinco
plataformas de desenvolvimento largamente conhecida no
mercado: Arduino Due ATSAM3X8E [13,14], STM32F4
 TABELA I
COMPARAÇÃO DE PLATAFORMAS DE DESENVOLVIMENTO

Arduino Due STM32F4 Discovery Intel Galileo Gen 2 TI C2000 TI Hercules

Modelo
ATSAM3X8E STM32F407VGT6 Intel Quark SoC x1000 TMS320F28377S RM57L843
Frequência 84 MHz 168 MHz 400 MHz 200 MHz 330 MHz
ARM Cortex-M3 ARM Cortex-M4 CTMS320C28X ARM Cortex-R5F
Núcleo 32 bits Intel Pentium ISA
RISC 32 bits RISC 32 bits RISC 32 bits RISC 32 bits
FPU Não Sim Sim Sim Sim
512 kB Flash 1 MB Flash 256 MB DRAM 4 MB Flash
164 kB RAM
Memória 96 kB SRAM 196 kB SRAM + 64 kB 8 MB Flash 512 kB RAM
1 MB Flash
16kB ROM CCM RAM 8 kB EEPROM 128 kB Flash
10/100 Mbps 10/100 Mbps
Ethernet 10/100 Mbps 10/100 Mbps Não
RJ-45 - PoE RJ-45
3 (16 bits), 2 (32 bits), 1
Timers 9 (32 bits) 12 (16 bits), 2 (32 bits) 3 (32 bits) 64 (32 bits)
(64 bits)
1 (16 canais) 3 (24 canais) 1 (6 canais) 2 (12 canais) 2 (57 canais)
ADC
12 bits – 1 MSPS 12 bits – 2,4 MSPS 10 bits – 0,5 kSPS 16 bits – 1,1 MSPS 12 bits – 5 MSPS
Sincronismo Sim Não Sim Sim
DMA (ADC) 6 canais 2 canais Não disponível 6 canais 32 canais

Discovery [15,16], Intel Galileo Gen 2 Quark SoC x1000 𝑁−1

[17], Texas Instruments C2000 TMS320F28377SS [18,19], 1 −𝑖2𝜋𝑛
𝑋𝑘 = 𝑥𝑛 ∙ 𝑒 𝑁 (1)
Texas Instruments Hercules RM57L843 [20,21]. 𝑁
𝑛=0
A STM32F4 Discovery é a única que atende os requisitos
sendo N é o número total de amostras do sinal na janela
mínimos deste projeto, possuindo um ADC que efetue 256
analisada, e xn é a amplitude do sinal na amostra n.
amostras por ciclo de 60 Hz (15,36 ksps). O processo de
A DFT produz bons resultados quando a frequência de
conversão funciona com uma interrupção (timer) operando
amostragem é um número inteiro, múltiplo da frequência do
os três canais simultaneamente, sendo um mestre e os outros
sistema. Porém quando ocorrem variações da frequência do
dois escravos. As amostras são armazenadas na memória
sistema, os resultados tendem a se degradar. Isto é resultante
RAM através do DMA. Nos testes efetuados, a plataforma
do fenômeno denominado vazamento espectral (Spectral
demonstrou capacidade de processamento suficiente para os
leakage), ou “janelamento”, que ocorre devido ao uso de
cálculos e envio de pacotes ao PDC. Ainda possui interface
janela de tempo de período constante, que acarreta no
ethernet, que é substancialmente mais veloz que a interface
truncamento do sinal.
serial (Serial Peripheral Interface – SPI) e permite a
A maioria dos desenvolvimentos de PMU se baseiam no
transferência dos pacotes de dados acessando diretamente a
uso de algoritmos de taxa de amostragem constante [24]. No
memória via DMA sem ocupar o processador [16].
cálculo N é o número de amostras do sinal, na janela de
Com exceção do Arduino Due, as demais plataformas
tempo utilizada para obtenção o fasor. Ou seja:
possuem FPU e elevada capacidade de processamento e
memória, em especial o Intel Galileo Gen 2 com 𝑇
𝑁= (2)
processador de 400 MHz e 256 MB RAM. Porém, essas ∆𝑡
opções não atendem o número mínimo de canais para sendo do ∆t é o tempo entre as amostras, o qual é constante.
efetuar leituras trifásicas. Particularmente, embora tenha T é o período da janela. Considerando o cálculo de um fasor
elevada capacidade de processamento e memória, o Intel por ciclo, T deve ser tal que:
Galileo Gen 2 decepciona na baixa taxa de amostragem –
1
aproximadamente 0,5 Hz. 𝑇= (3)
𝑓
IV. ESTIMAÇÃO DE FASORES BASEADO EM DFT Quando a frequência se desvia em ∆f do valor nominal, o
Os algoritmos de estimação de fasores são em sua período do sinal passa a ser:
maioria baseados na transformada discreta de Fourier 1
(Discrete Fourier transform – DFT) [22-24]. A Equação (1) 𝑇′ = (4)
𝑓 + ∆𝑓
expressa o cálculo do fasor da frequência fundamental,
através da DFT
 Como o período da janela de cálculo de fasor se mantem
constante, isto provoca o truncamento do sinal, e 𝑁
consequentemente erros de vazamento espectral. 𝑁′ − 1
Neste trabalho é utilizada uma rotina que corrige o
tamanho da janela de tempo, reduzindo os erros causados
pela variação de frequência. Considerando que a taxa de 𝑁′ − δ − 1
cálculo de fasores é elevada, a frequência de um fasor Xk
pode ser obtida por:
𝜃𝑘 − 𝜃𝑘−1
𝑓𝑘 = 𝑓0 + (5)
360 ∙ 𝑡𝑘 − 𝑡𝑘−1

A correção da janela de tempo é feita pela Equação (6) e

o número de amostras do sinal pela Equação (7): Fig 4. Representação da amostragem de um sinal fora da frequência
𝑓0 nominal.
𝑇𝑘 = 𝑇 ∙ (6)
𝑓𝑘
A transição da Transformada de Fourier de tempo
𝑓0 contínuo para a Transformada de Fourier de tempo discreto
𝑁𝑘 = 𝑁 ∙ (7)
𝑓𝑘 pode ser realizada através da aproximação por Somas de
Riemann.
O diagrama de blocos correspondente a este processo está
Considerando o número de amostras N'=N+δ, onde δ é a
ilustrado na Fig. 3.
parte decimal de N', aplicando as Somas de Riemann na
Equação (9), obtém-se a aproximação em tempo discreto,
dada pela Equação (10).
𝑁 −1
1
𝑋= 𝑥 𝑡𝑛 ∙ 𝑒 −𝑖2𝜋𝑓𝑡 𝑛 ∙ ∆𝑡1 + 𝑥 𝑡𝑁 ′ −1 ∙ 𝑒 −𝑖2𝜋𝑓𝑡 𝑁 ′ −1 ∙ ∆𝑡2 (10)
𝑇′
𝑛=0

Considerando a Equação (11), na frequência nominal

tem-se a Equação (12).
𝑇 ′ = 𝑁 × ∆𝑡1 + ∆𝑡2 (11)
𝑁 −1
1 1
−𝑖2𝜋 ′ 𝑛∆𝑡 1
1
−𝑖2𝜋 ′ 𝑁 ′ −1 ∆𝑡 2
𝑋=
𝑇′
𝑥 𝑡𝑛 ∙ 𝑒 𝑇 ∙ ∆𝑡1 + 𝑥 𝑡𝑁 ′ −1 ∙ 𝑒 𝑇 ∙ ∆𝑡2 (12)
𝑛=0

Assim, é possível a aplicação da DFT para uma janela

com número de amostras não inteiro:
Fig. 3. Diagrama de blocos do algoritmo de cálculo de fasor.
𝑁−1
O algoritmo apresenta melhor exatidão quando 1 −𝑖2𝜋𝑛 −𝑖2𝜋 𝑁′ −1
𝑋= 𝑥 𝑡𝑛 ∙ 𝑒 𝑁′ + 𝑥 𝑡𝑁′ −1 ∙ 𝑒 𝑁′ 𝛿 (13)
comparado ao uso da DFT tradicional. Porém ainda persiste 𝑁′
𝑛=0
um problema referente ao número de amostras da janela. De
acordo ainda a Equação (7), a correção realizada implica Pode-se ainda reescrever (13) na seguinte forma:
que o número de amostras corrigido N' não necessariamente 1
será um número inteiro. Isto pode ser observado na 𝑋= 𝐴+𝐵 (14)
𝑁′
representação do sinal na Fig. 4. Para evitar o problema de
vazamento espectral o somatório da Equação (1) deve ser sendo
feito sobre um ciclo completo da senóide. Nestas condições, 𝑁 −1
−𝑖2𝜋𝑛
e supondo o sinal da Fig. 4, isto implica no conhecimento 𝐴= 𝑥 𝑡𝑛 ∙ 𝑒 𝑁′ (15)
do valor de xN'-1. Como o índice N'-1 tende a ser decimal, 𝑛=0
não sendo mais possível aplicar a Equação (1) na sua forma
−𝑖2𝜋 𝑁 ′ −1
original, estende-se a equação da DFT para considerar o 𝐵 = 𝑥 𝑡𝑁 ′ −1 ∙ 𝑒 𝑁′ 𝛿 (16)
caso em que o número de amostras do sinal não é inteiro.
A DFT tem origem na Transformada de Fourier, que A equação obtida permite separar o somatório A, que
quando calculada para um intervalor de tempo T é definida contém somente índices de valor inteiro, e a parte B, que
pela Equação (8). considera o índice decimal fora do somatório. O último
𝑇
detalhe é a obtenção da amplitude da onda no instante tN'-1.
1 Considerando que o intervalo de tempo entre uma amostra e
𝑋 𝑓 = 𝑥(𝑡)𝑒 −𝑖2𝜋𝑓𝑡 𝑑𝑡 (8)
𝑇 0 outra é muito pequeno, o valor de x(tN'-1) é obtido traçando-
No caso do sinal apresentado na Fig. 4, pode-se se uma reta linear entre os pontos x(tN'-2) e x(tN'-δ+1), ou seja:
reescrever a Equação (8) da seguinte forma: 𝑥 𝑡𝑁 ′ −1 = 𝑥 𝑡𝑁′ −2 + 𝑥 𝑡𝑁′ −𝛿−1 − 𝑥 𝑡𝑁′ −2 × 𝛿 (17)
𝑇′
1
𝑋 𝑓 = 𝑥(𝑡)𝑒 −𝑖2𝜋𝑓𝑡 𝑑𝑡 (9)
𝑇′ 0
 V. RESULTADOS A Fig. 7 ilustra os valores de estimativas de frequência
O protótipo em desenvolvimento encontra-se em um em 10 ciclos de 58 Hz a 62 Hz. Em todos os casos as
estágio mais inicial e algumas simplificações são estimativas mantiveram-se próximas aos valores teóricos,
necessárias. Os resultados são obtidos utilizando o com erros menores que 0,02 Hz. Particularmente, em 10
STM32F4 Discovery com 256 amostras por ciclo de 60 Hz. ciclos na frequência de 60 Hz, os resultados apresentam
As leituras são baseadas em um sinal monofásico em 3 Vpp TVE máximo de 0,57 %, como ilustra a Fig. 8.
e offset de 1,5 Volts. Como sinal de entrada é utilizado o
gerador de funções Tektronix AFG1022 com precisão de 58,02

58 HZ
±(1 % + 1mVpp) [25]. 58
57,98
A Fig. 5 apresenta os valores das estimativas de
frequência considerando o valor teórico de 61 Hz e 58,52

58,5 HZ
diferentes números de iterações no processo DFT. No 58,5
58,48
primeiro ciclo, o ponto de partida é 60 Hz. Nos demais
ciclos, o ponto de partida é o valor de frequência estimado 59,02

59 HZ
no ciclo anterior. Na Fig. 5 (a) verifica-se que a partir de 59
três ciclos de frequência a estimativa possui valores 58,98

menores de 0,1 Hz de erro. Em particular, pela Fig. 5 (b) se 59,52

59,5 HZ
observa que os menores erros são verificados entre 15 e 25 59,5
iterações da DFT. Por sua vez, a Fig. 6 apresenta a máxima 59,48
diferença percentual ao longo dos últimos sete ciclos de 61 60,02

60 HZ
Hz para os diferentes números de iterações. O menor valor 60
verificado quando utilizadas 20 iterações, com 0,0069%. 59,98

60,52
60,5 HZ
61,1
60,5
61 60,48
Frequência (Hz)

60,9 61,02
61 HZ

61
60,8
60,98
60,7
61,52
61,5 HZ

60,6 61,5
5 10 15 20 25
60,5 61,48
1 2 3 4 5 6 7 8 9 10
62,02
62 HZ

ciclos (61 Hz)

62
(a) 61,98
1 2 3 4 5 6 7 8 9 10
61,01
ciclos
Frequência (Hz)

Fig. 7 Estimativas para diferentes níveis de frequência

61

0,6
60,99
0,5
5 10 15 20 25 0,4
60,98
TVE % (60 Hz)

0,3
5 6 7 8 9 10
ciclos (61 Hz) 0,2

(b) 0,1

Fig. 5 Estimativas de frequência para diferentes números de iterações (a) 0

1 4 7 10
10 ciclos de frequência (61 Hz) (b) últimos 5 ciclos
ciclos

0,02 Fig. 8 TVE % em 10 ciclos de 60 Hz

Diferença percentual (61 Hz)

0,015 A Fig. 9 apresenta os valores estimados de frequência

para uma rampa de 60 Hz até 65 Hz a uma taxa de 1 Hz/s.
0,01
Neste caso, são 301 estimativas, totalizando o ponto de
0,005
partida mais cinco segundos. Neste caso, o maior erro
observado é 0,032% em 64,033 Hz. Nas demais frequências,
0 os erros são menores que 0,030 %.
5 10 15 20 25
Número de iterações

Fig. 6 Diferença percentual da estimativa de frequência (61 Hz)

 66
Erro % Frequência
65
Frequência (Hz)
64
63
62
61
60
59
1 26 51 76 101 126 151 176 201 226 251 276 301
ciclos
Fig. 9 Erro de estimativas de frequência para entrada em rampa de 1 Hz/s
VI. CONCLUSÕES E TRABALHOS FUTUROS
Este trabalho apresentou um protótipo de PMU baseado
em DSP. O STM32F4 Discovery é utilizado como
plataforma do protótipo por atender os requisitos mínimos
do projeto. O algoritmo de estimação de frequência é
baseado na DFT com ajustes para frequências não-nominais.
Os resultados apresentados são baseados em uma versão
preliminar do protótipo, com sinal de tensão monofásico em
3 Vpp com offset de 1,5 V, por meio de um gerador de
funções. O algoritmo DFT apresenta resultados satisfatórios,
calculando os valores de frequência com erros menores de
0,2 Hz. Em 10 ciclos de 60 Hz, o máximo TVE verificado é
0,57 %. Em testes de rampa de frequência, com taxa de 1
Hz/s, os erros de estimação de frequência são menores que
0,032 %. Esses valores demonstram que é viável o uso de
DSP para um protótipo de PMU de baixo custo.
Como trabalhos futuros, está em desenvolvimento um
atenuador de tensão para uso em 220 Volts. Adicionalmente,
também está em implementação a interface Ethernet o a
conexão com GPS.
Melhorias são necessárias para melhorar o desempenho
da DFT. Avaliar a implementação de 512 amostras por ciclo
de 60 Hz e aumentar o número de ciclos anteriores
utilizados na estimação da frequência são ações importantes.
Outro aspecto relevante é relacionado ao ADC da
SMT32F4 Discovery. A frequência do processador de 168
MHz não é um múltiplo inteiro da frequência de
amostragem de 15,36 ksps. Neste caso, uma possibilidade é
utilizar um clock externo múltiplo da frequência de
amostragem para o ADC.
AGRADECIMENTOS
Os autores agradecem o apoio financeiro do CNPq –
Conselho Nacional de Desenvolvimento Científico e
Tecnológico.
Os autores também agradecem a Trimble pela doação do
módulo GPS utilizado no desenvolvimento deste protótipo.
REFERÊNCIAS
[1] X. Fang, S. Misra, G. Xue, D. Yang, “Smart Grid – The New and
Improved Power Grid: A Survey”. IEEE Communications Surveys
& Tutorials, Vol. 14, pp. 944-980, Oct. 2012
0,05 [2] M. Qiu, H. Su, M. Chen, Z. Ming, L. T. Yang, “Balance of security
strength and energy for a PMU monitoring system in smart grid”,
IEEE Communications Magazine, vol. 50, pp. 142-149, May 2012.
0,04
[3] P. Bonanomi, “Phase angle measurements with synchronized
Erro %
0,03 clocksprinciple and applications,” IEEE Transactions on Power
Apparatus and Systems, vol. PAS-100, no. 12, pp. 5036–5043, Dec.
0,02 1981.
[4] A. G. Phadke, J. S. Thorp, and M. G. Adamiak, “A new
0,01 measurement technique for tracking voltage phasors, local system
frequency, rate of change of frequency,” IEEE Transactions on
0 Power Apparatus and Systems, vol. PAS-102, no. 5, pp. 1025–1038,
May 1983.
[5] A. G. Phadke and J. S. Thorp, “History and applications of phasor
measurements,” in IEEE PES PSCE Power Systems Conference and
Exposition, 2006, pp. 331-335.
[6] A. G. Phadke, J. S. Thorp, Synchronized Phasor Measurements and
Their Applications, Springer Science + Business, 2008
[7] I. C. Decker, M. N. Agostini, D. Dotta, M. R. Bastos, S. L Zimath,
“Desenvolvimento e Implementação de um Protótipo de Sistema de
Medição Fasorial Sincronizada no Sistema de Transmissão de 440
kV da CTEEP,” in XXI SNPTEE Seminário Nacional de Produção e
Transmissão de Energia Elétrica, 2011, paper GPC 32
[8] V. Zimmer, I. C. Decker, M. N. Agostini, “Disturbance Location in
the Brazilian Electric Power System using Synchrophasors,” in
IEEE PES Innovative Smart Grid Technologies Latin America
(ISGT-LA), 2013, paper 321, pp. 1-8.
[9] A. von Meier, D. Culler, A. McEachem, R. Arghandeh, “Micro-
synchrophasors for distribution systems,” in IEEE PES Innovative
Smart Grid Technologies Conference (ISGT), 2014, pp. 1-5.
[10] M. Wache, D. C. Murray, “Application of Synchrophasor
Measurements for distribution networks,” in IEEE Power and
Energy Society General Meeting, 2011, pp.1-4.
[11] Synchrophasor Measurements for Power Systems, IEEE Power &
Energy Society C37.118-1, 2011.
[12] Synchrophasor Data Transfer for Power Systems, IEEE Power &
Energy Society C37.118-2, 2011.
[13] Arduino Due Overview, Arduino, 2016. Disponível:
https://goo.gl/oi3ZXJ
[14] Atmel SAM3X/SAM3A Series SMART ARM-based MCU datasheet,
Atmel 2015. Disponível: http://goo.gl/5koAIE
[15] STMicroelectronics STM32F4DISCOVERY Discovery kit with
STM32F407VG MCU data brief, STmicroelectronics 2016.
Disponível: http://goo.gl/v9P46l
[16] STMicroelectronics Using the STM32F2 and STM32F4 DMA
controller Application Note, STMicroelectronics 2015. Disponível:
http://goo.gl/JvBdyj
[17] Intel® Galileo Gen 2 Development Board datasheet, Intel
Corporation 2014. Disponível: http://goo.gl/WYfdrb
[18] Texas Instruments LAUNCHXL-F28377S Overview, Texas
Instruments 2015. Disponível: http://goo.gl/x3yIMb
[19] Texas Instruments TMS320F2837xS DelfinoTM Microcontrollers,
Texas Instruments 2016. Disponível: http://goo.gl/8Ko4pI
[20] Texas Instruments HerculesTM RM57Lx LaunchPad Development Kit,
Texas Instruments 2015. Disponível: http://goo.gl/7U33EN
[21] Teaxas Instruments RM57L843 Hercules™ Microcontroller Based
on the ARM® Cortex®-R Core, Texas Instruments 2016. Disponível:
http://goo.gl/FvY5ta
[22] D. Macii, D. Petri, A. Zorat, “Accuracy Analysis and Enhancement
of DFT-Based Synchrophasor Estimators in Off-Nominal
Conditions,” IEEE transactions on Instrumentation and
Measurement, vol. 61, nº 10, Oct. 2012.
[23] H. Xue, D. Song, R. Yang, “Consecutive DFT Method for
Instantaneous Oscillating Phasor Measurement,” IEEE Transactions
on Power Systems, vol 18, pp. 4634-4644, Nov 2013.
[24] D. Dotta, J. H. Chow, D. B. Bertagnolli, “A Teaching Tool for
Phasor Measurement Estimation,” IEEE Transactions on Power
Systems, vol 29, pp. 1981-1988, Jul 2014
[25] Arbitrary/Function Generator AFG1000 Series Datasheet,
Tektronixonics 2016. Disponível: http://goo.gl/HLZcaV