UNIVERSIDADE FEDERAL DO ESTADO DO RIO GRANDE DO SUL

PEDRO GONÇALVES GIMENES (313459)

PROJETO DE UM SISTEMA DIGITAL COMBINACIONAL

Guaíba-RS
09/2020
 1. Apresentação
Neste projeto, apresenta-se a avaliação 1 da disciplina de Sistemas Digitais,
foram projetados, um sistema básico requerido e um sistema extra de autoria do
aluno, para fins de aplicação dos conhecimentos adquiridos ao longo da primeira
área da disciplina.
● Bloco do Sistema básico:

Entradas: uma input pin 8 bits, do tipo barramento (​IN​);

Saídas: uma output pin 8 bits do tipo barramento (​DS​), seis outputs um
bit (​S0,S1,S2,S3,S4,S5​);.

● Bloco comparador de bit:

Entradas: duas inputs pin de um bit (​A,B​);

Saídas: uma output pin de um bit (​S0​);.
● Bloco Teste de entrada ASCII:

Entradas: seis inputs pin de 8 bits, do tipo barramento(​IA, IB, IC, ID,
IE, IF​);
Saídas: uma output pin de um bit (​OU​);.
● Bloco decodificador hexadecimal para decimal (dezenas):

Entradas: uma input pin de um 8 bits, do tipo barramento(​IN​);

Saídas: uma output pin de um 8 bits, do tipo barramento(​DS​);.

● Bloco decodificador parcial hexadecimal para decimal (pt1, unidades):

Entradas: uma input pin de um 8 bits, do tipo barramento(​IN​);

 Saídas: uma output pin de um 8 bits, do tipo barramento(​S​);.

● Bloco decodificador parcial hexadecimal para decimal/bloco completo,

unidades e dezenas:

Entradas: três inputs pin de um 8 bits, do tipo barramento(​I,IN,P​);

Saídas: duas output pin de um 8 bits, do tipo barramento(​S,SS​);.
 ● Circuito básico (teste individual):

Entradas: uma input dual hex de um 8 bits, do tipo barramento(​IN​);

Saídas: seis leds conectados às saídas, s0, s1, s2, s3, s4, s5, e um
display de 7 segmentos não codificado;

● Sistema Final (básico e extra juntos):

 Entradas: seis inputs dual hex de um 8 bits, do tipo barramento(​IN0,
IN1, IN2, IN3, IN4, IN5​);
Saídas: seis leds conectados às saídas, s0, s1, s2, s3, s4, s5, e um
display de 7 segmentos não codificado, para cada um dos seis blocos
básicos aplicados(​D7A, D7B, D7C, D7D, D7E, D7F​). 4 displays de 7
segmentos não codificados(​D0IMP,D1IMP,D0PA, D1PA​);.
2. Funcionalidades
● Sistema básico:
Esse sistema linka as entradas e saídas do “Bloco do sistema básico”
com as do “Circuito Básico”. Ele é composto das seguintes funções:

1-Teste de Consistência de entrada- é verificada se a entrada, é um

um dígito ASCII, e a partir disso temos 3 casos.
*1 pode ser um dígito, feito a partir de um comparador dos 4 bits
mais significativo de “​IN”​,a partir disso são verificados os 4 bits menos
significativos e temos: Pode ser mas não é um dígito, um dígito
constante que gera “E.” no “​D7​” é conectado à saída “​DS​” do bloco.
Pode ser e é um dígito, e conectado ao “verificador de posição”.
*0 não pode ser um dígito, um dígito constante que gera erro no
“​D7​” é conectado à saída “​DS​” do bloco.

2- Verificador de posição - verifica se o dígito (4 bits menos

significativos de “​IN​”) faz parte do número de matrícula do aluno e o
conecta ao “Codificador do Display”, além de gerar nas saídas “​s0​” a
“​s5​”, a posição da casa decimal do mesmo.

3-Codificador do Display- esse sistema, quando conectado à “​DS”,

exibe no display o decimal referente ao dígito do cartão do aluno,
tendo assim a exibição de algo interpretável facilmente pelo usuário.

● Sistema extra:
Esse sistema passa por 5 etapas principais:

1-Verificação das entradas ASCII- cada uma das entradas (​IN0, IN1,
IN2, IN3, IN4, IN5​), passa pelo bloco Teste de Entrada ASCII, pela
conexão dos pinos (​IA, IB, IC, ID, IE, IF​), composto por um sistema de
verificação para cada entrada, a fim de dizer (saída “​OU​” do bloco ) se
todas as entradas são dígitos ASCII ou não.

2-Verificação par e ímpar - as entradas passam pelos Blocos

comparadores, que analisam se os bits menos significativos (posição
“​00” ​de cada entrada) são pares ou ímpares, nessa etapa usamos só
os 4 bits menos significativos das entradas, já que esses enunciam os
dígitos de entrada ( 0 a 9), e colocamos os 4 bits mais significativos
setados como “0”.

3-Somas- são feitas as somas de todos os ímpares e de todos os

pares através da utilização de somadores de 8 bits.
 4- Decodificação do resultado nos displays- aqui são utilizados os
blocos decodificador hexadecimal para decimal das dezenas, e o
parcial das unidades (juntos no completo). Conectando o resultado da
somas aos blocos e decodificando para os 4 displays, 2 para a dos
pares (​D0PA, D1PA​), e dois para a dos ímpares (​D0IMP, D1IMP​).

5-Aplicação do sistema básico para cada uma das entradas- aqui,

cada uma das entradas(​IN0, IN1, IN2, IN3, IN4, IN5​) passa pelo bloco
do sistema básico, a fim de realizar as funções(já definidas acima) do
bloco para cada uma das entradas.

3. Desenvolvimento:
● Sistema básico:
O sistema básico foi organizado em bloco, para sua implementação no
Sistema Final, o mesmo é subdividido em alguns sistemas individuais:
1- Teste se a entrada ASCII é um dígito- primeiro foi utilizado um comparador
que verifica se a entrada tem a possibilidade de ser um dígito basicamente ele
compara se os 4 bits mais significativos( “​IN​” do bloco), são iguais ao número
binário “0011” e essa resposta (0 ou 1), é conectada a um multiplexador, que no
caso 0, conecta ao sistema a constante “1010” (A hexadecimal) que gera um erro na
saída “​DS​” do bloco.
No caso 1, é feita a verificação se a entrada é de fato um dígito, essa
verificação se deu através de uma tabela verdade, que tem S=1 no caso (0 a 9) e
S=0 nos casos (A a F) e a simplificação feita por Mapa de Karnaugh.

MAPA:
C’D’ C’D CD CD’

A’B’ 1 1 1 1

A’B 1 1 1 1

AB 0 0 0 0

AB’ 1 1 0 0

Simplificação:

S= A’+B’C’
 Tabela Verdade:

A B C D S

0 0 0 0 0 1

1 0 0 0 1 1

2 0 0 1 0 1

3 0 0 1 1 1

4 0 1 0 0 1

5 0 1 0 1 1

6 0 1 1 0 1

7 0 1 1 1 1

8 1 0 0 0 1

9 1 0 0 1 1

A 1 0 1 0 0

B 1 0 1 1 0

C 1 1 0 0 0

D 1 1 0 1 0

E 1 1 1 0 0

F 1 1 1 1 0

2- Verificador de posição - verifica se o dígito (4 bits menos significativos de

“​IN​”) faz parte do número de matrícula pré-fixado e o conecta ao “Codificador do
Display”, além de gerar nas saídas “​s0​” a “​s5​”, a posição da casa decimal do
mesmo. Este sistema se deu a partir da análise da tabela verdade a seguir, já que a
saída se mantém em 1 até que o dígito seja da posição, neste caso o estado muda
para 0 simplificado por mapa de Karnaugh, foi utilizada a aplicação de maxtermos.
Cartão(313459);

A B C D S5 S4 S3 S2 S1 S0
0 0 0 0 0 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1
2 0 0 1 0 1 1 1 1 1 1
3 0 0 1 1 0 1 0 1 0 1
4 0 1 0 0 1 1 1 0 1 1
5 0 1 0 1 1 1 1 1 1 1
6 0 1 1 0 1 1 1 1 1 1
7 0 1 1 1 1 1 1 1 1 0
8 1 0 0 0 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 1 1
Obs.:foi usada a tabela de dígitos contendo o intervalo de 0 a 9, os outros, foram
analisados como don’t care(x) no mapa de karnaugh.
Saída s5 e s3:
C’D’ C’D CD CD’

A’B’ 1 1 0 1

A’B 1 1 1 1

AB x x x x

AB’ 1 1 x x

Simplificação ​S5/S3= (A+B + C' + D')

Saída s4:
C’D’ C’D CD CD’

A’B’ 1 0 1 1

A’B 1 1 1 1

AB x x x x

AB’ 1 1 x x

Simplificação ​S4 = (A + B + C + D');

Saída s2:
C’D’ C’D CD CD’

A’B’ 1 1 1 1

A’B 0 1 1 1

AB x x x x

AB’ 1 1 x x

Simplificação ​S2 = (A+B' + C + D);

Saída s1:
C’D’ C’D CD CD’

A’B’ 1 1 1 1

A’B 1 0 1 1

AB x x x x

AB’ 1 1 x x

Simplificação ​S1 = (A+B' + C + D');

Saída s0:
C’D’ C’D CD CD’

A’B’ 1 1 1 1

A’B 1 1 1 1

AB x x x x

AB’ 1 0 x x

Simplificação ​S0 = (A’+B+C+D’);

3-Codificador do Display- esse sistema, quando conectado à “​DS”, ​exibe no

display o decimal referente ao dígito do cartão do aluno.
O display é conectado a dois multiplexadores, primeiro vem a partir do
verificador da entrada, caso a entrada seja um dígito, uma constante que gera um
traço é ligada a um segundo multiplexador, esse vem de uma and entre (​s5, s4, s3,
s2, s1​), caso tenha saída 1 significa que o dígito não está contido em nenhuma
posição do cartão pré-fixado.
A decodificação para o display de 7 segmentos se deu a partir da análise da
tabela verdade a seguir tendo 1 para os casos em que cada segmento se mantém
ligado, e a minimização por mapa de Karnaugh para cada um dos segmentos do
display (​D7​).
Tabela verdade:

A B C D a b c d e f g dp
0 0 0 0 0 x x x x x x x x
1 0 0 0 1 0 1 1 0 0 1 0 0
2 0 0 1 0 x x x x x x x x
3 0 0 1 1 1 1 1 0 0 1 0 0
4 0 1 0 0 0 1 1 0 0 1 1 0
5 0 1 0 1 0 1 1 0 1 1 0 0
6 0 1 1 0 x x x x x x x x
7 0 1 1 1 x x x x x x x x
8 1 0 0 0 x x x x x x x x
9 1 0 0 1 1 1 1 0 0 1 0 0
obs.:Os dígito não contidos no cartão pré-fixado, foram avaliados como don’t care.
Saída ​c ​mantém-se sempre em nível lógico alto, logo para representá-la foi utilizada
uma constante 1;
Saídas ​e ​e ​dp ​mantém-se sempre em nível lógico baixo, logo para representá-las foi
utilizada uma constante 0;

Mapas de Karnaugh e simplificação:

Saídas ​a ​e ​d​:
C’D’ C’D CD CD’

A’B’ x 0 1 x

A’B 0 1 x x

AB x x x x

AB’ x 1 x x
Simplificação ​a​ e ​d = (C + A + B.D);

Saída ​b​:
C’D’ C’D CD CD’

A’B’ x 1 1 x

A’B 0 1 x x

AB x x x x

AB’ x 1 x x
Simplificação ​b = (B' + D');
Saída ​f​:
C’D’ C’D CD CD’

A’B’ x 0 0 x

A’B 1 1 x x

AB x x x x

AB’ x 0 x x
Simplificação ​f = (A+B);

Saída ​g​:
C’D’ C’D CD CD’

A’B’ x 0 1 x

A’B 1 1 x x

AB x x x x

AB’ x 0 x x
Simplificação ​g = (A+B+C);

● Sistema extra:
1-Bloco de teste da entrada ASCII- foi usado o mesmo princípio do teste feito no
sistema básico, com mesma tabela verdade, porém aplicada a 6 entradas
consecutivas, tendo como saída uma AND entre as 6 análises, para fim de gerar um
erro se pelo menos uma das entradas não for um dígito ASCII, já que esse resultado
vai para um multiplexador que seleciona entre o resultado das somas, ou uma
constante “E.”, a ser mostrada nos 4 displays de saída do sistema
(​D0IMP,D1IMP,D0PA, D1PA​).

2-Bloco comparador de 1 bit- este bloco faz análise do bit menos significativo de
cada entrada, a fim de comparar ele com constante 0 ou 1, ou seja, saber se o dígito
inserido é um número par ou ímpar.
Para isso foi utilizada uma porta XNOR que nos da 1 de saída sempre que as
entradas forem iguais.
 3-Somador de 8 bits, foi utilizada a lógica de somadores de 8 bits, o mesmo ja se
encontra na biblioteca do deeds.

4- Blocos decodificadores dos resultados no display (dezena e unidade)- As

somas feitas nos dão um resultado de 8 bits e em hexadecimal, a fim de
transformar esse resultado em algo interpretável mais facilmente nos
displays, foi feito um decodificador de 6 bits, para as dezenas, e um para as
unidades, utilizando duas tabelas verdade com 8 saídas cada tendo analise
até o binário que representa o 54 (o máximo que uma soma de 6 unidades
pode resultar)o resto está nos mapas de Karnaugh como don’t care :

Tabela verdade 1(tabela do display representante das dezenas):

A B C D E F a0 b0 c0 d0 e0 f0 g0 dp0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 1 0 0 0 0 0 0 0 0
2 0 0 0 0 1 0 0 0 0 0 0 0 0 0
3 0 0 0 0 1 1 0 0 0 0 0 0 0 0
4 0 0 0 1 0 0 0 0 0 0 0 0 0 0
5 0 0 0 1 0 1 0 0 0 0 0 0 0 0
6 0 0 0 1 1 0 0 0 0 0 0 0 0 0
7 0 0 0 1 1 1 0 0 0 0 0 0 0 0
8 0 0 1 0 0 0 0 0 0 0 0 0 0 0
9 0 0 1 0 0 1 0 0 0 0 0 0 0 0
10 0 0 1 0 1 0 0 1 1 0 0 0 0 0
11 0 0 1 0 1 1 0 1 1 0 0 0 0 0
12 0 0 1 1 0 0 0 1 1 0 0 0 0 0
13 0 0 1 1 0 1 0 1 1 0 0 0 0 0
14 0 0 1 1 1 0 0 1 1 0 0 0 0 0
15 0 0 1 1 1 1 0 1 1 0 0 0 0 0
16 0 1 0 0 0 0 0 1 1 0 0 0 0 0
17 0 1 0 0 0 1 0 1 1 0 0 0 0 0
18 0 1 0 0 1 0 0 1 1 0 0 0 0 0
19 0 1 0 0 1 1 0 1 1 0 0 0 0 0
20 0 1 0 1 0 0 1 1 0 1 1 0 1 0
21 0 1 0 1 0 1 1 1 0 1 1 0 1 0
22 0 1 0 1 1 0 1 1 0 1 1 0 1 0
23 0 1 0 1 1 1 1 1 0 1 1 0 1 0
24 0 1 1 0 0 0 1 1 0 1 1 0 1 0
25 0 1 1 0 0 1 1 1 0 1 1 0 1 0
26 0 1 1 0 1 0 1 1 0 1 1 0 1 0
27 0 1 1 0 1 1 1 1 0 1 1 0 1 0
28 0 1 1 1 0 0 1 1 0 1 1 0 1 0
29 0 1 1 1 0 1 1 1 0 1 1 0 1 0
30 0 1 1 1 1 0 1 1 1 1 0 0 1 0
31 0 1 1 1 1 1 1 1 1 1 0 0 1 0
32 1 0 0 0 0 0 1 1 1 1 0 0 1 0
33 1 0 0 0 0 1 1 1 1 1 0 0 1 0
34 1 0 0 0 1 0 1 1 1 1 0 0 1 0
35 1 0 0 0 1 1 1 1 1 1 0 0 1 0
36 1 0 0 1 0 0 1 1 1 1 0 0 1 0
37 1 0 0 1 0 1 1 1 1 1 0 0 1 0
38 1 0 0 1 1 0 1 1 1 1 0 0 1 0
39 1 0 0 1 1 1 1 1 1 1 0 0 1 0
40 1 0 1 0 0 0 0 1 1 0 0 1 1 0
41 1 0 1 0 0 1 0 1 1 0 0 1 1 0
42 1 0 1 0 1 0 0 1 1 0 0 1 1 0
43 1 0 1 0 1 1 0 1 1 0 0 1 1 0
44 1 0 1 1 0 0 0 1 1 0 0 1 1 0
45 1 0 1 1 0 1 0 1 1 0 0 1 1 0
46 1 0 1 1 1 0 0 1 1 0 0 1 1 0
47 1 0 1 1 1 1 0 1 1 0 0 1 1 0
48 1 1 0 0 0 0 0 1 1 0 0 1 1 0
49 1 1 0 0 0 1 0 1 1 0 0 1 1 0
50 1 1 0 0 1 0 1 0 1 1 0 1 1 0
51 1 1 0 0 1 1 1 0 1 1 0 1 1 0
52 1 1 0 1 0 0 1 0 1 1 0 1 1 0
53 1 1 0 1 0 1 1 0 1 1 0 1 1 0
54 1 1 0 1 1 0 1 0 1 1 0 1 1 0

Simplificação por mapa de Karnaugh (mintermos):

OBS.:para a saída ​dp0 ​foi utilizada uma constante 0, já que a mesma se encontra sempre
em nível lógico baixo.
 Saída ​a0​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 0 0 0 0 0 0
A'.B'.C 0 0 0 0 0 0 0 0
A'.B.C 1 1 1 1 1 1 1 1
A'.B.C' 0 0 0 0 1 1 1 1
A.B'.C' 1 1 1 1 1 1 1 1
A.B'.C 0 0 0 0 0 0 0 0
A.B.C x x x x x x x x
A.B.C' 0 1 0 1 1 1 x 1

Expressão: ​a0=(BD + BC + AB'C' + AC'E).

Saída ​b0​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 0 0 0 0 0 0
A'.B'.C 0 0 1 1 1 1 1 1
A'.B.C 1 1 1 1 1 1 1 1
A'.B.C' 1 1 1 1 1 1 1 1
A.B'.C' 1 1 1 1 1 1 1 1
A.B'.C 1 1 1 1 1 1 1 1
A.B.C x x x x x x x x
A.B.C' 1 1 0 0 0 0 x 0

Expressão: ​b0=(A'B + AB' + CE + CD + BD'E').

Saída ​c0​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 0 0 0 0 0 0
A'.B'.C 0 0 1 1 1 1 1 1
A'.B.C 0 0 0 0 0 0 1 1
A'.B.C' 1 1 1 1 0 0 0 0
A.B'.C' 1 1 1 1 1 1 1 1
A.B'.C 1 1 1 1 1 1 1 1
A.B.C x x x x x x x x
A.B.C' 1 1 1 1 1 1 x 1

Expressão: ​c0=(A + B'CE + B'CD + BC'D' + CDE).

 Saída ​d0​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 0 0 0 0 0 0
A'.B'.C 0 0 0 0 0 0 0 0
A'.B.C 1 1 1 1 1 1 1 1
A'.B.C' 0 0 0 0 1 1 1 1
A.B'.C' 1 1 1 1 1 1 1 1
A.B'.C 0 0 0 0 0 0 0 0
A.B.C x x x x x x x x
A.B.C' 0 0 1 1 1 1 x 1

Expressão: ​d0=(BD + BC + AB'C' + AC'E).

Saída ​e0​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 0 0 0 0 0 0
A'.B'.C 0 0 0 0 0 0 0 0
A'.B.C 1 1 1 1 1 1 1 1
A'.B.C' 0 0 0 0 1 1 1 1
A.B'.C' 0 0 0 0 0 0 0 0
A.B'.C 0 0 0 0 0 0 0 0
A.B.C x x x x x x x x
A.B.C' 0 0 0 0 0 0 x 0

Expressão: ​e0=(BCD' + BCE' + A'BC'D).

Saída ​f0​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 0 0 0 0 0 0
A'.B'.C 0 0 0 0 0 0 0 0
A'.B.C 0 0 0 0 0 0 0 0
A'.B.C' 0 0 0 0 0 0 0 0
A.B'.C' 0 0 0 0 0 0 0 0
A.B'.C 1 1 1 1 1 1 1 1
A.B.C x x x x x x x x
A.B.C' 1 1 1 1 1 1 x 1

Expressão: ​f0=(AC + AB).

 Saída ​g0​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 0 0 0 0 0 0
A'.B'.C 0 0 0 0 0 0 0 0
A'.B.C 1 1 1 1 1 1 1 1
A'.B.C' 0 0 0 0 1 1 1 1
A.B'.C' 1 1 1 1 1 1 1 1
A.B'.C 1 1 1 1 1 1 1 1
A.B.C x x x x x x x x
A.B.C' 1 1 1 1 1 1 x 1

Expressão: ​g0=(A + BD + BC).

Tabela verdade 2(tabela do display representante das unidades):

A B C D E F a1 b1 c1 d1 e1 f1 g1 dp1
0 0 0 0 0 0 0 1 1 1 1 1 1 0 0
1 0 0 0 0 0 1 0 1 1 0 0 0 0 0
2 0 0 0 0 1 0 1 1 0 1 1 0 1 0
3 0 0 0 0 1 1 1 1 1 1 0 0 1 0
4 0 0 0 1 0 0 0 1 1 0 0 1 1 0
5 0 0 0 1 0 1 1 0 1 1 0 1 1 0
6 0 0 0 1 1 0 1 0 1 1 1 1 1 0
7 0 0 0 1 1 1 1 1 1 0 0 0 0 0
8 0 0 1 0 0 0 1 1 1 1 1 1 1 0
9 0 0 1 0 0 1 1 1 1 1 0 1 1 0
10 0 0 1 0 1 0 1 1 1 1 1 1 0 0
11 0 0 1 0 1 1 0 1 1 0 0 0 0 0
12 0 0 1 1 0 0 1 1 0 1 1 0 1 0
13 0 0 1 1 0 1 1 1 1 1 0 0 1 0
14 0 0 1 1 1 0 0 1 1 0 0 1 1 0
15 0 0 1 1 1 1 1 0 1 1 0 1 1 0
16 0 1 0 0 0 0 1 0 1 1 1 1 1 0
17 0 1 0 0 0 1 1 1 1 0 0 0 0 0
18 0 1 0 0 1 0 1 1 1 1 1 1 1 0
19 0 1 0 0 1 1 1 1 1 1 0 1 1 0
20 0 1 0 1 0 0 1 1 1 1 1 1 0 0
21 0 1 0 1 0 1 0 1 1 0 0 0 0 0
22 0 1 0 1 1 0 1 1 0 1 1 0 1 0
23 0 1 0 1 1 1 1 1 1 1 0 0 1 0
24 0 1 1 0 0 0 0 1 1 0 0 1 1 0
25 0 1 1 0 0 1 1 0 1 1 0 1 1 0
26 0 1 1 0 1 0 1 0 1 1 1 1 1 0
27 0 1 1 0 1 1 1 1 1 0 0 0 0 0
28 0 1 1 1 0 0 1 1 1 1 1 1 1 0
29 0 1 1 1 0 1 1 1 1 1 0 1 1 0
30 0 1 1 1 1 0 1 1 1 1 1 1 0 0
31 0 1 1 1 1 1 0 1 1 0 0 0 0 0
32 1 0 0 0 0 0 1 1 0 1 1 0 1 0
33 1 0 0 0 0 1 1 1 1 1 0 0 1 0
34 1 0 0 0 1 0 0 1 1 0 0 1 1 0
35 1 0 0 0 1 1 1 0 1 1 0 1 1 0
36 1 0 0 1 0 0 1 0 1 1 1 1 1 0
37 1 0 0 1 0 1 1 1 1 0 0 0 0 0
38 1 0 0 1 1 0 1 1 1 1 1 1 1 0
39 1 0 0 1 1 1 1 1 1 1 0 1 1 0
40 1 0 1 0 0 0 1 1 1 1 1 1 0 0
41 1 0 1 0 0 1 0 1 1 0 0 0 0 0
42 1 0 1 0 1 0 1 1 0 1 1 0 1 0
43 1 0 1 0 1 1 1 1 1 1 0 0 1 0
44 1 0 1 1 0 0 0 1 1 0 0 1 1 0
45 1 0 1 1 0 1 1 0 1 1 0 1 1 0
46 1 0 1 1 1 0 1 0 1 1 1 1 1 0
47 1 0 1 1 1 1 1 1 1 0 0 0 0 0
48 1 1 0 0 0 0 1 1 1 1 1 1 1 0
49 1 1 0 0 0 1 1 1 1 1 0 1 1 0
50 1 1 0 0 1 0 1 1 1 1 1 1 0 0
51 1 1 0 0 1 1 0 1 1 0 0 0 0 0
52 1 1 0 1 0 0 1 1 0 1 1 0 1 0
53 1 1 0 1 0 1 1 1 1 1 0 0 1 0
54 1 1 0 1 1 0 0 1 1 0 0 1 1 0

Simplificação por mapa de Karnaugh (maxtermos):

OBS.:para a saída ​dp1 ​foi utilizada uma constante 0, já que a mesma se encontra sempre
em nível lógico baixo.
 Saída ​a1​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 1 0 1 1 0 1 1 1
A'.B'.C 1 1 0 1 1 1 1 0
A'.B.C 0 1 1 1 1 1 0 1
A'.B.C' 1 1 1 1 1 0 1 1
A.B'.C' 1 1 1 0 1 1 1 1
A.B'.C 1 0 1 1 0 1 1 1
A.B.C x x x x x x x x
A.B.C' 1 1 0 1 1 1 x 0
Expressão: ​a1=(A'C'E + B'DF + AC'E' + ACE + B'C'EF + A'BD'F + A'BDF' + B'C'DE +
BC'D'F' + A'D'EF' + B'D'E'F' + A'CE'F + A'CDE').
Saída ​b1​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 1 1 1 1 1 0 1 0
A'.B'.C 1 1 1 1 1 1 0 1
A'.B.C 1 0 1 0 1 1 1 1
A'.B.C' 0 1 1 1 1 1 1 1
A.B'.C' 1 1 0 1 0 1 1 1
A.B'.C 1 1 1 1 1 0 1 0
A.B.C x x x x x x x x
A.B.C' 1 1 1 1 1 1 x 1

Expressão: ​b1’=(B.C.D’.E’.F + B.C.D’.E.F’ + A.C.D.E’.F + A.C.D.E.F’ + A’.B’.C’.D.E’.F +

A’.B’.C’.D.E.F’ + A’.B’.C.D.E.F + A’.B.C’.D’.E’.F’ + A.B’.C’.D’.E.F + A.B’.C’.D.E’.F’).

Saída ​c1​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 1 1 1 0 1 1 1 1
A'.B'.C 1 1 1 1 0 1 1 1
A'.B.C 1 1 1 1 1 1 1 1
A'.B.C' 1 1 1 1 1 1 1 0
A.B'.C' 0 1 1 1 1 1 1 1
A.B'.C 1 1 1 0 1 1 1 1
A.B.C x x x x x x x x
A.B.C' 1 1 1 1 0 1 x 1
 Expressão: ​c1’=(A.C.D’.E.F’ + A.B.D.E’.F’ + A’.B’.C’.D’.E.F’ + A’.B’.C.D.E’.F’ +
A’.B.C’.D.E.F’ + A.B’.C’.D’.E’.F’).

Saída ​d1​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 1 0 1 1 0 1 0 1
A'.B'.C 1 1 0 1 1 1 1 0
A'.B.C 0 1 0 1 1 1 0 1
A'.B.C' 1 0 1 1 1 0 1 1
A.B'.C' 1 1 1 0 1 0 1 1
A.B'.C 1 0 1 1 0 1 0 1
A.B.C x x x x x x x x
A.B.C' 1 1 0 1 1 1 x 0

Expressão: ​d1’=(B.C.E.F + A.B.E.F + A.B.D.E + A’.C’.D’.E’.F + A’.C.D’.E.F + A’.B.C’.E’.F

+ B.C.D.’E’.F’ + A.C.D’.E’.F + A.C.D.E’.F’ + A.C.D.E.F + A’.B’.C’.D.E’.F’ + A’.B’.C’.D.E.F +
A’.B’.C.D.E.F’ + A.B’.C’.D’.E.F’ + A.B’.C’.D.E’.F).

Saída ​e1​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 1 0 0 1 0 0 0 1
A'.B'.C 1 0 0 1 1 0 0 0
A'.B.C 0 0 0 1 1 0 0 1
A'.B.C' 1 0 0 1 1 0 0 1
A.B'.C' 1 0 0 0 1 0 0 1
A.B'.C 1 0 0 1 0 0 0 1
A.B.C x x x x x x x x
A.B.C' 1 0 0 1 1 0 x 0

Expressão: ​e1’=(F + B.C.D’.E’ + A.C.D.E’ + A.B.D.E + A’.B’.C’.D.E’ + A’.B’.C.D.E +

A.B’.C’.D’.E).
 Saída ​f1​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 1 0 0 0 1 1 0 1
A'.B'.C 1 1 0 1 0 0 1 1
A'.B.C 1 1 0 1 1 1 0 1
A'.B.C' 1 0 1 1 1 0 0 0
A.B'.C' 0 0 1 1 1 0 1 1
A.B'.C 1 0 0 0 1 1 0 1
A.B.C x x x x x x x x
A.B.C' 1 1 0 1 0 0 x 1

Expressão: ​f1=(BCE' + B'DEF' + AC'EF' + A'CEF' + B'C'DF' + A'C'E'F' + AB'C'E + A'CD'E'

+ ABD'E' + CD'E'F' + ACDE' + A'BC'D'E + A'B'CDE + A'B'C'DE').

Saída ​g1​:
D'.E'.F' D'.E'.F D'.E.F D'.E.F' D.E'.F' D.E'.F D.E.F D.E.F'
A'.B'.C' 0 0 1 1 1 1 0 1
A'.B'.C 1 1 0 0 1 1 1 1
A'.B.C 1 1 0 1 1 1 0 0
A'.B.C' 1 0 1 1 0 0 1 1
A.B'.C' 1 1 1 1 1 0 1 1
A.B'.C 0 0 1 1 1 1 0 1
A.B.C x x x x x x x x
A.B.C' 1 1 0 0 1 1 x 1

Expressão: ​g1=(B'DF' + A'CE' + ABD + CDE' + A'B'CD + A'B'DE' + A'C'D'E + AB'C'E +

AC'D'E' + AB'D'E + A'BC'E + A'BD'F').

4.Tópicos da Disciplina:
● Sistemas numéricos- foram utilizadas conversões e codificações dos
sistemas binário, decimal e hexadecimal, em todos codificadores;
● Aritmética binária- foi utilizada na soma dos pares, e soma dos ímpares do
sistema extra;
● Funções lógicas básicas- em todos blocos foram utilizadas, pelo menos uma
vez, uma das funções lógicas;
● Tabela verdade- utilizada nos codificadores de display, tanto do sistema
básico, quando no extra, foi utilizada também no bloco verificador de código
ASCII;
● Algebra de boole- utilizada em todas saídas dos decodificadores;
● Minimização por Karnaugh- no verificador de entrada ASCII, e nos
decodificadores de display;
 ● Forma canônica- Utilizados mintermos no bloco decodificador das dezenas, e
maxtermos em maior parte no decodificador das unidades;
● Decodificador e codificador- codificadores de hexadecimal para binário foram
aplicados no sistema extra, a fim de melhor entender o resultado das somas;
● Multiplexador- utilizado no sistema básico e no extra;
● Somador- utilizado na soma de 8 bits, dos pares, bem como na dos ímpares;.

5. Sequência de testes:
​Teste1- é inserido em todas 6 entrados “00”- a fim de gerar erro em todos displays
do sistema final;
Teste2- é inserido nas entradas a seguinte sequência hexadecimal
“33-31-33-34-35-39” , a fim de gerar a aplicação com o cartão pré-fixado, do sistema
básico mostrando onde o dígito se encontra no cartão, bem como o resultado das
somas de impares e pares, nos displays do sistema extra.
Teste3- é inserido nas entradas a seguinte sequência hexadecimal
“30-36-32-36-37-38” , a fim de gerar a aplicação do sistema básico mostrando traço
“-” em todos display de saída desses blocos, bem como o resultado das somas de
impares e pares, nos displays do sistema extra.
Teste4- é inserido nas entradas a seguinte sequência hexadecimal
“3A-3F-3A-3A-3A-3A” , a fim de gerar a aplicação do sistema básico mostrando erro
“E.” em todos display de saída desses blocos, bem como o erro “E.” nos displays do
sistema extra.

6.Arquivos Deeds:
● BLOCO BAS. FUNÇÕES BÁSICAS;
● BLOCO CODIFICADOR HEX BIN P DISPLAY DE 7 SEGMENTOS;
● BLOCO EX. COMPARADOR DE 1 BIT;
● BLOCO EX. DECOD HEX (DEZENAS);
● BLOCO EX. PARCIAL DECODER HEX (UNIDADES);
● BLOCO TESTE DE ENTRADA ASCII;
● CIRCUITO BÁSICO (TESTE INDIVIDUAL);
● SISTEMA FINAL (BÁSICO E EXTRA JUNTOS)