Escolar Documentos
Profissional Documentos
Cultura Documentos
Experiência 7
Decodificadores / Multiplexadores
Data da Entrega:
Entrega Deadline
17/10 21/10
Objeto do Estudo:
1. VHDL
2. VHDL – Descrição Comportamental;
3. Circuitos Lógicos Combinacionais;
4. Decodificadores;
5. Multiplexadores;
6. Display de 7-Segmentos.
Especificação:
Projete, em VHDL, um circuito lógico decodificador que apresente em um único display
de 7-segmentos (selecionável) um caractere das quatro palavras dadas na Tabela 1:
Letra
00 01 10 11
00
Palavra
01
10
11
Display 3 2 1 0
Tabela 1 – Tabela Verdade de Referência.
A entidade deste circuito lógico combinacional deverá ser obrigatoriamente nomeada
como “palavra_letra”. A arquitetura deverá ser nomeada com os nomes dos autores do circuioto,
por exemplo, “fulado_beltrano”.
Critérios de Avaliação:
Código / Relatório:
O código VHDL (*.vhd) contendo as informações sobre o desenvolvimento dos itens
anteriores deverá ser postado na Área Moodle da disciplina até a data de entrega.