Universidade Federal Rural de Pernambuco

Unidade Acadêmica do Cabo de Santo Agostinho Técnicas Digitais

Prática 3:
Construção de Flip-Flops
Equipe: FF_D
Aluno: Arison Roberto dos Santos Silva CPF: 098.611.384-04
Aluno: Paulo Felipe da Silva Carneiro CPF: 108.002.864-13

Objetivos:

Projetar e entender o comportamento de Flip-Flops, componentes básicos de circuitos

e aplicações.

Projeto:

1. Na figura abaixo, temos um circuito equivalente a um latch NAND que utiliza um FF-
D acionado em nível lógico BAIXO para realizar sua implementação. Uma
característica interessante quanto a esta forma de implementar um latch NAND é
que entradas R = S = 0 não geram uma saída inválida.
 Universidade Federal Rural de Pernambuco
Unidade Acadêmica do Cabo de Santo Agostinho Técnicas Digitais

a. Implemente, no Logisim-Evolution, um FF-D acionado em nível lógico BAIXO

utilizando apenas CIs 7400. Apresente um print do circuito construído e suas
formas de onda utilizando um oscilador digital. Procure utilizar a menor
quantidade possível de CIs.

Fig. 1.0 – Circuito do Flip Flop Tipo D

Fig. 1.1 – Flip Flop Tipo D encapsulado com forma de onda

 Universidade Federal Rural de Pernambuco
Unidade Acadêmica do Cabo de Santo Agostinho Técnicas Digitais

b. Encapsule o FF-D construído no item anterior e construa o circuito do latch

NAND conforme apresentado na figura acima. Novamente, utilize apenas CIs
7400 e na menor quantidade possível. Apresente um print do circuito
construído e suas formas de onda utilizando um oscilador digital.

Fig. 1.3 – Circuito Latch NAND com o FF-D

c. Apresente a tabela-verdade do latch NAND construído.

ENTRADA SAÍDA

S R E D

0 0 1 0

0 1 1 1

1 0 1 0

1 1 0 𝐷0

Fig. 1.4 – Tabela Verdade do Latch NAND

 Universidade Federal Rural de Pernambuco
Unidade Acadêmica do Cabo de Santo Agostinho Técnicas Digitais

2. Descreva o circuito anterior em VHDL conforme o que se pede a seguir.

a. Descreva uma entidade para o FF-D acionado em nível lógico BAIXO. Anexe
o código ao relatório.

Fig. 2.0 – Código do FF-D ativo em nível lógico BAIXO (Feito no Quartus)

b. Avalie as formas de onda do FF-D descrito no item anterior e anexe um print

do código e das formas de onda ao relatório.

Fig. 2.1 – Forma de onda do FF-D ativo em nível lógico BAIXO (Feito no Quartus)
 Universidade Federal Rural de Pernambuco
Unidade Acadêmica do Cabo de Santo Agostinho Técnicas Digitais

c. Descreva uma entidade que utiliza a entidade do FF-D para implementar um

latch NAND conforme o apresentado na figura da questão 1. Anexe o código
ao relatório.

Fig. 2.2 – Código do Latch NAND com o FF-D (feito no Quartus)

d. Avalie as formas de onda do latch NAND descrito no item anterior e anexe

um print do código e das formas de onda ao relatório.

Fig. 2.3 – Forma de onda do Latch NAND com FF-D

3. Na figura abaixo é a apresentado como um contador Gray de dois bits (𝐺1 e 𝐺0 ) pode
ser construído utilizando dois Flip-Flops do tipo D. Note que ambos são acionados
por disparo de borda de subida e as entradas assíncronas PRESET (𝑆) e CLEAR (𝑅)
dos FFs-D são ativas em nível lógico ALTO. O circuito completo possui duas saídas,
𝐺1 e 𝐺0 , representando números binários em código Gray, e três entradas. Uma
 Universidade Federal Rural de Pernambuco
Unidade Acadêmica do Cabo de Santo Agostinho Técnicas Digitais

entrada de clock (CLK), em que, a cada borda de subida, uma nova contagem é
realizada. E duas entradas assíncronas, PREn e CLRn, ativas em nível lógico BAIXO,
que podem ser utilizadas para SETAR e RESETAR a saída a qualquer instante. Ou seja,
a entrada de clock apenas irá gerar uma nova contagem quando PREn = CLRn = 1.

Descreva o circuito acima em VHDL e apresente formas de onda mostrando o

seu funcionamento. Anexe ao relatório os códigos desenvolvidos e um print das formas
de onda gerada.

Fig. 3.1 – Código em VHDL do Contador Gray (feito no Quartus)

 Universidade Federal Rural de Pernambuco
Unidade Acadêmica do Cabo de Santo Agostinho Técnicas Digitais

Fig. 3.1 – Formato de onda do contador Gray